JPH07508369A - 垂直超小形電子電界エミッターとその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 垂直超小形電子電界エミッターと のり造　ゞ 魚歴しＬｔＭ 本発明は半導体装置と組立の方法、詳述すれば、超小形電子電界エミッターとそ の組立方法に関する。

几９しど１基 超小形エミッターは超小形電子技術においては周知のもので、しばしば゛′電界 エミッター゛と称せられている。これらの超小形電界エミッターは電子供給源と して超小形電子装置に広範な用途がある。たとえば、電界エミッターを電子銃と して用いることもできる。電子を光ルミネセンス材料に向けると、電子を高密度 表示装置に利用できる。

そのうえ、前記電界エミッターを適当な超小形電子制御電極と連結して超小形電 子アナログをい真空管に発生させ、それにより真空集積回路を生成できる。

電界エミッターは典型的例として、さらに゛′チップ゛°と祢せられる超小形電 子放出面を備え、電子放出を促進させる９円錐形、角錐形で、線形にプリントさ れたチップをしばしば用いる。別の例として、低仕事関数材料のフラットチップ を施してもよい、エミッター電極は典型的例として前記チップに電気的に接触す る。抽出電極は典型的例として前記電界放出チップに接触させないで隣接して配 設して、その間に電子放出ギャップを形成させる。前記エミッター電極と抽出電 極の間に適当な電圧を印加すると、量子機械的トンネルもしくは周知の現象が前 記チップに電子ビームを放出させる。超小形電子用途においては、電界放出チッ プのアレーを基板たとえばシリコン半導体基板の水平面に形成させることができ る。エミッター電極、抽出電極および他の電極をさらに必要に応して基板上ある いは基板内に配設できる。支援回Ｎｆｌ！成も周知の超小形電子技術を用いて前 記基板上あるいは基板内に配設できる。

電界エミッターは、゛垂直°°電界エミッターもしくはパ水千°°電界エミッタ ーのいずれかとして、放出した電子ビームの水平基板面に対する配向によって分 類できる。水平エミッターは電子のビームでそれを形成する基板の水平面にほぼ 平行なビームを放出する。典型的例として、これらのエミッターを個別の水平エ ミッターと水平電極を半導体基板の水平面に平行する単一水平層に組立ることで 形成させる。換言すれば、水平エミッター、水平抽出電極と水平コレクタもしく は他の電極を形成する。たとえば、ランベ（Ｌａｍｂｅ）に与えられた米国特許 第４，７２８，８５１号とり−（Ｌｅｅ）ほかに与えられた米国特許第４，８２ ７．１７７号を参照。

残念ながら、水平電界エミッターの製造は困難で、電力処理容量と速度に制限が あった。詳述すれば、水平電界エミッターの製造には個別超小形電子構造部材を 基板の単一水平層に形成させる必要がある。これらの小形個別水平構造部材をそ の間に小さい間隙をつけて組立ることか困難であつた。そのうえ、前記エミッタ ーと電極層を典型的例として接近して離間させた金属被覆層で形成し、それによ り装置速度を特定する。これらの問題を克服する水平電界放出構造と組立の方法 を１９９１年６月２２日に本発明者が出願し、本発明の譲受人に譲渡された同時 係属米国出願第０７／７１４．２７５号に記述し、その開示を参考として本明細 書に取入れている。

第２綱のエミッターは一般にパ垂直°°エミッターと称せられるものである。垂 直電界エミッターでは、１つ以上のエミッターチップを基板の水平面に形成して 電子を垂直、すなわち基板の面に垂直に形成する。複数の垂直電極層を前記基板 面上もしくは基板中に、基板面とほぼ平行に形成して、抽出電極と他の制御電極 を必要に応じて配設する。

このような垂直電界エミッターは、レビンに発行された米国特許第３，９２１， ０２２号；スミスほかに発行の第３，９７０，８８７号；フカセほかに発行の第 ３，９９８，６７８号：ユイト（Ｙｕ　ｉ　ｔｏ）ほかへの第４，００８，４１ ２号；ホ−ベレチツ（Ｈｏｅｂｅｒｅｃｈｔｓ）への第４゜０９５，１３３号； ジェルトン（Ｓｈｅ　１　ｔｏｎ）への第４，１６３，９４９号：グレ−（Ｇｒ ａｙ）ほかへの第４，３０７，５０７号ニゲリーン（Ｇｒｅｅｎｅ）ほかへの第 ４，５１３，３０８号：グレ−（Ｇｒａｙ）ほかへの第４，５７８，６１４号： クリステンセン（Ｃｈｒｉ　５ｔｅｎｓｅｎ）への第４，６６３，５５９号；プ ロディ（Ｂｒ。

ｄｉｅ）への第４，７２１，８８５号；バブティストばかへの第４，８３５，４ ３８号：ボレルほかへの第４，９４０，９１６号；グレー（Ｇｒａｙ）ほかへの 第４，９６４，９４６号；シツムスほかへの第４，９９０，７６６号；とグレー （Ｇｒａｙ）への第５．０３０，８９５号に説明されている。

残念ながら、垂直電界エミッターも製造が困難で電力処理容量と速度に制限があ った。詳述すれば、垂直エミッターチップと複数の水平電極層を前記半導体基板 上に互いに接触しないで隣接して形成することが今まで困難であった。そのうえ 、垂直電界放出装置はその電力処理容量で制限される。最後に、電極層を薄手絶 縁層で互いを分離するので、結果としての装置容量は高く、したがって装置速度 を制限する。

１９８９年刊の真空超小形電子（ＶａｃｕｕｍＭｉｃｒｏｅ　１ｅｃｔｒｏｎｉ ｃｓ）第８９号第３７乃至４０頁のパコントロール、オブ、シリコン、フィール ド、エミッター、シャープ、ウィズ、アイソトロピカリー、エツチド、オキサイ ド、マスクス（Ｃｏｎｔｒｏｌ　ｏｆ　５ｉｌｉｃｏｎＦｉｅｌｄ　Ｅｍｉｔｔ ｅｒ　Ｓｈａｐｅｗｉｔｈ　０ｘｉｄｅ　Ｍａｓｋｓ）と題するワーレン（Ｗａ ｒｒｅｎ）の出版物が、電界エミッターの直径と、シリコン中のチップ半径をリ アクティブイオンエツチング中のエミッター柱の保護に用いられる酸化マスクの 形状を慎重に調整することで調整する技術を述べている。リアクティブイオンエ ツチング中の凹形酸化マスクの制御浸食がテーパーのついた側面をもつシリコン エミッター柱と、ミクロン以下の曲率半径のチップを形成する。垂直超小形電子 電界放出装置を形成させる示唆も、このような装置の形成法についての示唆もな い。

トミイほかに発行された米国特許第５．０５３゜６７３号は、複数の組の基板で そのおのおのの間に陰極材料の薄手パターン層が備わる基板を複数の部分にスラ イスして複数の基板でそのおのおのに陰極材料の露出しな領域のアレーが備わる 垂直電界エミッター製造の方法を開示している。残念なことに、数枚の基板を反 復して、しかも正確に接着し、スライスして大量生産することは困難なことに違 いない。

免叫立見Ｉ したがって、本発明の目的は高性能超小形電子電界エミッターと、その製法を提 供することである。　本発明のもう１つの目的は高性能垂直超小形電子電界エミ ッターと、その製造の方法を提供することである。

さらにもう１つ別の本発明の目的は、表示の活用に特に適した高性能垂直超小形 電子電界エミ・ンターと、その製造の方法を提供することである。

基板上に細長い複数の柱のアレーで、そのおのおの柱に、前記基板から伸びる垂 直の壁体と、前記基板の反対側に上部が備わるアレーを形成することで本発明に よる様々な目的が提供できる。これも“チップ′”と称せられる電子放出面をお のおの上部に形成して、それにより前記電子エミッターチップを前記細長い柱で 分離させる。エミッター電極を前記柱の基部に形成する。絶縁層を基板上、前記 柱の間に形成し、また少くとも１つの電極を前記基板上、前記チップに隣接して 形成して、電子を前記チップから抽出する。前記柱と絶縁層は前記エミッターの 寄生キャパシタンスを減少させ、また前記エミッター間の電荷移動を防ぎ、それ によって高速装置を生産する。

本発明の前記超小形電子電界エミッターは２つの一般方法の１つを用いて形成で き、その個々の工程を凛準の超小形電子技術を用いて実施できる。

第１の方法では、前記チップをまず基板の表面に形成する。その後、講を基板の チップの回りに形成して柱を基板に形成するに伴って前記チップは前記柱の上部 に位置する。前記溝に誘電体を埋めると、導体層を前記誘電体上に形成できる。

この方法が一最に“チップ最優先°°の方法と称することができる。

超小形電子エミッター形成のその他の方法は″゛柱最優先゛の方法である。前記 溝を基板の面に形成すると、前記溝により柱が基板の中に定まる。

その後、チップを前記柱の上部に形成する。前記溝に誘電体を埋めると、前記導 体層を前記誘電体に形成して、抽出電極を形成できる。

どちらの方法でも、本発明のエミッターには細長い柱の上部にエミッターチップ が備わり、低寄生キャパシタンスと、隣接装置間に電荷移動を提供する。自動調 心技術を用いて、高縦横比をもつエミッターチップに自動調心された電極を形成 させる。垂直電界エミッターでの高周波作業がそれにより提供できる。

上述の方法を用いて、フラットパネルの表示活用に特に適当な電界エミッター構 造部材を形成できる。表示用途には、前記電界エミッター柱に抵抗体を備えて、 それによりおのおののエミッターの電流を制限できる。前記抵抗体は同一の値の ものにしておのおのの画素の電流、したがって輝度を同一にさせる。本発明によ れば、抵抗層たとえば金ドーピングした非晶質シリコンを基板上に形成し、また 導体層たとえばタングステンもしくはチタン−タングステンを前記抵抗層に形成 させる。

その後、溝を形成してそれにより抵抗下部部分と導電性上部部分が備わるエミッ ター柱が定まるようにする。磨きもしくは他の技術を用いて装置を平面化できる 。この磨きは抵抗部分の抵抗性を変化させない、それは前記抵抗部分が前記柱の 底部にあるからである。チップを前記抵抗部分耕形成してもよい、前記チップを 低仕事関数材料で形成できる０辺放出キャップも前記柱上に形成して、表示用途 用の電子の辺放出を促進できる。

本発明の電界エミッターをさらにマイクロカプセル化して機能的装置を形成でき る。一群のエミッターの回りにリムを形成して真空キャビティの竪穴を配設でき る。その後、カバーをエミッターのアレーの上にかけて、真空、不活性ガス、電 光発光ガスまたは他の雰囲気中に密封する。封止にはりフローイングできるガラ ス、はんだもしくは酸化接着技術を用いることができる。前記カバーは必要に応 して相互接続パターンを施してもよく、また能動装置までも施すことができる。

前記カバーをさらに片持ばりを１つ以上のエミッターの上に形成し、その後、前 記片持ばりの上にカバーを形成することで形成できる。表示用のカバーには環ク レートパターンを施して一群の画素をカプセル化し、また壁掛ＴＶ受像板とエミ ・ンターの間に仕切りを配設できる。

ｌ匡立災呈ｌ既朋 図１は本発明による垂直超小形電子電界エミ・ツタ−の簡易横断面図である。

図２Ａ−２Ｂは本発明による単純化した′チ・ノブ最優先゛°法により形成され た電界エミ・ンターの横断面図である。

図３Ａ−３Ｂは本発明による単純化した゛柱最優先゛°法により形成された電界 エミッターの横断面図である。

図４Ａ−４８は本発明による第１の詳細パ柱最優先″法により形成された電界エ ミッターの横断面図である。

図５Ａ−５Ｉは本発明によ・る第１の詳細“チップ最優先″法により形成された 電界エミッターの横断面図である。

図６Ａ−６Ｉは本発明による゛柱ｆｉ優先′°法の別の実施例により形成された 電界エミッターの横断面図である。

図７Ａ−７Ｅは本発明による図６Ｅの構造で電界エミッター形成の別の方法によ り形成された電界エミッターの横断面図である。

図８は本発明により、レフローイングできるガラスを用いるカプセル化電界エミ ッターの横断面図である。

図９は本発明により、導電フィルムを用いるカプセル化電界エミッターの横断面 図である。

図１０Ａ−１０Ｆは本発明による電界エミツタ−カプセル化の別の方法の横断面 図である。

図１１Ａ−１１Ｊは本発明による電界エミッターカプセル化のもう１つの方法の 横断面図である。

図１２Ａ〜１２Ｉは本発明によるさらにもう１つ別のカプセル化の横断面図であ る。

図、１３は本発明による偏向電極と分割陽極を備える電界エミッターを示す図で ある。

図１４Ａ〜１４Ｍは本発明による電界エミッター表示カプセル化の方法の横断面 図である。

ｔしい　の百Ｂ ここで、本発明の好ましい実施例を示す添付図面を参照して本発明をさらに詳細 に説明する。この発明は多数の異なる形で具体化できるが、ここで（詳述される 実施例に限定されるものと解釈すべきでなく、むしろ、この実施例を提供して、 この開示を完全なものとして、また本発明の範囲を当業者に十分に伝えることを 目的とする。類似の数字はすべて類似の素子を参照する。

ここで図１を参照。本発明による垂直超小形電子電界エミッターの簡易横断面図 をここで説明しよう。図１に示すように垂直電界エミッター１０を基板１１の水 平面に形成する。基板１１にはそれから伸びる細長い垂直柱１２ａ−１２ｄが備 わり、そのおのおのにそれぞれ基部１６ａ−１６ｄと、それぞれ壁１３ａ−１３ ｄと、それぞれ上部１４ａ〜１４ｄが前記基板１１の反対側に備わる。

電子エミッターチップ１５ａ−１５ｄを前記上部１４ａ−１４ｄのそれぞれの１ つの上に形成する。

前記電子エミッターチップ１５ａ−１５ｄは円錐形、角錐形もしくは細長いチッ プにでき、２つ以上のチップ１５を柱１２の上に形成しても差支えない、別の方 法として、前記チップ１５ａ−１５ｄが低仕事関数材料製のフラットキャップに しても差仕えない。

少くとも１つのエミッターｔｉ１７ａ−１７ｄを前記基部１６ａ−１６ｄに形成 する。少くとも１つの抽出電極１８ａ−１８ｃを前記チップ１５ａ−１５ｄに隣 接して形成し、エミッター電極１７と抽出電極１８の間に適当な電圧の加印に際 し電子を前記チップから抽出させる。さらに図１に示すように、絶縁もしくは誘 電体層１９を前記壁１３上に伸びる基板上にさらに形成する。前記抽出電極１８ ａ−１８ｃをなるべくなら前記絶縁層１９上に形成することである。１つの素子 をもう１つの素子の゛上゛°におくとここで説明すると、それを素子の直接上に 形成してもよい、あるいは２つ以上の介在層１つを前記素子の間に配設できるこ とを当業者は理解していると考える。

図１の電界エミッター１０は、チップ１５を基板それ自体の上に形成するよりむ しろ前記細長い垂直柱１２の上部に形成するため周知の電界エミッターと相異す る。前記エミッターチップを前記細長い柱の上部に形成することで、寄生キャパ シタンスと電荷移動を減少させる。それはエミッター電極１７と抽出電極１８の 間の隔離距離が増大したためである。

ここで図２Ａ−２Ｂと３Ａ−３Ｂを参照。図１の垂直エミッター１０形成の２つ の一般方法を示す０図２Ａ−２Ｂの方法は″チップ最優先゛°の方法として特徴 があるのに対し、図３Ａ−３Ｂの方法は“住設優先°°の方法として特徴を備え る。詳述すれば、図２Ａに示すように、エミッターチップ１５ａ−，１５ｄを基 板１１に、たとえばマスク２１を通すエツチングにより形成する。その後、図２ Ｂに示すように、２１！　２２　ａ　−２２ｃを基板のチップ１５ａ−ｉ５ｄの 回りに形成して、柱１２ａ−１２ｄを基板に形成すると、前記チップは前記柱の 上部に位置する。前記柱にその後、誘電体を埋め、電極を必要に応じて形成する 。

図３Ａ−３Ｂの“′住設優先′°技法では、渭２２ａ−２２ｃを基板１１の面に マスク２１によるエツチングにより先ず形成する。その後、チップ１５ａ−１５ ｄを柱１２ａ−１２ｄの上部に形成する。前記溝２２ａ−２２ｅに誘電体を埋め てからか、あるいは埋める前いずれかでチップ１５を形成する。別の例として、 前記溝を先ず部分的に埋め、その残部を前記チップ１５の形成後、埋めることも できる。

本発明の柱１２を金属製（たとえばスパッターを施したタングステン、単結晶金 属たとえばタンゲステンもしくはスパッターを施したチタン−タングステン合金 ）、導電セラミック、シリコン（ドーピング、未ドーピングを問わず）、他の半 導体材料もしくは他の材料製でも差支えない。チップ１５を薄くするだけで他の 構造を損傷させない、たとえばプラズマエツチング、液状薬品エツチングもしく は酸化など、これらに限定するものではないが反応性方法を用いて削ることがで きる。

結晶酸化を用いて削りを施すと、等方性（カスブ）ならびに非等方性（角錐）の 両結晶チップを単結晶チップを用いる限り削ることができる。たとえば＜１００ ＞シリコンの場合、低温（９００°Ｃ１乾燥酸素）酸化が最上の結晶選択性を提 供する。

＜１１０＞シリコンの場合でも、結晶エツチング（たとえばエチレンジアミンと 水または水性に○Ｈ）にエツチングできる。

他の材料の単結晶も酸化もしくは同様の結晶消耗法により選択的にまた化学的に 削ることができる。別の例としてチップ１５を電気化学的に、たとえば前記チッ プに対して溶液の上もしくはゲートの上にバイアスを加えるか、あるいは前記チ ップをエツチングして削ることができる。この方法をモリブデン、タングステン もしくは貴金属チップたとえば白金、バリウム、イリジウムもしくは金の削りに 用いる。

結晶角錐形チップ１５を選択性エピタキシアル技法を用いて柱１２の上部で成長 させることができる。非選択性方法も、前記柱１２からの成長が結晶を形成し、 残余の成長を選択的に除去する場合に用いることができる。たとえば＜１００＞ シリコン柱上のシランからのシリコンの成長を用いることができる。

チップが低仕事関数材料たとえばセシウムのキャップの形にしてもよいというこ とも考えられる。

自己整合キャップを柱１２を選択的に先に磨いたあるいはエツチングした背景誘 電体１９たとえば二酸化シリコンに選択的に接してエツチングして形成できる。

前記柱にその後、もう１つの誘電体たとえば窒化シリコンで平面化できるもので 埋めることができる。その後、表面を磨くか、エッチバックするか、あるいはス ピンオン（ｓｐｉｎ−ｏｎ）材料で被覆し、そしてエッチバックしてプラグを前 記柱の上に残し、前記背景誘電体を再露出させる。

抵抗体を前記柱１２の基部１６あるいは前記基板１１に組込んで、チップへの電 流を制限し、またアーク発生関連故障を減少できる。抵抗体はさらに抽出電極１ ８に、アルミニウム、厚手白金もしくは他の材料製の導電グリッドをさらに抵抗 性の材料たとえば珪化チタン、シリコンあるいは薄手白金製の抽出電極材料で形 成することで組込める。前記グリッドを用いて電流を前記アレーの回りに万遍な く分布させる一方、抵抗性の高い材料は抽出電極への電流を制限する。

前記柱の壁１３をさらに導体もしくは他の材料で被覆して好ましい効果を達成で きる。たとえば、化学蒸着タングステンを用いてエミッター抵抗を減少させる。

ホスホシリゲートガラスを用いて前記Ｐ−ビーピングエージェント濃度を前記柱 の壁壁もドーピングしてさらに複合的装置にして、装置のダイオードもしくはト ランジスタ電流・電圧特性を改善させる。

ここで図４Ａ−４８を参照。電界エミッターを゛住設優先゛°技法を本発明によ り形成する第１の詳細方法を示す。図４Ａに示すように、パターン酸化被膜３１ を基板１またとえばシリコン基板に在来酸化と写真平板技法を用いて形成する。

前記シリコン基板をその後、前記酸化被膜をマスクとして用い、周知の技法を用 いて非等方性にしてエツチングして柱１２を形成する。図４Ｂを参照。

図４０で示すように、柱と柱１２の間の間隔に誘電体１９たとえば二酸化シリコ ンを、化学的機械的磨きにより表面の酸化とその後、平面化することで埋める。

そこで図４Ｄを参照。第２のマスク層３またとえばニッケルまたはタングステン を柱３２の上部に選択性蒸着技法を用いて形成する。別の例として、窒化シリコ ンのマスク層３２を柱３２の上部のエツチングにより、またできた穴に窒化シリ コンを埋めることで形成できる。酸化液Ｊｌｉ１９をその後、エッチバックする 。そこで図４Ｅを参照。

非等方性シリコンエッチをマスク３２とオキシド１９をエツチング止めとして使 用して実施して先細チップ１５ａ−１５ｄを形成する。

図４Ｆに示されているように、オキシドを基板１１上で蒸発させて、酸化被膜１ ９をチップ１５の高さまで再成長させ、さらに酸化被膜３３をマスク３２の上に 形成させる。その後、抽出電極金属１８を基板１１にブランケット蒸着して金属 の被膜をオキシド３３上に形成する。前記酸化被膜３２はなるべくなら二酸化シ リコンに対し緩やかにエツチングする材料であることが当業者にはわかっている 。これは、オキシドを前記シリコンチップ１５から抽出電極１８の下をかなり切 取ることもなく除去させる。なるべくなら、チップの形成中と削り工程中に高速 でエツチングしない誘電体を選ぶことである。従って、広範囲の誘電体を利用で きる。前記柱１２を分離する厚手の基層誘電体１９がなるべくなら低い漏れ電流 、良好な電界破壊特性および低い誘電体定数を示すことである。この比較的低い 層が絶縁体／誘電体必要条件の大部分を提供する。第２の誘電体３３にそれほど 厳しくない必要条件をもたせてエツチング速度が重要性の主たる争点となり得て 、それによって多数の絶縁体材料の選択ができる。

ここで図４Ｇを参照、ここで電昇技法を用いてマスク３２を除去し、同時に層３ ３と１８をチップ１５から除去する。チップはさらに再割できる。

吊り抽出電極１８を用いて材料をチップ１５の上で、前記チップ１５を前記抽出 電極１８に届くよう縮める必要も、また抽出器間のエツチングする平版印刷工程 の必要もなく蒸発を可能にする。

たとえば、抽出電極材料を犠牲層で蒸発できる。

前記犠牲層をエツチングすると、ギャップが前記抽出器の回りにできる。

嵌込みエミッターアッセンブリをキャパシタンスを下げ、またエミッターと抽出 器間の距離を非常に小さくすることでつくれることも当業者は理解している。こ れは蒸発キャブ材料をエッチバック（全体または部分的に、あるいは電界により ）させ、その後、材料を再度蒸着させてつくれる。

この方法は前記誘電体１つの内壁の一部を前記抽出器１８の下で露出させて前記 抽出電極１８を前記エミッターに接近したくぼみに落込ませる。

最後に、図４Ｈを参照、カバー２３を電界エミッター１０に取付けて電界エミッ ターチップをマイクロカプセル化する。前記カバーに導体と他の制御電極が用途 によってその中に備わる。カバーにさらに燐光物質もしくは他の光ルミネセンス 層がその中に備わり表示を提供する。カバーの形成とカバーの電界エミッター１ ０への取付けの詳細な作業は以下に述べる。

ここで図５Ａ−５Ｉを参照。電界エミッターを本発明による゛チップ最優先″の 技法を用いて形成する詳細な方法を示す。図４Ａで見るように、パターン酸化被 膜３１をシリコン基板１１の上に形成する。その後、図５Ｂに示すように、非等 方性シリコンエッチを実施してチップ１５ａ−１５ｄを形成する。その後、図５ Ｃに示すように、薄手酸化被膜３１を成長させて、パターンをっけ、そして、シ リコンの非等方性エツチングを形成し、漬２２ａ−２２ｃを形成する０図５Ｄを 歩照、酸化被膜３７を露出壁３３上、また基板１１とチップ１５の露出面上に形 成する。酸化被膜３８をさらに基板の上に蒸発させる。示すように、このブラン ケット蒸発は酸化液Ｍ３８　ａを渭２２の下部に、酸化被膜３８ｂを酸化被膜３ １の上部に形成する。酸化被膜３８ｂをその後、図５Ｅに示すようにエッチバッ クする。

ここで図５Ｆで示すように、第２の絶縁層３９が前記溝２２を埋める。第２の絶 縁層がポリイミド樹脂で紡いだもので、それをその後、エッチバックするか、二 酸化シリコンの第２の層としてもよい。その後、図５Ｇで示すように、抽出電極 材料１８を絶縁層３つと３８ｂの上部に蒸発させる。

酸化エツチングをその援用いて、前記酸化被膜３１を除去し、それにより酸化被 膜３８ｂとその上の金属被膜を除去する。最後に、ポリイミド樹脂被膜３つをそ の後、エツチングして図５■に示すようにチップを再露出させる０図４Ａ−４８ と５Ａ−５Ｉの方法が前記抽出電極１８をチップ１５を自己整合させる方法を提 供する。小さいチップから抽出電極までの間隙がこれにより提供される。

ここで図６Ａ−６Ｉを参照。本発明にょる゛住設優先゛°技法用いて形成された 電界エミッターの別の実施例を述べている。そのように形成された電界エミッタ ーは低キャパシタンスを必要とする高周波数作業に特に適している０図６Ａで示 すように、基板１１にエミッター電極１７がその中に備わる。エミッター電極１ ７を基板１１にパターンをつけ、導体層たとえばポリシリコンもしくは金属を前 記パターン基板に蒸着することで形成できる。その後、第２の導体層４またとえ ばタンタルまたはチタン−タングステン合金を基板１１上に形成できる。任意の 第３の導体層４２を導体層４１上に形成できる。導体層４２は低仕事関数材料た とえばセシウム、サーメット、ＬａＢ６、もしくはＴａＮあるいは他の周知の低 仕事関数材料でよい。その後、絶縁層４３を前記第３の導体層４２上に形成する 。

ここで図６Ｂを参照９層４３．４２と４１にパターンをつけ、エツチングして柱 １２ａ−１２ｄを形成する。図６ｃで示すように、導体もしくは絶縁体の任意の 付属層４４を前記柱１２の壁１３上と基板１１の面に形成する。前記任意付着層 は絶縁層でもよく、その場合は構造材部を酸化させて形成して酸化被膜４４をそ の上に形成する。別の例として、前記任意層４４は金属被膜でよく、タングステ ンもしくは他の金属を用いて形成できる。以下でもわかるように、前記任意層４ ４を使用すると前記抽出電極をエミッターチップに非常に接近させて形成できる 。

ここで図面６Ｄを参照。絶縁層４５をその後、蒸着して装置の露出面を埋める。

たとえば、低温オキシドを蒸着してもよい。その後、図６Ｅで示すように、前記 低温オキシドを磨くことで構造部材を平面化する。図６Ｆで示すように、前記低 温オキシド４５、柱１２と導体４２のエッチバックをその後行う９そこで、図６ Ｇで示すように、絶縁層４６と導電層４７のブランケット蒸発を実施する。前記 絶縁層４６の絶縁層４５の上と、絶縁層４３の上にできる。前記導電層４７は前 記絶縁層４６の上にできる。その後、図６Ｈで示すように絶縁層４４．４５と４ ７をエッチバックさせる。

最後に図６エを参照。絶縁層４３を、その上の層４６と４７と共に除去し、チッ プを非不等性エツチングを用いて削る。図６１で示すように、完成した構造部材 に抽出電極４７が備わり、電界エミッターチップ１５に隣接する電子放出ギャッ プ４８に垂れ下がる。チップにはさらに低仕事関数材料４２がその先端に備わる 。図６Ｉの構造が極めて高い周波数／低電圧印加によく適していることが当業者 に理解されると考える。

ここで図７Ａ−７Ｅを参照。電界エミッターを図６Ｅで示された構造で形成する 別の方法をここで述べる。この方法はチップ１５に非常に接近して伸びる抽出電 極を形成する。比較的高いキャパシタンスが生成することになるが、これらの電 界エミッターは極めて低い電圧で作動できる。図７Ｅのエミッターを図６Ａ−６ Ｅで示す作業順序で始めることで形成する。その後、図７Ａで示すように、絶縁 体４４と４５をエツチングする。その後、図７Ｂで示すように、柱１２ａ−１２ ｄの不等方性エツチングを行ってチップ１５ａ−１５ｄを形成する９図６と対照 的に、チップを抽出電極の前に形成する。

ここで７Ｃを参照、絶縁層４９たとえば二酸化シリコン、酸化シリコンもしくは 窒化シリコンを装置の露出面の上にブランゲット蒸着する。図７Ｄで示すように 、導体５１をその後、絶縁体層４つの上にブランケット蒸着する。最後に図７Ｅ で示すように、構造部材を感光性耐食膜で平面化し、その後エッチバックする。

その後導体５１と絶縁層４９をエツチングして抽出電極１８を形成する。

図示のように、極めて小さいギャップ４８が低仕事関数チップ４４と抽出電極１ ８の間に存在する。

極めて低い電圧操作が比較的高いキャパシタンスの犠牲で達成できる。したがっ て、図７Ｅの電界エミッター構造部材を表示用途に使用できる。

本発明の電界エミッターを典型的例としてマイクロカプセル化して機能的装置を 形成する。前記マイクロカプセル化は真空カプセル化、不活性ガスカプセル化あ るいはエレクトロルミネセンスガスカプセル化で、特定の用途による。装置をマ イクロカプセル化するため、典型的例としてリムを一群のエミッターの回りにつ くって、竪穴を設けて真空キャビティとする。前記リムを二酸化シリコン製にし て、任意の銀ガラスを上塗りして形成する。カバーをその後、エミッターアレイ の上に真空で蔽い封止する。前記カバーをピンもしくは他の機械的手段で揃える か、あるいは任意に基礎をなす基板に揃えてから封止する。典型的例として、熱 を用いてカバーを封止する。

他のマイクロカプセル化技法は周知の金属同士の接着技法たとえば、゛″メタル ーツーメタル、ボンディング、メソッド、アンド、リシルティング、ストラフチ ャ−（Ｍｅ　ｔ　ａ　１−ｔ　ｏ−Ｍｅ　ｔａｌ　Ｂｏｎｄｉｎｇ　Ｍｅｔｈｏ ｄ　ａｎｄＲｅｓｕｌｔｉｎｇ　５ｔｒｕｃｔｕｒｅ）と題し、本発明の出願の 譲受人に譲渡された米国特許第５，００９，３６０号に記述された技法を用いる 。電界エミッターの最上層とカバーの下層にもよるが、接着は金属同士、誘電体 同士、金属対誘電体もしくは誘電体対金属となることができる。

接着を真空で行う必要もない。それは、小形真空室が典型的例として、室の中に チタン電極が共存するため自己ボンピングするからである。したがって、電界エ ミッターに電圧を印加する際、わずかに残っているガスも自己ポンピングで除去 できる。

２つのマイクロカプセル化技法をここで述べるが他の技法も利用できることを当 業者も承知のことである。図８の技法はりフローイングできるガラスを用いる。

図９の技法ははんだ接着を用いる。

ここで図８を参照。図６１の電界エミッターマイクロカプセル化の技法を述べる 。図示のように、任意絶縁層５４を形成して前記カバーを必要に応じて前記抽出 電極１８から絶縁する。任意絶縁５４をたとえば窒化シリコンをエミッターの全 露出面の上に蒸着させて形成する。接着材料の層５５たとえばホウリンケイ酸ガ ラス（ｂｏｒ。

ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ　ｇｌａｓｓ）もしくはポリイミド樹脂をその 後、窒化物層３４上に、プランゲット蒸着させ、前記接着材料層５５と絶縁層５ ４をそこで写真平版パターンをつけてエツチング図８に示すように構造部材をつ くる。ガラスフリット封止も使用できる。

カバー２３を周知の技法を用いて形成する。前記カバーを第２の基板５６上に形 成、それには絶縁層５８と金属層５７が備わっていて必要に応じて相互接続パタ ーンを配設する。第２の接着材料の層５つを前記第１の接着材料の層５５と揃え て配設できる。電界エミッター１０とカバー２３をその役瓦いに隣接して置いて 、前記接着材料５つと５５が互いに接触させ、真空で加熱して前記構造部材をカ プセル化する。したがって、前記接着材料層５５と５９の組合わせと絶縁層５４ が機械的相殺効果を形成し、それがさらに電気絶縁体となる。前記２つの片の平 面化が、ワフローイングガラスを用いない限り加熱に先立って必要となる。

コレクタ、相互接続、表示アレーグリッドと他の構造部材を前記カバーの中に組 込めることが当業者にわかっている。前記カバーをガラス構造のものに形成して 、その上に酸化インジウム−錫と燐光物質の層を形成すると、前記燐光物質層は 電界エミッターチップに隣接する。

ここで図９を参照。図６１のエミッターのマイクロカプセル化のもう１つの構造 を示す。図示のように、電気的導電路を抽出電極４６とカバー３３の間に形成す る。前記導電路を抽出電極上に金属層６１を形成することと、導電リムを金属層 ６１の上に形成することで形成できる。層６１と６２を電界エミッター１０の上 でポリイミド樹脂の層に編込んでエミッターの露出面を平面化し、層６１と６２ をブランケット蒸着し、層６１と６２にパターンを施し、そして前記ポリイミド 樹脂層上の紡ぎを除去して形成できることを当業者は承知している。カバー２３ にはその中に溝６４が、前記溝の中に形成された複数のはんだ玉を入れて備わる 。加熱に際し、はんだ玉６３は空密封止を形成して、電界エミッターをマイクロ カプセル化し、さらにカバー３３までの導電路を形成する。

薄手フィルム構造部材も前記カバーの整合案内として使用できることを当業者は 承知していることと思う。たとえば、蒸着材料の柱を水平薄手フィルムのカバー に入れるが、あるいはエツチングした清もしくはＶ字形溝に仕上げることができ る。

これらは疎公差の整合、たとえば燐光物質画素や導電グリッドの表示アレーの電 界エミッターへの整合に特に有用である。ざっとした整合は機械的に基部を形成 したピンもしくは講アセンブリを用いて達成でき、それに接して前記カバーを滑 らせ、その後静止する。反応性材料たとえばチタンをカバーの内側、あるいは抽 出電極上で用いて封止工程中および装置の運転中、ゲッターで汚染物を除去し、 純粋真空マイクロカプセル化を提供することを当業者が理解していることと思う 。

カバー２３を基板たとえばシリコンウェファ−もしくはガラスウェファ−の上に 、前記基板から分離させ、接着工程が完了した後、形成できる。

分離は剥離層たとえば厚手亜鉛もしくはアルミニウム剥離層をエツチングするか 、シリコン基板それ自体をエツチングして取りきることで達成できる。別の方法 として、シリコン基板を残して、必要に応じより高度の回路設計を施すことがで きることを当業者が承知している。基板の上部を除去して抽出電極への接近がで きるようにすることが必要である。別の例として、電界エミッター上の結線とカ バーの下からカバーの上部の電気パッドに至る電気結線への裏側エツチングも可 能である。

低作業関数材料たとえばセシウムを真空キャビディ少量マイクロカプセル化して 電子放出を促進できることも当業者の理解するところである。これらの装置を真 空カプセル化してからバイアスをかけて加熱すると、前記低仕事関数原子もしく は分子がエミッターチップの上に蓄積するようになるので放出の改善を促進させ る。

ここで図１０Ａ−１０Ｆを参照。本発明のエミッター構造部材のカプセル化のさ らにもう１つの方法を説明する。この技法は電界エミッターの個々の１つもしく はそれ以上を゛小形真空室°°にマイクロカプセル化させるものである。図１０ Ａに示すように、本方法は上述した技術のいずれかにより、また基板１１、柱１ ２、チップ１５、絶縁層１つと抽出電極１８が備わる適当なエミッター１０で先 ず始まる。図１０Ｂを参照。填材層７１を蒸着してパターンをつけ、所望のエミ ッターチップを露出させる。図１０Ｂに示すように、エミッターチップ１５ａと １５ｂを一緒に一団にして露出させ、エミッター１５ｄと１５ｅを一緒に一団に して露出させて、エミッターチップ１５ｃをカバーする。低温酸化被膜７２をそ の後、蒸着し平面化し図１０Ｂの構造部材を形成する。仕上層７３たとえばチタ ン層を前記填材層の上、装置面全体に形成する。

そこで図１０Ｃを参照。層７１にパターンをつけ装置面の外側をエツチングする 。そこで、図１０Ｄを参照。層７２を除去する。層７３をチタンの別の層にする が、別の基板あるいはどんな他の層でもよいその上につけたチタン層にする。

そこで図１０Ｅを参照。封止金属７４たとえばチタンを全構造部材の上に蒸着さ せる。最後に、図１０Ｅに示すように、封止層７４にパターンをつけ、エツチン グして抽出電極を露出、分離させる。したがって、カプセル化キャビティ７５を 柱７６で支持されたカバーをつけて多数形成できる。

反応性金属たとえばチタンをカバーに用いる場合、前記多数の真空キャビティの 追加真空ボンピングが達成される。封止層７４の好ましくない部分、たとえば表 示の中のカバーの上部など複数の部分の除去ができることも当業者の承知すると ころである。図１０Ｆに示すように、表示用途に対しては、多色燐光物質のパタ ーン画素７７を封止層７４に形成された壁内に蒸着して必要に応じて分離画素を つくれる。薄手導体の上層を必要に応して用いてバイアスを加えることができる 。金属線のグリッドも使用して必要に応じて画素の個々のアドレシングまたはバ イアスの印加ができるが、画素はさらにゲートレベルでのターンオンとターンオ フができる。燐光物質をこの明細書に記述するいずれの導体層と取替え、あるい はそれに付加しても差支えない。

図１１Ａ−］、ＩＪをここで参照０個々の電界エミッターのマイクロカプセル化 の別の技法をここで述べる。この説明のため、単一電界エミッターで基板１１の 上に形成された細長い柱１２と前記柱上のエミッターチップと前記柱を取囲む絶 縁層１９が備わるものを示す。抽出電極１８を前記絶縁体】９上に形成する。

図１１Ｂを参照。低温オキシド８１の層を前記露出エミッターチップと抽出電極 の上に形成する。

前記層８１をその後、パターンをつけ、前記エミッターチップと抽出器１．８の 接点８８を図１１Ｃに示すように露出させる。その後、図１１Ｄに示すように、 感光性耐食膜８２を織ってパターンをつける。薄手層８３たとえばチタンを前記 感光性耐食膜８２と低温オキシド８１の上に蒸着させる。

感光性耐食膜８４の第２の層をそこで図１１Ｅに示すように蒸着、パターンをつ ける。薄手層８５たとえばチタンの厚手層をその後、前記感光性耐食膜８４（部 分８５ｂ）とチタン層８３（部分８５ａ）上に蒸着する。図示のように、チタン 層８３上のチタン層の部分８５ａが厚手片持ばりを形成してエミッターのカプセ ル化の助けになる。

ここで図１１Ｇを参照。前記チタン層８５を感光性耐食膜８４の溶解により電界 させる。前記薄手チタン層１３をその後、エツチングして前記感光性耐食膜８２ を図１１Ａに示すように除去する。

それに応じて、層８５ａが厚手の片持ばりを開口部を形成する。そこで、図ＩＩ Ｉに示すように、金属もしくは他の層８６を基板の上で蒸発させて個々の真空室 ８７を形成させる。図１．　Ｉ　Ｊに示すように、層８６を必要に応じてパター ンを加えて、抽出器電極を露出させる。それに応じて、個々のカプセル化が提供 できる。

ここで、図１２Ａ−１２１を参照。別のカプセル化の技法を示す。この技法が深 溝をつくり、抽出器電極と上部電極への個々の上部接近を可能にする。

図１２Ａを参照。１組のシリコンウェファ−９１と９２を酸化させ、互いに酸化 接着させて酸化被膜９３．９４と９５を形成する。オキシド９５とウェファ−９ ２をその後、エツチングしてキャビティ９６と９７をその中に形成させる（図１ ２Ｂ）。前記キャビティ９６と９７の側壁をその後、図１２Ｃに示すように、低 圧化学蒸着オキシド９８を用いて酸化させる。銅／クロムの層９９をそこで講９ ７に図１２Ｄに示すように蒸発もしくは他の周知の技法を用いて形成させる。そ こで図１２Ｅに示されるように、金属たとえばニッケル、パラジウムもしくは銅 の無電極板１０１を層９つの上に形成する。タングステン／チタンの層１０２を その後、図示のように形成する。

ここで図１２Ｆを参照。前記カバーを電界エミッターに既述の技法の１つを用い て接合する。そこで、図１２Ｇに示すように、前記酸化被膜９３と第１のウェフ ァ−をエツチングしてとり切る９図１２Ｈに示されるように無電極板をそこで用 いて１０３を通して金属成形する。新しい酸化被膜１０４をその後、図１２Ｉで 示すように形成してパターンを施す。このように多レベル相互接続と集積化が施 される。

多電極層を本発明により抽出電極に形成できることを当業者の承知するところで ある。図１３は、偏向電極と分離陽極の備わる電界エミッターを具体的に示す。

図示のように、誘電体層１］０を抽出電極の上に形成する。前記誘電体層は典型 的例として、厚さが１μｍといったところの薄手誘電体層である。その後１組の 偏位誘電体電極］１１と１１２を誘電体層１１０上に形成する。第２の誘電体層 １１３を前記偏位電極１１１と１１２の上に形成、また１組の陽極１１４と１１ ５を前記誘電体層１１３の上に形成する。カプセル化をその後、上述の方法のう ちの１つあるいは他のカプセル化方法を用いるかして施す。

図１３の装置には、高相互コンダクタンスが前記チ・ノブ１５を変調させる必要 なしに備わる。直流バイアスを抽出器１８と電極１７の間に印加しして電子を常 時放出させる。前記偏位電極１１１と１１２を用いて電子ビームを陽極１１４と １１５の間に移動させる。陽極１１４と１１５間の２元移動を用いてスイッチを 設けることができる。

別の方法として、陽極１１４と１１５の間の線移動により装置の線操作ができる 。線操作は、電子ビームが陽極１１４と１１５間の間隙に比較して相対的に大き いので、また誘電体１１３の厚味が典型的例として誘電体１１０よりもざっと１ ００倍も厚いので行えるのである。偏位電極の追加層を付加して電子ビームの形 をつくり、また装置の相互コンダクタンスを増大させ得ることを当業者が承知し ている。図１３の装置をさらに表示として、透明金属と３つの偏位電極を用いて 電子を特定の陽極（燐光物質）に偏位させる分離陽極として形成される多色燐光 物質の３つ以上のアレーと用いることができる。

薄手フィルムアインツエルレンズ（Ｅｉｎｚｅｌｌｅｎｓｅｓ）を本明細書で説 明のエミッターの上に、誘電体と導体を交互にした層を蒸着することで蒸着し、 その後、電子ビーム柱にパターンを施しエツチングすることで組立ることができ ることを当業者は承知している。さらに、この方法を用いて偏位電極と他の電子 ビーム制御構造部材をつくることができる。

さらに、２つの電界エミッターアレー構造部材をウェファ−同士の接着もしくは もう１つ別の接着層たとえば銀、ガラスもしくはりフローイングできる誘電体も しくは金属により互いに反対に配置して、絶縁ゲート電界効果トランジスタ（Ｉ ＧＦＥＴ＞に類似する２方向性電流流れ装置をつくることができることもわかる と思う、さらに、表示の中の画素の切換制御には必ずしもオン・オフの完全操作 を必要としない。低い電圧（たとえば５０ボルト以下）も、画素をエミッタータ ーンオン臨界に近い背景バイアス電圧までの完全ターンオンに要する付加電圧を 単に追加するだけで使用できる。カラーは複式導線、ディジタルデコーダーと、 抵抗器もしくはダイオードマトリックスまたはそのいずれかで、直並列データも しくは電圧数もしくは電流レベルに対し力′ラーを切換えるもののいずれかでア ドレスできる。

ここで１４Ａ−１４Ｌを参照。本発明による電界エミッター形成と、電界エミッ ターのマイクロカプセル化の別の方法を示す。図１４Ａ−１４Ｌで説明する方法 をフラットパネル表示装置たとえば高精細度テレビジョンもしくは他の表示用途 に用いることができるフォーメーションに最適である。表示用途では、電界エミ ッター柱にある抵抗器を備えて、おのおのエミッター用の電流を制限することが 必要である。前記抵抗器はすべて同一の限界値のもので、電流としたがっておの おのの画素の輝度も同一であることが必要である。図１４Ａ−１４Ｌに示された 作業順序はこの必要条件に合っている。チップエミッターよりはむしろエミッタ ーをさらに設けて、全画素に衝突する拡散放出電流を供給する。

ここで図１４Ａを参照。エミッター電極１７を基板１１に形成する。基板をガラ スもしくは他の比較的安い基板材料にする。非晶質シリコンの層２６をその後、 前記エミッター電極の上に所望の厚さになるよう形成する。当業者には周知の通 り、非晶質シリコンを十分ドーピング、なるべくなら金ドーピングして、抵抗層 を施す、プラズマ蒸着を蒸着と同時もしくは蒸着後に前記ドーピングを行っな層 ２６を形成する。最後に、導電層２７たとえばタングステンもしくはチタン−タ ングステンを前記非晶質シリコン層２６の上に形成する。なるべくなら層２７を 厚く、また低抵抗材料にすることである。

ここで図１４Ｂを参照。−団の画素に標準写真平版技法を用いてパターンを施す 。そこで図１４Ｃを参照。個々の電界エミッター柱１２に標準写真平版技法を用 いてパターンを施す。

それに応じて、３つの電界エミッター柱１２ａ＝１２ｃにおのおのがその抵抗を 十分に調節した抵抗性下部部分２６ａ−２６ｃと、導電性（低抵抗）上部部分２ ７ａ−２７ｃが備わる。前記パターンが前記抵抗性下部部分の限界値を変化させ ないで、均一電流を全エミッター柱に供給できることがわかるであろう。

ここで、図１４Ｄを参照。絶縁層４５たとえば二酸化シリコンを、たとえば化学 蒸着により形成する。そこで、図１４Ｅを参照。削って装置を平面化する。削り はなるべくなら前記金属で止めることである。この削りは前記抵抗性部分の抵抗 限界値を変えない。したがって、たとえ導電性部分２７が可変厚さであっても、 均一抵抗がなお達成できる。

図１４Ｆ参照。前記金属層２７ａ−２７ｃをそこでさらにエツチングし、またニ ッケルの薄手、非等角層２８を任意の低仕事関数被膜と共に図１４Ｇに示すよう に蒸着する。窒化物の層２９をその後、金属層２８に化学蒸着または他の周知の 技法により等角に蒸着する。感光性耐食膜平面化を用いて前記窒化被膜２９のみ ならず絶縁層４５の上の金属層２８にも図１４Ｈに示すようにエッチバックする 。前記絶縁層４５をそこでエツチングして柱を露出させる。金属層２７ａ−ｃを その後、図１４Ｉに示すようにエツチングする。二酸化シリコン、酸化アルミニ ウムもしくは他の絶縁体の絶縁層２４ａ、２４ｂを先ず、その後、金属層２５ａ 、２５ｂを蒸発させる。前記絶縁層２つ、金属層２５と絶縁層２４ｂをその後、 エツチングして図１４Ｋに示すように除去する。

さらに図１４Ｋに示すように、エミッターチップを任意的に削る。低仕事関数材 料を先の実施例に示されたように任意に加えてもよい、フラットニッケルキャッ プ２８を任意の低仕事関数被膜と共に任意に形成し、それにより電界放出が前記 キャップ２８のエツジで水平方向に起きるようにする。この拡散エツジ放出が表 示用途に有用であり、大形基板を用いる時、ポイント放出よりさらに均一のエミ ッター同士の放出を提供する。前記キャップ２８にさらに低仕事関数材料の被膜 が備わる。

多数の異なる材料を用いて柱１２の上部２７を形成できることを当業者は理解し ている。たとえば前記上部をニッケル、ＴＩ　：ｎもしくは他の導電材料で形成 してもよいし、あるいは低仕事関数材料で形成してもよいことを当業者が理解し ている。前記エツジエミッターキャップ２８を円形にも、長方形にもあるいは他 の形状に必要に応じて形成できる。柱１２の下部部分２６をどのような抵抗材料 で形成できる。結果としてできる構造部材は抵抗体をおのおのの柱の上に形成し て表示電流と、表示用途に最適となるエツジ放出キャップを制御する。

図１４Ｌを参照。図１４にの構造部材をその後、マイクロカプセル化して表示装 置を形成する０図示するように、たとえば燐光物質被膜のついたガラスで形成さ れた壁掛ＴＶ受像板１０６に隔離碍子１０５のパターンが卵グレートパターンも しくはグリッドにして備わる。前記隔離碍子１０５を離間させて一団のエミッタ ーを単一小形真空室に図１４Ｌに示すようにマイクロカプセル化する。

前記グリッド隔離碍子１０５は図１４Ｍに示すように一団のエミッターを取囲む ４つが１組の交差する壁を形成する。固体グリッド隔離ガラスは典型的柱隔離碍 子よりも大きい構造剛性を提供する。

前記隔離碍子をたとえば５０μｍ厚味にし、またガラス、金属、ポリイミド樹脂 もしくはほとんどあらゆる材料で形成できる。前記隔離碍子上の卵クレートパタ ーンを周知の写真平版技法を用いてエツチングできる。前記隔離碍子には典型的 には、放出電子を用いて、前記壁掛ＴＶ受像板９６に対する焦点合せに役立てる 。

対応する卵クレート隔離碍子１０１をさらに電界エミッター１０の上に形成でき る。この隔離碍子にはさらに導体１０２が備わる。任意スペーサーたとえば厚さ が９００μｍのビートガラスを用いて前記壁掛ＴＶ受像板１０６を電界エミッタ ーから離間させる。前記スペーサーをなるべくなら鉛ガラスにすることであるが 、しかし二酸化シリコン、ポリイミド樹脂、金属、シリコンまたは他の材料でも 差支えない。前記スペーサーは前記壁掛ＴＶ受像板とエミッターの問を長いエツ チング作業周期を必要としないで大きく離間させることを可能にする。この大き いスペーサーはなるべくなら前記受像板のビューアに透明であることである。前 記スペーサーは広域表示に必要なだけである。特定の用途で１つ以上の素子１０ １．１０２．１０３．１０４と１０５は必要としないこともあることを当業者が 理解できると思う。

要約すれば、本発明は電界放出ダイオードトランジスターの高周波作業に特に低 い寄生キャパシタンスを備えた新しい装置構造部材を提供する。

そのうえ、電界エミッターをより高い電圧でしかもより低い破壊の危険を誘電体 の厚さを減らして少くして操作できる。別の例として、より低いターンオン電圧 をもつ多数の設計バリエーションを多数の他の電界エミッター設計と比較してキ ャパシタンス喪失がそれほどでもなく操作できる９自己整合組立方法を、前記エ ミッター柱と小形角錐に前記抽出器が自己整合できるよう、あるいは小形のエミ ッター抽出器間隙をもった高い柱にくさびをつけるように提供する。これは低電 圧操作を、通常小形装置と関連する高キャパシタンスを発生させることなく可能 にする。

明−の　ましい５態 好ましい態様では、小形電子電界エミッター構造部材を図１に総体的に示す構成 素子からなり、図３Ａ−３Ｂ、４Ａ−４８および６Ａ−６Ｉと関連して示されま た記述された゛住設優先゛の方法により、あるいは図２Ａ−２Ｂと５Ａ−５Ｉを 参照して示されまた記述された″チップ最優先゛の方法により形成できる。

前記電界エミッター構造部材の細長い柱を金属たとえばスパッターしたタングス テンもしくはチタン−タングステン合金製、あるいは導電セラミック、ドーピン グシリコンもしくはドーピングしていないシリコン、もしくは他の半導体材料製 で適当に形成できる。チップは上述の材料を必要とする蒸着もしくはエツチング 技法により形成できる、また別の方法として、チップは低仕事関数材料たとえば セシウムのキャップで削ったチップ配座と反対に形成できる。

抵抗器は柱の基部にあるいは基板に有利に組込んで、前記チップへの電流を制限 し、またアーク発生関連の故障を減少でき、また抵抗器はさらに抽出電極に適当 な材料の導電グリッドの形成により組込むことができ、その場合の抽出電極材料 を導電グリッド材料よりもさらに抵抗性のある特性のあるものにする。ＣＶＤ技 法を用いてタングステンもしくは他の材料を柱の壁への被膜として蒸着できる。

珪酸リンガラスを有利に用いて、前記Ｐ−ビーピングエージェント濃度を柱壁で 増大させて前記柱を反転に対する感光性を弱くすることができる。

本発明の電界エミッターからなる機能的装置の構成では、電界エミッターを真空 カプセル化、不活性ガスカプセル化、もしくは電子ルミネセンスガスカプセル化 の技法に、エミッターの群に外接するリムを用いて、真空キャビテイ壁を設けて カプセル化できる。カバーをその後、エミッターアレーの上に真空にして置き、 その後、熱封止もしくは他の適当な接着技法もしくは手段により前記アセンブリ の封止を行う。好ましいまた代表的なカプセル化の方法を図８．９、ｌ０Ａ−１ ０Ｆ、１１Ａ−１１Ｊと１２Ａ−１２Ｉを参照して記述する。

１つの好ましい態様では、多゛電極層を前記抽出電極上で形成して、図１３を参 照して示し、説明した電界エミッターを偏位電極と分離陽極をつけて形成できる 。

産業上の１１　可 本発明は超小形電子装置たとえば、電界エミッター素子を用いて電子を表示パネ ルの上の光ルミネセンス材料に案内するフラットパネルに実用性をもつ改良電界 エミッター構造部材を提供する。

前記本発明の電界エミッター装置をさらに真空集積回路に用いることができる。

用途たとえば電界放出ダイオードとトランジスターでは、本発明の電界エミッタ ーは、それが極めて低い寄生キャパシタンスを高周波作業に対して備えているこ とにより極めて有利である。本発明の電界エミッターは高い電圧でしかも破壊の 危険性が誘電体の厚味を増大させたために少く操作でき、また先行技術に関し、 低いターンオン電圧と、低いキャパシタンス喪失を特徴とする実施例に用いるこ とができる。

自発手続補正書 平成７年３月２４日

Claims (47)

【特許請求の範囲】
1. １．超小形電子電界エミッターであって、・基板と； ・前記基板上にあってそれから伸びる細柱と；・電子放出面と； ・前記基板上にある絶縁層と； ・前記絶縁面上にあって前記電子放出面に隣接して伸び、電子をそれから放出す る少くとも１つの電極と； からなり、 ・前記柱に壁と、前記基板に隣接する抵抗下部部分と、前記基板と反対にある導 電上部部分が備わることと； ・前記電子放出面が前記導電上部部分にあることと； ・前記絶縁層が前記壁に隣接して伸びることと；を特徴とする超小形電子電界エ ミッター。
2. ２．前記抵抗下部部分が金ドーピング非晶質シリコンからなることを特徴とする 請求項１のエミッター。
3. ３．前記導電上部部分がチタンからなることを特徴とする請求項２のエミッター 。
4. ４．前記少くとも１つの電極が前記電子放出面に隣接する前記絶縁層の上に張り 出していることを特徴とする請求項１のエミッター。
5. ５．前記電子放出面が円錐形、角錐形もしくは直線先細チップからなることを特 徴とする請求項１のエミッター。
6. ６．前記電子放出面が前記導電性上部にある低仕事関数材料の層からなることを 特徴とする請求項１のエミッター。
7. ７．前記電子放出面が低仕事関数材料からなり、電子をそのエッジから放出する ことを特徴とする請求項１のエミッター。
8. ８．前記エミッターが前記壁上にある塗被膜からさらになることを特徴とする請 求項１のエミッター。
9. ９．前記エミッターが前記電子放出面の上を蔽い、それから離間するカバーから さらになり、前記電子エミッターをカプセル化することを特徴とする請求項１の エミッター。
10. １０．前記カバーに少くとも１つの電気装置がその中に備わることを特徴とする 請求項５のエミッター。
11. １１．前記カバーを前記少くとも１つの電極に電気的に接続することを特徴とす る請求項９のエミッター。
12. １２．前記カバーに多レベル相互接続層がその中に備わることを特徴とする請求 項９のエミッター。
13. １３．前記電界エミッターが前記柱の基部に、前記下部抵抗部分に隣接する第２ の電極からなることを特徴とする請求項１のエミッター。
14. １４．前記少くとも１つの電極が少くとも１つの分離電極からなることを特徴と する請求項１のエミッター。
15. １５．超小形電子電界エミッターであって、・基板と； ・前記基板上で直交してそれから伸びる細長い柱の配列と； ・おのおの上部にある電子放出面と； ・前記柱上にある絶縁層と； ・前記絶縁層の上にある第１の電極と；・第２の電極と； からなり、 ・前記柱のおのおのに壁と、前記基板の反対に導電上部部分と、前記基板に隣接 する抵抗下部部分が備わることと； ・前記絶縁層が前記柱の間にあって、前記電子放出面に隣接する前記壁の上に伸 びることと；・前記第１の電極が前記基板に平行に、かつ前記電子放出面に隣接 して伸びることと；・前記第２の電極が前記抵抗下部部分に隣接して電気的にそ れに接続され、前記基部に平行して伸びて、前記第１と第２の電極の間に電圧を 印加すると電子を前記電子放出面から抽出することと； を特徴とする超小形電子電界エミッター。
16. １６．前記抵抗下部部分が金ドーピング非晶質シリコンからなることを特徴とす る請求項１３のエミッター。
17. １７．前記導電上部部分がチタンからなることを特徴とする請求項１６のエミッ ター。
18. １８．前記第１の電極が前記絶縁層の上に、前記電子放出面に隣接して張出して いることを特徴とする請求項１５のエミッター。
19. １９．前記電子放出面が円錐形、角錐形もしくは直線先細チップからなることを 特徴とする請求項１５のエミッター。
20. ２０．前記電子放出面が前記導電上部部分の上にある低仕事関数材料からなるこ とを特徴とする請求項１５のエミッター。
21. ２１．前記電子放出面が低仕事関数材料製のキャップからなり、電子をそのエッ ジから放出することを特徴とする請求項１５のエミッター。
22. ２２．前記エミッターが、前記壁の上、前記絶縁層と前記壁の間にある塗被膜か らさらになることを特徴とする請求項１５のエミッター。
23. ２３．前記エミッターが前記電界エミッターアレーの上を、かつそれから離間し て蔽うカバーからなり、前記電子エミッターをカプセル化することを特徴とする 請求項１５のエミッター。
24. ２４．前記カバーに少くとも１つの電気装置がその中に備わることを特徴とする 請求項２３のエミッター。
25. ２５．前記カバーがその中に備わる複数の隔壁からなり、複数のカプセル化室を 形成することを特徴とする請求項２３のエミッター。
26. ２６．超小形電子電界エミッター組立の方法であって、 ・基板を配設する工程と； ・その後、電子放出面を前記基板の表面に形成する工程と； ・溝を前記基板の中、前記電子放出面の回りに形成して、前記基板の中に柱を形 成し、前記電子放出面が前記柱の上に位置させる工程と；からなる超小形電子電 界エミッター組立の方法。
27. ２７．前記基板配設工程が、抵抗層をその面の上に、また導電層を前記抵抗層の 上に備える基板配設の工程からなり；前記電子放出面形成工程が、電子放出面を 前記導電層に形成する工程からなり；また前記溝形成工程が前記溝を前記抵抗層 の中、前記電子放出面の回りに形成する工程からなることを特徴とする請求項２ ６の方法。
28. ２８．前記工程が： ・前記溝に誘電体を埋める工程、 からさらになることを特徴とする請求項２６の方法。
29. ２９．前記工程が： ・導電層を前記誘電体の上に形成する工程、からさらになることを特徴とする請 求項２８の方法。
30. ３０．前記導体形成工程が、 ・離昇層を前記電子放出面上に形成する工程と；・導体層を前記誘電体の上に、 かつ前記離昇層の上に形成する工程と；そして、 ・前記離昇層と、その上にある導体層を前記電子放出面より除去する工程と； からなることを特徴とする請求項２９の方法。
31. ３１．前記方法が、前記電子放出面をカプセル化する工程からさらになることを 特徴とする請求項２６の方法。
32. ３２．前記カプセル化工程が、 ・片持ばりを少くともいくつかの前記電子放出面の上に、かつそれから離間させ て形成する工程と； ・カバー層を前記片持ばりの上に形成して、前記電子放出面をカプセル化する工 程と；からなることを特徴とする請求項３１の方法。
33. ３３．前記カプセル化工程が、 ・カバーを前記超小形電子電界エミッターの上、前記電子放出面に隣接し、かつ それから離間させて配置させる工程と； ・前記カバーを前記超小形電子電界エミッターに接着させる工程と； からなることを特徴とする請求項３１の方法。
34. ３４．前記接着工程が真空で行われることを特徴とする請求項３３の方法。
35. ３５．超小形電子電界エミッター組立の方法であって、 ・基板を配設する工程と； ・その後、溝を前記基板に面し、柱を前記基板の中に定めるよう形成する工程と ； ・その後、電子放出面を前記柱上に形成する工程と； からなることを特徴とする超小形電子電界エミッター組立の方法。
36. ３６．前記基板配設工程が、抵抗層を表面に、また導電層を前記抵抗層の上に備 える基板を配設する工程からなることと；前記溝形成工程が、溝を前記導電層と 前記抵抗層に形成する工程からなることと；前記電子放出面形成の工程が電子放 出面を前記導電層に形成する工程からなることを特徴とする請求項３５の方法。
37. ３７．前記方法が、 ・前記溝に誘電体を埋める工程； からさらになる請求項３６の方法。
38. ３８．前記方法が、 ・導体層を前記誘電体上に形成する工程：からさらになる請求項３７の方法。
39. ３９．前記導体形成工程が、 ・離昇層を前記電子放出面上に形成する工程と；・導体層を前記誘電体層の上、 かつ前記離昇層の上に形成する工程と；そして、 ・前記離昇層と、その上の導体層を前記電子放出面より除去する工程と； からなることを特徴とする請求項３８の方法。
40. ４０．前記工程が前記電子放出面をカプセル化する工程からさらになることを特 徴とする請求項１５の方法。
41. ４１．前記カプセル化工程が次の工程：・片持ばりを前記電子放出面の少くとも いくつかの上、かつそれから離間させて蔽って形成する工程と； ・カバー層を前記片持ばりの上に形成して、前記電子放出面をカプセル化する工 程： からなることを特徴とする請求項４０の方法。
42. ４２．前記カプセル化工程が、 ・カバーを前記超小形電子電界エミッターの上、前記電子放出面に隣接し、しか もそれから離間して配置する工程と；そして、 ・前記カバーを前記超小形電子電界エミッターに接着する工程と； からなることを特徴とする請求項４０の方法。
43. ４３．前記接着工程が真空で行われることを特徴とする請求項４２の方法。
44. ４４．ディスプレーであって、 ・基板と； ・前記基板の上に施して電子をそこから電子放出路に放出する電界エミッターの アレーと；そして、 ・前記基板と前記壁掛ＴＶ受像板の間に配設して、前記エミッターと前記基板を 離間関係に維持する隔離碍子と； からなり、 ・前記隔離碍子が前記基板に平行して伸びる交差する壁のグリッドからなること ； を特徴とするディスプレー。
45. ４５．前記隔離碍子を前記基板と前記壁掛ＴＶ受像板の片方に取付けることを特 徴とする請求項４４のディスプレー。
46. ４６．前記ディスプレーが、前記基板と前記壁掛ＴＶ受像の他方に取付けた第２ の隔離碍子からなり、前記第２の隔離碍子が前記基板に平行して伸びて、前記電 子放出路を取囲む交差壁の第２のグリッドからさらになることを特徴とする請求 項４５のディスプレー。
47. ４７．前記ディスプレーが、前記隔離碍子と前記基板と前記壁掛ＴＶ受像板の片 方の間の少くとも１つのスペーサーからなり、前記隔離碍子を前記基板と前記壁 掛ＴＶ受像板の前記片方との間に離間関係に維持することを特徴とする請求項４ ４のディスプレー。