JP3154183B2 - フィールドエミッタの製造方法及びフィールドエミッタ - Google Patents
フィールドエミッタの製造方法及びフィールドエミッタInfo
- Publication number
- JP3154183B2 JP3154183B2 JP21621391A JP21621391A JP3154183B2 JP 3154183 B2 JP3154183 B2 JP 3154183B2 JP 21621391 A JP21621391 A JP 21621391A JP 21621391 A JP21621391 A JP 21621391A JP 3154183 B2 JP3154183 B2 JP 3154183B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- manufacturing
- field emitter
- emitter
- projecting portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
- Cold Cathode And The Manufacture (AREA)
Description
【０００１】
【産業上の利用分野】本発明は尖鋭な先端部を有するフ
ィールドエミッタ及びその製造方法に関し、特に真空中
バリスティック伝導素子や平面ディスプレイに好適なフ
ィールドエミッタ及びその製造方法に関する。
ィールドエミッタ及びその製造方法に関し、特に真空中
バリスティック伝導素子や平面ディスプレイに好適なフ
ィールドエミッタ及びその製造方法に関する。
【０００２】
【従来の技術】真空中バリスティック伝導素子は、真空
空間を介して微小な間隔でエミッタとコレクタを対向さ
せ、エミッタとコレクタ間に電圧を印加すると共に、ベ
ースによって真空空間の該電界分布を変化させてコレク
タ電流を変調させる素子である。この真空中バリスティ
ック伝導素子は、微細加工技術の進展に従って注目度を
高めており、特に真空空間をバリスティックに電子が伝
導するため、高速なデバイスが期待されている。
空間を介して微小な間隔でエミッタとコレクタを対向さ
せ、エミッタとコレクタ間に電圧を印加すると共に、ベ
ースによって真空空間の該電界分布を変化させてコレク
タ電流を変調させる素子である。この真空中バリスティ
ック伝導素子は、微細加工技術の進展に従って注目度を
高めており、特に真空空間をバリスティックに電子が伝
導するため、高速なデバイスが期待されている。
【０００３】また、エミッタを形成する装置の１つに、
電界放出（フィールドエミッション）型の平面ディスプ
レイ装置が知られる。この平面ディスプレイ装置では、
蛍光面に対して電子を放出する電子源として、アレイ状
に配されたエミッタが使用される。
電界放出（フィールドエミッション）型の平面ディスプ
レイ装置が知られる。この平面ディスプレイ装置では、
蛍光面に対して電子を放出する電子源として、アレイ状
に配されたエミッタが使用される。
【０００４】ところで、このような電子放出素子の製造
方法の例としては、例えば特開平１−２９４３３６号公
報に記載されるように、基板に設けた凹所に斜め蒸着に
よって尖頭部を形成する方法や、核形成密度の小さい表
面に種多結晶を熱処理して方位制御し、その方位制御さ
れた種結晶に尖頭状のエミッタ電極を形成する方法が知
られる。また、斜めエッチングを利用して、異なる２方
向からの斜めエッチングによる溝を交差させてエミッタ
電極を刃状形状とするエミッタの製造方法もある。
方法の例としては、例えば特開平１−２９４３３６号公
報に記載されるように、基板に設けた凹所に斜め蒸着に
よって尖頭部を形成する方法や、核形成密度の小さい表
面に種多結晶を熱処理して方位制御し、その方位制御さ
れた種結晶に尖頭状のエミッタ電極を形成する方法が知
られる。また、斜めエッチングを利用して、異なる２方
向からの斜めエッチングによる溝を交差させてエミッタ
電極を刃状形状とするエミッタの製造方法もある。
【０００５】
【発明が解決しようとする課題】ところが、凹所に斜め
蒸着によって尖頭部を形成する方法や２方向からの斜め
エッチングを用いる方法では、エッチングや蒸着の精度
によって、エミッタ電極を精密な形状に制御することが
困難であり、特に原理的に尖鋭な先端部を得ることが難
しい。
蒸着によって尖頭部を形成する方法や２方向からの斜め
エッチングを用いる方法では、エッチングや蒸着の精度
によって、エミッタ電極を精密な形状に制御することが
困難であり、特に原理的に尖鋭な先端部を得ることが難
しい。
【０００６】また、尖頭状のエミッタ電極を熱処理によ
り得られた種結晶に成長させる方法では、本来多結晶の
ものを再結晶化して種とするため、粒径のばらつき等が
生じやすく、極めて高い精度で尖頭状のエミッタ電極を
形成するには、そのばらつきが大きくなる。
り得られた種結晶に成長させる方法では、本来多結晶の
ものを再結晶化して種とするため、粒径のばらつき等が
生じやすく、極めて高い精度で尖頭状のエミッタ電極を
形成するには、そのばらつきが大きくなる。
【０００７】そこで、本発明は、上述の技術的な課題に
鑑み、尖頭形状の制御性に優れたフィールドエミッタ及
びその製造方法の提供を目的とする。
鑑み、尖頭形状の制御性に優れたフィールドエミッタ及
びその製造方法の提供を目的とする。
【０００８】
【課題を解決するための手段】上述の目的を達成するた
めに、本発明は、結晶性基板に矩形状の表面を有する突
設部を形成し、次いで、上記突設部の矩形状の表面にエ
ピタキシャル成長により結晶させて先端部が線状に連な
る先鋭部とされた尖頭部を形成するようにしたものであ
りる。
めに、本発明は、結晶性基板に矩形状の表面を有する突
設部を形成し、次いで、上記突設部の矩形状の表面にエ
ピタキシャル成長により結晶させて先端部が線状に連な
る先鋭部とされた尖頭部を形成するようにしたものであ
りる。
【０００９】この製造法によって得られるフィールドエ
ミッタは、結晶性基板に形成された突設部の矩形状の表
面に、エピタキシャル成長により結晶された先端部が線
状に連なる先鋭部とされた尖頭部が形成されてなる。
ミッタは、結晶性基板に形成された突設部の矩形状の表
面に、エピタキシャル成長により結晶された先端部が線
状に連なる先鋭部とされた尖頭部が形成されてなる。
【００１０】また、本発明は、結晶性基板に矩形状の表
面を有する突設部を形成し、上記突設部の矩形状の表面
にエピタキシャル成長により結晶成長させて尖頭部を形
成するフィールドエミッタの製造方法において、上記尖
頭部が、バンドギャップの異なる層同士をワイドギャッ
プな層を挟むように積層するともに先端側の層を量子化
準位を形成する程度の膜厚として形成するようにしたも
のである。
面を有する突設部を形成し、上記突設部の矩形状の表面
にエピタキシャル成長により結晶成長させて尖頭部を形
成するフィールドエミッタの製造方法において、上記尖
頭部が、バンドギャップの異なる層同士をワイドギャッ
プな層を挟むように積層するともに先端側の層を量子化
準位を形成する程度の膜厚として形成するようにしたも
のである。
【００１１】この製造方法によって得られるフィールド
エミッタは、結晶性基板に形成された突設部の矩形状の
表面に、バンドギャップの異なる層同士をワイドギャッ
プな層を挟むように積層され先端側の層が量子化準位を
形成する程度の膜厚されたとして形成されたエピタキシ
ャル成長により形成された尖頭部を有する。
エミッタは、結晶性基板に形成された突設部の矩形状の
表面に、バンドギャップの異なる層同士をワイドギャッ
プな層を挟むように積層され先端側の層が量子化準位を
形成する程度の膜厚されたとして形成されたエピタキシ
ャル成長により形成された尖頭部を有する。
【００１２】
【作用】結晶性基板の突設部の矩形状表面がエピタキシ
ャル成長の種となり、基板自体を利用するため、極めて
均質性の高い結晶成長がなされる。また、エピタキシャ
ル成長面を突設部の矩形状表面とすることで、対称的に
結晶を成長させ、その結晶性に依存した極めて精度の高
い断面三角状の刃状のエミッタを得ることが可能とな
る。
ャル成長の種となり、基板自体を利用するため、極めて
均質性の高い結晶成長がなされる。また、エピタキシャ
ル成長面を突設部の矩形状表面とすることで、対称的に
結晶を成長させ、その結晶性に依存した極めて精度の高
い断面三角状の刃状のエミッタを得ることが可能とな
る。
【００１３】共鳴トンネル現象を利用する素子には、ワ
イドギャップな層を挟むようにナローギャップな層が形
成され、その中の先端側の層は、量子化準位を形成する
程度の膜厚とされる。このためワイドギャップな層と電
極外部で２重障壁構造となり、共鳴トンネル現象が生ず
る。
イドギャップな層を挟むようにナローギャップな層が形
成され、その中の先端側の層は、量子化準位を形成する
程度の膜厚とされる。このためワイドギャップな層と電
極外部で２重障壁構造となり、共鳴トンネル現象が生ず
る。
【００１４】
【実施例】本発明の好適な実施例を図面を参照しながら
説明する。 第１の実施例 本実施例は、ＧａＡｓ基板を用いて、その真空中バリス
ティック伝導素子のエミッタを作製する例である。以
下、本実施例のフィールドエミッタの製造方法について
図１〜図３を参照しながら説明する。
説明する。 第１の実施例 本実施例は、ＧａＡｓ基板を用いて、その真空中バリス
ティック伝導素子のエミッタを作製する例である。以
下、本実施例のフィールドエミッタの製造方法について
図１〜図３を参照しながら説明する。
【００１５】まず、図１に示すように、ｎ+ 型のＧａＡ
ｓ基板１の主面上の全面にレジスト層２を形成し、その
レジスト層２を矩形状のパターンとなるように残存させ
る。このレジスト層２はマスクとして機能する。
ｓ基板１の主面上の全面にレジスト層２を形成し、その
レジスト層２を矩形状のパターンとなるように残存させ
る。このレジスト層２はマスクとして機能する。
【００１６】次に、矩形状のパターンのレジスト層２を
ｎ+ 型のＧａＡｓ基板１の表面に残存させたまま、異方
性エッチングによってｎ+ 型のＧａＡｓ基板１の露出し
ている基板表面４を削る。このエッチングによって、図
２に示すように、レジスト層２のない領域のｎ+ 型のＧ
ａＡｓ基板１の基板表面４が削られ、レジスト層２の下
部のｎ+ 型のＧａＡｓ基板１は削られた基板表面４から
突出した突設部３とされる。突設部３の上部の面は、レ
ジスト層２の形状を反映して矩形状となる。
ｎ+ 型のＧａＡｓ基板１の表面に残存させたまま、異方
性エッチングによってｎ+ 型のＧａＡｓ基板１の露出し
ている基板表面４を削る。このエッチングによって、図
２に示すように、レジスト層２のない領域のｎ+ 型のＧ
ａＡｓ基板１の基板表面４が削られ、レジスト層２の下
部のｎ+ 型のＧａＡｓ基板１は削られた基板表面４から
突出した突設部３とされる。突設部３の上部の面は、レ
ジスト層２の形状を反映して矩形状となる。
【００１７】このような矩形状の上面を有する突設部３
を設けたところで、レジスト層２を除去し、続いて図３
に示すように、ＭＯＣＶＤ法によりエピタキシャル成長
させてｎ+ 型のＧａＡｓ材料を突設部３上に堆積する。
ここで、突設部３の上面はそのままＧａＡｓ基板１の結
晶面であるために、突設部３上にはその断面が三角形状
とされ界面がそれぞれ結晶面よりなる尖頭部５が形成さ
れる。このエピタキシャル成長は、突設部３の矩形状の
パターンを反映するため、徐々に矩形を縮小した原子層
が積み重なって行く。このため尖頭部５の最も先端の最
先端部６は、ＲＩＥや蒸着では得られない精度の尖鋭さ
を有する。なお、尖頭部５の形成と同時に、削られた基
板表面４上にもｎ+ 型のＧａＡｓ層７が積層する。
を設けたところで、レジスト層２を除去し、続いて図３
に示すように、ＭＯＣＶＤ法によりエピタキシャル成長
させてｎ+ 型のＧａＡｓ材料を突設部３上に堆積する。
ここで、突設部３の上面はそのままＧａＡｓ基板１の結
晶面であるために、突設部３上にはその断面が三角形状
とされ界面がそれぞれ結晶面よりなる尖頭部５が形成さ
れる。このエピタキシャル成長は、突設部３の矩形状の
パターンを反映するため、徐々に矩形を縮小した原子層
が積み重なって行く。このため尖頭部５の最も先端の最
先端部６は、ＲＩＥや蒸着では得られない精度の尖鋭さ
を有する。なお、尖頭部５の形成と同時に、削られた基
板表面４上にもｎ+ 型のＧａＡｓ層７が積層する。
【００１８】以上の工程によって、界面が結晶面よりな
る尖頭部５がｎ+ 型のＧａＡｓ基板１上に形成され、突
設部３の長さに応じた刃状の最先端部６が尖頭部５に形
成されることになる。すなわち、尖頭部５の最先端部６
は、図３に示すように、線状に連なる先鋭部として形成
される。
る尖頭部５がｎ+ 型のＧａＡｓ基板１上に形成され、突
設部３の長さに応じた刃状の最先端部６が尖頭部５に形
成されることになる。すなわち、尖頭部５の最先端部６
は、図３に示すように、線状に連なる先鋭部として形成
される。
【００１９】第２の実施例 本実施例は、ＧａＡｓ基板上に共鳴トンネル構造の真空
中バリスティック伝導素子が形成される例である。以
下、本実施例を図４〜図１１を参照しながら工程順に説
明する。
中バリスティック伝導素子が形成される例である。以
下、本実施例を図４〜図１１を参照しながら工程順に説
明する。
【００２０】まず、第１の実施例と同様に、ｎ+ 型のＧ
ａＡｓ基板２１の表面に異方性エッチングによって矩形
状の平面パターンを有する突設部２２を形成し、その突
設部２２上にｎ+ 型のＧａＡｓ層のＭＯＣＶＤ法による
エピタキシャル成長によって尖頭部２３を構成する基部
２３ａを形成する。図４に示すように、この尖頭部２３
の基部２３ａは断面略三角形を有し、その先端部には矩
形状の結晶面２４を有する。尖頭部２３の基部２３ａの
形成時に、結晶面２４からエピタキシャル成長を続けた
場合には、第１の実施例のように刃状となるが、そこで
エピタキシャル成長を途中で止めることで矩形状の結晶
面２４が得られる。なお、尖頭部２３の基部２３ａの形
成と同時に、削れた領域にかかるｎ+ 型のＧａＡｓ基板
２１の表面には、同じ材料のｎ+ 型のＧａＡｓ層２７が
積層される。
ａＡｓ基板２１の表面に異方性エッチングによって矩形
状の平面パターンを有する突設部２２を形成し、その突
設部２２上にｎ+ 型のＧａＡｓ層のＭＯＣＶＤ法による
エピタキシャル成長によって尖頭部２３を構成する基部
２３ａを形成する。図４に示すように、この尖頭部２３
の基部２３ａは断面略三角形を有し、その先端部には矩
形状の結晶面２４を有する。尖頭部２３の基部２３ａの
形成時に、結晶面２４からエピタキシャル成長を続けた
場合には、第１の実施例のように刃状となるが、そこで
エピタキシャル成長を途中で止めることで矩形状の結晶
面２４が得られる。なお、尖頭部２３の基部２３ａの形
成と同時に、削れた領域にかかるｎ+ 型のＧａＡｓ基板
２１の表面には、同じ材料のｎ+ 型のＧａＡｓ層２７が
積層される。
【００２１】次に、図５に示すように、矩形状の結晶面
２４が得られたところで、ワイドギャップなｉ−ＡｌＧ
ａＡｓ層２５をエピタキシャル成長させ、続いてナロー
ギャップなｉ−ＧａＡｓ層２６をエピタキシャル成長さ
せる。ｉ−ＡｌＧａＡｓ層２５は、そのバンドギャップ
の差から共鳴トンネルを生じさせる２重障壁の一方の障
壁となる。ｉ−ＧａＡｓ層２６は、２つのポテンシャル
障壁に挟まれた量子化準位を発生させる層であり、特に
最も先端の部分は尖鋭な刃状の形状を有する先鋭部２８
と形成される。ｉ−ＧａＡｓ層２６は、電子の量子力学
的な波長程度の膜厚に形成される。なお、ｎ+ 型のＧａ
Ａｓ層２７上にも、ｉ−ＡｌＧａＡｓ層２５とｉ−Ｇａ
Ａｓ層２６が積層される。
２４が得られたところで、ワイドギャップなｉ−ＡｌＧ
ａＡｓ層２５をエピタキシャル成長させ、続いてナロー
ギャップなｉ−ＧａＡｓ層２６をエピタキシャル成長さ
せる。ｉ−ＡｌＧａＡｓ層２５は、そのバンドギャップ
の差から共鳴トンネルを生じさせる２重障壁の一方の障
壁となる。ｉ−ＧａＡｓ層２６は、２つのポテンシャル
障壁に挟まれた量子化準位を発生させる層であり、特に
最も先端の部分は尖鋭な刃状の形状を有する先鋭部２８
と形成される。ｉ−ＧａＡｓ層２６は、電子の量子力学
的な波長程度の膜厚に形成される。なお、ｎ+ 型のＧａ
Ａｓ層２７上にも、ｉ−ＡｌＧａＡｓ層２５とｉ−Ｇａ
Ａｓ層２６が積層される。
【００２２】このような共鳴トンネル構造を得るための
層を形成した後、基板全体をシリコン酸化層２９で埋め
込み、平坦化の後、図６に示すように、フッ酸処理によ
りエミッタの先端であるｉ−ＡｌＧａＡｓ層２５やｉ−
ＧａＡｓ層２６をシリコン酸化層２９より削り出す。
層を形成した後、基板全体をシリコン酸化層２９で埋め
込み、平坦化の後、図６に示すように、フッ酸処理によ
りエミッタの先端であるｉ−ＡｌＧａＡｓ層２５やｉ−
ＧａＡｓ層２６をシリコン酸化層２９より削り出す。
【００２３】シリコン酸化層２９を削ってエミッタの先
端部を露出させた後、図７に示すように再度薄いシリコ
ン酸化層３０を全面に形成する。この薄いシリコン酸化
層３０の形成によって、エミッタの先端であるｉ−Ａｌ
ＧａＡｓ層２５やｉ−ＧａＡｓ層２６がシリコン酸化層
３０の下部に埋もれることになる。
端部を露出させた後、図７に示すように再度薄いシリコ
ン酸化層３０を全面に形成する。この薄いシリコン酸化
層３０の形成によって、エミッタの先端であるｉ−Ａｌ
ＧａＡｓ層２５やｉ−ＧａＡｓ層２６がシリコン酸化層
３０の下部に埋もれることになる。
【００２４】次に、図８に示すように、ベース３１，３
１をシリコン酸化層３０上に形成する。ベース３１，３
１はアルミニューム膜より構成され、全面にアルミニュ
ーム膜を所要の膜厚で形成した後、リン酸処理によりエ
ミッタ部分のシリコン酸化層３０は露出する。
１をシリコン酸化層３０上に形成する。ベース３１，３
１はアルミニューム膜より構成され、全面にアルミニュ
ーム膜を所要の膜厚で形成した後、リン酸処理によりエ
ミッタ部分のシリコン酸化層３０は露出する。
【００２５】エミッタ部分でベース電極層であるアルミ
ニューム膜を分断した後、図９に示すように、ベース３
１，３１上を含む全面にシリコン酸化層３２を積層し、
この積層したシリコン酸化層３２を平坦化し、フッ酸処
理する。
ニューム膜を分断した後、図９に示すように、ベース３
１，３１上を含む全面にシリコン酸化層３２を積層し、
この積層したシリコン酸化層３２を平坦化し、フッ酸処
理する。
【００２６】次いで、シリコン酸化層３２の平坦化した
表面３２ｓの全面に、コレクタ電極用のアルミニューム
膜３３を蒸着法により形成し、このアルミニューム膜３
３上に、レジスト層３４を塗布し、選択的な露光及び現
像を経て、パターン化されたレジスト層３４を得る。レ
ジスト層３４はエミッタ部分に対向する領域のみに形成
され、例えば図１０に示すように帯状のパターンとされ
る。
表面３２ｓの全面に、コレクタ電極用のアルミニューム
膜３３を蒸着法により形成し、このアルミニューム膜３
３上に、レジスト層３４を塗布し、選択的な露光及び現
像を経て、パターン化されたレジスト層３４を得る。レ
ジスト層３４はエミッタ部分に対向する領域のみに形成
され、例えば図１０に示すように帯状のパターンとされ
る。
【００２７】続いて、レジスト層３４をマスクとしたエ
ッチングによって、図１１に示すように、アルミニュー
ム膜３３はコレクタ電極の形状にパターニングされる。
次いで、フッ酸処理によって、エミッタとコレクタ間の
絶縁膜であるシリコン酸化層３０，３２をエミッタとコ
レクタを結ぶ直線の近傍で除去し、最後にシリコン酸化
層３０，３２の除去された空隙部３５を真空空間とする
ように封止する。以下、各電極に所要の電圧を供給する
ことで、真空中バリスティック伝導トランジスタとして
動作する。
ッチングによって、図１１に示すように、アルミニュー
ム膜３３はコレクタ電極の形状にパターニングされる。
次いで、フッ酸処理によって、エミッタとコレクタ間の
絶縁膜であるシリコン酸化層３０，３２をエミッタとコ
レクタを結ぶ直線の近傍で除去し、最後にシリコン酸化
層３０，３２の除去された空隙部３５を真空空間とする
ように封止する。以下、各電極に所要の電圧を供給する
ことで、真空中バリスティック伝導トランジスタとして
動作する。
【００２８】ここで、簡単に本実施例により製造される
べき真空中バリスティック伝導トランジスタの動作につ
いて説明すると、コレクタとエミッタの間は、真空空間
とされるため、電子走行に妨害がないバリティックな伝
導がなされ、動作の高速化を図ることができる。特に、
本実施例により製造される素子は、エミッタの先端部
に、ｉ−ＡｌＧａＡｓ層２５とｉ−ＧａＡｓ層２６が積
層されているため、２重障壁構造を有して、共鳴トンネ
ル現象が発生する。この場合において、ｉ−ＡｌＧａＡ
ｓ層２５と真空空間がポテンシャル障壁となり、その間
に挟まれたｉ−ＧａＡｓ層２６が量子化井戸として機能
する。このような共鳴トンネル現象により、微分負抵抗
が生じ、論理回路の回路構成の簡素等を図ることができ
る。
べき真空中バリスティック伝導トランジスタの動作につ
いて説明すると、コレクタとエミッタの間は、真空空間
とされるため、電子走行に妨害がないバリティックな伝
導がなされ、動作の高速化を図ることができる。特に、
本実施例により製造される素子は、エミッタの先端部
に、ｉ−ＡｌＧａＡｓ層２５とｉ−ＧａＡｓ層２６が積
層されているため、２重障壁構造を有して、共鳴トンネ
ル現象が発生する。この場合において、ｉ−ＡｌＧａＡ
ｓ層２５と真空空間がポテンシャル障壁となり、その間
に挟まれたｉ−ＧａＡｓ層２６が量子化井戸として機能
する。このような共鳴トンネル現象により、微分負抵抗
が生じ、論理回路の回路構成の簡素等を図ることができ
る。
【００２９】以上のフィールドエミッタの製造方法で
は、突設部の矩形状表面からエピタキシャル成長した層
を用いてエミッタが構成されるため、その結晶性に依存
した極めて精度の高い断面三角状の刃状のものとなる。
また、ｉ−ＡｌＧａＡｓ層２５とｉ−ＧａＡｓ層２６に
より２重障壁構造が得られ、共鳴トンネル現象を発生さ
せて素子の高機能化を図ることができる。
は、突設部の矩形状表面からエピタキシャル成長した層
を用いてエミッタが構成されるため、その結晶性に依存
した極めて精度の高い断面三角状の刃状のものとなる。
また、ｉ−ＡｌＧａＡｓ層２５とｉ−ＧａＡｓ層２６に
より２重障壁構造が得られ、共鳴トンネル現象を発生さ
せて素子の高機能化を図ることができる。
【００３０】第３の実施例 本実施例は図１２に示すようなフィールドエミッタを用
いたフラットディスプレイ装置の例であり、初めにフラ
ットディスプレイ装置の要部構造について簡単に説明す
る。
いたフラットディスプレイ装置の例であり、初めにフラ
ットディスプレイ装置の要部構造について簡単に説明す
る。
【００３１】本実施例にかかる装置は、ｎ+ 型のＧａＡ
ｓ基板４１上に、エミッタ４２と、蛍光面４３を有する
電極４４を有している。エミッタ４２は次に説明するプ
ロセスによって作製される電極であり、刃状の尖頭部４
５から電子が放出される。エミッタ４２は基台部４６か
ら刃状の尖頭部４５が基板主面の面内方向に平行に突き
出しており、電子は基板主面と平行に走行し、蛍光面４
３に入射して蛍光面４３を発光させる。電極４４はＧａ
Ａｓ基板４１上の絶縁膜４７上に形成され、その刃状の
尖頭部４５側の側面に蛍光面４３が形成される。この電
極４４とエミッタ４２の間に電圧を印加することで、蛍
光のための電子が放出される。
ｓ基板４１上に、エミッタ４２と、蛍光面４３を有する
電極４４を有している。エミッタ４２は次に説明するプ
ロセスによって作製される電極であり、刃状の尖頭部４
５から電子が放出される。エミッタ４２は基台部４６か
ら刃状の尖頭部４５が基板主面の面内方向に平行に突き
出しており、電子は基板主面と平行に走行し、蛍光面４
３に入射して蛍光面４３を発光させる。電極４４はＧａ
Ａｓ基板４１上の絶縁膜４７上に形成され、その刃状の
尖頭部４５側の側面に蛍光面４３が形成される。この電
極４４とエミッタ４２の間に電圧を印加することで、蛍
光のための電子が放出される。
【００３２】次に、図１３〜図１５を参照して本実施例
のフィールドエミッタの製造方法について説明する。
のフィールドエミッタの製造方法について説明する。
【００３３】まず、図１３に示すように、例えば（００
１）面を主面とするｎ+ 型のＧａＡｓ基板５１が用いら
れ、そのＧａＡｓ基板５１の表面５１ｓ上に図示の如き
レジストパターン５２が形成される。このレジストパタ
ーン５２は、基台パターン部５２ｂと尖頭パターン部５
２ｔからなり、略正方形状の基台パターン部５２ｂから
帯状の尖頭パターン部５２ｔが突出するようにされてい
る。ここで帯状の尖頭パターン部５２ｔの長手方向は例
えば｛０１０｝や｛１００｝方向とされる。
１）面を主面とするｎ+ 型のＧａＡｓ基板５１が用いら
れ、そのＧａＡｓ基板５１の表面５１ｓ上に図示の如き
レジストパターン５２が形成される。このレジストパタ
ーン５２は、基台パターン部５２ｂと尖頭パターン部５
２ｔからなり、略正方形状の基台パターン部５２ｂから
帯状の尖頭パターン部５２ｔが突出するようにされてい
る。ここで帯状の尖頭パターン部５２ｔの長手方向は例
えば｛０１０｝や｛１００｝方向とされる。
【００３４】このレジストパターン５２を形成した後、
レジストパターン５２をマスクとしてドライエッチング
を行う。ここで、このドライエッチングは当初少量のガ
スによって進められ、高さＨ1 だけエッチングしたとこ
ろでガス量を増大させる。少量のガスの時には、レジス
トパターン５２のパターンを反映してエッチングされる
が、ガス量を増大させた時には、パターンよりも内側に
等方的にエッチングされる。その結果、図１４に示すよ
うな基台部５４から角柱状の突設部５５を有する形状が
得られることになる。
レジストパターン５２をマスクとしてドライエッチング
を行う。ここで、このドライエッチングは当初少量のガ
スによって進められ、高さＨ1 だけエッチングしたとこ
ろでガス量を増大させる。少量のガスの時には、レジス
トパターン５２のパターンを反映してエッチングされる
が、ガス量を増大させた時には、パターンよりも内側に
等方的にエッチングされる。その結果、図１４に示すよ
うな基台部５４から角柱状の突設部５５を有する形状が
得られることになる。
【００３５】次に、図１５に示すように、ＭＯＣＶＤ法
によりエピタキシャル成長を行う。このエピタキシャル
成長によって突設部５５の結晶面から断面三角状に結晶
成長し、基台部５４から突出した尖頭部５６が形成され
ることになる。この尖頭部５６の刃状の先端部５７は、
突設部５５の結晶面を反映して形成されたものであるた
め、極めて精度良く形成することができる。
によりエピタキシャル成長を行う。このエピタキシャル
成長によって突設部５５の結晶面から断面三角状に結晶
成長し、基台部５４から突出した尖頭部５６が形成され
ることになる。この尖頭部５６の刃状の先端部５７は、
突設部５５の結晶面を反映して形成されたものであるた
め、極めて精度良く形成することができる。
【００３６】
【発明の効果】上述したように、本発明は、結晶性の良
好な突設部の矩形状の表面からエピタキシャル成長によ
り尖頭部を形成しているので、極めて尖鋭な形状のエミ
ッタを作製することができる。特に、ここで形成される
尖頭部は、先端部が線状に連なる先鋭部として形成され
るので、放出電流を十分に大きくすることができる。
好な突設部の矩形状の表面からエピタキシャル成長によ
り尖頭部を形成しているので、極めて尖鋭な形状のエミ
ッタを作製することができる。特に、ここで形成される
尖頭部は、先端部が線状に連なる先鋭部として形成され
るので、放出電流を十分に大きくすることができる。
【００３７】また、尖頭部の形成時にバンドギャップの
異なる層同士をワイドギャップな層を挟むように積層さ
せるものでは、共鳴トンネル現象を発生させることがで
き、尖鋭な形状もエミッタが形成できると共に、素子の
高機能化を図ることが可能である。
異なる層同士をワイドギャップな層を挟むように積層さ
せるものでは、共鳴トンネル現象を発生させることがで
き、尖鋭な形状もエミッタが形成できると共に、素子の
高機能化を図ることが可能である。
【図１】本発明の第１の実施例のフィールドエミッタの
製造方法におけるレジスト層の形成工程までの工程断面
斜視図である。
製造方法におけるレジスト層の形成工程までの工程断面
斜視図である。
【図２】前記第１の実施例のフィールドエミッタの製造
方法における突設部の形成工程までの工程断面斜視図で
ある。
方法における突設部の形成工程までの工程断面斜視図で
ある。
【図３】前記第１の実施例のフィールドエミッタの製造
方法における尖頭部の形成工程までの工程断面斜視図で
ある。
方法における尖頭部の形成工程までの工程断面斜視図で
ある。
【図４】本発明の第２の実施例の真空中バリスティック
伝導素子の製造方法におけるｎ+ 型のＧａＡｓ層のエピ
タキシャル成長工程までの工程断面斜視図である。
伝導素子の製造方法におけるｎ+ 型のＧａＡｓ層のエピ
タキシャル成長工程までの工程断面斜視図である。
【図５】前記第２の実施例の真空中バリスティック伝導
素子の製造方法におけるｉ−ＡｌＧａＡｓ層及びｉ−Ｇ
ａＡｓ層のエピタキシャル成長工程までの工程断面斜視
図である。
素子の製造方法におけるｉ−ＡｌＧａＡｓ層及びｉ−Ｇ
ａＡｓ層のエピタキシャル成長工程までの工程断面斜視
図である。
【図６】前記第２の実施例の真空中バリスティック伝導
素子の製造方法におけるシリコン酸化層の平坦化工程ま
での工程断面斜視図である。
素子の製造方法におけるシリコン酸化層の平坦化工程ま
での工程断面斜視図である。
【図７】前記第２の実施例の真空中バリスティック伝導
素子の製造方法における再度のシリコン酸化層の形成工
程までの工程断面斜視図である。
素子の製造方法における再度のシリコン酸化層の形成工
程までの工程断面斜視図である。
【図８】前記第２の実施例の真空中バリスティック伝導
素子の製造方法におけるベース電極となるアルミニュー
ム膜の形成工程までの工程断面斜視図である。
素子の製造方法におけるベース電極となるアルミニュー
ム膜の形成工程までの工程断面斜視図である。
【図９】前記第２の実施例の真空中バリスティック伝導
素子の製造方法におけるシリコン酸化層の形成工程まで
の工程断面斜視図である。
素子の製造方法におけるシリコン酸化層の形成工程まで
の工程断面斜視図である。
【図１０】前記第２の実施例の真空中バリスティック伝
導素子の製造方法における電極パターニング用のレジス
ト層の形成工程までの工程断面斜視図である。
導素子の製造方法における電極パターニング用のレジス
ト層の形成工程までの工程断面斜視図である。
【図１１】前記第２の実施例の真空中バリスティック伝
導素子の製造方法における空隙部の形成工程までの工程
断面斜視図である。
導素子の製造方法における空隙部の形成工程までの工程
断面斜視図である。
【図１２】本発明の第３の実施例を用いて製造されるフ
ラットディスプレイ装置を破断して示す要部斜視図であ
る。
ラットディスプレイ装置を破断して示す要部斜視図であ
る。
【図１３】本発明の第３の実施例のフィールドエミッタ
の製造方法におけるレジストパターンの形成工程までの
工程断面斜視図である。
の製造方法におけるレジストパターンの形成工程までの
工程断面斜視図である。
【図１４】前記第３の実施例のフィールドエミッタの製
造方法におけるドライエッチング工程までの工程断面斜
視図である。
造方法におけるドライエッチング工程までの工程断面斜
視図である。
【図１５】前記第３の実施例のフィールドエミッタの製
造方法におけるエピタキシャル成長工程までの工程断面
斜視図である。
造方法におけるエピタキシャル成長工程までの工程断面
斜視図である。
１，２１，４１，５１…ＧａＡｓ基板 ２，３４…レジスト層 ３，２２，５５…突設部 ６，２３，４５，５６…尖頭部 ２５…ＡｌＧａＡｓ層 ２６…ＧａＡｓ層 ２９，３０，３２…シリコン酸化層 ３１…ベース ３３…アルミニューム膜 ４２…エミッタ ４３…蛍光面 ４４…電極 ４６…基台部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01J 9/02 H01J 1/304
Claims (4)
- 【請求項１】 結晶性基板に矩形状の表面を有する突設
部を形成し、 次いで、上記突設部の矩形状の表面にエピタキシャル成
長により結晶成長させて先端部が線状に連なる先鋭部と
された尖頭部を形成するフィールドエミッタの製造方
法。 - 【請求項２】 上記尖頭部は、断面略三角形状をなす請
求項１記載のフィールドエミッタの製造方法。 - 【請求項３】 結晶性基板に矩形状の表面を有する突設
部を形成し、上記突設部の矩形状の表面にエピタキシャ
ル成長により結晶成長させて尖頭部を形成するフィール
ドエミッタの製造方法において、 上記尖頭部は、バンドギャップの異なる層同士をワイド
ギャップな層を挟むように積層させるとともに先端側の
層を量子化準位を形成する程度の膜厚として形成される
ことを特徴とするフィールドエミッタの製造方法。 - 【請求項４】 結晶性基板に形成された矩形状の表面を
有する突設部と、 上記突設部の矩形状の表面にエピタキシャル成長により
結晶成長させて形成された尖頭部とを有し、 上記尖頭部は、バンドギャップの異なる層同士をワイド
ギャップな層を挟むように積層されて形成され、先端側
の層が量子化準位を形成する程度の膜厚として形成され
ていることを特徴とするフィールドエミッタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21621391A JP3154183B2 (ja) | 1991-08-02 | 1991-08-02 | フィールドエミッタの製造方法及びフィールドエミッタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21621391A JP3154183B2 (ja) | 1991-08-02 | 1991-08-02 | フィールドエミッタの製造方法及びフィールドエミッタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0668787A JPH0668787A (ja) | 1994-03-11 |
| JP3154183B2 true JP3154183B2 (ja) | 2001-04-09 |
Family
ID=16685052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21621391A Expired - Fee Related JP3154183B2 (ja) | 1991-08-02 | 1991-08-02 | フィールドエミッタの製造方法及びフィールドエミッタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3154183B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5371431A (en) * | 1992-03-04 | 1994-12-06 | Mcnc | Vertical microelectronic field emission devices including elongate vertical pillars having resistive bottom portions |
| US6059627A (en) * | 1999-03-08 | 2000-05-09 | Motorola, Inc. | Method of providing uniform emission current |
| KR20010004606A (ko) * | 1999-06-29 | 2001-01-15 | 김영환 | 전계방출 표시소자 및 그의 제조방법 |
-
1991
- 1991-08-02 JP JP21621391A patent/JP3154183B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0668787A (ja) | 1994-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0495436B1 (en) | Quantum phase interference transistor | |
| US5148079A (en) | Planar type cold cathode with sharp tip ends and manufacturing method therefor | |
| JP3255960B2 (ja) | 冷陰極エミッタ素子 | |
| EP0486128B1 (en) | A semiconductor optical device and a fabricating method therefor | |
| JP2918637B2 (ja) | 微小真空管及びその製造方法 | |
| JP3154183B2 (ja) | フィールドエミッタの製造方法及びフィールドエミッタ | |
| JP2782587B2 (ja) | 冷電子放出素子 | |
| JPH0594762A (ja) | 電界放出型電子源及びその製造方法 | |
| JPH02101784A (ja) | 量子井戸細線の製造方法と量子井戸箱の製造方法および量子井戸細線レーザ | |
| JPH0536345A (ja) | 電界放射型冷陰極の作製方法 | |
| JP3320603B2 (ja) | 電界放出型冷陰極装置及びその製造方法 | |
| JPH08306302A (ja) | 電界放射型電子源及びその製造方法 | |
| JP3260502B2 (ja) | 電子放出素子 | |
| JP3501019B2 (ja) | 冷陰極電子源 | |
| JPH0778581A (ja) | 単色化電子線源およびその製造方法 | |
| JPH0529605A (ja) | 真空電子素子 | |
| JP3184890B2 (ja) | 電子放出素子及びその製造方法 | |
| JPH0817332A (ja) | 電界放射型電子素子およびその製造方法 | |
| JP2003346640A (ja) | 微小冷陰極電子エミッタ及びその製造方法 | |
| JPH05128999A (ja) | 電子源装置 | |
| JPH04363836A (ja) | 電界放射型電子銃とその製造方法 | |
| JP3127054B2 (ja) | 電界放出型真空管 | |
| JPH04206124A (ja) | 電子放出素子の製造方法 | |
| JPS622684A (ja) | 半導体レ−ザ | |
| JPH04245135A (ja) | 光励起電界放出カソード付き真空管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001226 |
|
| LAPS | Cancellation because of no payment of annual fees |