JP3501019B2 - 冷陰極電子源 - Google Patents
冷陰極電子源Info
- Publication number
- JP3501019B2 JP3501019B2 JP17304699A JP17304699A JP3501019B2 JP 3501019 B2 JP3501019 B2 JP 3501019B2 JP 17304699 A JP17304699 A JP 17304699A JP 17304699 A JP17304699 A JP 17304699A JP 3501019 B2 JP3501019 B2 JP 3501019B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal film
- metal
- electron source
- cold cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、冷陰極電子源に関
し、特に同平面型冷陰極電子源の構造に関する。
し、特に同平面型冷陰極電子源の構造に関する。
【０００２】
【従来の技術】図４は従来の冷陰極電子源の典型的な構
造の概略を示す斜視図である。金属あるいは半導体から
なる基板４１上に絶縁体層４２を設け、更にその上部に
表面金属層４３が形成されている。
造の概略を示す斜視図である。金属あるいは半導体から
なる基板４１上に絶縁体層４２を設け、更にその上部に
表面金属層４３が形成されている。
【０００３】金属あるいは半導体基板４１と上部の金属
層４３との間に引き出しバイアス電源４９により電圧を
印加して金属層４３から電子を引き出す。このように、
金属基板−絶縁体−表面金属あるいは半導体基板−絶縁
体−表面金属の材料構成からなる電子源は平面状の電子
源を得ることができる点で有用である。
層４３との間に引き出しバイアス電源４９により電圧を
印加して金属層４３から電子を引き出す。このように、
金属基板−絶縁体−表面金属あるいは半導体基板−絶縁
体−表面金属の材料構成からなる電子源は平面状の電子
源を得ることができる点で有用である。
【０００４】特開平６−１６２９１８号公報（以下、公
知例１とする）には、電子放出表面となる表面金属層を
単結晶Ａｕで形成して、Ａｕ膜中を通過する電子の散乱
を抑制し電子放出電流を増加させるとともに、表面の凹
凸による電子放出の不均一を防止する方法が開示されて
いる。
知例１とする）には、電子放出表面となる表面金属層を
単結晶Ａｕで形成して、Ａｕ膜中を通過する電子の散乱
を抑制し電子放出電流を増加させるとともに、表面の凹
凸による電子放出の不均一を防止する方法が開示されて
いる。
【０００５】また、特開平６−１７７０２０号公報（以
下、公知例２とする）には、ＭＩＭ構造の薄膜冷陰極の
絶縁薄膜に単結晶あるいは高配向アルミニウム酸化膜を
用いた構造が開示されている。
下、公知例２とする）には、ＭＩＭ構造の薄膜冷陰極の
絶縁薄膜に単結晶あるいは高配向アルミニウム酸化膜を
用いた構造が開示されている。
【０００６】
【発明が解決しようとする課題】公知例１では、電子放
出表面となる表面金属層に単結晶Ａｕを用いることで、
電子放出電流の増加あるいは電子放出の不均一の抑制と
いった効果を得ている。
出表面となる表面金属層に単結晶Ａｕを用いることで、
電子放出電流の増加あるいは電子放出の不均一の抑制と
いった効果を得ている。
【０００７】しかし、この単結晶Ａｕは金錯体溶液中の
金錯体を分解処理する方法により形成されているため、
単結晶Ａｕを形成する際の核形成が基板表面材料に強く
依存し、絶縁体上に直接形成するのが困難であったり、
核となる材料を予め形成してからＡｕを成長させる工夫
が必要であったりする。
金錯体を分解処理する方法により形成されているため、
単結晶Ａｕを形成する際の核形成が基板表面材料に強く
依存し、絶縁体上に直接形成するのが困難であったり、
核となる材料を予め形成してからＡｕを成長させる工夫
が必要であったりする。
【０００８】これは、電子源の形成工程を複雑にするば
かりでなく、電子の放出面形状等の構造の設計自由度を
制限するという問題がある。
かりでなく、電子の放出面形状等の構造の設計自由度を
制限するという問題がある。
【０００９】次に、公知例２では、ＧａＡｓ（００１）
基板上にＡｌを室温〜４００℃の基板温度、１０-9Ｔｏ
ｒｒの真空雰囲気、０．０５ｎｍ／ｓの蒸着速度、の条
件下で２００ｎｍ付着して単結晶Ａｌ成長させ、更にこ
の単結晶Ａｌの表面に陽極酸化法によりあるいは１０-2
Ｔｏｒｒ程度の減圧酸素中で３００から６００℃の低温
で加熱して単結晶あるいは単結晶に近い高配向膜のＡｌ
2 Ｏ3 膜を形成した後、このＡｌ2 Ｏ3 膜の上に１０ｎ
ｍのＡｕ膜を上部電極（表面金属）として抵抗加熱蒸着
法で形成したＭＩＭ構造の薄膜冷陰極が開示されてい
る。
基板上にＡｌを室温〜４００℃の基板温度、１０-9Ｔｏ
ｒｒの真空雰囲気、０．０５ｎｍ／ｓの蒸着速度、の条
件下で２００ｎｍ付着して単結晶Ａｌ成長させ、更にこ
の単結晶Ａｌの表面に陽極酸化法によりあるいは１０-2
Ｔｏｒｒ程度の減圧酸素中で３００から６００℃の低温
で加熱して単結晶あるいは単結晶に近い高配向膜のＡｌ
2 Ｏ3 膜を形成した後、このＡｌ2 Ｏ3 膜の上に１０ｎ
ｍのＡｕ膜を上部電極（表面金属）として抵抗加熱蒸着
法で形成したＭＩＭ構造の薄膜冷陰極が開示されてい
る。
【００１０】この公知例２では、絶縁体に単結晶あるい
は高配向膜のＡｌ2 Ｏ3 膜を用いることでエネルギの揃
った単色の電子線が得られているが、電子放出表面とな
る表面金属層を単結晶化することが困難であり、電子放
出効率に限界がある。
は高配向膜のＡｌ2 Ｏ3 膜を用いることでエネルギの揃
った単色の電子線が得られているが、電子放出表面とな
る表面金属層を単結晶化することが困難であり、電子放
出効率に限界がある。
【００１１】本発明の目的は、金属基板−絶縁体−表面
金属あるいは半導体基板−絶縁体−表面金属の材料構成
からなる電子源において、表面金属及び絶縁体に互いに
格子整合した単結晶材料を用いることで、放出電子のエ
ネルギの制御、あるいはそのバラツキ幅を低減するとと
もに、放出効率の向上した冷陰極電子源を提供すること
にある。
金属あるいは半導体基板−絶縁体−表面金属の材料構成
からなる電子源において、表面金属及び絶縁体に互いに
格子整合した単結晶材料を用いることで、放出電子のエ
ネルギの制御、あるいはそのバラツキ幅を低減するとと
もに、放出効率の向上した冷陰極電子源を提供すること
にある。
【００１２】
【課題を解決するための手段】本発明の冷陰極電子源
は、金属又は半導体からなる基板の上に第１の絶縁膜と
第１の金属膜とが前記基板側からこの順序で積層されて
おり、前記第１の絶縁膜と前記第１の金属膜とはいずれ
も単結晶で且つ互いに格子整合しており、更に前記第１
の金属膜が真空中に電子を放出する表面電極を構成し、
且つ前記第１の金属膜が単結晶ＣｏＳｉ ２ からなり、前
記第１の絶縁膜が単結晶ＣａＦ ２ からなることを特徴と
する。このとき、基板と第１の絶縁膜とが格子整合して
いることが望ましい。
は、金属又は半導体からなる基板の上に第１の絶縁膜と
第１の金属膜とが前記基板側からこの順序で積層されて
おり、前記第１の絶縁膜と前記第１の金属膜とはいずれ
も単結晶で且つ互いに格子整合しており、更に前記第１
の金属膜が真空中に電子を放出する表面電極を構成し、
且つ前記第１の金属膜が単結晶ＣｏＳｉ ２ からなり、前
記第１の絶縁膜が単結晶ＣａＦ ２ からなることを特徴と
する。このとき、基板と第１の絶縁膜とが格子整合して
いることが望ましい。
【００１３】
【００１４】 また、本発明の他の冷陰極電子源は、金
属又は半導体からなる基板の上に第２の絶縁膜，第２の
金属膜，第１の絶縁膜及び第１の金属膜が前記基板側か
らこの順序で積層されており、（ａ）前記第１の絶縁膜
及び前記第１の金属膜はいずれも単結晶で且つ互いに格
子整合しており、（ｂ）前記第１の金属膜が表面電極を
構成する表面金属膜であり、（ｃ）前記第２の絶縁膜及
び前記第２の金属膜は結晶であり、且つ前記第１の金属
膜が単結晶ＣｏＳｉ ２ からなり、前記第１の絶縁膜が単
結晶ＣａＦ ２ からなる、ことを特徴ととしている。
属又は半導体からなる基板の上に第２の絶縁膜，第２の
金属膜，第１の絶縁膜及び第１の金属膜が前記基板側か
らこの順序で積層されており、（ａ）前記第１の絶縁膜
及び前記第１の金属膜はいずれも単結晶で且つ互いに格
子整合しており、（ｂ）前記第１の金属膜が表面電極を
構成する表面金属膜であり、（ｃ）前記第２の絶縁膜及
び前記第２の金属膜は結晶であり、且つ前記第１の金属
膜が単結晶ＣｏＳｉ ２ からなり、前記第１の絶縁膜が単
結晶ＣａＦ ２ からなる、ことを特徴ととしている。
【００１５】 このとき、第２の金属膜が量子井戸層を
形成していることがより望ましい。
形成していることがより望ましい。
【００１６】このとき、第１の金属膜にシート抵抗低減
用の低抵抗膜をこの第１の金属膜の電子放出面側あるい
はその裏面側に電気的に導通するように付加してもよ
い。
用の低抵抗膜をこの第１の金属膜の電子放出面側あるい
はその裏面側に電気的に導通するように付加してもよ
い。
【００１７】また、第１の金属膜の電子放出面側表面を
平坦にすることもできる。
平坦にすることもできる。
【００１８】
【００１９】従って、本発明の冷陰極電子源は、表面電
極を構成する第１の金属膜を含めて格子整合した材料系
で電子源が構成されているので、電子放出効率を向上さ
せながら放出電子のエネルギのバラツキ幅を狭くするこ
とが可能になっている。
極を構成する第１の金属膜を含めて格子整合した材料系
で電子源が構成されているので、電子放出効率を向上さ
せながら放出電子のエネルギのバラツキ幅を狭くするこ
とが可能になっている。
【００２０】また、第１の絶縁膜、第１の金属膜をエピ
タキシャル成長により成膜できるので、層構造を簡便に
作製でき、更に電子の放出面形状等の構造の設計自由度
が向上する。
タキシャル成長により成膜できるので、層構造を簡便に
作製でき、更に電子の放出面形状等の構造の設計自由度
が向上する。
【００２１】また、第２の金属膜を用いて電子源に量子
井戸層を導入することで、第２の金属膜に電極を導入
し、量子井戸層の電位を調整することが可能になること
から放出電子のエネルギの制御も可能となっている。
井戸層を導入することで、第２の金属膜に電極を導入
し、量子井戸層の電位を調整することが可能になること
から放出電子のエネルギの制御も可能となっている。
【００２２】
【発明の実施の形態】次に、添付した図面を参照して、
本発明の実施形態を以下に詳述する。尚，図１から図３
において共通する要素はできるだけ同じ参照符号を用い
て説明を簡略化する。
本発明の実施形態を以下に詳述する。尚，図１から図３
において共通する要素はできるだけ同じ参照符号を用い
て説明を簡略化する。
【００２３】まず、本発明の第１の実施形態の冷陰極電
子源を説明する。
子源を説明する。
【００２４】図１は、本発明の第１の実施形態の冷陰極
電子源の概略構造を示す斜視図である。
電子源の概略構造を示す斜視図である。
【００２５】図１を参照すると、基板１としてシリコン
ウェハを用い、この基板１上に第１の絶縁膜２及び上部
電極となる第１の金属膜３としてそれぞれ２ｎｍから１
０ｎｍ程度の膜厚のＣａＦ2 層と１ｎｍから１０ｎｍ程
度の膜厚のＣｏＳｉ2 層をこの順序でエピタキシャル成
長により堆積する。このとき、第１の絶縁膜２であるＣ
ａＦ2 層は基板１であるシリコンウェハと、また第１の
金属膜３であるＣｏＳｉ2 層は第１の絶縁膜２であるＣ
ａＦ2 層とそれぞれ格子整合した結晶構造で堆積する。
ウェハを用い、この基板１上に第１の絶縁膜２及び上部
電極となる第１の金属膜３としてそれぞれ２ｎｍから１
０ｎｍ程度の膜厚のＣａＦ2 層と１ｎｍから１０ｎｍ程
度の膜厚のＣｏＳｉ2 層をこの順序でエピタキシャル成
長により堆積する。このとき、第１の絶縁膜２であるＣ
ａＦ2 層は基板１であるシリコンウェハと、また第１の
金属膜３であるＣｏＳｉ2 層は第１の絶縁膜２であるＣ
ａＦ2 層とそれぞれ格子整合した結晶構造で堆積する。
【００２６】次に、第１の金属膜３であるＣｏＳｉ2 層
の上部に、それぞれの膜厚が５〜３０ｎｍ及び１００〜
５００ｎｍ程度のＴｉ／Ｐｔを用いてシート抵抗低減用
の低抵抗膜５をリフトオフ法により形成する。ＴｉはＣ
ｏＳｉ2 との密着性を向上させるために設ける。Ｐｔが
実際に抵抗を低減する役割を果たす。これにより、上部
電極にバイアス電圧を印加する際のシート抵抗を低減す
ることができる。
の上部に、それぞれの膜厚が５〜３０ｎｍ及び１００〜
５００ｎｍ程度のＴｉ／Ｐｔを用いてシート抵抗低減用
の低抵抗膜５をリフトオフ法により形成する。ＴｉはＣ
ｏＳｉ2 との密着性を向上させるために設ける。Ｐｔが
実際に抵抗を低減する役割を果たす。これにより、上部
電極にバイアス電圧を印加する際のシート抵抗を低減す
ることができる。
【００２７】引き出しバイアス電源１１により、基板１
と表面電極を構成する第１の金属膜３であるＣｏＳｉ2
層との間にバイアス電圧を印加して、低抵抗膜５である
Ｔｉ／Ｐｔが存在しない部分から電子を真空中へ放出さ
せる。
と表面電極を構成する第１の金属膜３であるＣｏＳｉ2
層との間にバイアス電圧を印加して、低抵抗膜５である
Ｔｉ／Ｐｔが存在しない部分から電子を真空中へ放出さ
せる。
【００２８】本実施形態の冷陰極電子源は、上述のとお
り第１の絶縁膜２に基板１であるシリコンウェハと格子
整合するＣａＦ2 層を用い、表面電極を構成する第１の
金属膜３に第１の絶縁膜２であるＣａＦ2 層と格子整合
するＣｏＳｉ2 層を用いることで、第１の絶縁膜２，第
１の金属膜３の形成にエピタキシャル成長を用いること
ができ、膜厚の均一性に優れた膜構造を容易に得ること
ができる。
り第１の絶縁膜２に基板１であるシリコンウェハと格子
整合するＣａＦ2 層を用い、表面電極を構成する第１の
金属膜３に第１の絶縁膜２であるＣａＦ2 層と格子整合
するＣｏＳｉ2 層を用いることで、第１の絶縁膜２，第
１の金属膜３の形成にエピタキシャル成長を用いること
ができ、膜厚の均一性に優れた膜構造を容易に得ること
ができる。
【００２９】シート抵抗低減用の低抵抗膜５は特に単結
晶金属である必要はなく、表面電極を構成する第１の金
属膜３と直接接触し形成され、十分な膜厚を有していれ
ばよい。Ｔｉ／Ｐｔの他に例えば、Ｃｒ／Ａｕなども用
いることができる。
晶金属である必要はなく、表面電極を構成する第１の金
属膜３と直接接触し形成され、十分な膜厚を有していれ
ばよい。Ｔｉ／Ｐｔの他に例えば、Ｃｒ／Ａｕなども用
いることができる。
【００３０】尚、低抵抗膜５は金属に限る必要はない。
例えばポリシリコン膜のような導電性のある半導体膜で
も、上部電極のシート抵抗が十分小さくなるように断面
積を大きくすればよい。
例えばポリシリコン膜のような導電性のある半導体膜で
も、上部電極のシート抵抗が十分小さくなるように断面
積を大きくすればよい。
【００３１】次に、本発明の第２の実施形態の冷陰極電
子源を説明する。
子源を説明する。
【００３２】図２は、第２の実施形態の冷陰極電子源の
概略構造を模式的に示す斜視図である。
概略構造を模式的に示す斜視図である。
【００３３】図２を参照すると、本実施形態の冷陰極電
子源は基板１として用いるシリコンウェハのシート抵抗
低減用の低抵抗膜２５を付加する部分に予めエッチング
加工等により溝が形成されており、この溝部分を含めた
基板１全面に第１の絶縁膜２としてＣａＦ2 層がエピタ
キシャル成長により堆積されている。
子源は基板１として用いるシリコンウェハのシート抵抗
低減用の低抵抗膜２５を付加する部分に予めエッチング
加工等により溝が形成されており、この溝部分を含めた
基板１全面に第１の絶縁膜２としてＣａＦ2 層がエピタ
キシャル成長により堆積されている。
【００３４】次いで低抵抗膜２５であるＴｉ／Ｐｔをリ
フトオフ法により溝部分にのみ残して形成して基板２１
の表面が平面になるようにし、その上に第１の金属膜３
としてＣｏＳｉ2 層をエピタキシャル成長により堆積し
ている。
フトオフ法により溝部分にのみ残して形成して基板２１
の表面が平面になるようにし、その上に第１の金属膜３
としてＣｏＳｉ2 層をエピタキシャル成長により堆積し
ている。
【００３５】この構成により、本実施形態の冷陰極電子
源は、最終的に得られる電子放出面を平坦にすることが
できる。
源は、最終的に得られる電子放出面を平坦にすることが
できる。
【００３６】本実施形態の冷陰極電子源は、上述の材料
構成に限定されることなく、最終的に冷陰極電子源の表
面が平坦になり、且つ表面電極である第１の金属膜３あ
るいはシート抵抗低減用の低抵抗膜２５と基板１との間
に第１の絶縁膜２を挟む構造になり、且つ溝以外の部分
では第１の絶縁膜２と第１の金属膜３とが接している構
造であればよい。
構成に限定されることなく、最終的に冷陰極電子源の表
面が平坦になり、且つ表面電極である第１の金属膜３あ
るいはシート抵抗低減用の低抵抗膜２５と基板１との間
に第１の絶縁膜２を挟む構造になり、且つ溝以外の部分
では第１の絶縁膜２と第１の金属膜３とが接している構
造であればよい。
【００３７】次に、本発明の第３の実施形態の冷陰極電
子源を説明する。
子源を説明する。
【００３８】図３は、第３の実施形態の冷陰極電子源の
概略構造を模式的に示す斜視図である。
概略構造を模式的に示す斜視図である。
【００３９】図３を参照すると、本実施形態の冷陰極電
子源は、基板１の上に、第２の絶縁膜６，第２の金属膜
７，第１の絶縁膜２及び第１の金属膜３がこの順序で堆
積されている。具体的には、基板１にシリコンウェハ
を、第１の絶縁膜２と第１の絶縁膜６にＣａＦ2 層を、
第１の金属膜３と第２の金属膜７にＣｏＳｉ2 層をそれ
ぞれ用いている。更に、第１の実施形態の場合と同様に
第１の金属膜３の上に、Ｔｉ／Ｐｔを用いてシート抵抗
低減用の低抵抗膜４がリフトオフ法により形成されてい
る。
子源は、基板１の上に、第２の絶縁膜６，第２の金属膜
７，第１の絶縁膜２及び第１の金属膜３がこの順序で堆
積されている。具体的には、基板１にシリコンウェハ
を、第１の絶縁膜２と第１の絶縁膜６にＣａＦ2 層を、
第１の金属膜３と第２の金属膜７にＣｏＳｉ2 層をそれ
ぞれ用いている。更に、第１の実施形態の場合と同様に
第１の金属膜３の上に、Ｔｉ／Ｐｔを用いてシート抵抗
低減用の低抵抗膜４がリフトオフ法により形成されてい
る。
【００４０】本実施形態では、ＣｏＳｉ2 層を第２の金
属膜７に、ＣａＦ2 層を第１の絶縁膜２と第２の絶縁膜
６にそれぞれ用いたことで、第２の金属膜７に量子井戸
層が形成されている。
属膜７に、ＣａＦ2 層を第１の絶縁膜２と第２の絶縁膜
６にそれぞれ用いたことで、第２の金属膜７に量子井戸
層が形成されている。
【００４１】量子井戸構造中では、エネルギ準位が量子
化され、電子の進行方向のエネルギのバラツキを狭める
ことができる。第２の金属膜７で構成される量子井戸層
を用いることで、第２の金属膜７に電極を導入し、制御
バイアス電源１２により第２の金属膜７の所望の電圧を
印加することで量子井戸層の電位を調整することがで
き、放出電子のエネルギの制御を行うことができる。
化され、電子の進行方向のエネルギのバラツキを狭める
ことができる。第２の金属膜７で構成される量子井戸層
を用いることで、第２の金属膜７に電極を導入し、制御
バイアス電源１２により第２の金属膜７の所望の電圧を
印加することで量子井戸層の電位を調整することがで
き、放出電子のエネルギの制御を行うことができる。
【００４２】尚、第２の絶縁膜６，第２の金属膜７及び
第１の絶縁膜２は上述の材料に限定されることなく、そ
れぞれに良好な結晶構造を有し且つ互いに格子整合する
材料を選択することにより第２の金属膜７に量子井戸層
が形成される。
第１の絶縁膜２は上述の材料に限定されることなく、そ
れぞれに良好な結晶構造を有し且つ互いに格子整合する
材料を選択することにより第２の金属膜７に量子井戸層
が形成される。
【００４３】
【発明の効果】以上述べたとおり、本発明の冷陰極電子
源は、第１の金属膜（表面金属）及び第１の絶縁膜（絶
縁体）に互いに格子整合した結晶構造の単結晶材料を用
いることで、電子放出効率を向上させながら放出電子の
エネルギのバラツキ幅を抑制できるという効果得られ
る。
源は、第１の金属膜（表面金属）及び第１の絶縁膜（絶
縁体）に互いに格子整合した結晶構造の単結晶材料を用
いることで、電子放出効率を向上させながら放出電子の
エネルギのバラツキ幅を抑制できるという効果得られ
る。
【００４４】また、第１の絶縁膜、第１の金属膜をエピ
タキシャル成長により成膜できるので、層構造を簡便に
作製でき、更に構造（例えば、電子放出面形状等）の設
計自由度が向上するという効果が得られる。
タキシャル成長により成膜できるので、層構造を簡便に
作製でき、更に構造（例えば、電子放出面形状等）の設
計自由度が向上するという効果が得られる。
【００４５】更に、第２の金属膜を用いて電子源に量子
井戸層を導入するとともに、第２の金属膜に電極を導入
して量子井戸層の電位を調整することで、放出電子のエ
ネルギを制御することができるという効果も得られる。
井戸層を導入するとともに、第２の金属膜に電極を導入
して量子井戸層の電位を調整することで、放出電子のエ
ネルギを制御することができるという効果も得られる。
【図１】本発明の第１の実施形態の冷陰極電子源の概略
構造を示す斜視図である。
構造を示す斜視図である。
【図２】本発明の第２の実施形態の冷陰極電子源の概略
構造を示す斜視図である。
構造を示す斜視図である。
【図３】本発明の第３の実施形態の冷陰極電子源の概略
構造を示す斜視図である。
構造を示す斜視図である。
【図４】従来の冷陰極電子源の概略構造を示す斜視図で
ある。
ある。
１ 基板
２ 第１の絶縁膜
３ 第１の金属膜
４，５，２５ 低抵抗膜
６ 第２の絶縁膜
７ 第２の金属膜
１１ 引き出しバイアス電源
１２ 制御バイアス電源
４１ 金属あるいは半導体からなる基板
４２ 絶縁体層
４３ 表面金属層
フロントページの続き
(56)参考文献 特開 平７−57619（ＪＰ，Ａ)
特開 平４−286828（ＪＰ，Ａ)
特開 平２−170327（ＪＰ，Ａ)
田原薫他，トンネル陰極の電子放射高
効率化の一考察，第45回応用物理学関係
連合講演会予稿集，日本，1998年 ３月
28日，第２分冊，ｐｐ．705，29ａ−Ｙ
Ｋ−１
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01J 1/312
H01J 9/02
H01J 29/04
H01J 31/12
ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (8)
- 【請求項１】 金属又は半導体からなる基板の上に第１
の絶縁膜と第１の金属膜とが前記基板側からこの順序で
積層されており、前記第１の絶縁膜と前記第１の金属膜
とはいずれも単結晶で且つ互いに格子整合しており、更
に前記第１の金属膜が真空中に電子を放出する表面電極
を構成し、且つ前記第１の金属膜が単結晶ＣｏＳｉ ２ か
らなり、前記第１の絶縁膜が単結晶ＣａＦ ２ からなるこ
とを特徴とする冷陰極電子源。 - 【請求項２】 基板と第１の絶縁膜とが格子整合してい
る請求項１に記載の冷陰極電子源。 - 【請求項３】 金属又は半導体からなる基板の上に第２
の絶縁膜，第２の金属膜，第１の絶縁膜及び第１の金属
膜が前記基板側からこの順序で積層されており、（ａ）
前記第１の絶縁膜及び前記第１の金属膜はいずれも単結
晶で且つ互いに格子整合しており、（ｂ）前記第１の金
属膜が表面電極を構成する表面金属膜であり、（ｃ）前
記第２の絶縁膜及び前記第２の金属膜は結晶であり、且
つ前記第１の金属膜が単結晶ＣｏＳｉ２からなり、前記
第１の絶縁膜が単結晶ＣａＦ２からなる、ことを特徴と
する冷陰極電子源。 - 【請求項４】 第２の金属膜が量子井戸層を形成してい
る請求項３に記載の冷陰極電子源。 - 【請求項５】 表面電極を構成する第１の金属膜に着接
する低抵抗膜を更に有する請求項１乃至４のいずれか１
項に記載の冷陰極電子源。 - 【請求項６】 第１の金属膜の電子放出面の反対裏面側
に低抵抗膜を有する請求項５記載の冷陰極電子源。 - 【請求項７】 第１の金属膜の電子放出面側に低抵抗膜
を有する請求項５記載の冷陰極電子源。 - 【請求項８】 第１の金属膜の電子放出面側表面が平坦
である請求項１乃至６のいずれか１項に記載の冷陰極電
子源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17304699A JP3501019B2 (ja) | 1999-06-18 | 1999-06-18 | 冷陰極電子源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17304699A JP3501019B2 (ja) | 1999-06-18 | 1999-06-18 | 冷陰極電子源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001006529A JP2001006529A (ja) | 2001-01-12 |
| JP3501019B2 true JP3501019B2 (ja) | 2004-02-23 |
Family
ID=15953217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17304699A Expired - Fee Related JP3501019B2 (ja) | 1999-06-18 | 1999-06-18 | 冷陰極電子源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3501019B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030071327A1 (en) * | 2001-10-17 | 2003-04-17 | Motorola, Inc. | Method and apparatus utilizing monocrystalline insulator |
| WO2006126383A1 (ja) * | 2005-05-24 | 2006-11-30 | Konica Minolta Holdings, Inc. | 電界放出型電子源及びその製造方法 |
| JP7272641B2 (ja) * | 2019-05-08 | 2023-05-12 | 国立研究開発法人産業技術総合研究所 | 電子放出素子及び電子顕微鏡 |
-
1999
- 1999-06-18 JP JP17304699A patent/JP3501019B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 田原薫他，トンネル陰極の電子放射高効率化の一考察，第４５回応用物理学関係連合講演会予稿集，日本，１９９８年 ３月２８日，第２分冊，ｐｐ．７０５，２９ａ−ＹＫ−１ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001006529A (ja) | 2001-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3380313B2 (ja) | ダイヤモンド電界効果トランジスタ | |
| JPH0794077A (ja) | 電子デバイス | |
| JP2884083B1 (ja) | 金属層上にエピタキシャル成長した半導体層を形成する方法及びこの方法を用いて製造した光放出半導体デバイス | |
| JPH0799318A (ja) | ダイヤモンド薄膜電界効果トランジスタ及びその製造方法 | |
| TW478074B (en) | Hetero-junction bipolar transistor and its manufacturing method | |
| JP3501019B2 (ja) | 冷陰極電子源 | |
| JP3944970B2 (ja) | 炭化けい素半導体素子の製造方法 | |
| JPH0750424A (ja) | ダイヤモンド整流素子 | |
| WO2000054299A1 (en) | Field emission device, its manufacturing method and display device using the same | |
| JPH0536345A (ja) | 電界放射型冷陰極の作製方法 | |
| JP3260502B2 (ja) | 電子放出素子 | |
| JP2706369B2 (ja) | 化合物半導体の成長方法及び半導体レーザの製造方法 | |
| JP3392507B2 (ja) | 微小電界放出陰極素子 | |
| JPH02101784A (ja) | 量子井戸細線の製造方法と量子井戸箱の製造方法および量子井戸細線レーザ | |
| JPH05110061A (ja) | 整流用半導体装置 | |
| JPH09259737A (ja) | 電子放出デバイス | |
| JPH09237565A (ja) | 電界電子放出素子用エミッタ | |
| JP3085407B2 (ja) | 半導体電子放出素子 | |
| JP3005023B2 (ja) | 半導体電子放出素子とその駆動方法 | |
| JP3282950B2 (ja) | 電界放出型電子素子及びその製造方法 | |
| JP4029731B2 (ja) | 半導体装置の製造方法 | |
| JPS6154263B2 (ja) | ||
| JP2000260300A (ja) | 電子放出素子及びその製造方法 | |
| JP2001267268A (ja) | 半導体シリサイド膜の製造方法 | |
| JP3121671B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031111 |
|
| LAPS | Cancellation because of no payment of annual fees |