JPH0536345A - 電界放射型冷陰極の作製方法 - Google Patents
電界放射型冷陰極の作製方法Info
- Publication number
- JPH0536345A JPH0536345A JP20864391A JP20864391A JPH0536345A JP H0536345 A JPH0536345 A JP H0536345A JP 20864391 A JP20864391 A JP 20864391A JP 20864391 A JP20864391 A JP 20864391A JP H0536345 A JPH0536345 A JP H0536345A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- epitaxial
- silicone
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 保護抵抗の均一性に優れ、下地の影響を受け
ないフィールドエミッタ構造の作製を可能とする電界放
射型冷陰極の作製方法を提供する。 【構成】 シリコン基板１０上にまず抵抗層となる１層
目のエピタキシャルシリコン層１１を成長させ、次に導
電層（エミッタ形成部）となる２層目のエピタキシャル
シリコン層１２を成長させ、シリコン窒化膜１４／シリ
コン酸化膜１３をエピタキシャル層上に部分的に堆積
し、これをマスクとしてエピタキシャル層のエッチング
を行ない、マスク下のエピタキシャル層を小尖状のエミ
ッタ１５とする。 【効果】 製造装置ならびにエピタキシャル成長プロセ
スの最適化によって、素子特性に合った抵抗値をもった
抵抗層を、膜厚および抵抗値の均一性よく設けることが
できる。したがってアレイ構成フィールドエミッタにお
ける各エミッタの特性の均一性の向上が可能となる。
ないフィールドエミッタ構造の作製を可能とする電界放
射型冷陰極の作製方法を提供する。 【構成】 シリコン基板１０上にまず抵抗層となる１層
目のエピタキシャルシリコン層１１を成長させ、次に導
電層（エミッタ形成部）となる２層目のエピタキシャル
シリコン層１２を成長させ、シリコン窒化膜１４／シリ
コン酸化膜１３をエピタキシャル層上に部分的に堆積
し、これをマスクとしてエピタキシャル層のエッチング
を行ない、マスク下のエピタキシャル層を小尖状のエミ
ッタ１５とする。 【効果】 製造装置ならびにエピタキシャル成長プロセ
スの最適化によって、素子特性に合った抵抗値をもった
抵抗層を、膜厚および抵抗値の均一性よく設けることが
できる。したがってアレイ構成フィールドエミッタにお
ける各エミッタの特性の均一性の向上が可能となる。
Description
【０００１】
【産業上の利用分野】本発明は、電界放射型冷陰極（フ
ィールドエミッタ）の作製方法の改良に関する。
ィールドエミッタ）の作製方法の改良に関する。
【０００２】
【従来の技術】近年、半導体集積回路製造技術を用いて
製造される微小真空素子の応用が注目されている。この
微小真空素子の陰極に用いられる構造としては、種々の
ものが提案されているが、このなかでトンネル効果によ
る電界放射を利用したフィールドエミッタと呼ばれる電
界放射型陰極が、現状では最も有望視されている。
製造される微小真空素子の応用が注目されている。この
微小真空素子の陰極に用いられる構造としては、種々の
ものが提案されているが、このなかでトンネル効果によ
る電界放射を利用したフィールドエミッタと呼ばれる電
界放射型陰極が、現状では最も有望視されている。
【０００３】図２は、フィールドエミッタ構造の概念図
である。図中、１は半導体基板、２は絶縁層、３は陰極
（フィールドエミッタ）、４は陽極（上部電極）であ
る。このような形状のエミッタ３と上部電極４の間に電
圧をかけると、エミッタ先端の部分に電界が集中し、電
界放射によって電子が放射される。このようなフィール
ドエミッタは電流密度は大きいものの、しかしながら取
り出せる電流自体のレベルは現状ではμＡ〜ｐＡと低
い。このため複数のエミッタを配列したもの、すなわち
フィールドエミッタアレイとして電流利得をかせぐよう
にしたものが多数考えられている。アレイ構成にした場
合、エミッタ作製プロセス上のバラツキから特定のエミ
ッタに電界が集中し、そのエミッタの先端破壊が生じる
おそれがあり、この対策としてエミッタに保護抵抗を設
けることが提案されている。
である。図中、１は半導体基板、２は絶縁層、３は陰極
（フィールドエミッタ）、４は陽極（上部電極）であ
る。このような形状のエミッタ３と上部電極４の間に電
圧をかけると、エミッタ先端の部分に電界が集中し、電
界放射によって電子が放射される。このようなフィール
ドエミッタは電流密度は大きいものの、しかしながら取
り出せる電流自体のレベルは現状ではμＡ〜ｐＡと低
い。このため複数のエミッタを配列したもの、すなわち
フィールドエミッタアレイとして電流利得をかせぐよう
にしたものが多数考えられている。アレイ構成にした場
合、エミッタ作製プロセス上のバラツキから特定のエミ
ッタに電界が集中し、そのエミッタの先端破壊が生じる
おそれがあり、この対策としてエミッタに保護抵抗を設
けることが提案されている。
【０００４】図３（ａ），（ｂ），（ｃ）は、その作製
プロセスの一例を示したもので、基板１上に多結晶シリ
コンの層５を堆積し、その上にＰＳＧ等の絶縁層６を形
成し、そこに開けた穴の中に金属材料を蒸着してエミッ
タ７を形成し、前記多結晶シリコン層を保護抵抗とした
構造を作るものである。なお、図中、８，９は通常の垂
直入射蒸着法を用いて形成した金属層である。
プロセスの一例を示したもので、基板１上に多結晶シリ
コンの層５を堆積し、その上にＰＳＧ等の絶縁層６を形
成し、そこに開けた穴の中に金属材料を蒸着してエミッ
タ７を形成し、前記多結晶シリコン層を保護抵抗とした
構造を作るものである。なお、図中、８，９は通常の垂
直入射蒸着法を用いて形成した金属層である。
【０００５】
【発明が解決しようとする課題】上記作製方法では、多
結晶シリコンの膜厚や抵抗値を均一性よく制御するのは
難しいうえに、膜堆積後の多結晶シリコン表面は細かい
凹凸があって平坦ではないために、その上にエミッタ層
を形成するとき、下地の影響を受けやすい。また抵抗層
の上の導電層（エミッタ部）はできるだけ低抵抗である
のが望ましく、また作製後のエミッタ先端半径は電界が
集中しやすいように、できるだけ小さくなければならな
いが、図のように金属材料の堆積による方法では、先端
半径を小さくつくるのは非常に困難である。また、導電
層も多結晶シリコンで形成すると、膜厚がばらつき易
く、また、単結晶と違ってエミッタ先端を希望の形状に
微細加工するのは容易ではない、等の問題がある。
結晶シリコンの膜厚や抵抗値を均一性よく制御するのは
難しいうえに、膜堆積後の多結晶シリコン表面は細かい
凹凸があって平坦ではないために、その上にエミッタ層
を形成するとき、下地の影響を受けやすい。また抵抗層
の上の導電層（エミッタ部）はできるだけ低抵抗である
のが望ましく、また作製後のエミッタ先端半径は電界が
集中しやすいように、できるだけ小さくなければならな
いが、図のように金属材料の堆積による方法では、先端
半径を小さくつくるのは非常に困難である。また、導電
層も多結晶シリコンで形成すると、膜厚がばらつき易
く、また、単結晶と違ってエミッタ先端を希望の形状に
微細加工するのは容易ではない、等の問題がある。
【０００６】
【発明の目的】本発明は、保護抵抗の均一性に優れ、下
地の影響を受けないフィールドエミッタ構造の作製を可
能とする電界放射型冷陰極の作製方法を提供することを
目的とする。
地の影響を受けないフィールドエミッタ構造の作製を可
能とする電界放射型冷陰極の作製方法を提供することを
目的とする。
【０００７】
【課題を解決するための手段】本発明による電界放射型
冷陰極の作製方法は、半導体基板上にエピタキシャル層
を形成する工程と、前記エピタキシャル層上に部分的に
マスクを形成する工程と、前記マスク形成後に前記エピ
タキシャル層のエッチングを行ない、マスク下のエピタ
キシャル層を小尖状にする工程とを含むことを要旨とし
ている。
冷陰極の作製方法は、半導体基板上にエピタキシャル層
を形成する工程と、前記エピタキシャル層上に部分的に
マスクを形成する工程と、前記マスク形成後に前記エピ
タキシャル層のエッチングを行ない、マスク下のエピタ
キシャル層を小尖状にする工程とを含むことを要旨とし
ている。
【０００８】
【作用】上記製造方法によれば、エピタキシャル成長プ
ロセスの最適化によって、素子特性に合った抵抗値をも
った抵抗層を、膜厚および抵抗値の均一性よく設けるこ
とが可能となる。
ロセスの最適化によって、素子特性に合った抵抗値をも
った抵抗層を、膜厚および抵抗値の均一性よく設けるこ
とが可能となる。
【０００９】
【実施例】図１（ａ），（ｂ），（ｃ）に、本発明方法
の一例を示す。
の一例を示す。
【００１０】図１（ａ）：まず、シリコン基板１０上に
抵抗層となる１層目のエピタキシャルシリコン層１１を
成長させ、次に導電層（エミッタ形成部）となる２層目
のエピタキシャル層１２を成長させる。このあと周知の
プロセスにより、シリコン酸化膜１３およびシリコン窒
化膜１４を前記エピタキシャル層上に部分的に堆積す
る。
抵抗層となる１層目のエピタキシャルシリコン層１１を
成長させ、次に導電層（エミッタ形成部）となる２層目
のエピタキシャル層１２を成長させる。このあと周知の
プロセスにより、シリコン酸化膜１３およびシリコン窒
化膜１４を前記エピタキシャル層上に部分的に堆積す
る。
【００１１】図１（ｂ）：シリコン窒化膜１４／シリコ
ン酸化膜１３をマスクとしてエピタキシャル層１１，１
２のエッチングを行ない、小尖状のフィールドエミッタ
１５とする。エミッタの形成には、ドライエッチング、
異方性ウエットエッチングなど、通常の半導体集積回路
製造技術で用いられる手法をそのまま適用することがで
きる。なお、異方性ウエットエッチングによるエミッタ
形成においては、その面方位依存性から、シリコン基板
は１００基板を使用するのが望ましい。
ン酸化膜１３をマスクとしてエピタキシャル層１１，１
２のエッチングを行ない、小尖状のフィールドエミッタ
１５とする。エミッタの形成には、ドライエッチング、
異方性ウエットエッチングなど、通常の半導体集積回路
製造技術で用いられる手法をそのまま適用することがで
きる。なお、異方性ウエットエッチングによるエミッタ
形成においては、その面方位依存性から、シリコン基板
は１００基板を使用するのが望ましい。
【００１２】図１（ｃ）：エミッタ部形成後、エミッタ
部側方の基板面上にＰＳＧ、ＳｉＯ2等の絶縁層１６
を、ＣＶＤ法等により形成する。この絶縁層を形成する
のは、アレイ構造の場合、他のフィールドエミッタと分
離するか、または絶縁層を介して上部電極（陽極）とエ
ミッタ（陰極）の間に格子電極（グリッド）を形成する
ためである。
部側方の基板面上にＰＳＧ、ＳｉＯ2等の絶縁層１６
を、ＣＶＤ法等により形成する。この絶縁層を形成する
のは、アレイ構造の場合、他のフィールドエミッタと分
離するか、または絶縁層を介して上部電極（陽極）とエ
ミッタ（陰極）の間に格子電極（グリッド）を形成する
ためである。
【００１３】なお、前記１層目、２層目のエピタキシャ
ル層には共に同一種の不純物をエピタキシャル成長時に
ドーピングする。この場合、２層目は高濃度に不純物を
ドープして導電性をもたせる。エッチングによって小尖
状に微細加工したエミッタ１５の２層目エピタキシャル
層の先端から電子が放出されるものであるから、２層目
はできるだけ抵抗率を下げるようにする。
ル層には共に同一種の不純物をエピタキシャル成長時に
ドーピングする。この場合、２層目は高濃度に不純物を
ドープして導電性をもたせる。エッチングによって小尖
状に微細加工したエミッタ１５の２層目エピタキシャル
層の先端から電子が放出されるものであるから、２層目
はできるだけ抵抗率を下げるようにする。
【００１４】１層目は、図３の多結晶シリコン層の代り
に導入するもので、ある程度抵抗率を高くする。その抵
抗率と２層目膜厚を適当なものにすることにより、この
部分を保護抵抗として機能させ、大電流が流れて２層目
先端の電子放出部が破壊されるのを防止する。
に導入するもので、ある程度抵抗率を高くする。その抵
抗率と２層目膜厚を適当なものにすることにより、この
部分を保護抵抗として機能させ、大電流が流れて２層目
先端の電子放出部が破壊されるのを防止する。
【００１５】
【発明の効果】本発明によれば、製造装置ならびにエピ
タキシャル成長プロセスの最適化によって素子特性に合
った抵抗値をもった抵抗層を、膜厚および抵抗値の均一
性よく設けることができ、アレイ構成フィールドエミッ
タにおける各エミッタの特性の均一性の向上が見込ま
れ、しかもエピタキシャル層は平坦に成長するため、基
板を直接加工するのと同様な容易さでエミッタの形成が
可能である。さらにまた、抵抗層と導電層（エミッタ
部）の形成は同一の装置で行なえるので、製造コストの
低減も見込まれる。また、すでに提案されている先端酸
化法を併せて利用することで、エミッタの先端半径を小
さくでき、一層の特性改善を図ることが可能である。
タキシャル成長プロセスの最適化によって素子特性に合
った抵抗値をもった抵抗層を、膜厚および抵抗値の均一
性よく設けることができ、アレイ構成フィールドエミッ
タにおける各エミッタの特性の均一性の向上が見込ま
れ、しかもエピタキシャル層は平坦に成長するため、基
板を直接加工するのと同様な容易さでエミッタの形成が
可能である。さらにまた、抵抗層と導電層（エミッタ
部）の形成は同一の装置で行なえるので、製造コストの
低減も見込まれる。また、すでに提案されている先端酸
化法を併せて利用することで、エミッタの先端半径を小
さくでき、一層の特性改善を図ることが可能である。
【図１】図１（ａ），（ｂ），（ｃ）は本発明方法の一
例を示すフィールドエミッタの作製プロセス工程図であ
る。
例を示すフィールドエミッタの作製プロセス工程図であ
る。
【図２】フィールドエミッタ構造の概念図てある。
【図３】従来のフィールドエミッタ作製プロセス工程図
である。
である。
１０ シリコン基板 １１ １層目エピタキシャルシリコン層 １２ ２層目エピタキシャルシリコン層 １３ シリコン酸化膜 １４ シリコン窒化膜 １５ フィールドエミッタ １６ 絶縁層
Claims (1)
- 【特許請求の範囲】 【請求項１】 半導体基板上にエピタキシャル層を形成
する工程と、前記エピタキシャル層上に部分的にマスク
を形成する工程と、前記マスク形成後に前記エピタキシ
ャル層のエッチングを行ない、マスク下のエピタキシャ
ル層を小尖状にする工程とを含むことを特徴とする電界
放射型冷陰極の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20864391A JPH0536345A (ja) | 1991-07-25 | 1991-07-25 | 電界放射型冷陰極の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20864391A JPH0536345A (ja) | 1991-07-25 | 1991-07-25 | 電界放射型冷陰極の作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0536345A true JPH0536345A (ja) | 1993-02-12 |
Family
ID=16559644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20864391A Pending JPH0536345A (ja) | 1991-07-25 | 1991-07-25 | 電界放射型冷陰極の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0536345A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0547296A (ja) * | 1991-08-14 | 1993-02-26 | Sharp Corp | 電界放出型電子源及びその製造方法 |
| JPH05299011A (ja) * | 1992-04-20 | 1993-11-12 | Futaba Corp | 電界放出素子及びその製造方法 |
| JPH07201272A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | 電界放出冷陰極およびその製造方法 |
| JPH08138530A (ja) * | 1994-11-16 | 1996-05-31 | Nec Corp | 電界放出型電子銃及びその製造方法 |
| JPH08203417A (ja) * | 1995-01-25 | 1996-08-09 | Nec Corp | 電界放出型冷陰極 |
| US5584739A (en) * | 1993-02-10 | 1996-12-17 | Futaba Denshi Kogyo K.K | Field emission element and process for manufacturing same |
| US6031322A (en) * | 1996-06-21 | 2000-02-29 | Nec Corporation | Field emission cold cathode having a serial resistance layer divided into a plurality of sections |
-
1991
- 1991-07-25 JP JP20864391A patent/JPH0536345A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0547296A (ja) * | 1991-08-14 | 1993-02-26 | Sharp Corp | 電界放出型電子源及びその製造方法 |
| JPH05299011A (ja) * | 1992-04-20 | 1993-11-12 | Futaba Corp | 電界放出素子及びその製造方法 |
| US5584739A (en) * | 1993-02-10 | 1996-12-17 | Futaba Denshi Kogyo K.K | Field emission element and process for manufacturing same |
| JPH07201272A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | 電界放出冷陰極およびその製造方法 |
| US5557160A (en) * | 1993-12-28 | 1996-09-17 | Nec Corporation | Field emission cathode including cylindrically shaped resistive connector and method of manufacturing |
| JPH08138530A (ja) * | 1994-11-16 | 1996-05-31 | Nec Corp | 電界放出型電子銃及びその製造方法 |
| US5666020A (en) * | 1994-11-16 | 1997-09-09 | Nec Corporation | Field emission electron gun and method for fabricating the same |
| JPH08203417A (ja) * | 1995-01-25 | 1996-08-09 | Nec Corp | 電界放出型冷陰極 |
| US5905330A (en) * | 1995-01-25 | 1999-05-18 | Nec Corporation | Field emission cathode with uniform emission |
| US6031322A (en) * | 1996-06-21 | 2000-02-29 | Nec Corporation | Field emission cold cathode having a serial resistance layer divided into a plurality of sections |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2770755B2 (ja) | 電界放出型電子銃 | |
| US5828163A (en) | Field emitter device with a current limiter structure | |
| US5057047A (en) | Low capacitance field emitter array and method of manufacture therefor | |
| US6268229B1 (en) | Integrated circuit devices and methods employing amorphous silicon carbide resistor materials | |
| US5188977A (en) | Method for manufacturing an electrically conductive tip composed of a doped semiconductor material | |
| US5150192A (en) | Field emitter array | |
| US5409568A (en) | Method of fabricating a microelectronic vacuum triode structure | |
| US5886460A (en) | Field emitter device, and veil process for the fabrication thereof | |
| US6084245A (en) | Field emitter cell and array with vertical thin-film-edge emitter | |
| JPH0536345A (ja) | 電界放射型冷陰極の作製方法 | |
| KR100243990B1 (ko) | 전계방출 캐소드와 그 제조방법 | |
| JP2809078B2 (ja) | 電界放出冷陰極およびその製造方法 | |
| JP2897671B2 (ja) | 電界放出型冷陰極 | |
| WO1997009730A2 (en) | Pedestal edge emitter and non-linear current limiters for field emitter displays and other electron source applications | |
| US6168491B1 (en) | Method of forming field emitter cell and array with vertical thin-film-edge emitter | |
| JPH08339757A (ja) | 側面電界放出素子のための最適ゲート制御設計及び製作方法 | |
| JPH07506457A (ja) | コンパクトフラットクスリーンのためのシリコン上のマイクロドット放出陰極を生成する方法及びその結果の生成物 | |
| US6176752B1 (en) | Baseplate and a method for manufacturing a baseplate for a field emission display | |
| US5516404A (en) | Method for manufacturing a micro-electronic component having an electrically conductive tip of doped silicon | |
| US6595820B2 (en) | Field emitter cell and array with vertical thin-film-edge emitter | |
| JP3390255B2 (ja) | 電界放出陰極装置及びその製造方法 | |
| JP3010304B2 (ja) | 真空管 | |
| JP3086445B2 (ja) | 電界放出素子の形成方法 | |
| JP3457054B2 (ja) | 棒状シリコン構造物の製造方法 | |
| US6664721B1 (en) | Gated electron field emitter having an interlayer |