JP2897671B2 - 電界放出型冷陰極 - Google Patents
電界放出型冷陰極Info
- Publication number
- JP2897671B2 JP2897671B2 JP983995A JP983995A JP2897671B2 JP 2897671 B2 JP2897671 B2 JP 2897671B2 JP 983995 A JP983995 A JP 983995A JP 983995 A JP983995 A JP 983995A JP 2897671 B2 JP2897671 B2 JP 2897671B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- cold cathode
- field emission
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
- H01J3/02—Electron guns
- H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
- H01J3/022—Electron guns using a field emission, photo emission, or secondary emission electron source with microengineered cathode, e.g. Spindt-type
Description
【０００１】
【産業上の利用分野】本発明は電子放出源となる冷陰
極、特に鋭利な先端から電子を放出する電界放出型冷陰
極に関する。
極、特に鋭利な先端から電子を放出する電界放出型冷陰
極に関する。
【０００２】
【従来の技術】ＬＳＩ製造技術を応用した微小構造を製
作するマイクロマシーニング技術により、Ｃ．Ａ．Ｓｐ
ｉｎｄｔらはシリコンウエハ上に電界放出型冷陰極を製
作している（Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ
Ｐｙｓｉｃｓ，Ｖｏｌ．３９．ｐｐ．３５０４−３５０
５，１９６８）。図４に、その陰極製造工程と構造の断
面図を示す。以下に製造工程を簡単に述べる。単結晶シ
リコンからなる基板１上に１μｍ厚の絶縁層４およびモ
リブデンからなるゲート電極５が形成されており、絶縁
層４およびゲート電極５を貫通した直径約１．５μｍの
キャビティ６を形成する（図４（ａ））。つぎに、基板
１の中心を貫通する基板１の法線を回転軸とし、基板１
を回転させながら法線から７０°の方向よりアルミニウ
ム（以下、Ａｌと記す。）からなる犠牲層１２を真空蒸
着法を用いてゲート電極５および穴の側面の一部上に形
成する（図４（ｂ））。
作するマイクロマシーニング技術により、Ｃ．Ａ．Ｓｐ
ｉｎｄｔらはシリコンウエハ上に電界放出型冷陰極を製
作している（Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ
Ｐｙｓｉｃｓ，Ｖｏｌ．３９．ｐｐ．３５０４−３５０
５，１９６８）。図４に、その陰極製造工程と構造の断
面図を示す。以下に製造工程を簡単に述べる。単結晶シ
リコンからなる基板１上に１μｍ厚の絶縁層４およびモ
リブデンからなるゲート電極５が形成されており、絶縁
層４およびゲート電極５を貫通した直径約１．５μｍの
キャビティ６を形成する（図４（ａ））。つぎに、基板
１の中心を貫通する基板１の法線を回転軸とし、基板１
を回転させながら法線から７０°の方向よりアルミニウ
ム（以下、Ａｌと記す。）からなる犠牲層１２を真空蒸
着法を用いてゲート電極５および穴の側面の一部上に形
成する（図４（ｂ））。
【０００３】次に、基板１の中心を貫通する基板１の法
線を回転軸とし、基板１を回転させながら法線方向より
例えばモリブデン（以下、Ｍｏと記す。）等の高融点金
属を真空蒸着法により蒸着する。Ｍｏにより形成される
高融点金属層１３がゲート電極５上に積層されるに従
い、キャビティ６上に形成される高融点金属層１３の穴
は穴側面にもＭｏが堆積するため次第に小さくなる。一
方、高融点金属層１３の穴を通過したＭｏはキャビティ
６底面に堆積するが、高融点金属層１３の穴が小さくな
るに従い堆積する面積が小さくなる。高融点金属層１３
の穴が完全に閉じるまでＭｏを堆積すれば、キャビティ
６底面に形成される堆積物（以下、エミッタコーン７と
称する。）は円錐形状となる（図４（ｃ））。高融点金
属層１３を形成後、リン酸等の弱酸に浸し、犠牲層１２
を溶解すればリフトオフ法により高融点金属層１３も除
去する事が出来、微小電界放出型冷陰極を得る（図４
（ｄ））。基板１とゲート電極５間にゲート電極５が正
の電位となるように数１０〜２００Ｖの電圧を印加する
事により、エミッタコーン７の先端には１０7 Ｖ／ｃｍ
以上の電界が発生しエミッタコーン７の先端から電子が
放出される。
線を回転軸とし、基板１を回転させながら法線方向より
例えばモリブデン（以下、Ｍｏと記す。）等の高融点金
属を真空蒸着法により蒸着する。Ｍｏにより形成される
高融点金属層１３がゲート電極５上に積層されるに従
い、キャビティ６上に形成される高融点金属層１３の穴
は穴側面にもＭｏが堆積するため次第に小さくなる。一
方、高融点金属層１３の穴を通過したＭｏはキャビティ
６底面に堆積するが、高融点金属層１３の穴が小さくな
るに従い堆積する面積が小さくなる。高融点金属層１３
の穴が完全に閉じるまでＭｏを堆積すれば、キャビティ
６底面に形成される堆積物（以下、エミッタコーン７と
称する。）は円錐形状となる（図４（ｃ））。高融点金
属層１３を形成後、リン酸等の弱酸に浸し、犠牲層１２
を溶解すればリフトオフ法により高融点金属層１３も除
去する事が出来、微小電界放出型冷陰極を得る（図４
（ｄ））。基板１とゲート電極５間にゲート電極５が正
の電位となるように数１０〜２００Ｖの電圧を印加する
事により、エミッタコーン７の先端には１０7 Ｖ／ｃｍ
以上の電界が発生しエミッタコーン７の先端から電子が
放出される。
【０００４】現在、１エミッタコーンあたり１００μＡ
以上の放出電流が観測されており、様々な応用案が提案
されている。例えば、この素子を電子源とした微小な三
極管によるスイッチング素子試作の試みや、マトリック
ス状に多数の素子を並べてなる平板のエミッション源に
より蛍光体を発光させるディスプレイパネル製作の試み
がなされている。また、複数の素子を並べた電界放出型
冷陰極では、複数の素子の動作特性を均一にするため、
エミッタコーン７と基板１の間に抵抗層をいれる技術が
ある。抵抗を挿入することにより、電子放出量の多い素
子においては抵抗による電圧降下が大きくなる。つま
り、電子放出量の多い素子においてはエミッタコーン７
先端の電圧が低くなり電子が出にくくなることにより、
素子動作の均一化が図れる。また、エミッタコーン７と
基板１の間に抵抗を設けることにより、エミッタコーン
７から放出される電流量の変動を抑制されるという効果
も有する。
以上の放出電流が観測されており、様々な応用案が提案
されている。例えば、この素子を電子源とした微小な三
極管によるスイッチング素子試作の試みや、マトリック
ス状に多数の素子を並べてなる平板のエミッション源に
より蛍光体を発光させるディスプレイパネル製作の試み
がなされている。また、複数の素子を並べた電界放出型
冷陰極では、複数の素子の動作特性を均一にするため、
エミッタコーン７と基板１の間に抵抗層をいれる技術が
ある。抵抗を挿入することにより、電子放出量の多い素
子においては抵抗による電圧降下が大きくなる。つま
り、電子放出量の多い素子においてはエミッタコーン７
先端の電圧が低くなり電子が出にくくなることにより、
素子動作の均一化が図れる。また、エミッタコーン７と
基板１の間に抵抗を設けることにより、エミッタコーン
７から放出される電流量の変動を抑制されるという効果
も有する。
【０００５】このエミッタコーン７に抵抗を接続する方
法としては、特開平５−４７２９６、特開平５−３６３
４５および特開平４−２９２８３１に提案されている。
特開平５−４７２９６に提案されているものを図５に示
す。図５に示す通り、導電層３はコーン形成時に形成さ
れるため、各エミッタコーン７の下部に各々形成されて
いる。特開平５−３６３４５に提案されているものを図
６に示す。図６に示す電界放出型冷陰極は、シリコンＳ
ｉ基板を部分的に酸化およびエッチングし、基板１のＳ
ｉの一部からエミッタコーン７を形成する方法により形
成される。この電界放出型冷陰極も図５に示すものと同
様、エミッタコーン７の下部に各々導電層３を形成して
いる。また、特開平４−２９２８３１に提案されている
ものを図７に示す。図７に示す電界放出型冷陰極は、絶
縁性基板１０上に給電線１１および均一な導電層３を形
成し、導電層３と絶縁性基板１０が接する領域において
エミッタコーン７を形成する構造である。
法としては、特開平５−４７２９６、特開平５−３６３
４５および特開平４−２９２８３１に提案されている。
特開平５−４７２９６に提案されているものを図５に示
す。図５に示す通り、導電層３はコーン形成時に形成さ
れるため、各エミッタコーン７の下部に各々形成されて
いる。特開平５−３６３４５に提案されているものを図
６に示す。図６に示す電界放出型冷陰極は、シリコンＳ
ｉ基板を部分的に酸化およびエッチングし、基板１のＳ
ｉの一部からエミッタコーン７を形成する方法により形
成される。この電界放出型冷陰極も図５に示すものと同
様、エミッタコーン７の下部に各々導電層３を形成して
いる。また、特開平４−２９２８３１に提案されている
ものを図７に示す。図７に示す電界放出型冷陰極は、絶
縁性基板１０上に給電線１１および均一な導電層３を形
成し、導電層３と絶縁性基板１０が接する領域において
エミッタコーン７を形成する構造である。
【０００６】
【発明が解決しようとする課題】従来の基板・エミッタ
間に抵抗層を挿入した電界放出型冷陰極では、導体基板
上に例えばイオン注入などの手法により抵抗領域を形成
する方法が提案されている。しかしこれらの方法では抵
抗の形成領域に制限を有するため、抵抗層に必要な抵抗
値例えば１００ＫΩ〜１０ＭΩの抵抗を制御性良くまた
再現性良く得ることが難しいという欠点を有する。ま
た、抵抗層を充分大きな面積を占有し形成した場合、占
有する面積分だけ素子充填密度が低下するという欠点を
有する。
間に抵抗層を挿入した電界放出型冷陰極では、導体基板
上に例えばイオン注入などの手法により抵抗領域を形成
する方法が提案されている。しかしこれらの方法では抵
抗の形成領域に制限を有するため、抵抗層に必要な抵抗
値例えば１００ＫΩ〜１０ＭΩの抵抗を制御性良くまた
再現性良く得ることが難しいという欠点を有する。ま
た、抵抗層を充分大きな面積を占有し形成した場合、占
有する面積分だけ素子充填密度が低下するという欠点を
有する。
【０００７】素子を複数個集群し、べたで均一な抵抗層
を挿入した場合、集群された１グループ内において中央
部と周辺部において抵抗層による電圧降下効果の度合い
が異なり、各素子の負荷が不均一になるという欠点を有
する。
を挿入した場合、集群された１グループ内において中央
部と周辺部において抵抗層による電圧降下効果の度合い
が異なり、各素子の負荷が不均一になるという欠点を有
する。
【０００８】
【課題を解決するための手段】本発明は、導電体からな
る基板上に１つもしくは複数の先端の尖ったエミッタコ
ーンとこのエミッタコーンの先端を取り囲む開口部を有
するゲート電極と前記基板と前記ゲート電極間に絶縁層
とを有する電界放出型冷陰極において、前記エミッタと
前記基板の間には島状で複数の第２の絶縁層および前記
エミッタコーンと接する導電層を有し、前記導電層は前
記基板上において電気的に接続されている。そして、第
２絶縁層は熱酸化法により形成される酸化シリコンから
なる。導電層は低抵抗領域を有し、前記低抵抗領域は複
数のエミッタコーンと接する。また、導電層と接する前
記基板の表面に高抵抗層を具備する。なお、導電層はＣ
ＶＤ法により形成されるポリシリコン層である。
る基板上に１つもしくは複数の先端の尖ったエミッタコ
ーンとこのエミッタコーンの先端を取り囲む開口部を有
するゲート電極と前記基板と前記ゲート電極間に絶縁層
とを有する電界放出型冷陰極において、前記エミッタと
前記基板の間には島状で複数の第２の絶縁層および前記
エミッタコーンと接する導電層を有し、前記導電層は前
記基板上において電気的に接続されている。そして、第
２絶縁層は熱酸化法により形成される酸化シリコンから
なる。導電層は低抵抗領域を有し、前記低抵抗領域は複
数のエミッタコーンと接する。また、導電層と接する前
記基板の表面に高抵抗層を具備する。なお、導電層はＣ
ＶＤ法により形成されるポリシリコン層である。
【０００９】
【作用】導電性基板上に島状の第２絶縁層を具備し導電
性基板とエミッタコーンを電気的に接続する抵抗層を第
２の絶縁層上に具備することにより、抵抗層の抵抗値制
御性が向上する。つまり、第２絶縁層上に形成された導
電層は、厚み、幅及び長さ、イオン注入法または拡散法
による不純物濃度量により任意の抵抗値を制御良く形成
することが出来る。
性基板とエミッタコーンを電気的に接続する抵抗層を第
２の絶縁層上に具備することにより、抵抗層の抵抗値制
御性が向上する。つまり、第２絶縁層上に形成された導
電層は、厚み、幅及び長さ、イオン注入法または拡散法
による不純物濃度量により任意の抵抗値を制御良く形成
することが出来る。
【００１０】さらに、複数のエミッタコーンを集群し、
抵抗層のうち集群したエミッタコーン形成領域を低抵抗
にしエミッタ形成領域と導電性基板を前記第２絶縁層上
に形成された抵抗層により電気的に接続することによ
り、各エミッタコーンと前記基板間抵抗値を揃えること
ができる。
抵抗層のうち集群したエミッタコーン形成領域を低抵抗
にしエミッタ形成領域と導電性基板を前記第２絶縁層上
に形成された抵抗層により電気的に接続することによ
り、各エミッタコーンと前記基板間抵抗値を揃えること
ができる。
【００１１】
【実施例】以下に、本発明の電界放出型冷陰極の実施例
を図面を参照して説明する。
を図面を参照して説明する。
【００１２】図１は本発明の第１の実施例である電界放
出型冷陰極の断面図である。また、図２は本発明の第１
の実施例である電界放出型冷陰極の平面図である。尚、
図１は図２Ａ−Ａ′線の断面図である。例えば単結晶シ
リコンＳｉからなる導電性基板１上には、熱酸化法とリ
ソグラフィ技術およびＲＩＥなどのドライエッチング技
術により、約３μｍ角の穴２０が縦横方向に各々５０μ
ｍ間隔で形成された、酸化シリコンＳｉＯ2 からなる第
２絶縁層２が形成されている。導電性基板１および第２
絶縁層２上には、ＣＶＤ法で形成され不純物を注入され
た例えばポリシリコンＰｏｌｙ−Ｓｉからなる導電層３
を有している。導電層３は、第２絶縁層２上で１μｍ幅
で例えばＲＩＥ技術によりエッチングされ島状に形成さ
れている。尚、島状に形成された導電層３は、必ず第２
絶縁層２の穴２０を各々１つずつ覆っており、導電層３
は基板１と第２絶縁層２の穴２０の部分で電気的に接続
している。この、基板１と導電層３が電気的に接続して
いる領域をコンタクト領域８とする。導電層３上には、
ＣＶＤ法により形成された窒化シリコンＳｉx Ｎyまた
は酸化シリコンＳｉx Ｏ(1-x) からなる絶縁層４を有
し、さらに絶縁層４上には例えばスパッタ法により形成
されたタングステンシリサイドＷＳｉまたはタングステ
ンＷなどの導電性材料からなるゲート電極５を有する。
また、絶縁層４及びゲート電極５を導電層３の表面まで
貫通する円柱形状のキャビティ６を有する。キャビティ
６は、フォトリソグラフィ技術、及びＲＩＥなどのドラ
イエッチング技術又はウエットエッチング技術により形
成できる。キャビティ６内には、従来技術で述べた蒸着
法により例えばモリブデンＭｏなどの高融点金属または
高融点金属混合物からなる円錘形のエミッタコーン７を
導電層３上に有する。
出型冷陰極の断面図である。また、図２は本発明の第１
の実施例である電界放出型冷陰極の平面図である。尚、
図１は図２Ａ−Ａ′線の断面図である。例えば単結晶シ
リコンＳｉからなる導電性基板１上には、熱酸化法とリ
ソグラフィ技術およびＲＩＥなどのドライエッチング技
術により、約３μｍ角の穴２０が縦横方向に各々５０μ
ｍ間隔で形成された、酸化シリコンＳｉＯ2 からなる第
２絶縁層２が形成されている。導電性基板１および第２
絶縁層２上には、ＣＶＤ法で形成され不純物を注入され
た例えばポリシリコンＰｏｌｙ−Ｓｉからなる導電層３
を有している。導電層３は、第２絶縁層２上で１μｍ幅
で例えばＲＩＥ技術によりエッチングされ島状に形成さ
れている。尚、島状に形成された導電層３は、必ず第２
絶縁層２の穴２０を各々１つずつ覆っており、導電層３
は基板１と第２絶縁層２の穴２０の部分で電気的に接続
している。この、基板１と導電層３が電気的に接続して
いる領域をコンタクト領域８とする。導電層３上には、
ＣＶＤ法により形成された窒化シリコンＳｉx Ｎyまた
は酸化シリコンＳｉx Ｏ(1-x) からなる絶縁層４を有
し、さらに絶縁層４上には例えばスパッタ法により形成
されたタングステンシリサイドＷＳｉまたはタングステ
ンＷなどの導電性材料からなるゲート電極５を有する。
また、絶縁層４及びゲート電極５を導電層３の表面まで
貫通する円柱形状のキャビティ６を有する。キャビティ
６は、フォトリソグラフィ技術、及びＲＩＥなどのドラ
イエッチング技術又はウエットエッチング技術により形
成できる。キャビティ６内には、従来技術で述べた蒸着
法により例えばモリブデンＭｏなどの高融点金属または
高融点金属混合物からなる円錘形のエミッタコーン７を
導電層３上に有する。
【００１３】上述のように、導電層３を第２絶縁層２上
に形成することにより、導電層３の抵抗値は、抵抗層厚
み、不純物濃度、第２絶縁層の穴からエミッタコーン７
までの距離などの値により、制御良く形成できることが
できる。
に形成することにより、導電層３の抵抗値は、抵抗層厚
み、不純物濃度、第２絶縁層の穴からエミッタコーン７
までの距離などの値により、制御良く形成できることが
できる。
【００１４】第２絶縁層２を熱酸化法により形成するこ
とにより、第２絶縁層２は厚みの半分程度が基板１方向
に成長する。故に、ＣＶＤ法等により絶縁層を形成する
場合に比べ、ゲート電極５を平坦に形成することができ
る。更に、平坦化技術を用いれば、より平坦なゲート電
極５を形成できる。従来技術で述べた工程途中におい
て、ゲート電極５上に形成される高融点金属層１３は、
平坦なゲート電極５上に形成することにより、製膜性が
向上し良好な形状のエミッタコーン７が形成できる。
とにより、第２絶縁層２は厚みの半分程度が基板１方向
に成長する。故に、ＣＶＤ法等により絶縁層を形成する
場合に比べ、ゲート電極５を平坦に形成することができ
る。更に、平坦化技術を用いれば、より平坦なゲート電
極５を形成できる。従来技術で述べた工程途中におい
て、ゲート電極５上に形成される高融点金属層１３は、
平坦なゲート電極５上に形成することにより、製膜性が
向上し良好な形状のエミッタコーン７が形成できる。
【００１５】また、第１の実施例の変形として、導電層
３におけるコンタクト領域８からエミッタコーン７まで
の領域に切れ込み等を入れることにより、コンタクト領
域８からエミッタコーン７までの電流経路を長くするこ
とが可能となり、導電層３の抵抗値制御性は更に向上す
る。特に、第２絶縁層２の形成を熱酸化法により行え
ば、良質な絶縁層が得られるばかりでなく、ゲート電極
５をより平坦に形成することができる。
３におけるコンタクト領域８からエミッタコーン７まで
の領域に切れ込み等を入れることにより、コンタクト領
域８からエミッタコーン７までの電流経路を長くするこ
とが可能となり、導電層３の抵抗値制御性は更に向上す
る。特に、第２絶縁層２の形成を熱酸化法により行え
ば、良質な絶縁層が得られるばかりでなく、ゲート電極
５をより平坦に形成することができる。
【００１６】更に第１の実施例の変形として、基板１に
例えばシリコンＳｉのエピタキシャル層からなる高抵抗
層を表面に具備させた基板を用いることにより、コンタ
クト領域における基板１表面には導電層３と直列に接続
される抵抗層が具備される。この抵抗層の抵抗値制御に
より、基板１とエミッタコーン７間の抵抗値制御性を更
に向上することができる。
例えばシリコンＳｉのエピタキシャル層からなる高抵抗
層を表面に具備させた基板を用いることにより、コンタ
クト領域における基板１表面には導電層３と直列に接続
される抵抗層が具備される。この抵抗層の抵抗値制御に
より、基板１とエミッタコーン７間の抵抗値制御性を更
に向上することができる。
【００１７】複数のエミッタコーンを分割集群する方法
として、特開平４−２２９９２２が提案されている。特
開平４−２２９９２２に提案されている断面図及び平面
図を各々図８及び図９に示す。図８に示す様に、特開平
４−２２９９２２では絶縁性基板上にべたの導電層３を
形成していることにより、第２絶縁層を有し島状に分離
された導電層３を有する本発明の電界放出型冷陰極と構
造が異なる。また、図９に示す通り、特開平４−２２９
９２２では絶縁性基板１０上に導電層３へ電流を供給す
る給電線１１が縦横に配されるため、給電線の面積分の
素子充填数が減少する。本発明の構造では、給電領域つ
まり導電層３と基板１が接する領域が点状であるため、
素子充填数の減少は緩和されるという利点を有してい
る。
として、特開平４−２２９９２２が提案されている。特
開平４−２２９９２２に提案されている断面図及び平面
図を各々図８及び図９に示す。図８に示す様に、特開平
４−２２９９２２では絶縁性基板上にべたの導電層３を
形成していることにより、第２絶縁層を有し島状に分離
された導電層３を有する本発明の電界放出型冷陰極と構
造が異なる。また、図９に示す通り、特開平４−２２９
９２２では絶縁性基板１０上に導電層３へ電流を供給す
る給電線１１が縦横に配されるため、給電線の面積分の
素子充填数が減少する。本発明の構造では、給電領域つ
まり導電層３と基板１が接する領域が点状であるため、
素子充填数の減少は緩和されるという利点を有してい
る。
【００１８】また、第２絶縁層を用いる方法として、特
開平５−６２６２０が挙げられる。特開平５−６２６２
０で述べている実施例を図１０に示す。図１０に示す通
り特開平５−６２６２０では、ＳＯＩと呼ばれる単結晶
シリコンからなる基板１上に第２絶縁層２と薄膜シリコ
ン層（図１０では第２のシリコン層１５と称してい
る。）を用い、シリコンからなるエミッタコーン７を形
成している。しかし、特開平５−６２６２０で述べられ
る方法は、基板１はその上に形成する構造物の支持をす
るのみでエミッタ電圧を印加しない。つまり、特開平５
−６２６２０で述べるところの第２絶縁層２はコンタク
ト領域８を有さず第２のシリコン層と基板１は絶縁され
た構造である。故に本発明が提案するところの電界放出
型冷陰極とは、構造および目的とも異なる。
開平５−６２６２０が挙げられる。特開平５−６２６２
０で述べている実施例を図１０に示す。図１０に示す通
り特開平５−６２６２０では、ＳＯＩと呼ばれる単結晶
シリコンからなる基板１上に第２絶縁層２と薄膜シリコ
ン層（図１０では第２のシリコン層１５と称してい
る。）を用い、シリコンからなるエミッタコーン７を形
成している。しかし、特開平５−６２６２０で述べられ
る方法は、基板１はその上に形成する構造物の支持をす
るのみでエミッタ電圧を印加しない。つまり、特開平５
−６２６２０で述べるところの第２絶縁層２はコンタク
ト領域８を有さず第２のシリコン層と基板１は絶縁され
た構造である。故に本発明が提案するところの電界放出
型冷陰極とは、構造および目的とも異なる。
【００１９】図３は、本発明の第２の実施例である電界
放出型冷陰極の断面図である。第２の実施例は、エミッ
タコーン７が形成されている近傍の導電層３に低抵抗領
域９を有することが、第１の実施例と異なる。導電層３
を形成する工程において低抵抗領域の部分だけイオン打
ち込み法などにより不純物濃度を上げてやることによ
り、低抵抗領域９は容易に形成することができる。低抵
抗領域９により、エミッション電流と導電層３の抵抗値
による電圧降下が、各群毎の各エミッタコーン７で均一
なるという利点を有する。
放出型冷陰極の断面図である。第２の実施例は、エミッ
タコーン７が形成されている近傍の導電層３に低抵抗領
域９を有することが、第１の実施例と異なる。導電層３
を形成する工程において低抵抗領域の部分だけイオン打
ち込み法などにより不純物濃度を上げてやることによ
り、低抵抗領域９は容易に形成することができる。低抵
抗領域９により、エミッション電流と導電層３の抵抗値
による電圧降下が、各群毎の各エミッタコーン７で均一
なるという利点を有する。
【００２０】
【発明の効果】以上述べたように、本発明によれば、エ
ミッタ・基板間に絶縁層および導電層を有することによ
り、エミッタ・基板間に任意の形状及び面積の抵抗層を
形成することができ、また任意で且つ再現性の良い抵抗
値を持つ抵抗層が得られる。さらに、各エミッタに接続
される抵抗の抵抗値が均一となり、均一の素子動作環境
が得られる。
ミッタ・基板間に絶縁層および導電層を有することによ
り、エミッタ・基板間に任意の形状及び面積の抵抗層を
形成することができ、また任意で且つ再現性の良い抵抗
値を持つ抵抗層が得られる。さらに、各エミッタに接続
される抵抗の抵抗値が均一となり、均一の素子動作環境
が得られる。
【図１】本発明の第１の実施例である電界放出型冷陰極
の断面図である。
の断面図である。
【図２】本発明の第１の実施例である電界放出型冷陰極
の平面図である。
の平面図である。
【図３】本発明の第２の実施例である電界放出型冷陰極
の断面図である。
の断面図である。
【図４】（ａ）〜（ｄ）は、Ｃ．Ａ．Ｓｐｉｎｄｔが示
す電界放出型冷陰極の製造工程の断面図である。
す電界放出型冷陰極の製造工程の断面図である。
【図５】特開平５−４７２９６に示す電界放出型冷陰極
の断面図である。
の断面図である。
【図６】特開平５−３６３４５に示す電界放出型冷陰極
の断面図である。
の断面図である。
【図７】特開平４−２９２８３１に示す電界放出型冷陰
極の断面図である。
極の断面図である。
【図８】特開平４−２２９９２２に示す電界放出型冷陰
極の断面図である。
極の断面図である。
【図９】特開平４−２２９９２２に示す電界放出型冷陰
極の平面図である。
極の平面図である。
【図１０】特開平５−６２６２０に示す電界放出型冷陰
極の平面図である。
極の平面図である。
１ 基板 ２ 第２絶縁層 ３ 導電層 ４ 絶縁層 ５ ゲート電極 ６ キャビティ ７ エミッタコーン ８ コンタクト領域 ９ 低抵抗領域 １０ 絶縁性基板 １１ 給電線 １２ 犠牲層 １３ 高融点金属層 １４ 絶縁性支持体 １５ 第２のシリコン層 １６ ガラス基板 １７ 陽極 １８ 真空空間 １９ 蛍光体層 ２０ 穴
Claims (1)
- 【請求項１】 導電体からなる基板上に１つもしくは複
数の先端の尖ったエミッタコーンと前記エミッタコーン
の先端を取り囲む開口部を有するゲート電極と前記基板
と前記ゲート電極間に絶縁層とを有する電界放出型冷陰
極において、前記エミッタと前記基板の間には島状で複
数の第２の絶縁層および前記エミッタコーンと接する導
電層を有し、前記導電層は前記第２の絶縁層に設けたコ
ンタクト用穴を介して前記基板と電気的に接続されてお
り、かつ前記導電層は前記コンタクト用穴と前記エミッ
タコーンの間の領域に切れ込みを有することを特徴とす
る電界放出型冷陰極。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP983995A JP2897671B2 (ja) | 1995-01-25 | 1995-01-25 | 電界放出型冷陰極 |
| TW085100813A TW340950B (en) | 1995-01-25 | 1996-01-24 | Field emission type cold cathode with cones for emitting electrons |
| KR1019960001501A KR0181324B1 (en) | 1995-01-25 | 1996-01-24 | Field emission type cold cathode |
| US08/937,737 US5905330A (en) | 1995-01-25 | 1997-09-25 | Field emission cathode with uniform emission |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP983995A JP2897671B2 (ja) | 1995-01-25 | 1995-01-25 | 電界放出型冷陰極 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08203417A JPH08203417A (ja) | 1996-08-09 |
| JP2897671B2 true JP2897671B2 (ja) | 1999-05-31 |
Family
ID=11731303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP983995A Expired - Lifetime JP2897671B2 (ja) | 1995-01-25 | 1995-01-25 | 電界放出型冷陰極 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5905330A (ja) |
| JP (1) | JP2897671B2 (ja) |
| KR (1) | KR0181324B1 (ja) |
| TW (1) | TW340950B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6630367B1 (en) | 2000-08-01 | 2003-10-07 | Hrl Laboratories, Llc | Single crystal dual wafer, tunneling sensor and a method of making same |
| US6563184B1 (en) | 2000-08-01 | 2003-05-13 | Hrl Laboratories, Llc | Single crystal tunneling sensor or switch with silicon beam structure and a method of making same |
| US6674141B1 (en) | 2000-08-01 | 2004-01-06 | Hrl Laboratories, Llc | Single crystal, tunneling and capacitive, three-axes sensor using eutectic bonding and a method of making same |
| US6580138B1 (en) | 2000-08-01 | 2003-06-17 | Hrl Laboratories, Llc | Single crystal, dual wafer, tunneling sensor or switch with silicon on insulator substrate and a method of making same |
| US6555404B1 (en) | 2000-08-01 | 2003-04-29 | Hrl Laboratories, Llc | Method of manufacturing a dual wafer tunneling gyroscope |
| US8664622B2 (en) * | 2012-04-11 | 2014-03-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | System and method of ion beam source for semiconductor ion implantation |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5130437B1 (ja) * | 1970-03-25 | 1976-09-01 | ||
| US4074304A (en) * | 1974-10-04 | 1978-02-14 | Nippon Electric Company, Ltd. | Semiconductor device having a miniature junction area and process for fabricating same |
| FR2663462B1 (fr) * | 1990-06-13 | 1992-09-11 | Commissariat Energie Atomique | Source d'electrons a cathodes emissives a micropointes. |
| EP0504370A4 (en) * | 1990-09-07 | 1992-12-23 | Motorola, Inc. | A field emission device employing a layer of single-crystal silicon |
| US5075595A (en) * | 1991-01-24 | 1991-12-24 | Motorola, Inc. | Field emission device with vertically integrated active control |
| JP3526462B2 (ja) * | 1991-03-20 | 2004-05-17 | ソニー株式会社 | 電界放出型陰極装置 |
| JPH0536345A (ja) * | 1991-07-25 | 1993-02-12 | Clarion Co Ltd | 電界放射型冷陰極の作製方法 |
| JPH0547296A (ja) * | 1991-08-14 | 1993-02-26 | Sharp Corp | 電界放出型電子源及びその製造方法 |
| JPH0562620A (ja) * | 1991-09-03 | 1993-03-12 | Mitsubishi Electric Corp | 冷陰極画像表示装置 |
| JPH0621150U (ja) * | 1992-04-28 | 1994-03-18 | 双葉電子工業株式会社 | 蛍光発光管 |
| US5283500A (en) * | 1992-05-28 | 1994-02-01 | At&T Bell Laboratories | Flat panel field emission display apparatus |
| JPH0621150A (ja) * | 1992-07-01 | 1994-01-28 | Matsushita Electric Ind Co Ltd | 狭ピッチリードデバイスのボンディング方法 |
| JP2809078B2 (ja) * | 1993-12-28 | 1998-10-08 | 日本電気株式会社 | 電界放出冷陰極およびその製造方法 |
| JP2766174B2 (ja) * | 1993-12-28 | 1998-06-18 | 日本電気株式会社 | 電界放出冷陰極とこれを用いた電子管 |
-
1995
- 1995-01-25 JP JP983995A patent/JP2897671B2/ja not_active Expired - Lifetime
-
1996
- 1996-01-24 TW TW085100813A patent/TW340950B/zh active
- 1996-01-24 KR KR1019960001501A patent/KR0181324B1/ko not_active IP Right Cessation
-
1997
- 1997-09-25 US US08/937,737 patent/US5905330A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5905330A (en) | 1999-05-18 |
| TW340950B (en) | 1998-09-21 |
| KR0181324B1 (en) | 1999-05-01 |
| JPH08203417A (ja) | 1996-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2897674B2 (ja) | 電界放出型冷陰極とこれを用いた電子銃 | |
| US5188977A (en) | Method for manufacturing an electrically conductive tip composed of a doped semiconductor material | |
| US5828163A (en) | Field emitter device with a current limiter structure | |
| KR100225561B1 (ko) | 전계방출형 전자원 | |
| KR100205051B1 (ko) | 필드 에미션 디스플레이 소자의 제조방법 | |
| JPH09219144A (ja) | 電界放出カソードとその製造方法 | |
| US6554673B2 (en) | Method of making electron emitters | |
| JP2608295B2 (ja) | 電子放出素子 | |
| JP2897671B2 (ja) | 電界放出型冷陰極 | |
| KR100243990B1 (ko) | 전계방출 캐소드와 그 제조방법 | |
| JP2900837B2 (ja) | 電界放射型冷陰極装置及びその製造方法 | |
| JP2809078B2 (ja) | 電界放出冷陰極およびその製造方法 | |
| JP2632883B2 (ja) | 電子放出素子 | |
| JPH07153369A (ja) | 電界放出形電子源 | |
| JPH0536345A (ja) | 電界放射型冷陰極の作製方法 | |
| JP2891200B2 (ja) | 電界放出型冷陰極 | |
| US5516404A (en) | Method for manufacturing a micro-electronic component having an electrically conductive tip of doped silicon | |
| JP3502883B2 (ja) | 冷電子放出素子及びその製造方法 | |
| JP2743794B2 (ja) | 電界放出カソード及び電界放出カソードの製造方法 | |
| JP3390255B2 (ja) | 電界放出陰極装置及びその製造方法 | |
| JP3622406B2 (ja) | 冷電子放出素子及びその製造方法 | |
| JP3595821B2 (ja) | 冷電子放出素子及びその製造方法 | |
| JP3945049B2 (ja) | 冷電子放出素子の製造方法 | |
| JPH11260247A (ja) | 電界放出素子並びにその形成方法及び利用 | |
| JPH07296717A (ja) | 電界放出型冷陰極 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990209 |