JPH09219144A - 電界放出カソードとその製造方法 - Google Patents
電界放出カソードとその製造方法Info
- Publication number
- JPH09219144A JPH09219144A JP4563496A JP4563496A JPH09219144A JP H09219144 A JPH09219144 A JP H09219144A JP 4563496 A JP4563496 A JP 4563496A JP 4563496 A JP4563496 A JP 4563496A JP H09219144 A JPH09219144 A JP H09219144A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resistance
- resistance layer
- cathode
- field emission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
- H01J1/304—Field-emissive cathodes
- H01J1/3042—Field-emissive cathodes microengineered, e.g. Spindt-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/30—Cold cathodes
- H01J2201/319—Circuit elements associated with the emitters by direct integration
Abstract
(57)【要約】
【課題】 外部環境の温度変化によってエミッタコーン
から放出されるエミッション電流の増加を防止する。 【解決手段】 抵抗層（１）を温度特性の異なる２層の
抵抗層材料（１０２，２）によって形成し、周囲の温度
が上昇した場合でも抵抗層（１）全体の抵抗値の変化を
最小限に抑え、エミッション電流の増加を防止する。
から放出されるエミッション電流の増加を防止する。 【解決手段】 抵抗層（１）を温度特性の異なる２層の
抵抗層材料（１０２，２）によって形成し、周囲の温度
が上昇した場合でも抵抗層（１）全体の抵抗値の変化を
最小限に抑え、エミッション電流の増加を防止する。
Description
【０００１】
【発明の属する技術分野】本発明はコールドカソードと
して知られている電界放出カソード、及びその製造方法
に関するものである。
して知られている電界放出カソード、及びその製造方法
に関するものである。
【０００２】
【従来の技術】金属または半導体表面の印加電圧を１０
9 ［Ｖ／ｍ］程度にすると、トンネル効果により電子が
障壁を通過して、常温でも真空中に電子放出が行われる
ようになる。これを電界放出（Field Emission）と呼
び、このような原理で電子を放出するカソードを電界放
出カソード（Field Emission Cathode）、あるいは電界
放出素子と呼んでいる。
9 ［Ｖ／ｍ］程度にすると、トンネル効果により電子が
障壁を通過して、常温でも真空中に電子放出が行われる
ようになる。これを電界放出（Field Emission）と呼
び、このような原理で電子を放出するカソードを電界放
出カソード（Field Emission Cathode）、あるいは電界
放出素子と呼んでいる。
【０００３】近年、半導体微細加工技術を駆使して、ミ
クロンサイズの電界放出カソードからなる面放出型の電
界放出カソードを作製することが可能となっており、電
界放出カソードを基板上に多数個、形成したものは、そ
の各エミッタから放出された電子を蛍光面に照射するこ
とによって平面型の表示装置や各種の電子装置を構成す
る電子供給手段として期待されている。
クロンサイズの電界放出カソードからなる面放出型の電
界放出カソードを作製することが可能となっており、電
界放出カソードを基板上に多数個、形成したものは、そ
の各エミッタから放出された電子を蛍光面に照射するこ
とによって平面型の表示装置や各種の電子装置を構成す
る電子供給手段として期待されている。
【０００４】このような電界放出カソードの一例とし
て、スピント（Spindt）型と呼ばれる電界放出カソード
（以下、「ＦＥＣ」と記す）の斜視図を図４に示す。こ
の図において、基板１００上にカソード電極層１０１が
形成されており、このカソード電極層１０１上に抵抗層
１０２、絶縁層１０３及びゲート電極層１０４が順次成
膜されている。そして絶縁層１０３に形成されたホール
内にエミッタコーン１１５が形成され、このエミッタコ
ーン１１５の先端部分がゲート電極層１０４の開口部か
ら臨んでいる。
て、スピント（Spindt）型と呼ばれる電界放出カソード
（以下、「ＦＥＣ」と記す）の斜視図を図４に示す。こ
の図において、基板１００上にカソード電極層１０１が
形成されており、このカソード電極層１０１上に抵抗層
１０２、絶縁層１０３及びゲート電極層１０４が順次成
膜されている。そして絶縁層１０３に形成されたホール
内にエミッタコーン１１５が形成され、このエミッタコ
ーン１１５の先端部分がゲート電極層１０４の開口部か
ら臨んでいる。
【０００５】このＦＥＣにおいては、微細加工技術を用
いることによりエミッタコーン１１５とゲート電極層１
０４との距離をサブミクロンとすることができるため、
エミッタコーン１１５とゲート電極層１０４間に僅か数
十ボルトの電圧を印加することにより、エミッタコーン
１１５から電子を放出させることができる。
いることによりエミッタコーン１１５とゲート電極層１
０４との距離をサブミクロンとすることができるため、
エミッタコーン１１５とゲート電極層１０４間に僅か数
十ボルトの電圧を印加することにより、エミッタコーン
１１５から電子を放出させることができる。
【０００６】したがって、図４に示すように上記のＦＥ
Ｃがアレイ状に多数個形成されている基板１００の上方
に蛍光材料が塗布されているアノード基板１１６を配置
して、電圧ＶGE、ＶA を印加すると、放出された電子に
よって蛍光材を発光させることができる表示装置とする
ことができる。
Ｃがアレイ状に多数個形成されている基板１００の上方
に蛍光材料が塗布されているアノード基板１１６を配置
して、電圧ＶGE、ＶA を印加すると、放出された電子に
よって蛍光材を発光させることができる表示装置とする
ことができる。
【０００７】ここで、エミッタコーン１１５とカソード
電極層１０１との間に抵抗層１０２が設けられているの
は、次のような理由によるものである。すなわち、エミ
ッタコーンとゲート電極との距離が非常に短くされてい
るために製造の過程において塵埃などによりエミッタコ
ーンとゲート電極とが短絡してしまうことがある。ゲー
ト電極とエミッタコーンとが一つでも短絡していると、
全てのゲート電極とエミッタコーン間に電圧が印加され
なくなり動作不能となってしまう。
電極層１０１との間に抵抗層１０２が設けられているの
は、次のような理由によるものである。すなわち、エミ
ッタコーンとゲート電極との距離が非常に短くされてい
るために製造の過程において塵埃などによりエミッタコ
ーンとゲート電極とが短絡してしまうことがある。ゲー
ト電極とエミッタコーンとが一つでも短絡していると、
全てのゲート電極とエミッタコーン間に電圧が印加され
なくなり動作不能となってしまう。
【０００８】また、ＦＥＣの初期の動作時に局部的な脱
ガスが生じ、このガスによりエミッタコーンとゲート電
極あるいはアノード電極間が放電を起こすことがあり、
このため大電流がカソードに流れてカソードが破壊され
るということがあった。さらに、多数のエミッタコーン
のうちの電子が放出しやすいエミッタコーンに電子の放
出が集中されるため、そのエミッタコーンに電流が集中
し、画面上に異常に明るいスポットが発生することがあ
った。
ガスが生じ、このガスによりエミッタコーンとゲート電
極あるいはアノード電極間が放電を起こすことがあり、
このため大電流がカソードに流れてカソードが破壊され
るということがあった。さらに、多数のエミッタコーン
のうちの電子が放出しやすいエミッタコーンに電子の放
出が集中されるため、そのエミッタコーンに電流が集中
し、画面上に異常に明るいスポットが発生することがあ
った。
【０００９】そこで、エミッタコーン１１５とカソード
電極層１０１との間に抵抗層１０２を設けることによ
り、あるエミッタコーン１１５からの放出電子が多くな
ると、該エミッタコーン１１５に流れる電流の増加に応
じて前記抵抗層１０２により該エミッタコーン１１５の
電子放出を抑制する方向に電圧降下が生じ、該エミッタ
コーン１１５における電子放出の暴走を食い止めること
ができる。このように、抵抗層１０２を設けることによ
り特定のエミッタコーン１１５への電流の集中を防止す
ることができ、ＦＥＣの製造上の歩留まりの向上や安定
な動作を図ることができるのである。
電極層１０１との間に抵抗層１０２を設けることによ
り、あるエミッタコーン１１５からの放出電子が多くな
ると、該エミッタコーン１１５に流れる電流の増加に応
じて前記抵抗層１０２により該エミッタコーン１１５の
電子放出を抑制する方向に電圧降下が生じ、該エミッタ
コーン１１５における電子放出の暴走を食い止めること
ができる。このように、抵抗層１０２を設けることによ
り特定のエミッタコーン１１５への電流の集中を防止す
ることができ、ＦＥＣの製造上の歩留まりの向上や安定
な動作を図ることができるのである。
【００１０】次に、上記したようなスピント型のＦＥＣ
の製造過程の一例を図５に示す模式図を参照して説明す
る。先ず、図５（ａ）に示すように、ガラス等の基板１
００上にスパッタリングにてカソード電極層の材料であ
るＮｂ（ニオブ）を成膜して薄膜導体層１０１を形成し
て、この薄膜導体層１０１上に不純物をドープしたα−
Ｓｉ（アモルファス・シリコン）をＣＶＤ(Chemical Va
por Deposition) で成膜して抵抗層１０２を形成し、さ
らに抵抗層１０２上にＳｉＯ2 （２酸化シリコン）をＣ
ＶＤによって成膜して絶縁層１０３を形成している。そ
して、この絶縁層１０３上にゲート電極層１０４となる
Ｎｂをスパッタリングによって成膜して積層基板を形成
する。
の製造過程の一例を図５に示す模式図を参照して説明す
る。先ず、図５（ａ）に示すように、ガラス等の基板１
００上にスパッタリングにてカソード電極層の材料であ
るＮｂ（ニオブ）を成膜して薄膜導体層１０１を形成し
て、この薄膜導体層１０１上に不純物をドープしたα−
Ｓｉ（アモルファス・シリコン）をＣＶＤ(Chemical Va
por Deposition) で成膜して抵抗層１０２を形成し、さ
らに抵抗層１０２上にＳｉＯ2 （２酸化シリコン）をＣ
ＶＤによって成膜して絶縁層１０３を形成している。そ
して、この絶縁層１０３上にゲート電極層１０４となる
Ｎｂをスパッタリングによって成膜して積層基板を形成
する。
【００１１】さらに、この積層基板の最表面であるゲー
ト電極層１０４上にフォトレジスト層１１１を塗布した
後、マスク１１２をかけてフォトリソグラフィー法にて
フォトレジスト層１１１のパターニングを行い、フォト
レジスト層１１１に開口パターンを形成する。
ト電極層１０４上にフォトレジスト層１１１を塗布した
後、マスク１１２をかけてフォトリソグラフィー法にて
フォトレジスト層１１１のパターニングを行い、フォト
レジスト層１１１に開口パターンを形成する。
【００１２】次に、ＳＦ6 等のガスを用いて、フォトレ
ジスト層１１１が塗布されている方向から反応性イオン
エッチング（ＲＩＥ）にて異方性エッチングすることに
より、同図（ｂ）に示すようなゲート電極層１０４にフ
ォトレジスト層１１１のパターンと同様な開口部１１３
を作製する。
ジスト層１１１が塗布されている方向から反応性イオン
エッチング（ＲＩＥ）にて異方性エッチングすることに
より、同図（ｂ）に示すようなゲート電極層１０４にフ
ォトレジスト層１１１のパターンと同様な開口部１１３
を作製する。
【００１３】更に続けてドライエッチングにより、絶縁
層１０３部分を異方性エッチングすることにより、同図
（ｃ）に示すように絶縁層１０３にホール１１４を形成
する。そして、この積層基板を同一平面内で回転させな
がら剥離層１０５となるＡｌ（アルミニューム）を斜め
蒸着を行うと、Ａｌはホール１１４の中に蒸着されず
に、同図（ｃ）に示すようなゲート電極層１０４の表面
のみに選択的に付着し、剥離層１０５を形成する。
層１０３部分を異方性エッチングすることにより、同図
（ｃ）に示すように絶縁層１０３にホール１１４を形成
する。そして、この積層基板を同一平面内で回転させな
がら剥離層１０５となるＡｌ（アルミニューム）を斜め
蒸着を行うと、Ａｌはホール１１４の中に蒸着されず
に、同図（ｃ）に示すようなゲート電極層１０４の表面
のみに選択的に付着し、剥離層１０５を形成する。
【００１４】次に、このような基板のホール１１４側に
エミッタ材料であるＭｏ（モリブデン）を蒸着によって
堆積させると、同図（ｄ）に示すように蒸着したＭｏが
ホール１１４の底辺、つまり抵抗層１０２上にも蒸着・
堆積すると同時に、剥離層１０５の上にもＭｏであるエ
ミッタ材料１０６が堆積する。そして、この剥離層１０
５の上に堆積するエミッタ材料１０６によって開口部が
閉鎖されると同時に、抵抗層１０２の上にコーン状のエ
ミッタ（以下、「エミッタコーン」という）１１５が形
成されることになる。
エミッタ材料であるＭｏ（モリブデン）を蒸着によって
堆積させると、同図（ｄ）に示すように蒸着したＭｏが
ホール１１４の底辺、つまり抵抗層１０２上にも蒸着・
堆積すると同時に、剥離層１０５の上にもＭｏであるエ
ミッタ材料１０６が堆積する。そして、この剥離層１０
５の上に堆積するエミッタ材料１０６によって開口部が
閉鎖されると同時に、抵抗層１０２の上にコーン状のエ
ミッタ（以下、「エミッタコーン」という）１１５が形
成されることになる。
【００１５】この後、剥離層１０５の溶解液であるリン
酸中に基板を浸すことにより、ゲート電極層１０４上の
剥離層１０５、及びエミッタ材料１０６を除去する。そ
の結果、同図（ｅ）に示すような形状のＦＥＣを得るこ
とができる。
酸中に基板を浸すことにより、ゲート電極層１０４上の
剥離層１０５、及びエミッタ材料１０６を除去する。そ
の結果、同図（ｅ）に示すような形状のＦＥＣを得るこ
とができる。
【００１６】また、図４に示したように、抵抗層１０２
の上にエミッタコーン１１５が形成されている場合は、
カソード電極層１０１のカソード配線と各エミッタコー
ン１１５との間の距離に応じて、カソード配線と各エミ
ッタコーン１１５との間の抵抗値が異なることとなる。
すなわち、カソード配線に近い位置に形成されているエ
ミッタコーン１１５については抵抗値が低くなり、エミ
ッタコーン群の中央部に形成されているカソード配線か
ら遠いエミッタコーンについては高い抵抗値となる。し
たがって、カソード配線の近傍に位置する抵抗値の低い
エミッタコーン１１５からの電子のエミッション量は多
くなるが、中央部に位置するエミッタコーン１１５から
のエミッション量は少なくなり、エミッション量が不均
一となってしまう。
の上にエミッタコーン１１５が形成されている場合は、
カソード電極層１０１のカソード配線と各エミッタコー
ン１１５との間の距離に応じて、カソード配線と各エミ
ッタコーン１１５との間の抵抗値が異なることとなる。
すなわち、カソード配線に近い位置に形成されているエ
ミッタコーン１１５については抵抗値が低くなり、エミ
ッタコーン群の中央部に形成されているカソード配線か
ら遠いエミッタコーンについては高い抵抗値となる。し
たがって、カソード配線の近傍に位置する抵抗値の低い
エミッタコーン１１５からの電子のエミッション量は多
くなるが、中央部に位置するエミッタコーン１１５から
のエミッション量は少なくなり、エミッション量が不均
一となってしまう。
【００１７】そこで、このような問題点を解決するため
に本出願人が先に特願平５−３２０９２３号で提案した
カソードの構造が島状とされるＦＥＣの断面図の一例を
図６に示す。この場合、カソード配線１２１の領域上に
くり抜き部を設け、その内部にカソード配線１２１から
分離された島状カソード電極１２２を形成し、該島状カ
ソード電極１２２に対応する部分の上に１グループ単位
の複数個のエミッタコーン１２６を形成している。これ
により、カソード配線１２１と１グループを構成する各
エミッタコーン１２６との間の抵抗値を均一にすること
ができ、各エミッタコーン１２６からのエミッション量
を均一なものとすることができるのである。
に本出願人が先に特願平５−３２０９２３号で提案した
カソードの構造が島状とされるＦＥＣの断面図の一例を
図６に示す。この場合、カソード配線１２１の領域上に
くり抜き部を設け、その内部にカソード配線１２１から
分離された島状カソード電極１２２を形成し、該島状カ
ソード電極１２２に対応する部分の上に１グループ単位
の複数個のエミッタコーン１２６を形成している。これ
により、カソード配線１２１と１グループを構成する各
エミッタコーン１２６との間の抵抗値を均一にすること
ができ、各エミッタコーン１２６からのエミッション量
を均一なものとすることができるのである。
【００１８】
【発明が解決しようとする課題】ところで、図４に示し
たようなＦＥＣにおいては、使用する外部環境の温度が
上昇すると、α−Ｓｉからなる抵抗層１０２の抵抗値が
小さくなり、エミッタコーン１１５から出力されるエミ
ッション電流が増加するため、特に温度変化が大きい車
載用の機器に、このようなＦＥＣからなる表示装置を設
けると不具合が発生するという問題点があった。
たようなＦＥＣにおいては、使用する外部環境の温度が
上昇すると、α−Ｓｉからなる抵抗層１０２の抵抗値が
小さくなり、エミッタコーン１１５から出力されるエミ
ッション電流が増加するため、特に温度変化が大きい車
載用の機器に、このようなＦＥＣからなる表示装置を設
けると不具合が発生するという問題点があった。
【００１９】また、このようなＦＥＣの製造工程におい
ては、図５（ｃ）に示したようにドライエッチングによ
って絶縁層１０３にホール１１４を形成すると、α−Ｓ
ｉからなる抵抗層１０２の一部もエッチングされてしま
う。このため、α−Ｓｉからなる抵抗層１０２の表面が
変質してしまい、この抵抗層１０２上に形成されるエミ
ッタコーン１１５と抵抗層１０２との密着不良が発生
し、エミッタコーン１１５が剥離しやすくなるという問
題点があった。
ては、図５（ｃ）に示したようにドライエッチングによ
って絶縁層１０３にホール１１４を形成すると、α−Ｓ
ｉからなる抵抗層１０２の一部もエッチングされてしま
う。このため、α−Ｓｉからなる抵抗層１０２の表面が
変質してしまい、この抵抗層１０２上に形成されるエミ
ッタコーン１１５と抵抗層１０２との密着不良が発生
し、エミッタコーン１１５が剥離しやすくなるという問
題点があった。
【００２０】また、図６に示した島状カソード構造とさ
れるＦＥＣにおいては、電界放出特性がエミッタコーン
１２６と島状カソード電極１２２間の抵抗値、及び島状
カソード電極１２２とカソード配線１２１間の抵抗値に
よって制御される。すなわち、エミッタコーン１２６と
島状カソード電極１２２間の抵抗値が小さいと、エミッ
タコーン１２６から放射されるエミッション電流の均一
性が損なわれ、エミッタコーン１２６と島状カソード電
極１２２間の抵抗値が大きいと、引き出し電極であるゲ
ート電極１２５の電圧が高くなってしまう。
れるＦＥＣにおいては、電界放出特性がエミッタコーン
１２６と島状カソード電極１２２間の抵抗値、及び島状
カソード電極１２２とカソード配線１２１間の抵抗値に
よって制御される。すなわち、エミッタコーン１２６と
島状カソード電極１２２間の抵抗値が小さいと、エミッ
タコーン１２６から放射されるエミッション電流の均一
性が損なわれ、エミッタコーン１２６と島状カソード電
極１２２間の抵抗値が大きいと、引き出し電極であるゲ
ート電極１２５の電圧が高くなってしまう。
【００２１】そこで、抵抗層１２３を抵抗率の高い抵抗
層材料にしてエミッタコーン１２６と島状カソード電極
１２２間の抵抗値を大きくすると共に、カソード配線１
２１と島状カソード電極１２２間のギャップを小さく
し、カソード配線１２１と島状カソード電極１２２間の
抵抗値を小さくする方法が提案されているが、微細加工
が必要となり製造プロセスが複雑になるという問題点が
あった。
層材料にしてエミッタコーン１２６と島状カソード電極
１２２間の抵抗値を大きくすると共に、カソード配線１
２１と島状カソード電極１２２間のギャップを小さく
し、カソード配線１２１と島状カソード電極１２２間の
抵抗値を小さくする方法が提案されているが、微細加工
が必要となり製造プロセスが複雑になるという問題点が
あった。
【００２２】また、抵抗層１２３の膜厚を厚くした場合
も、抵抗層１２３の抵抗率を大きくした場合と同様の効
果を得ることができるが、絶縁層１２４及びゲート電極
層１２５等のステップカバレージ特性等から製造するの
が非常に困難であるという欠点があった。
も、抵抗層１２３の抵抗率を大きくした場合と同様の効
果を得ることができるが、絶縁層１２４及びゲート電極
層１２５等のステップカバレージ特性等から製造するの
が非常に困難であるという欠点があった。
【００２３】
【課題を解決するための手段】本発明はこのような問題
点を解決するためになされたものであり、第１の電界放
出カソードとして、基板上にカソード電極層、抵抗層、
絶縁層、ゲート電極層を順次成膜した積層基板に対し
て、前記ゲート電極層及び前記絶縁層にホールが設けら
れ、このホール内にエミッタが形成される電界放出カソ
ードにおいて、抵抗層は少なくとも温度特性の異なる２
層以上の複数層の抵抗層材料で形成する。また、抵抗層
の最上層をドライエッチングに対して耐性を有する抵抗
層材料で形成することとした。
点を解決するためになされたものであり、第１の電界放
出カソードとして、基板上にカソード電極層、抵抗層、
絶縁層、ゲート電極層を順次成膜した積層基板に対し
て、前記ゲート電極層及び前記絶縁層にホールが設けら
れ、このホール内にエミッタが形成される電界放出カソ
ードにおいて、抵抗層は少なくとも温度特性の異なる２
層以上の複数層の抵抗層材料で形成する。また、抵抗層
の最上層をドライエッチングに対して耐性を有する抵抗
層材料で形成することとした。
【００２４】また第２の電界放出カソードとして、カソ
ード配線の領域内にカソード配線から分離されたカソー
ド導体を複数設け、このカソード配線とカソード導体上
に抵抗層、絶縁層、ゲート電極層を順次成膜した積層基
板に対して、前記ゲート電極層及び前記絶縁層にホール
が設けられ、ホール内にエミッタが形成される電界放出
カソードにおいて、抵抗層が少なくとも抵抗率の異なる
２層以上の抵抗層材料で形成されるように構成した。ま
た、抵抗層の最上層をドライエッチングに対して耐性を
有すると共に、温度特性が異なる抵抗層材料で形成する
こととした。
ード配線の領域内にカソード配線から分離されたカソー
ド導体を複数設け、このカソード配線とカソード導体上
に抵抗層、絶縁層、ゲート電極層を順次成膜した積層基
板に対して、前記ゲート電極層及び前記絶縁層にホール
が設けられ、ホール内にエミッタが形成される電界放出
カソードにおいて、抵抗層が少なくとも抵抗率の異なる
２層以上の抵抗層材料で形成されるように構成した。ま
た、抵抗層の最上層をドライエッチングに対して耐性を
有すると共に、温度特性が異なる抵抗層材料で形成する
こととした。
【００２５】また、少なくとも基板上にカソード電極層
と、最上層がドライエッチングに対して耐性を有する抵
抗層材料からなる複数層の抵抗層と、絶縁層と、ゲート
電極層とを順次成膜して積層基板を形成し、この積層基
板のゲート電極層及び絶縁層にドライエッチング法によ
ってホールを形成する工程と、ホール内にエミッタを形
成する工程とを設けるようにした。
と、最上層がドライエッチングに対して耐性を有する抵
抗層材料からなる複数層の抵抗層と、絶縁層と、ゲート
電極層とを順次成膜して積層基板を形成し、この積層基
板のゲート電極層及び絶縁層にドライエッチング法によ
ってホールを形成する工程と、ホール内にエミッタを形
成する工程とを設けるようにした。
【００２６】本発明の第１の電界放出カソードによれ
ば、抵抗層を少なくとも２層以上の温度特性の異なる複
数の抵抗層材料によって形成しているため、周囲の温度
が上昇した場合でも抵抗層全体の抵抗値の変化を最小限
に抑え、温度変化によるエミッション電流の増加を低減
することができる。
ば、抵抗層を少なくとも２層以上の温度特性の異なる複
数の抵抗層材料によって形成しているため、周囲の温度
が上昇した場合でも抵抗層全体の抵抗値の変化を最小限
に抑え、温度変化によるエミッション電流の増加を低減
することができる。
【００２７】また、本発明の第２の電界放出カソードに
よれば、抵抗層を少なくとも抵抗率の異なる２層以上の
複数の抵抗層材料で形成しているため、カソード導体と
前記エミッタ間の抵抗値をカソード導体とカソード配線
間の抵抗値より大きくすることができる。
よれば、抵抗層を少なくとも抵抗率の異なる２層以上の
複数の抵抗層材料で形成しているため、カソード導体と
前記エミッタ間の抵抗値をカソード導体とカソード配線
間の抵抗値より大きくすることができる。
【００２８】また、本発明の電界放出カソードの製造方
法によれば、抵抗層として複数の抵抗層材料を順次成膜
し、最上層をドライエッチングに対して耐性を有する抵
抗層材料となるようにしているため、全てのエッチング
工程をドライエッチングで行うことができる。
法によれば、抵抗層として複数の抵抗層材料を順次成膜
し、最上層をドライエッチングに対して耐性を有する抵
抗層材料となるようにしているため、全てのエッチング
工程をドライエッチングで行うことができる。
【００２９】
【発明の実施の形態】図１に本発明の実施の形態である
電界放出カソードの断面図の一例を示す。この図に示す
電界放出カソード（以下、「ＦＥＣ」という）は、ガラ
ス基板１００上に、Ｎｂ（ニオブ）等からなるカソード
電極層１０１が成膜され、このカソード電極層１０１上
に、例えば不純物をドープしたα−Ｓｉ（アモルファス
・シリコン）等からなる第１の抵抗層１０２が成膜さ
れ、さらにこの第１の抵抗層１０２上に第１の抵抗層１
０２と温度特性が異なるＣｒ2 Ｏ3 （酸化クロム）等か
らなる第２の抵抗層２が成膜されている。つまりα−Ｓ
ｉ等からなる第１の抵抗層１０２と、Ｃｒ2 Ｏ3 等から
なる第２の抵抗層２との２層構造で、抵抗層１が形成さ
れている。
電界放出カソードの断面図の一例を示す。この図に示す
電界放出カソード（以下、「ＦＥＣ」という）は、ガラ
ス基板１００上に、Ｎｂ（ニオブ）等からなるカソード
電極層１０１が成膜され、このカソード電極層１０１上
に、例えば不純物をドープしたα−Ｓｉ（アモルファス
・シリコン）等からなる第１の抵抗層１０２が成膜さ
れ、さらにこの第１の抵抗層１０２上に第１の抵抗層１
０２と温度特性が異なるＣｒ2 Ｏ3 （酸化クロム）等か
らなる第２の抵抗層２が成膜されている。つまりα−Ｓ
ｉ等からなる第１の抵抗層１０２と、Ｃｒ2 Ｏ3 等から
なる第２の抵抗層２との２層構造で、抵抗層１が形成さ
れている。
【００３０】さらに、この第２の抵抗層２上には、Ｓｉ
Ｏ2 （二酸化シリコン）からなる絶縁層１０３が形成さ
れていると共に、この絶縁層１０３にホール１１４が設
けられており、このホール１１４の底面、つまり第２の
抵抗層２上に高融点金属材料、カーボン材料、あるいは
窒化物、けい素化合物、炭化物等からなるエミッタコー
ン１１５が形成されている。また、絶縁層１０３上に
は、Ｎｂからなるゲート電極層１０４が形成されてい
る。
Ｏ2 （二酸化シリコン）からなる絶縁層１０３が形成さ
れていると共に、この絶縁層１０３にホール１１４が設
けられており、このホール１１４の底面、つまり第２の
抵抗層２上に高融点金属材料、カーボン材料、あるいは
窒化物、けい素化合物、炭化物等からなるエミッタコー
ン１１５が形成されている。また、絶縁層１０３上に
は、Ｎｂからなるゲート電極層１０４が形成されてい
る。
【００３１】つまり、このように本発明の実施の形態で
あるＦＥＣにおいては、抵抗層１をα−Ｓｉからなる第
１の抵抗層１０２と、第１の抵抗層１０２と温度特性が
異なるＣｒ2 Ｏ3 等からなる第２の抵抗層２によって形
成するようにしている。また、抵抗層１全体の抵抗値
は、第１の抵抗層１０２及び第２の抵抗層２の抵抗率を
考慮して、第１の抵抗層１０２、又は第２の抵抗層２の
膜厚を変化させ、所定の抵抗値となるようにしている。
あるＦＥＣにおいては、抵抗層１をα−Ｓｉからなる第
１の抵抗層１０２と、第１の抵抗層１０２と温度特性が
異なるＣｒ2 Ｏ3 等からなる第２の抵抗層２によって形
成するようにしている。また、抵抗層１全体の抵抗値
は、第１の抵抗層１０２及び第２の抵抗層２の抵抗率を
考慮して、第１の抵抗層１０２、又は第２の抵抗層２の
膜厚を変化させ、所定の抵抗値となるようにしている。
【００３２】従って、周囲の温度が上昇し、第１の抵抗
層１０２の抵抗値が小さくなった場合でも、第２の抵抗
層２の抵抗値が大きくなるため、抵抗層１全体の温度変
化による抵抗値の変化を最小限に抑えることができ、エ
ミッタコーン１１５から放射されるエミッション電流の
増加を抑えることができる。
層１０２の抵抗値が小さくなった場合でも、第２の抵抗
層２の抵抗値が大きくなるため、抵抗層１全体の温度変
化による抵抗値の変化を最小限に抑えることができ、エ
ミッタコーン１１５から放射されるエミッション電流の
増加を抑えることができる。
【００３３】なお、第２の抵抗層２の抵抗材料として
は、Ｃｒ2 Ｏ3 の他に、例えばＴａＮ（窒化タンタ
ル），Ｔａ2 Ｎ（窒化二タンタル），ＳｒＯ2 （二酸化
ストロンチウム），Ｃｒ−ＳｉＯ，ＳｎＯ2 （二酸化ス
ズ），ＲｕＯ2 （二酸化ルテニウム），Ｎｉ−Ｃｒ（ニ
ッケル−クロム）化合物，Ｚｎ−Ｔｉ−Ｎｉ（亜鉛−チ
タン−ニッケル）酸化物，ＢａＴｉＯ3 系の化合物を用
いることも可能である。
は、Ｃｒ2 Ｏ3 の他に、例えばＴａＮ（窒化タンタ
ル），Ｔａ2 Ｎ（窒化二タンタル），ＳｒＯ2 （二酸化
ストロンチウム），Ｃｒ−ＳｉＯ，ＳｎＯ2 （二酸化ス
ズ），ＲｕＯ2 （二酸化ルテニウム），Ｎｉ−Ｃｒ（ニ
ッケル−クロム）化合物，Ｚｎ−Ｔｉ−Ｎｉ（亜鉛−チ
タン−ニッケル）酸化物，ＢａＴｉＯ3 系の化合物を用
いることも可能である。
【００３４】次に、このような本発明の実施の形態であ
るＦＥＣの製造過程を図２の模式図を参照して説明す
る。先ず、図２（ａ）に示すように、ガラス等の基板１
００上にスパッタリングにて、例えばカソード材料であ
るＮｂ等を成膜して、カソード電極層１０１が形成され
ており、このカソード電極層１０１上に不純物をドープ
したα−Ｓｉ等のＳｉ（シリコン）系の材料からなる第
１の抵抗層１０２を成膜し、さらにこの抵抗層１０２上
に、Ｃｒ2 Ｏ3 等からなる第２の抵抗層２をＣＶＤで成
膜して抵抗層１を形成している。また、Ｃｒ2 Ｏ3 等の
第２の抵抗層２の材料は、シリコン酸化物のエッチング
用ガス（例えば、ＳＦ6 、ＣＨＦ3 ）等に対して耐性を
有している。
るＦＥＣの製造過程を図２の模式図を参照して説明す
る。先ず、図２（ａ）に示すように、ガラス等の基板１
００上にスパッタリングにて、例えばカソード材料であ
るＮｂ等を成膜して、カソード電極層１０１が形成され
ており、このカソード電極層１０１上に不純物をドープ
したα−Ｓｉ等のＳｉ（シリコン）系の材料からなる第
１の抵抗層１０２を成膜し、さらにこの抵抗層１０２上
に、Ｃｒ2 Ｏ3 等からなる第２の抵抗層２をＣＶＤで成
膜して抵抗層１を形成している。また、Ｃｒ2 Ｏ3 等の
第２の抵抗層２の材料は、シリコン酸化物のエッチング
用ガス（例えば、ＳＦ6 、ＣＨＦ3 ）等に対して耐性を
有している。
【００３５】さらに、この第２の抵抗層２上には、Ｓｉ
Ｏ2 がＣＶＤによって成膜し、絶縁層１０３が形成さ
れ、この絶縁層１０３上にゲート電極層１０４となるＮ
ｂ等をスパッタリングによって成膜して積層基板を形成
する。さらに、この積層基板の最表面であるゲート電極
層１０４上にフォトレジスト層１１１を塗布した後、マ
スク１１２をかけてフォトリソグラフィー法にてレジス
ト層１１１のパターニングを行い、フォトレジスト層１
１１に開口パターンを形成する。
Ｏ2 がＣＶＤによって成膜し、絶縁層１０３が形成さ
れ、この絶縁層１０３上にゲート電極層１０４となるＮ
ｂ等をスパッタリングによって成膜して積層基板を形成
する。さらに、この積層基板の最表面であるゲート電極
層１０４上にフォトレジスト層１１１を塗布した後、マ
スク１１２をかけてフォトリソグラフィー法にてレジス
ト層１１１のパターニングを行い、フォトレジスト層１
１１に開口パターンを形成する。
【００３６】次に、ＳＦ6 等のガスを用いて、フォトレ
ジスト層１１１が塗布されている方向から反応性イオン
エッチング（ＲＩＥ）にて異方性エッチングすることに
より、同図（ｂ）に示すようなゲート電極層１０４にフ
ォトレジスト層１１１のパターンと同様な開口部１１３
を作製し、この開口部１１３が設けられた基板をＣＨＦ
3 ＋Ｏ2 等によりドライエッチングして、絶縁層１０３
部分を異方性エッチングする。
ジスト層１１１が塗布されている方向から反応性イオン
エッチング（ＲＩＥ）にて異方性エッチングすることに
より、同図（ｂ）に示すようなゲート電極層１０４にフ
ォトレジスト層１１１のパターンと同様な開口部１１３
を作製し、この開口部１１３が設けられた基板をＣＨＦ
3 ＋Ｏ2 等によりドライエッチングして、絶縁層１０３
部分を異方性エッチングする。
【００３７】これにより、同図（ｃ）に示すように絶縁
層１０３にホール１１４が形成される。さらに、この基
板を同一平面内で回転させながら剥離層１０５となるＡ
ｌ（アルミニューム）、Ｎｉ（ニッケル）等を斜め蒸着
をすることにより、剥離層１１５はホール１１４の中に
蒸着されずに、ゲート電極層１０４の表面のみに選択的
に付着させる。
層１０３にホール１１４が形成される。さらに、この基
板を同一平面内で回転させながら剥離層１０５となるＡ
ｌ（アルミニューム）、Ｎｉ（ニッケル）等を斜め蒸着
をすることにより、剥離層１１５はホール１１４の中に
蒸着されずに、ゲート電極層１０４の表面のみに選択的
に付着させる。
【００３８】そして、このような基板のホール１１４の
底面、つまり第２の抵抗層２上にエミッタ材料として、
高融点金属材料であるＭｏ（モリブデン）を蒸着によっ
て堆積させると、同図（ｄ）に示すように蒸着したＭｏ
が第２の抵抗層２上に蒸着・堆積すると同時に、剥離層
１０５の上にも堆積する。そして、この剥離層１０５の
上に堆積するエミッタ材料１０６によって開口部が閉鎖
されると同時に、抵抗層２上にコーン状のエミッタ１１
５が形成されることになる。この後、剥離層１０５の溶
解液であるリン酸中に基板を浸すことにより、ゲート電
極層１０４上の剥離層１０５、及びエミッタ材料１０６
を除去し、同図（ｅ）に示すような形状のＦＥＣを得る
ことができる。
底面、つまり第２の抵抗層２上にエミッタ材料として、
高融点金属材料であるＭｏ（モリブデン）を蒸着によっ
て堆積させると、同図（ｄ）に示すように蒸着したＭｏ
が第２の抵抗層２上に蒸着・堆積すると同時に、剥離層
１０５の上にも堆積する。そして、この剥離層１０５の
上に堆積するエミッタ材料１０６によって開口部が閉鎖
されると同時に、抵抗層２上にコーン状のエミッタ１１
５が形成されることになる。この後、剥離層１０５の溶
解液であるリン酸中に基板を浸すことにより、ゲート電
極層１０４上の剥離層１０５、及びエミッタ材料１０６
を除去し、同図（ｅ）に示すような形状のＦＥＣを得る
ことができる。
【００３９】このように本実施の形態であるＦＥＣの製
造工程では、抵抗層１の最上層がドライエッチングに対
して耐性を有する第２の抵抗層２で成膜されることにな
る。従って、ドライエッチングによって絶縁層１０３に
ホール１１４を形成した場合でもＣｒ2 Ｏ3 からなる第
２の抵抗層２がストップ層となり、α−Ｓｉ等からなる
第１の抵抗層１０２の表面の変質が防止され、全てのエ
ッチング工程をドライエッチングで行うことができる。
造工程では、抵抗層１の最上層がドライエッチングに対
して耐性を有する第２の抵抗層２で成膜されることにな
る。従って、ドライエッチングによって絶縁層１０３に
ホール１１４を形成した場合でもＣｒ2 Ｏ3 からなる第
２の抵抗層２がストップ層となり、α−Ｓｉ等からなる
第１の抵抗層１０２の表面の変質が防止され、全てのエ
ッチング工程をドライエッチングで行うことができる。
【００４０】次に、本発明の第２の実施の形態である島
状カソード構造のＦＥＣの一例を図３に示す。この図に
示す電界放出カソードは、絶縁基板１００上にカソード
配線１１と島状カソード導体１２がＮｂ，Ｍｏ，Ａｌ等
の導電性薄膜でパターン形成されており、この島状カソ
ード導体１２とカソード配線１１上には、α−Ｓｉ等か
らなる第１の抵抗層１４がカソード配線１１の領域内全
面に成膜され、さらに第１の抵抗層１４上にＣｒ2 Ｏ3
等からなる第２の抵抗層１５が成膜されて、抵抗層１３
を形成している。ここで、第２の抵抗層１５の抵抗率ρ
2 は第１の抵抗層１４の抵抗率ρ1 よりも大きくなるよ
うに抵抗層材料が用いられている。
状カソード構造のＦＥＣの一例を図３に示す。この図に
示す電界放出カソードは、絶縁基板１００上にカソード
配線１１と島状カソード導体１２がＮｂ，Ｍｏ，Ａｌ等
の導電性薄膜でパターン形成されており、この島状カソ
ード導体１２とカソード配線１１上には、α−Ｓｉ等か
らなる第１の抵抗層１４がカソード配線１１の領域内全
面に成膜され、さらに第１の抵抗層１４上にＣｒ2 Ｏ3
等からなる第２の抵抗層１５が成膜されて、抵抗層１３
を形成している。ここで、第２の抵抗層１５の抵抗率ρ
2 は第１の抵抗層１４の抵抗率ρ1 よりも大きくなるよ
うに抵抗層材料が用いられている。
【００４１】さらに、第２の抵抗層１５上にＳｉＯ2 か
らなる絶縁層１６、及びＮｂ，Ｍｏ，Ａｌ，ＷＳｉ2 等
からなるゲート電極層１７が形成され、このゲート電極
層１７と絶縁層１６に開口部が設けられている。そして
この開口部の島状カソード導体１２に対応する抵抗層１
３の上に１グループ単位の複数個のエミッタコーン１８
が形成されている。
らなる絶縁層１６、及びＮｂ，Ｍｏ，Ａｌ，ＷＳｉ2 等
からなるゲート電極層１７が形成され、このゲート電極
層１７と絶縁層１６に開口部が設けられている。そして
この開口部の島状カソード導体１２に対応する抵抗層１
３の上に１グループ単位の複数個のエミッタコーン１８
が形成されている。
【００４２】このように抵抗層１３を第１の抵抗層１４
と第２の抵抗層１５との２層構造とし、第１の抵抗層１
４の抵抗率ρ1 を第２の抵抗層１５の抵抗率抵抗率ρ2
よりも小さいものとすることにより、エミッタコーン１
８と島上カソード導体１２間の抵抗値が大きくすること
ができ、エミッタコーン１８から放射されるエミッショ
ン電流を均一に保つことができると同時に、島状カソー
ド導体１２とカソード配線１１間の抵抗値は、第１の抵
抗層１４の抵抗率とほぼ等しく、小さく保つことができ
るため、ゲート電極層１７の引き出し電圧を高くする必
要がない。
と第２の抵抗層１５との２層構造とし、第１の抵抗層１
４の抵抗率ρ1 を第２の抵抗層１５の抵抗率抵抗率ρ2
よりも小さいものとすることにより、エミッタコーン１
８と島上カソード導体１２間の抵抗値が大きくすること
ができ、エミッタコーン１８から放射されるエミッショ
ン電流を均一に保つことができると同時に、島状カソー
ド導体１２とカソード配線１１間の抵抗値は、第１の抵
抗層１４の抵抗率とほぼ等しく、小さく保つことができ
るため、ゲート電極層１７の引き出し電圧を高くする必
要がない。
【００４３】さらに、周囲の温度が上昇した場合でも抵
抗層１３がα−Ｓｉからなる第１の抵抗層１４と、この
抵抗層１４と抵抗の温度特性の異なるＣｒ2 Ｏ3 からな
る第２の抵抗層１５によって形成されているため、全体
では温度変化による抵抗値の変化を最小限に抑えられる
と共に、抵抗層１４の最上層がドライエッチングに対し
て耐性を有する抵抗層材料であるため、全てのエッチン
グ工程をドライエッチングで行うことができるという利
点もある。
抗層１３がα−Ｓｉからなる第１の抵抗層１４と、この
抵抗層１４と抵抗の温度特性の異なるＣｒ2 Ｏ3 からな
る第２の抵抗層１５によって形成されているため、全体
では温度変化による抵抗値の変化を最小限に抑えられる
と共に、抵抗層１４の最上層がドライエッチングに対し
て耐性を有する抵抗層材料であるため、全てのエッチン
グ工程をドライエッチングで行うことができるという利
点もある。
【００４４】なお、本発明の実施の形態では抵抗層を第
１の抵抗層と第２の抵抗層からなる２層構造にした場合
について説明したが、抵抗層の抵抗率を調整するため
に、さらに多層構造にしてもよい。
１の抵抗層と第２の抵抗層からなる２層構造にした場合
について説明したが、抵抗層の抵抗率を調整するため
に、さらに多層構造にしてもよい。
【００４５】
【発明の効果】以上説明したように、本発明の第１の電
界放出カソードによれば、抵抗層を少なくとも温度特性
の異なる複数の抵抗層材料によって形成しているため、
周囲の温度が上昇した場合でも抵抗層全体の抵抗値の変
化を最小限に抑えることができ、温度変化によるエミッ
ション電流の変動を防止できるようになる。
界放出カソードによれば、抵抗層を少なくとも温度特性
の異なる複数の抵抗層材料によって形成しているため、
周囲の温度が上昇した場合でも抵抗層全体の抵抗値の変
化を最小限に抑えることができ、温度変化によるエミッ
ション電流の変動を防止できるようになる。
【００４６】また、本発明の第２の電界放出カソードに
よれば、抵抗層を少なくとも抵抗率の異なる２層以上の
複数の抵抗層材料で形成し、カソード導体とエミッタ間
の抵抗値をカソード配線とカソード導体間の抵抗値より
大きくなるようにしているため、ゲート電極層の引き出
し電圧を上昇させることなく、エミッション電流を均一
に保つことができるという利点がある。
よれば、抵抗層を少なくとも抵抗率の異なる２層以上の
複数の抵抗層材料で形成し、カソード導体とエミッタ間
の抵抗値をカソード配線とカソード導体間の抵抗値より
大きくなるようにしているため、ゲート電極層の引き出
し電圧を上昇させることなく、エミッション電流を均一
に保つことができるという利点がある。
【００４７】また、本発明の製造方法によれば、抵抗層
の最上層がドライエッチングに対して耐性を有する抵抗
層材料で形成されているため、全てのエッチング工程を
ドライエッチングで行うことができ、製造工程の簡略化
及び安定化を図ることができる。
の最上層がドライエッチングに対して耐性を有する抵抗
層材料で形成されているため、全てのエッチング工程を
ドライエッチングで行うことができ、製造工程の簡略化
及び安定化を図ることができる。
【図１】本発明の第１の実施の形態である電界放出カソ
ードの一例を示した図である。
ードの一例を示した図である。
【図２】本発明の第１の実施の形態である電界放出カソ
ードの製造方法の一例を示した図である。
ードの製造方法の一例を示した図である。
【図３】本発明の第２の実施の形態である島状の電界放
出カソードの一例を示した図である。
出カソードの一例を示した図である。
【図４】ＦＥＣアレイを使用した表示装置の説明図であ
る。
る。
【図５】従来の電界放出カソードの製造方法の一例を示
した図である。
した図である。
【図６】従来の島状の電界放出カソードの一例を示した
図である。
図である。
１，１３ 抵抗層 ２，１５ 第２の抵抗層 １１ カソード配線 １２ 島状カソード導体 １４，１０２ 第１の抵抗層 １６，１０３ 絶縁層 １７，１０４ ゲート電極層 １８，１１５ エミッタコーン １００ 基板 １０１ カソード電極層 １１４ ホール
Claims (7)
- 【請求項１】 基板上にカソード電極層、抵抗層、絶縁
層、ゲート電極層を順次成膜した積層基板に対して、前
記ゲート電極層及び前記絶縁層にホールが設けられ、該
ホール内にエミッタが形成される電界放出カソードにお
いて、 前記抵抗層は、少なくとも温度特性の異なる２層以上の
複数層の抵抗層材料で形成されていることを特徴とする
電界放出カソード。 - 【請求項２】 前記抵抗層の最上層は、ドライエッチン
グに対して耐性を有する抵抗層材料で形成されているこ
とを特徴とする請求項１に記載の電界放出カソード。 - 【請求項３】 カソード配線の領域内に、前記カソード
配線から分離されたカソード導体を複数設け、前記カソ
ード配線と前記カソード導体上に抵抗層、絶縁層、ゲー
ト電極層を順次成膜した積層基板に対して、前記ゲート
電極層及び前記絶縁層にホールが設けられ、該ホール内
にエミッタが形成される電界放出カソードにおいて、 前記抵抗層は、少なくとも抵抗率の異なる２層以上の複
数の抵抗層材料で形成されていることを特徴とする電界
放出カソード。 - 【請求項４】 前記抵抗層の前記カソード導体と前記エ
ミッタ間の抵抗値は、前記カソード配線と前記カソード
導体間の抵抗値より大きくなるように構成されているこ
とを特徴とする請求項３に記載の電界放出カソード。 - 【請求項５】 前記抵抗層の最上層は、ドライエッチン
グに対して耐性を有する抵抗層材料で形成されているこ
とを特徴とする請求項３に記載の電界放出カソード。 - 【請求項６】 前記抵抗層は、温度特性の異なる抵抗層
材料で形成されていることを特徴とする請求項３に記載
の電界放出カソード。 - 【請求項７】 少なくとも基板上にカソード電極層と、
最上層がドライエッチングに対して耐性を有する抵抗層
材料からなる複数層の抵抗層と、絶縁層と、ゲート電極
層とを順次成膜して積層基板を形成し、該積層基板の前
記ゲート電極層及び前記絶縁層にドライエッチング法に
よってホールを形成する工程と、 該ホール内にエミッタを形成する工程と、 を備えていることを特徴とする電界放出カソードの製造
方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4563496A JPH09219144A (ja) | 1996-02-08 | 1996-02-08 | 電界放出カソードとその製造方法 |
| US08/791,744 US5892321A (en) | 1996-02-08 | 1997-01-30 | Field emission cathode and method for manufacturing same |
| TW086101039A TW416073B (en) | 1996-02-08 | 1997-01-30 | Field emission cathode and method for making the same |
| KR1019970003686A KR100235212B1 (ko) | 1996-02-08 | 1997-02-06 | 전계방출 캐소드 및 그 제조방법 |
| FR9701413A FR2744834B1 (fr) | 1996-02-08 | 1997-02-07 | Cathode a emission de champ et son procede de fabrication |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4563496A JPH09219144A (ja) | 1996-02-08 | 1996-02-08 | 電界放出カソードとその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09219144A true JPH09219144A (ja) | 1997-08-19 |
Family
ID=12724803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4563496A Withdrawn JPH09219144A (ja) | 1996-02-08 | 1996-02-08 | 電界放出カソードとその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5892321A (ja) |
| JP (1) | JPH09219144A (ja) |
| KR (1) | KR100235212B1 (ja) |
| FR (1) | FR2744834B1 (ja) |
| TW (1) | TW416073B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020017594A (ko) * | 2000-08-31 | 2002-03-07 | 구자홍 | 클러스터 구조의 저항층이 있는 카본나노튜브 전계 방출소자 |
| JP2015530706A (ja) * | 2012-08-16 | 2015-10-15 | ナノックス イメージング ピーエルシー | 撮像装置 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10340666A (ja) * | 1997-06-09 | 1998-12-22 | Futaba Corp | 電界電子放出素子 |
| US6013986A (en) * | 1997-06-30 | 2000-01-11 | Candescent Technologies Corporation | Electron-emitting device having multi-layer resistor |
| KR100334017B1 (ko) * | 1999-03-18 | 2002-04-26 | 김순택 | 평판 디스플레이 |
| US7052350B1 (en) * | 1999-08-26 | 2006-05-30 | Micron Technology, Inc. | Field emission device having insulated column lines and method manufacture |
| KR100480771B1 (ko) * | 2000-01-05 | 2005-04-06 | 삼성에스디아이 주식회사 | 전계방출소자 및 그 제조방법 |
| KR100464314B1 (ko) * | 2000-01-05 | 2004-12-31 | 삼성에스디아이 주식회사 | 전계방출소자 및 그 제조방법 |
| US6424083B1 (en) | 2000-02-09 | 2002-07-23 | Motorola, Inc. | Field emission device having an improved ballast resistor |
| US6392355B1 (en) | 2000-04-25 | 2002-05-21 | Mcnc | Closed-loop cold cathode current regulator |
| US6611093B1 (en) | 2000-09-19 | 2003-08-26 | Display Research Laboratories, Inc. | Field emission display with transparent cathode |
| US20030034721A1 (en) * | 2001-08-20 | 2003-02-20 | Henry Windischmann | Method for improving field emission uniformity from a carbon-based array |
| KR20050115057A (ko) * | 2004-06-03 | 2005-12-07 | 삼성에스디아이 주식회사 | 전계 방출 소자용 장수명 이미터 및 그 제조 방법 |
| KR20060104654A (ko) * | 2005-03-31 | 2006-10-09 | 삼성에스디아이 주식회사 | 전자 방출 소자와 이의 제조 방법 |
| KR100718992B1 (ko) * | 2005-07-01 | 2007-05-16 | 엘지전자 주식회사 | 유기전계발광소자 및 그 제조방법 |
| WO2013136299A1 (en) | 2012-03-16 | 2013-09-19 | Nanox Imaging Limited | Devices having an electron emitting structure |
| WO2015079393A1 (en) | 2013-11-27 | 2015-06-04 | Nanox Imaging Plc | Electron emitting construct configured with ion bombardment resistant |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2623013A1 (fr) * | 1987-11-06 | 1989-05-12 | Commissariat Energie Atomique | Source d'electrons a cathodes emissives a micropointes et dispositif de visualisation par cathodoluminescence excitee par emission de champ,utilisant cette source |
| US4990766A (en) * | 1989-05-22 | 1991-02-05 | Murasa International | Solid state electron amplifier |
| FR2650119A1 (fr) * | 1989-07-21 | 1991-01-25 | Thomson Tubes Electroniques | Dispositif de regulation de courant individuel de pointe dans un reseau plan de microcathodes a effet de champ, et procede de realisation |
| FR2663462B1 (fr) * | 1990-06-13 | 1992-09-11 | Commissariat Energie Atomique | Source d'electrons a cathodes emissives a micropointes. |
| JP2699827B2 (ja) * | 1993-09-27 | 1998-01-19 | 双葉電子工業株式会社 | 電界放出カソード素子 |
| US5451830A (en) * | 1994-01-24 | 1995-09-19 | Industrial Technology Research Institute | Single tip redundancy method with resistive base and resultant flat panel display |
| US5502347A (en) * | 1994-10-06 | 1996-03-26 | Motorola, Inc. | Electron source |
| US5557159A (en) * | 1994-11-18 | 1996-09-17 | Texas Instruments Incorporated | Field emission microtip clusters adjacent stripe conductors |
-
1996
- 1996-02-08 JP JP4563496A patent/JPH09219144A/ja not_active Withdrawn
-
1997
- 1997-01-30 TW TW086101039A patent/TW416073B/zh not_active IP Right Cessation
- 1997-01-30 US US08/791,744 patent/US5892321A/en not_active Expired - Fee Related
- 1997-02-06 KR KR1019970003686A patent/KR100235212B1/ko not_active IP Right Cessation
- 1997-02-07 FR FR9701413A patent/FR2744834B1/fr not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020017594A (ko) * | 2000-08-31 | 2002-03-07 | 구자홍 | 클러스터 구조의 저항층이 있는 카본나노튜브 전계 방출소자 |
| JP2015530706A (ja) * | 2012-08-16 | 2015-10-15 | ナノックス イメージング ピーエルシー | 撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5892321A (en) | 1999-04-06 |
| FR2744834A1 (fr) | 1997-08-14 |
| FR2744834B1 (fr) | 2006-10-06 |
| KR100235212B1 (ko) | 1999-12-15 |
| TW416073B (en) | 2000-12-21 |
| KR970063321A (ko) | 1997-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5394006A (en) | Narrow gate opening manufacturing of gated fluid emitters | |
| JP2897674B2 (ja) | 電界放出型冷陰極とこれを用いた電子銃 | |
| US5828163A (en) | Field emitter device with a current limiter structure | |
| JPH09219144A (ja) | 電界放出カソードとその製造方法 | |
| US5378182A (en) | Self-aligned process for gated field emitters | |
| KR100243990B1 (ko) | 전계방출 캐소드와 그 제조방법 | |
| US5969467A (en) | Field emission cathode and cleaning method therefor | |
| JP3066573B2 (ja) | 電界放出型表示素子 | |
| JP2737618B2 (ja) | 電界放出形電子源 | |
| US5787337A (en) | Method of fabricating a field-emission cold cathode | |
| JP2002083555A (ja) | セルフアライメント型電子源デバイス | |
| US5650689A (en) | Vacuum airtight device having NbN electrode structure incorporated therein | |
| JPH08339757A (ja) | 側面電界放出素子のための最適ゲート制御設計及び製作方法 | |
| JP2852356B2 (ja) | フィールドエミッタの表面改質方法 | |
| JP3526462B2 (ja) | 電界放出型陰極装置 | |
| JP2011142044A (ja) | 画像表示装置 | |
| JP3052845B2 (ja) | 集束電極を有する電界放出カソードの製造方法 | |
| JP2743794B2 (ja) | 電界放出カソード及び電界放出カソードの製造方法 | |
| US6144145A (en) | High performance field emitter and method of producing the same | |
| JP3086445B2 (ja) | 電界放出素子の形成方法 | |
| JP3437007B2 (ja) | 電界放出陰極及びその製造方法 | |
| JP3502883B2 (ja) | 冷電子放出素子及びその製造方法 | |
| US20110148946A1 (en) | Image display apparatus | |
| JPH11162326A (ja) | 電界電子放出素子 | |
| JPH04284325A (ja) | 電界放出型陰極装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030506 |