JP3066573B2 - 電界放出型表示素子 - Google Patents
電界放出型表示素子Info
- Publication number
- JP3066573B2 JP3066573B2 JP8303540A JP30354096A JP3066573B2 JP 3066573 B2 JP3066573 B2 JP 3066573B2 JP 8303540 A JP8303540 A JP 8303540A JP 30354096 A JP30354096 A JP 30354096A JP 3066573 B2 JP3066573 B2 JP 3066573B2
- Authority
- JP
- Japan
- Prior art keywords
- anode
- field emission
- substrate
- electrode
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、電界放出型表示素
子に関に関わり、特に蛍光表示材料が設けられているア
ノード基板の構成に特徴を有するものである。
子に関に関わり、特に蛍光表示材料が設けられているア
ノード基板の構成に特徴を有するものである。
【０００２】
【従来の技術】金属または半導体表面の印加電界を１０
9 ［Ｖ／ｍ］程度にすると、トンネル効果により電子が
障壁を通過して、常温でも真空中に電子放出が行われる
ようになる。これを電界放出（Field Emission）と呼
び、このような原理で電子を放出するカソードを電界放
出カソード（Field Emission Cathode）（以下、ＦＥＣ
という）と呼んでいる。
9 ［Ｖ／ｍ］程度にすると、トンネル効果により電子が
障壁を通過して、常温でも真空中に電子放出が行われる
ようになる。これを電界放出（Field Emission）と呼
び、このような原理で電子を放出するカソードを電界放
出カソード（Field Emission Cathode）（以下、ＦＥＣ
という）と呼んでいる。
【０００３】近年、半導体加工技術を駆使して、ミクロ
ンサイズの電界放出カソードからなる面放出型の電界放
出カソードを作製することが可能となっており、電界放
出カソードを基板上に多数個形成したものは、その各エ
ミッタから放出された電子をアノード基板に形成されて
いる蛍光面に照射することによってフラットな表示装置
や各種の電子装置を構成する素子として期待されてい
る。
ンサイズの電界放出カソードからなる面放出型の電界放
出カソードを作製することが可能となっており、電界放
出カソードを基板上に多数個形成したものは、その各エ
ミッタから放出された電子をアノード基板に形成されて
いる蛍光面に照射することによってフラットな表示装置
や各種の電子装置を構成する素子として期待されてい
る。
【０００４】図４はカソード基板及びアノード基板の構
成例を示す模式図である。カソード基板１００は、ガラ
ス等の基板１０１上に、金属層からなるカソード１０
２、アモルファスシリコン等からなる抵抗層１０３、シ
リコンを熱酸化させて形成した絶縁層（ＳｉＯ2 層）１
０４、及び、ニオブ等の金属層からなるゲート１０５を
蒸着等により順次形成する。さらに、ゲート１０５上に
フォトレジスト（図示せず）を塗布した後、パターニン
グ及びエッチングを行い、図示するようにゲート１０５
及び絶縁層１０４に開口部１０６を形成する。
成例を示す模式図である。カソード基板１００は、ガラ
ス等の基板１０１上に、金属層からなるカソード１０
２、アモルファスシリコン等からなる抵抗層１０３、シ
リコンを熱酸化させて形成した絶縁層（ＳｉＯ2 層）１
０４、及び、ニオブ等の金属層からなるゲート１０５を
蒸着等により順次形成する。さらに、ゲート１０５上に
フォトレジスト（図示せず）を塗布した後、パターニン
グ及びエッチングを行い、図示するようにゲート１０５
及び絶縁層１０４に開口部１０６を形成する。
【０００５】次に、フォトレジストを除去し、基板１０
１を回転させながら、基板面に対して斜め方向からアル
ミニウムを回転蒸着させることにより剥離層（図示せ
ず）の蒸着を行う。すると、剥離層は開口部１０６の中
には蒸着されずにゲート１０５の表面にのみ選択的に蒸
着されることになる。さらに、剥離層の上から、例えば
モリブデンを堆積させると、剥離層の上に堆積層が、エ
ッチングにより開けた開口部１０６の中に、エミッタ１
０７がコーンの形状で堆積する。この後、ゲート１０５
上の剥離層及び堆積層をエッチングにより除去すると図
示されているような構造のＦＥＣが得られる。
１を回転させながら、基板面に対して斜め方向からアル
ミニウムを回転蒸着させることにより剥離層（図示せ
ず）の蒸着を行う。すると、剥離層は開口部１０６の中
には蒸着されずにゲート１０５の表面にのみ選択的に蒸
着されることになる。さらに、剥離層の上から、例えば
モリブデンを堆積させると、剥離層の上に堆積層が、エ
ッチングにより開けた開口部１０６の中に、エミッタ１
０７がコーンの形状で堆積する。この後、ゲート１０５
上の剥離層及び堆積層をエッチングにより除去すると図
示されているような構造のＦＥＣが得られる。
【０００６】この図に示すＦＥＣは、半導体集積化技術
を用いて製作すると、コーン状のエミッタ１０７とゲー
ト１０５との距離をサブミクロンとすることが出来るた
め、エミッタ１０７とゲート１０５間に数１０ボルトの
電圧を印加することによりエミッタ１０７から電子を放
出させることが出来るようになる。なお、基板１０１上
にＦＥＣを多数集積化する場合に、各エミッタ１０７間
のピッチは５ミクロンないし１０ミクロンとして製作す
ることが出来るため、数万から数１０万個のＦＥＣを１
枚のカソード基板１００上に設けることが出来る。
を用いて製作すると、コーン状のエミッタ１０７とゲー
ト１０５との距離をサブミクロンとすることが出来るた
め、エミッタ１０７とゲート１０５間に数１０ボルトの
電圧を印加することによりエミッタ１０７から電子を放
出させることが出来るようになる。なお、基板１０１上
にＦＥＣを多数集積化する場合に、各エミッタ１０７間
のピッチは５ミクロンないし１０ミクロンとして製作す
ることが出来るため、数万から数１０万個のＦＥＣを１
枚のカソード基板１００上に設けることが出来る。
【０００７】また、アノード基板１１０は、例えばガラ
ス等で形成された基板１１１上に、例えばＩＴＯ等から
なる透明の導電膜として形成されるアノード電極１１２
が形成され、さらに、例えばＺｎＯ等の蛍光体１１３が
塗布されている。そして、カソード基板１００とアノー
ド基板１１０は例えば２００μｍ程度のギャップを保ち
真空封止されている。
ス等で形成された基板１１１上に、例えばＩＴＯ等から
なる透明の導電膜として形成されるアノード電極１１２
が形成され、さらに、例えばＺｎＯ等の蛍光体１１３が
塗布されている。そして、カソード基板１００とアノー
ド基板１１０は例えば２００μｍ程度のギャップを保ち
真空封止されている。
【０００８】このように形成されたＦＥＣにおいて、ゲ
ート１０５とカソード１０２との間に数十ボルトの駆動
電圧ＶGEを印加すると、エミッタ１０７から電子が放出
され、エミッタ１０７から放出された電子は、ゲート１
０５上に離隔して配置され、アノード電圧ＶA の印加さ
れたアノード基板１１０のアノード電極１１２により捕
集される。この場合、アノード電極１１２がエミッタ１
０７から放出された電子を補集することにより、アノー
ド電極１１２上に塗布されている蛍光体１１３が励起さ
れて発光させることができる。
ート１０５とカソード１０２との間に数十ボルトの駆動
電圧ＶGEを印加すると、エミッタ１０７から電子が放出
され、エミッタ１０７から放出された電子は、ゲート１
０５上に離隔して配置され、アノード電圧ＶA の印加さ
れたアノード基板１１０のアノード電極１１２により捕
集される。この場合、アノード電極１１２がエミッタ１
０７から放出された電子を補集することにより、アノー
ド電極１１２上に塗布されている蛍光体１１３が励起さ
れて発光させることができる。
【０００９】このような、面放出型のＦＥＣは電子源と
して、例えば蛍光表示装置の他に、電子顕微鏡や電子ビ
ーム装置等の電子源に適用することが提案されている。
して、例えば蛍光表示装置の他に、電子顕微鏡や電子ビ
ーム装置等の電子源に適用することが提案されている。
【００１０】ところで、アノード基板１１０に形成され
るアノード電極１１２は、表示装置とするときにその駆
動方法によっては１枚のベタ電極で形成することができ
るが、カラー表示を行なう際は、本出願人が先に提出し
たように図５に示す櫛形状で形成されている一対のアノ
ード電極１１４、１１５として構成されている。そし
て、アノード電極１１４には、例えばＲ、Ｇ、Ｂ各色に
対応したストライプ電極１１４Ａ1 、１１４Ａ2 、１１
４Ａ3 ・・・、１１４Ａn-1 、１１４Ａn が、またアノ
ード電極１１５にも同様にＲ、Ｇ、Ｂ各色に対応したス
トライプ電極１１５Ａ1 、１１５Ａ2 、１１５Ａ3 ・・
・、１１５Ａn-1 、１１５Ａn が形成されている。つま
り、矢印Ｈを水平走査方向とした場合、アノード電極１
１４には奇数本目のストライプ電極が、又アノード電極
１１５には偶数本目のストライプ電極が形成されること
になる。
るアノード電極１１２は、表示装置とするときにその駆
動方法によっては１枚のベタ電極で形成することができ
るが、カラー表示を行なう際は、本出願人が先に提出し
たように図５に示す櫛形状で形成されている一対のアノ
ード電極１１４、１１５として構成されている。そし
て、アノード電極１１４には、例えばＲ、Ｇ、Ｂ各色に
対応したストライプ電極１１４Ａ1 、１１４Ａ2 、１１
４Ａ3 ・・・、１１４Ａn-1 、１１４Ａn が、またアノ
ード電極１１５にも同様にＲ、Ｇ、Ｂ各色に対応したス
トライプ電極１１５Ａ1 、１１５Ａ2 、１１５Ａ3 ・・
・、１１５Ａn-1 、１１５Ａn が形成されている。つま
り、矢印Ｈを水平走査方向とした場合、アノード電極１
１４には奇数本目のストライプ電極が、又アノード電極
１１５には偶数本目のストライプ電極が形成されること
になる。
【００１１】したがって、アノード電極１１４を駆動す
るとともに、この図には示していないカーソド基板に形
成される走査電極又はゲート電極を駆動することで、奇
数番目のストライプ電極１１４Ａ1 、１１４Ａ2 、１１
４Ａ3 ・・・、１１４Ａn-1、１１４Ａn が放出された
電子を補集して発光制御を順次行なうことができ、例え
ば１フレームの１／２の画素を形成することになる。こ
の場合、ゲート電極を、例えばパッチ形状など水平走査
線に対応して形成し、１水平ライン毎に順次選択的に駆
動するようにする。
るとともに、この図には示していないカーソド基板に形
成される走査電極又はゲート電極を駆動することで、奇
数番目のストライプ電極１１４Ａ1 、１１４Ａ2 、１１
４Ａ3 ・・・、１１４Ａn-1、１１４Ａn が放出された
電子を補集して発光制御を順次行なうことができ、例え
ば１フレームの１／２の画素を形成することになる。こ
の場合、ゲート電極を、例えばパッチ形状など水平走査
線に対応して形成し、１水平ライン毎に順次選択的に駆
動するようにする。
【００１２】そしてさらに、アノード電極１１５を駆動
するとともに、水平走査線に対応したゲート電極を駆動
することで、偶数本目のストライプ電極１１５Ａ1 、１
１５Ａ2 、１１５Ａ3 ・・・、１１５Ａn-1 、１１５Ａ
n が放出された電子を補集して発光するように制御する
ことができ、１フレームの残り１／２の画素の発光制御
を行なうことができるようになる。したがって、１フレ
ーム毎にアノード電圧を印加する切替え制御を僅か２回
行なえば良いので、アノード電圧引き出し電極の駆動回
路を容易に構成することができる。
するとともに、水平走査線に対応したゲート電極を駆動
することで、偶数本目のストライプ電極１１５Ａ1 、１
１５Ａ2 、１１５Ａ3 ・・・、１１５Ａn-1 、１１５Ａ
n が放出された電子を補集して発光するように制御する
ことができ、１フレームの残り１／２の画素の発光制御
を行なうことができるようになる。したがって、１フレ
ーム毎にアノード電圧を印加する切替え制御を僅か２回
行なえば良いので、アノード電圧引き出し電極の駆動回
路を容易に構成することができる。
【００１３】
【発明が解決しようとする課題】ところで、図５に示し
たカソード基板１００とアノード基板１１０間は、実際
には例えば約０．２mmと非常に狭く、このためカソード
基板１００とアノード基板１１０の耐電圧特性は約２０
０〜３００Ｖとされる。この耐電圧特性は、電極間の距
離によって決定される真空中でのマイクロ放電開始電圧
が、一般的には０．１mmで１００Ｖ程度であることに起
因している。したがって、アノード電圧VAは約２００〜
３００Ｖという低電圧とされることになり、これでは、
蛍光体１１３は補集した電子量に対して効率が良い発光
をさせることが困難であり、結果的に低輝度しか得るこ
とができない。つまり、自発光型の表示素子の利点であ
る高輝度が得られないとともに、得られる輝度に対して
消費電力が大きくなってしまう。さらに、アノード電流
が流れたときにアノード電極１１４、１１５自体の抵抗
値によって電圧降下が発生し、各ストライプ電極１１４
Ａ、１１５Ａに対して一定の電圧を供給することが困難
になり、このために輝度がばらついてしまうという問題
があった。
たカソード基板１００とアノード基板１１０間は、実際
には例えば約０．２mmと非常に狭く、このためカソード
基板１００とアノード基板１１０の耐電圧特性は約２０
０〜３００Ｖとされる。この耐電圧特性は、電極間の距
離によって決定される真空中でのマイクロ放電開始電圧
が、一般的には０．１mmで１００Ｖ程度であることに起
因している。したがって、アノード電圧VAは約２００〜
３００Ｖという低電圧とされることになり、これでは、
蛍光体１１３は補集した電子量に対して効率が良い発光
をさせることが困難であり、結果的に低輝度しか得るこ
とができない。つまり、自発光型の表示素子の利点であ
る高輝度が得られないとともに、得られる輝度に対して
消費電力が大きくなってしまう。さらに、アノード電流
が流れたときにアノード電極１１４、１１５自体の抵抗
値によって電圧降下が発生し、各ストライプ電極１１４
Ａ、１１５Ａに対して一定の電圧を供給することが困難
になり、このために輝度がばらついてしまうという問題
があった。
【００１４】
【課題を解決するための手段】本発明の電界放出型表示
素子はこのような問題点を解決するためになされたもの
で、カソード基板とこのカソード基板と離隔して配置さ
れるアノード基板によって構成されている電界放出型表
示素子において、前記アノード基板はアノード電圧が供
給される２列の導電部と、該２列の導電部が対向する側
に突出し、所定の間隙を持って櫛歯状に枝分かれしてい
る複数のストライプ電極を備え、前記２列の導電部と前
記複数のストライプ電極は同一材料によって構成される
と共に、前記２列の導電部と前記複数のストライプ電極
の接続部は、スリットパターンとすることにより抵抗体
部となるように構成したものである。
素子はこのような問題点を解決するためになされたもの
で、カソード基板とこのカソード基板と離隔して配置さ
れるアノード基板によって構成されている電界放出型表
示素子において、前記アノード基板はアノード電圧が供
給される２列の導電部と、該２列の導電部が対向する側
に突出し、所定の間隙を持って櫛歯状に枝分かれしてい
る複数のストライプ電極を備え、前記２列の導電部と前
記複数のストライプ電極は同一材料によって構成される
と共に、前記２列の導電部と前記複数のストライプ電極
の接続部は、スリットパターンとすることにより抵抗体
部となるように構成したものである。
【００１５】前記抵抗体部はスリットパターンをトリミ
ングすることによって抵抗値が変化するように形成する
ことができるものである。
ングすることによって抵抗値が変化するように形成する
ことができるものである。
【００１６】また、前記抵抗体部は絶縁膜で保護するこ
とにより耐電圧特性を向上させるようにすることもでき
る。
とにより耐電圧特性を向上させるようにすることもでき
る。
【００１７】本発明によれば、アノード電極においてス
トライプ電極の導出部分に抵抗体部を設けることで、ア
ノード基板とカソード基板の間でマイクロ放電が発生し
た場合に実効電圧を下げることができる。また、前記抵
抗体部に対してレーザトリミング等によりスリットを設
けて抵抗値を変えることで、導電部とアノード電極で発
生する電圧降下を適正に補正することができるようにな
る。
トライプ電極の導出部分に抵抗体部を設けることで、ア
ノード基板とカソード基板の間でマイクロ放電が発生し
た場合に実効電圧を下げることができる。また、前記抵
抗体部に対してレーザトリミング等によりスリットを設
けて抵抗値を変えることで、導電部とアノード電極で発
生する電圧降下を適正に補正することができるようにな
る。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態を説明
する。図１は本実施の形態の電界放出表示素子のアノー
ド基板及びこのアノード基板に形成されるアノード電極
を示す平面図であり、図１（ａ）は平面図、図１（ｂ）
は図１（ａ）に示すＡ−Ａの部分を断面的に示してい
る。図示されているようにアノード電極２、５は、例え
ばガラスなど形成される基板Ｋａ状に一対の櫛形状の電
極として形成される。これらのアノード電極２、５はそ
の上層に形成される蛍光体（図示せず）が発光した場合
の光の透過率と、アノード電圧の導電率の関係から０．
１〜０．３μｍ程度となるように、スパッタ、蒸着など
の形成方法によって例えば透明な導電薄膜（ＩＴＯ）に
より形成されている。そして各アノード電極２、５は端
子Ａ1、Ａ2 を介してアノード電圧VAが供給される導電
部２Ａ、５Ａ、この導電部２Ａ、５Ａから櫛形状に導出
されている複数のストライプ電極２Ｂ、５Ｂ、及び各ス
トライプ電極２Ｂ、５Ｂの導出部分に設けられる抵抗体
部２Ｃ、５Ｃにより構成される。
する。図１は本実施の形態の電界放出表示素子のアノー
ド基板及びこのアノード基板に形成されるアノード電極
を示す平面図であり、図１（ａ）は平面図、図１（ｂ）
は図１（ａ）に示すＡ−Ａの部分を断面的に示してい
る。図示されているようにアノード電極２、５は、例え
ばガラスなど形成される基板Ｋａ状に一対の櫛形状の電
極として形成される。これらのアノード電極２、５はそ
の上層に形成される蛍光体（図示せず）が発光した場合
の光の透過率と、アノード電圧の導電率の関係から０．
１〜０．３μｍ程度となるように、スパッタ、蒸着など
の形成方法によって例えば透明な導電薄膜（ＩＴＯ）に
より形成されている。そして各アノード電極２、５は端
子Ａ1、Ａ2 を介してアノード電圧VAが供給される導電
部２Ａ、５Ａ、この導電部２Ａ、５Ａから櫛形状に導出
されている複数のストライプ電極２Ｂ、５Ｂ、及び各ス
トライプ電極２Ｂ、５Ｂの導出部分に設けられる抵抗体
部２Ｃ、５Ｃにより構成される。
【００１９】アノード電極２にはストライプ電極２Ｂ
1 、２Ｂ2 、２Ｂ3 ・・・、２Ｂn-1、２Ｂn 、またア
ノード電極５にはストライプ電極５Ｂ1 、５Ｂ2 、５Ｂ
3 ・・・、５Ｂn-1 ５Ｂn が形成されている。そしてこ
の実施形態では、アノード電極２の各ストライプ電極２
Ａの導出部分に抵抗体部２Ｃ1 、２Ｃ2 、２Ｃ3 ・・
・、２Ｃn-1 、２Ｃn が、またアノード電極５の各スト
ライプ電極の導出部分には抵抗体部５Ｃ1 、５Ｃ2 、５
Ｃ3 ・・・、５Ｃn-1 、５Ｃn が形成されている。ま
た、アノード電極２、５の各ストライプ電極は前記蛍光
体が発光する場合の混色を防止するために、例えば１０
μｍ以上のギャップを有するように例えばフォトリソ法
等によってパターニングされる。
1 、２Ｂ2 、２Ｂ3 ・・・、２Ｂn-1、２Ｂn 、またア
ノード電極５にはストライプ電極５Ｂ1 、５Ｂ2 、５Ｂ
3 ・・・、５Ｂn-1 ５Ｂn が形成されている。そしてこ
の実施形態では、アノード電極２の各ストライプ電極２
Ａの導出部分に抵抗体部２Ｃ1 、２Ｃ2 、２Ｃ3 ・・
・、２Ｃn-1 、２Ｃn が、またアノード電極５の各スト
ライプ電極の導出部分には抵抗体部５Ｃ1 、５Ｃ2 、５
Ｃ3 ・・・、５Ｃn-1 、５Ｃn が形成されている。ま
た、アノード電極２、５の各ストライプ電極は前記蛍光
体が発光する場合の混色を防止するために、例えば１０
μｍ以上のギャップを有するように例えばフォトリソ法
等によってパターニングされる。
【００２０】抵抗体部２Ｃ1 、２Ｃ2 、２Ｃ3 ・・・、
２Ｃn-1 、２Ｃn （５Ｃ1 、５Ｃ2、５3 ・・・、５Ｃ
n-1 、５Ｃn ）は、図２（ａ）（ｂ）（ｃ）（ｄ）
（ｅ）に拡大して示されているように、それぞれスリッ
トＳの数及び間隔を変えて、例えばトリミングなどによ
って構成することで、異なる抵抗値（例えば数１０Ω〜
数１０００Ω）を有するように構成されている。これ
は、アノード電極２、５を構成するＩＴＯ薄膜は導体抵
抗が例えば２〜３×１０-4Ωcm程度と通常の導体抵抗に
対して１０倍程度大きいので、端子Ａ1 、Ａ2 側、すな
わちストライプ電極２Ｂ1 （５Ｂ1 ）側とストライプ電
極２Ｂn （５Ｂn ）側で発生する電圧降下を補正するた
め異なる抵抗値を有する抵抗層を入れ、これにより、ほ
ぼ均一のアノード電圧VAで発光制御を行なうことがで
き、輝度のばら付きを補正することができるようにな
る。
２Ｃn-1 、２Ｃn （５Ｃ1 、５Ｃ2、５3 ・・・、５Ｃ
n-1 、５Ｃn ）は、図２（ａ）（ｂ）（ｃ）（ｄ）
（ｅ）に拡大して示されているように、それぞれスリッ
トＳの数及び間隔を変えて、例えばトリミングなどによ
って構成することで、異なる抵抗値（例えば数１０Ω〜
数１０００Ω）を有するように構成されている。これ
は、アノード電極２、５を構成するＩＴＯ薄膜は導体抵
抗が例えば２〜３×１０-4Ωcm程度と通常の導体抵抗に
対して１０倍程度大きいので、端子Ａ1 、Ａ2 側、すな
わちストライプ電極２Ｂ1 （５Ｂ1 ）側とストライプ電
極２Ｂn （５Ｂn ）側で発生する電圧降下を補正するた
め異なる抵抗値を有する抵抗層を入れ、これにより、ほ
ぼ均一のアノード電圧VAで発光制御を行なうことがで
き、輝度のばら付きを補正することができるようにな
る。
【００２１】このように、各ストライプ電極２Ｂ、５Ｂ
の導出部分にスリットパターンによって抵抗体部２Ｃ、
５Ｃを設けることにより、アノード基板１とカソード基
板間、又は隣接するストライプ電極の間でマイクロ放電
があった場合にアノード電極２、５に電流が流れるが、
この抵抗体部２Ｃ、５Ｃで実効電圧を下げることができ
るようになる。さらに、アノード電極２、５内で発生す
る電圧降下を考慮して抵抗体部２Ｃ、５Ｃの抵抗値を変
えることにより、ほぼ均一のアノード電圧で発光制御を
行なうことができるようになる。
の導出部分にスリットパターンによって抵抗体部２Ｃ、
５Ｃを設けることにより、アノード基板１とカソード基
板間、又は隣接するストライプ電極の間でマイクロ放電
があった場合にアノード電極２、５に電流が流れるが、
この抵抗体部２Ｃ、５Ｃで実効電圧を下げることができ
るようになる。さらに、アノード電極２、５内で発生す
る電圧降下を考慮して抵抗体部２Ｃ、５Ｃの抵抗値を変
えることにより、ほぼ均一のアノード電圧で発光制御を
行なうことができるようになる。
【００２２】次に、図３にしたがいアノード基板の製造
工程について説明する。なお図３はアノード基板１のア
ノード電極２の一部を断面的に示しているが、アノード
電極５に関しても同様の工程で作成される。まず図３
（ａ）に示すように、例えばガラス等で構成される基板
Ｋ上に、例えばＩＴＯ等からなる導電層１０を形成し、
さらにフォトリソ法等によって例えば１０μｍ以上のギ
ャップを有しているストライプ電極２Ｂ（及びストライ
プ電極５Ｂ）を形成することにより、アノード電極２
（及びアノード電極５）が形成される。さらに、図３
（ｂ）に示されているように、ストライプ電極２Ｂ及び
ストライプ電極５Ｂ）の導出部分に、例えばＹＡＧ等の
レーザトリミング法を用いて抵抗体部３（６）を形成す
ることにより、図１に示したようにアノード電極２、５
が形成される。なお、このレーザトリミング法としては
例えばプローブを用い、リアルタイムに抵抗値を計測し
ながら行なうようにする。これにより、抵抗値を所望す
る値の±数％以内におさめることができるようになる。
又、製造上のバラツキを把握できれば、フォトリソ法に
よりスリットパターンを形成して抵抗体部２Ｃ、５Ｃと
することもできる。
工程について説明する。なお図３はアノード基板１のア
ノード電極２の一部を断面的に示しているが、アノード
電極５に関しても同様の工程で作成される。まず図３
（ａ）に示すように、例えばガラス等で構成される基板
Ｋ上に、例えばＩＴＯ等からなる導電層１０を形成し、
さらにフォトリソ法等によって例えば１０μｍ以上のギ
ャップを有しているストライプ電極２Ｂ（及びストライ
プ電極５Ｂ）を形成することにより、アノード電極２
（及びアノード電極５）が形成される。さらに、図３
（ｂ）に示されているように、ストライプ電極２Ｂ及び
ストライプ電極５Ｂ）の導出部分に、例えばＹＡＧ等の
レーザトリミング法を用いて抵抗体部３（６）を形成す
ることにより、図１に示したようにアノード電極２、５
が形成される。なお、このレーザトリミング法としては
例えばプローブを用い、リアルタイムに抵抗値を計測し
ながら行なうようにする。これにより、抵抗値を所望す
る値の±数％以内におさめることができるようになる。
又、製造上のバラツキを把握できれば、フォトリソ法に
よりスリットパターンを形成して抵抗体部２Ｃ、５Ｃと
することもできる。
【００２３】抵抗体部２Ｃ（５Ｃ）を形成すると、次に
熱工程によるＩＴＯの再飛散を抑制し安定化を図る、及
びアノード電極２、５間の耐電圧を確保するために、図
３（ｃ）に示されているように抵抗体部２Ｃ（５Ｃ）の
上層に絶縁部１１を形成する。この絶縁部１１は例えば
酸化Ｓｉ及びＳｉＮ又は酸化Ｓｉ，ＳｉＮの複合膜等の
絶縁膜を例えばＣＶＤ法を用いて０．１〜０．３μｍ程
度の厚みで積層して、後の工程で蛍光体１２が設けられ
る部分を除いてパターニングが施される。そして図３
（ｄ）に示されているように、ストライプ電極２Ｂ（５
Ｂ）上に蛍光体１２をパターニングすることによってア
ノード基板１が構成される。
熱工程によるＩＴＯの再飛散を抑制し安定化を図る、及
びアノード電極２、５間の耐電圧を確保するために、図
３（ｃ）に示されているように抵抗体部２Ｃ（５Ｃ）の
上層に絶縁部１１を形成する。この絶縁部１１は例えば
酸化Ｓｉ及びＳｉＮ又は酸化Ｓｉ，ＳｉＮの複合膜等の
絶縁膜を例えばＣＶＤ法を用いて０．１〜０．３μｍ程
度の厚みで積層して、後の工程で蛍光体１２が設けられ
る部分を除いてパターニングが施される。そして図３
（ｄ）に示されているように、ストライプ電極２Ｂ（５
Ｂ）上に蛍光体１２をパターニングすることによってア
ノード基板１が構成される。
【００２４】このようにして製造されたアノード基板１
を、先に図４、図５に示したカソード基板１００と対向
させることで、面放出型のＦＥＣ素子を構成することが
できるようになる。
を、先に図４、図５に示したカソード基板１００と対向
させることで、面放出型のＦＥＣ素子を構成することが
できるようになる。
【００２５】
【発明の効果】以上、説明したように本発明は、アノー
ド基板に形成される２列の導電部と、この２列の導電部
から櫛歯状に引き出されている複数アノード電極を同一
の材料によって、例えば薄膜技術を適応して形成してい
るので、この際に、導電部とストライプ状のアノード電
極の間にスリットをパターン化してマスキングをすれば
一回の工程で抵抗体部を付けることができる。また、ア
ノード基板とカソード基板の間でマイクロ放電が発生し
た場合に実効電圧を下げることができ、これによ り、マ
イクロ放電を抑制し耐電圧特性を向上することができる
ようになる。 また、耐電圧特性を向上することにより、
蛍光体の発光効率を引き上げることができるため、高輝
度で低消費電力の発光表示素子を構成することができる
ようになる。 さらに、前記抵抗体部に対してレーザトリ
ミング等により各アノード電極のスリットを調整して抵
抗値を変え、アノード電極で発生する電圧降下を補正す
ることができるようになる。したがって、ストライプ状
のアノード電極に対して安定したアノード電圧を供給す
ることができるので、輝度のばら付きを補正して良好な
表示を行なうことができる。
ド基板に形成される２列の導電部と、この２列の導電部
から櫛歯状に引き出されている複数アノード電極を同一
の材料によって、例えば薄膜技術を適応して形成してい
るので、この際に、導電部とストライプ状のアノード電
極の間にスリットをパターン化してマスキングをすれば
一回の工程で抵抗体部を付けることができる。また、ア
ノード基板とカソード基板の間でマイクロ放電が発生し
た場合に実効電圧を下げることができ、これによ り、マ
イクロ放電を抑制し耐電圧特性を向上することができる
ようになる。 また、耐電圧特性を向上することにより、
蛍光体の発光効率を引き上げることができるため、高輝
度で低消費電力の発光表示素子を構成することができる
ようになる。 さらに、前記抵抗体部に対してレーザトリ
ミング等により各アノード電極のスリットを調整して抵
抗値を変え、アノード電極で発生する電圧降下を補正す
ることができるようになる。したがって、ストライプ状
のアノード電極に対して安定したアノード電圧を供給す
ることができるので、輝度のばら付きを補正して良好な
表示を行なうことができる。
【図１】本発明の実施形態におけるアノード電極の形状
を説明する図である。
を説明する図である。
【図２】図１に示すアノード電極の抵抗体部を拡大して
示す図である。
示す図である。
【図３】本発明の実施形態のアノード基板の製造工程を
説明する図である。
説明する図である。
【図４】電界放出型表示素子の構造を説明する図であ
る。
る。
【図５】従来のアノード基板の形状を示す平面図であ
る。
る。
１、２１ アノード基板 ２、５、 アノード電極２Ａ、５Ａ 、 導伝部２Ｂ、５Ｂ、 ストライプ電極２Ｃ、５Ｃ、 抵抗体部
フロントページの続き (56)参考文献 特開 平８−236047（ＪＰ，Ａ) 特開 平６−295659（ＪＰ，Ａ) 特開 平２−257554（ＪＰ，Ａ) 特開 平２−183953（ＪＰ，Ａ) 特開 平２−139837（ＪＰ，Ａ) 実開 昭62−23056（ＪＰ，Ｕ) 実開 平２−70348（ＪＰ，Ｕ) 実開 昭62−89757（ＪＰ，Ｕ) 実開 昭61−131056（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01J 31/12 H01J 31/15
Claims (3)
- 【請求項１】 電界放出カソード基板と、 前記電界放出カソード基板と離隔して配置されるアノー
ド基板によって構成されている電界放出型表示素子にお
いて、前記アノード基板はアノード電圧が供給される２列の導
電部と、 該２列の導電部が対向する側に突出し、所定の間隙を持
って櫛歯状に枝分かれしている複数のストライプ電極か
らなるアノード電極を備え、 前記２列の導電部と前記複数のストライプ電極は同一材
料によって構成されると共に、前記２列の導電部と前記
複数のストライプ電極の接続部は、スリットパターンに
よって抵抗体部となるように 構成されていることを特徴
とする電界放出表示素子。 - 【請求項２】 前記抵抗体部はスリットパターンをトリ
ミングすることによって抵抗値が変化するように形成さ
れていることを特徴とする請求項１に記載の電界放出型
表示素子。 - 【請求項３】 前記抵抗体部は絶縁膜で保護されている
ことを特徴とする請求項１、又は２に記載の電界放出型
表示素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8303540A JP3066573B2 (ja) | 1996-10-30 | 1996-10-30 | 電界放出型表示素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8303540A JP3066573B2 (ja) | 1996-10-30 | 1996-10-30 | 電界放出型表示素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10134740A JPH10134740A (ja) | 1998-05-22 |
| JP3066573B2 true JP3066573B2 (ja) | 2000-07-17 |
Family
ID=17922233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8303540A Expired - Fee Related JP3066573B2 (ja) | 1996-10-30 | 1996-10-30 | 電界放出型表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3066573B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004114351A1 (ja) * | 2003-06-19 | 2004-12-29 | Kabushiki Kaisha Toshiba | 画像表示装置 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3199682B2 (ja) | 1997-03-21 | 2001-08-20 | キヤノン株式会社 | 電子放出装置及びそれを用いた画像形成装置 |
| JP2000311642A (ja) | 1999-02-22 | 2000-11-07 | Canon Inc | 画像形成装置 |
| JP2000311611A (ja) | 1999-02-25 | 2000-11-07 | Canon Inc | 画像形成装置の製造方法および、該製造方法により製造された画像形成装置 |
| FR2790329B1 (fr) * | 1999-02-26 | 2001-05-18 | Pixtech Sa | Anode resistive d'ecran plat de visualisation |
| US6822386B2 (en) | 1999-03-01 | 2004-11-23 | Micron Technology, Inc. | Field emitter display assembly having resistor layer |
| JP3554547B2 (ja) * | 2001-09-03 | 2004-08-18 | 双葉電子工業株式会社 | 背面電極を備えた蛍光発光管 |
| KR101009977B1 (ko) * | 2004-01-29 | 2011-01-21 | 삼성에스디아이 주식회사 | 전계 방출 표시 소자 |
| WO2005096398A1 (ja) * | 2004-04-02 | 2005-10-13 | Kabushiki Kaisha Toshiba | 画像表示装置 |
| JP2006120622A (ja) * | 2004-09-21 | 2006-05-11 | Canon Inc | 発光スクリーン構造及び画像形成装置 |
| JP2006172890A (ja) * | 2004-12-15 | 2006-06-29 | Toshiba Corp | 画像表示装置 |
-
1996
- 1996-10-30 JP JP8303540A patent/JP3066573B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004114351A1 (ja) * | 2003-06-19 | 2004-12-29 | Kabushiki Kaisha Toshiba | 画像表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10134740A (ja) | 1998-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6821175B1 (en) | Method of manufacturing a field electron emission cathode having at least one cathode electrode | |
| JP2699827B2 (ja) | 電界放出カソード素子 | |
| JP3066573B2 (ja) | 電界放出型表示素子 | |
| KR100235212B1 (ko) | 전계방출 캐소드 및 그 제조방법 | |
| JPH08115654A (ja) | 粒子放出装置、電界放出型装置及びこれらの製造方法 | |
| JPH06223707A (ja) | シリコン電界放出素子及びその製造方法 | |
| US5757138A (en) | Linear response field emission device | |
| JP3409468B2 (ja) | 粒子放出装置、電界放出型装置及びこれらの製造方法 | |
| JPH0896704A (ja) | 粒子放出装置、電界放出型装置及びこれらの製造方法 | |
| JP2737618B2 (ja) | 電界放出形電子源 | |
| KR100334017B1 (ko) | 평판 디스플레이 | |
| JP2892587B2 (ja) | 電界放出素子及びその製造方法 | |
| JP3052845B2 (ja) | 集束電極を有する電界放出カソードの製造方法 | |
| KR100378103B1 (ko) | 전자원, 화상 형성 장치 및 전자원 제조 방법 | |
| JPH0787074B2 (ja) | 電子放出素子およびその製造方法 | |
| KR950003649B1 (ko) | 필드 에미션 디스플레이용 스페이서와 그 제조방법 | |
| JPH10233183A (ja) | 冷電子放出素子マトリクス及びその製造方法 | |
| JPH11162326A (ja) | 電界電子放出素子 | |
| JPH02257540A (ja) | 熱電子線源及びその製造方法 | |
| KR19990067713A (ko) | 전계 방출 장치, 그의 제작방법, 그의 용도 | |
| JP2001052600A (ja) | 電子放出源、その製造方法、及びディスプレイ装置 | |
| JPH0794124A (ja) | 表示装置 | |
| KR100352972B1 (ko) | 전계방출소자와그제조방법 | |
| KR100784511B1 (ko) | 전계 방출 표시 장치 및 그의 제조방법 | |
| US20060113888A1 (en) | Field emission display device with protection structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000404 |
|
| LAPS | Cancellation because of no payment of annual fees |