JP2743794B2 - 電界放出カソード及び電界放出カソードの製造方法 - Google Patents

電界放出カソード及び電界放出カソードの製造方法

Info

Publication number
JP2743794B2
JP2743794B2 JP28726393A JP28726393A JP2743794B2 JP 2743794 B2 JP2743794 B2 JP 2743794B2 JP 28726393 A JP28726393 A JP 28726393A JP 28726393 A JP28726393 A JP 28726393A JP 2743794 B2 JP2743794 B2 JP 2743794B2
Authority
JP
Japan
Prior art keywords
cathode
electrode
resistance region
field emission
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28726393A
Other languages
English (en)
Other versions
JPH07122178A (ja
Inventor
茂生 伊藤
剛宏 新山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Futaba Corp
Original Assignee
Futaba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Futaba Corp filed Critical Futaba Corp
Priority to JP28726393A priority Critical patent/JP2743794B2/ja
Publication of JPH07122178A publication Critical patent/JPH07122178A/ja
Application granted granted Critical
Publication of JP2743794B2 publication Critical patent/JP2743794B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00Electrodes common to discharge tubes
    • H01J2201/30Cold cathodes
    • H01J2201/319Circuit elements associated with the emitters by direct integration

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はコールドカソードとして
知られている電界放出カソードの改良に関するものであ
る。
【0002】
【従来の技術】金属または半導体表面の印加電界を10
9 [V/m]程度にするとトンネル効果により、電子が
障壁を通過して常温でも真空中に電子放出が行われるよ
うになる。これを電界放出(Field Emission)と云い、
このような原理で電子を放出するカソードを電界放出カ
ソード(Field Emission Cathode)と呼んでいる。近
年、半導体微細加工技術を駆使して、ミクロンサイズの
電界放出カソードからなる面放出型の電界放出カソード
を作成することが可能となっており、電界放出カソード
は蛍光表示装置、CRT、電子顕微鏡や電子ビーム装置
に用いられようとしている。
【0003】図6に、その一例であるエミッタコーンと
カソード間に抵抗体を有するスピント(Spindt)
型と呼ばれる電界放出カソード(以下、FECと記す)
の斜視図を示す。この図において、基板111上にカソ
ード電極112が形成されており、このカソード電極1
12上にエミッタコーン119が抵抗領域部117を介
して形成されている。さらに、カソード電極112上に
絶縁層113を介してゲ−ト電極114が設けられてお
り、ゲート電極114に設けられた丸い開口部の中に円
錐状のエミッタコーン119が形成され、このエミッタ
コーン119の先端部分がゲート電極114に開けられ
た開口部から臨んでいる。このエミッタコーン119間
のピッチは、半導体微細加工技術を用いることにより、
10ミクロン以下として製作することができ、このよう
なエミッタコーンを数万ないし数10万個を1枚の基板
111上に設けることが出来る。さらに、ゲート電極1
14から離隔してアノード電極120を設けるようにす
ると、電圧VA,VGEを印加することにより、このア
ノード電極120によりエミッタコーン119から放出
された電子が捕集される。したがって、アノード電極1
20に蛍光体を塗布しておくことにより表示装置として
使用することができる。
【0004】ところで、エミッタコーン119の下に抵
抗領域部117を設ける理由は次の通りである。一般的
なFECにおいては、エミッタコーンの先端とゲートと
の距離がサブミクロンという極めて短い距離とされてい
ると共に、数万個ものエミッタコーンが一枚の基板上に
設けられるため、製造の過程において塵埃等によりエミ
ッタコーンとゲートとが短絡してしまうことがある。こ
のように、ゲートとエミッタコーンとのひとつでも短絡
していると、カソードとゲートとが短絡したことになる
ため、すべてのエミッタコーンに電圧が印加されなくな
り動作不能のFECとなってしまっていた。また、FE
Cの初期の作動時に局部的な脱ガスが生じ、このガスに
よりエミッタコーンとゲートあるいはアノード間が放電
を起こすことがあり、このため大電流がカソードに流れ
てカソードが破壊してしまうことがあった。
【0005】さらに、複数のエミッタコーンのうち電子
の放出しやすいエミッタコーンから集中して電子が放出
されやすいため、そのエミッタコーンに電流が集中する
ことになり、画面上に異状に明るいスポットが発生する
こともあった。これらの動作上の欠点を防止するため
に、従来は、カソードとエミッタコーンとの間に抵抗領
域を設けるようにしているのである。すなわち、図6に
示すように、抵抗領域部117の上にエミッタコーン1
19を形成すると、この抵抗領域部117にカソード電
流が抑制されるため、カソード電極112が破壊される
ことがなくなるのである。
【0006】また、あるエミッタコーンに電流が集中し
た場合はそのエミッタコーンに設けられた抵抗領域部1
17の電圧降下が大きくなるため、そのエミッタ電位が
上昇し、このためゲート・カソード間の電圧が下降し、
電流の集中を防止することができるようになる。したが
って、抵抗領域部117を設けることにより、FECの
製造上の歩留りが向上したり、安定な動作を行わせたり
することができるようになる。
【0007】次に、図6に示すFECの製造過程を図7
に示す。まず、図7(a)に示すように、ガラス等の絶
縁基板111の上にカソード電極112が蒸着により形
成されており、さらにその上に絶縁層113(例えば、
SiO2 層)が形成されている。さらに、その上にゲー
ト電極114(例えば、ニオブ)が蒸着され、このゲー
ト電極114上にフォトレジストを塗布した後、パター
ニング及びエッチングを行うことによりゲート電極11
4及び絶縁層113に開口部120を形成している。
【0008】次に、絶縁基板111を基板の垂直方向を
軸として回転させながら、斜め方向から剥離層115と
なるアルミニウムの蒸着を行う。このように斜め蒸着を
行うと、同図(b)に示すように、剥離層115は開口
部120の中には蒸着されずにゲート電極113の表面
にのみ選択的に蒸着されるようになる。
【0009】さらに、同図(c)に示すように剥離層1
15の上からモリブデンの混合物等からなる抵抗材料層
116を堆積させる。すると、この抵抗材料は開口部の
中にも堆積し、カソード電極112上に台形状の台から
なる抵抗領域部117が形成される。次に、この抵抗材
料層116の上からエミッタ材料であるモリブデンを堆
積させると、同図(d)に示すように上記台形状の抵抗
領域部117の上に、モリブデンが円錐状のエミッタと
して堆積する。この後、ゲート電極113上の剥離層1
15及び抵抗材料層116及びエミッタ材料層118
を、基板111を剥離層溶解液中に浸すことにより共に
除去すると、同図(e)に示すような形状のFECが得
られるようになる。
【0010】図7(e)に示すFECは円錐状のエミッ
タコーン119とゲート電極114との距離をサブミク
ロンとすることが出来るため、エミッタコーン119と
ゲート電極114間にわずか数10ボルトの電圧を印加
することによりエミッタコーン119から電子を放出さ
せることが出来るようになる。
【0011】
【発明が解決しようとする課題】しかしながら、図7に
示すFECにおいては次のような問題点がある。 (1)エミッタコーンの先端はゲートに対して高さが均
一で、かつ、ゲートとの距離がほぼ一定であることが望
ましいが、抵抗領域部の蒸着とエミッタ金属の蒸着との
2度の蒸着によりエミッタコーンが形成されており、蒸
着の厚さを均一にすることは困難であることから、2度
の蒸着により形成される個々のエミッタコーンの高さを
均一化することは極めて困難になる。したがって、エミ
ッタコーンの高さにばらつきが生じてしまうという問題
点がある。また、抵抗領域部の厚さにばらつきが生じる
と、抵抗値もばらついてしまう問題点もある。
【0012】(2)剥離層は斜め蒸着により形成される
ため、剥離層の開口部はゲートの開口部より小さくな
る。そして、正蒸着により抵抗層は形成されるため、台
形状の抵抗領域部の径は開口部の底部の径より小さくな
る。すると、この抵抗領域の上にエミッタ金属を蒸着し
た場合、この金属が台形状の抵抗領域の上だけでなく台
形状の周囲を覆うように蒸着される恐れがあり、エミッ
タコーンがこの抵抗領域の周囲の金属を介してカソード
導体と電気的に接続されてしまい、抵抗領域を設ける意
味がなくなるという問題点がある。したがって、大きな
面積に均一な抵抗領域を持つカソードを形成するのが難
しい。
【0013】(3)台形状の抵抗領域の径が上記(2)
で述べたように小さいため、抵抗領域すなわちエミッタ
コーンに流せる電流を大きく取ることができず、抵抗領
域による十分なエミッションの抑制ができないという問
題点がある。
【0014】上記問題点を回避するために、カソード導
体上の全面に抵抗層を蒸着するようにして、エミッタと
カソードとの間に抵抗を形成するようにした電界放出カ
ソードも提案されており、このFECの断面を図8に示
す。この図において、基板151の上にカソード電極1
52の導体が蒸着等により形成されており、このカソー
ド電極152の上に全面に抵抗層153が設けられてい
る。この抵抗層153の上には絶縁層154と、この絶
縁層154を介してゲート電極155の導体が蒸着等に
より形成されている。さらに、ゲート電極155及び絶
縁層154に設けられた開口部の中に円錐状のエミッタ
コーン156が形成されている。
【0015】このように形成されたFECにおいては、
抵抗層153の抵抗Rがエミッタコーン156の直下の
みに設けられておらず、各エミッタコーンに共通に設け
られていることから、各エミッタコーン毎の抵抗値が膜
厚分布に依存することや、電子放出中のエミッタコーン
やゲートの爆発により、エミッタコーンとゲートとが短
絡されるとそのエミッタコーンに電流が集中して流れる
ため、共通に設けられた抵抗層を通じて他のエミッタコ
ーンにも影響を及ぼすと云う問題点があった。また、グ
ラフィックディスプレイ等の場合、カソードライン間の
リークが抵抗層によって損なわれるという問題点があっ
た。
【0016】図8に示すFECの問題点を解決しようと
した、さらに他の従来のFECを図9に示す。この図に
おけるFECは、カソードライン161を格子状に形成
すると共に、この格子状のカソードライン161を設け
た基板の上全面に抵抗層を形成する。そして、この格子
枠内の抵抗層上に複数のエミッタコーン162からなる
エミッタアレイを形成するようにしている。このように
構成すると、格子枠内のエミッタコーン162とゲート
とが短絡した場合、格子枠内のエミッタアレイにしか悪
影響が及ぶことがなくなる。
【0017】しかしながら、このFECにおいても、格
子内の1つのエミッタコーンとゲートが短絡した場合、
ゲート印加電流の大部分がその部分を介してリークして
しまい、同一のカソードライン上の他のすべての電界放
出電圧が適正に掛からず、結果的に1エミッタコーンの
欠陥がそのカソードラインの電気特性に影響を及ぼして
しまうことになる。これは、このFECを表示素子等に
用いる場合には致命的な欠陥となってしまうことにな
る。そこで、本発明はカソード電極と各々のエミッタコ
ーン又はエミッタコーングループとの間に独立した抵抗
領域部を形成すると共に、各エミッタコーン又はエミッ
タコーングループの抵抗による補正を均一なものにする
と共に、エミッタとゲートのショート欠陥がそのエミッ
タコーンのみ又はエミッタコーングループのみに限定さ
れるようにした電界放出カソード及びその製造方法を提
供することを目的としている。
【0018】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、円錐状のエミッタコーンが形成されるゲ
ート電極から基板に達する開口部の、底部の周辺に抵抗
領域部を形成する、又は島状の導体層上に複数のエミッ
タコーンを形成することにより、カソード電極とエミッ
タコーンとを横方向に接続すると共に、エミッタコーン
毎に独立した抵抗領域部を設けるようにしたものであ
る。
【0019】
【作用】本発明によれば、エミッタコーンごとに独立し
て抵抗領域部を設けるようにしたため、FECの製造上
の歩留りが向上したり、安定な動作を行わせたりするこ
とができるようになると共に、エミッタコーンの先端を
ゲートに対して高さが一定とすることができる。しか
も、エミッタコーンとゲートとの距離をほぼ一定となる
ように製造することができる。また、抵抗領域部はエミ
ッタコーンの周囲に形成されるようになるため、その接
触面積が大きく電流を大きく取ることができるようにな
ると共に、抵抗領域部をエミッタコーンの周囲にだけ形
成することができる。さらに、エミッタコーンは基板上
に直接形成されているため、エミッタコーンが剥離する
恐れがないと共に、エミッタコーンの機械的強度を大き
くすることができるようになる。また、島状の導体層を
エミッタコーンと同材料又は同じような物性を持つ金属
材料、化合物材料を用いることでエミッタコーンとの界
面が安定となり、均一な接触抵抗を持つFECが作製で
きる。
【0020】
【実施例】本発明の電界放出カソード(FEC)の構成
を図1に示す。この図の(a)は、本発明のFECの断
面を示しており、絶縁基板1上には複数の開口部6が設
けられたカソード電極2が形成されていると共に、この
開口部6内にはリング状の抵抗領域部7が形成されると
共に、その中央部にはエミッタコーンが絶縁基板1上に
形成されている。また、上記カソード電極2上には、例
えばSiO2 からなる絶縁層3が形成され、この絶縁層
3の上にはゲート電極4が形成されている。
【0021】同図(b)は、(a)に示すFECにおけ
る絶縁層3とゲート電極4を取り去ったとした場合の上
面図を示しており、カソード電極2に設けられた複数の
ほぼ円形の開口部6内に、それぞれリング上の抵抗領域
部7と、その中央部にエミッタコーン5が設けられてい
るのが分かる。このように構成されたFECは、半導体
微細加工技術を用いることにより、エミッタコーン5間
の距離を10ミクロン以下とでき、一枚の絶縁基板1上
に数万ないし数十万のFECを作成することができる。
このように構成された本発明のFECにおいて、エミッ
タコーン5は基板1上に直接形成されているため、エミ
ッタコーン5の高さと位置とを正確に形成することがで
きる。このため、エミッタコーン5の先端をゲート電極
4に対して高さが一定とすることができると共に、エミ
ッタコーン5とゲート電極4との距離をほぼ一定となる
ように製造することができる。
【0022】また、抵抗領域部7はエミッタコーン5の
周囲に正確に形成されるようになるため、カソード電極
2とエミッタコーン5とは抵抗領域部7を介して横方向
に接続されるようになり、その接触面積が大きくなるた
め許容電流を大きく取ることができるようになる。さら
に、エミッタコーン5とゲート電極4とが何らかの原因
により短絡した場合、その欠陥部に流入する電流により
ジュール熱が発生し、このジュール熱によりエミッタコ
ーン5とカソード電極4間の抵抗領域部7が破壊され、
短絡したエミッタコーンが独立してカソード電極2から
絶縁されるようになる。このため、欠陥エミッタコーン
5だけがカソード電極4から切り離されるようになり、
他のFECに影響を与えることが防止される。
【0023】さらにまた、エミッタコーン5は、抵抗領
域部7に接すると共に基板1上に直接形成されているた
め、エミッタコーン5がプロセス中のコーン土台薄膜の
変質により剥離する恐れがないと共に、エミッタコーン
5の機械的強度を大きくすることができるようになる。
次に、図1に示すFECの製造方法を図2に示す。ま
ず、ガラス等の絶縁基板1の上にニオブ(Nb)等の金
属材料をスパッタ法等により、約0.4μmの厚さに形
成されたカソード電極2の薄膜導体を設け、このカソー
ド電極2の上には約1.0μmの厚さの例えばSiO2
からなる絶縁層3が、プラズマCVD法等により積層さ
れている。さらに、その上にスパッタ法等により、Nb
等からなる厚さ約0.4μmのゲート電極4と、アルミ
ニウム等からなる厚さ約0.4μmの剥離層8が形成さ
れている。
【0024】そして、図示しないレジスト層を形成して
剥離層8上に複数のほぼ円形の穴をパターニングし、剥
離層8はBCl3 等を用いて、ゲート電極4,絶縁層3
及びカソード電極2はSF6 等を用いてドライエッチン
グすることにより、剥離層8から絶縁基板1に達する開
口部6を形成する。さらに、開口部6のウエットエッチ
ングを行うことにより、(a)に示すように開口部6を
形成してもよい。次に、プラズマCVD法、スパッタリ
ング法等により、リン(P)等をドープした抵抗率が1
×101 〜1×106 Ωcmのアモルファスシリコンあ
るいはポリシリコンの膜からなる抵抗領域部7を開口部
6内及び剥離層8上に、同図(b)に示すように堆積さ
せる。この時、剥離層8上に堆積した抵抗領域部7を形
成するための抵抗材料により、剥離層8に形成されてい
る開口部6の径は少し狭められる。
【0025】そして、この狭められた剥離層8に形成さ
れた開口部6をマスクとしてCHF3 等を用いて、ドラ
イエッチングにより開口部6内の抵抗領域部7を異方性
エッチングすることにより、この抵抗領域部7に絶縁基
板1に達する抵抗層開口部9を、同図(c)に示すよう
に形成する。この時、剥離層8上に堆積された抵抗材料
はエッチングにより除去されても、されなくても良い。
また、正確に抵抗領域部7に抵抗層開口部9を設けるに
は、剥離層8上に堆積された抵抗材料の上にマスクをあ
らためて作成しても良い。さらに、エミッタ材料とし
て、例えばモリブデン(Mo)等を絶縁基板1の真上方
向から電子ビーム蒸着法等により、同図(d)に示すよ
うに開口部6が閉じるまで堆積した後、剥離層8を燐酸
によりエミッタ材料層10と共に剥離することにより、
同図(e)に示す電界放出カソード(FEC)を製造す
ることができる。
【0026】ところで、一般に使用されるスパッタ蒸着
法またはプラズマCVD法の手段でアモルファスシリコ
ンの膜の抵抗率を1×101 〜1×106 Ωcmに調節
することができる。
【0027】図1に示したFECは、真空容器などに封
止して用いるのが一般的であり、さらに、ゲート電極の
上に離隔して放出された電子を捕集する蛍光体の塗布さ
れたアノード電極を設けておけば、FECを用いた表示
素子とすることができる。
【0028】次に、本発明に係る他の電界放出カソード
の製造方法を図3ないし5に示すが、この電界放出カソ
ードにおいてはエミッタコーン毎に抵抗領域を設ける替
わりに、エミッタアレイ毎に抵抗領域を設けるようにし
たものである。まず、図3(a)に示すように、絶縁基
板21上に金属薄膜22をスパッタ法等により全面に成
膜する。その後、この金属薄膜22の上にレジスト層2
3を塗布し、同図(b)に示すようにパターニングした
後、エッチングを行い同図(c)に示すように島状電極
部24とカソード電極25とを形成する。この状態の絶
縁基板1の斜視図を同図(d)に示す。この図に示すよ
うに、島状電極部24は格子状に設けられたカソード電
極25の格子内に数μmないし数十μmの間隔をあけて
形成されており、島状電極部24の面積は後述のエミッ
タコーンの形成ピッチや、発光面積に応じて任意に設定
することが可能である。
【0029】次に、島状電極部24及びカソード電極2
5の形成された絶縁基板21の上に抵抗層26を化学蒸
着法(CVD等)あるいは物理蒸着法(PVD法)によ
り、図4(a)に示すように形成する。この抵抗層26
は、例えば不純物として、リン(P)やボロン(B)を
ドーピングした抵抗率1×101 〜1×107 Ωcmの
アモルファスシリコンをプラズマCVD等により堆積し
て形成する。この場合、他の抵抗材料をPVD法等によ
り形成しても良い。この抵抗層26にレジスト層28を
塗布した後、図4(a)に示すようにパターニングし、
エッチングすると島状電極部24とカソード電極25と
の間を埋めるように抵抗領域部27が、同図(b)に示
すように形成される。この状態の絶縁基板21の斜視図
を同図(c)に示す。この図に示すように、抵抗領域部
27は矩形のリング状に形成されており、島状電極部2
4とカソード電極25とを橋渡しするように形成されて
いることが分かる。この場合、カソード電極25の端部
に傾斜を設けるようにして、この抵抗領域部27の段差
部でのカバーレッジを上げるようにしてもよい。
【0030】次に、図5(a)に示すように島状電極部
24,カソード電極層25および抵抗領域部27の形成
された絶縁基板1上に、例えばSiO2 からなる絶縁層
29をCVD法またはPVD法により形成する。さら
に、その上にNb等からなるゲート電極30がスパッタ
リング等により成膜されている。そして、フォトリソグ
ラフィ法およびエッチングを行うことにより、島状電極
部24上のゲート電極30および絶縁層29に複数の開
口部31が形成される。さらに、絶縁基板1に対して所
定の角度θを持って斜め上方の位置からゲート電極層3
0の表面にニッケル(Ni)あるいはアルミニウム(A
l)を斜め蒸着させることにより、図5(b)に示すよ
うに剥離層32を形成する。この場合、斜め蒸着とした
ために開口部31内には剥離層32の材料は蒸着されな
い。
【0031】次に、この剥離層32の上からMo等のエ
ミッタ材料を電子ビーム蒸着法等により開口部31が閉
じるまで堆積して、複数の開口部31内のそれぞれに円
錐状のエミッタコーンを同図(c)に示すように形成し
た後、剥離層31を燐酸によりエミッタ材料層33と共
に剥離することにより、同図(d)に示す電界放出カソ
ード(FEC)を製造することができる。このように構
成されたFECにおいて、何らかの原因によりエミッタ
コーン34とゲート電極30とが短絡した場合、その欠
陥エミッタコーンの形成された島状電極部24とカソー
ド電極25とを橋渡ししている抵抗領域部27に流入す
る電流によりジュール熱が発生し、このジュール熱によ
り抵抗領域部27が抵抗領域部27に沿って破壊され、
短絡したエミッタコーンが形成された島状電極部24が
絶縁されるようになる。このため、この島状電極部24
だけがカソード電極25から切り離されるようになり、
他のFECに影響を与えることが防止される。
【0032】
【発明の効果】本発明は以上のように構成されているた
め、FECの製造上の歩留りが向上したり、安定な動作
を行わせたりすることができると共に、エミッタコーン
の先端をゲートに対して高さが一定とすることができ
る。しかも、エミッタコーンとゲートとの距離をほぼ一
定となるように製造することができる。また、抵抗領域
部はエミッタコーンの周囲に形成されるようになるた
め、その接触面積が大きく電流を大きく取ることができ
るようになると共に、抵抗領域部をエミッタコーンの周
囲にだけ形成する製造方法を提供することができる。
【0033】さらに、エミッタコーンはエミッタコーン
と安定した接触、接合が行える金属あるいはその化合物
からなる島状電極上に直接形成されているため、エミッ
タコーンが剥離する恐れがないと共に、エミッタコーン
の機械的強度を大きくすることができるようになる。さ
らにまた、エミッタコーンとゲート電極とが何らかの原
因により短絡しても、その欠陥エミッタコーンだけをカ
ソード電極から分離できるため、他のFECに影響を与
えることを防止することができる。
【図面の簡単な説明】
【図1】本発明の電界放出カソードの構成を示す図であ
る。
【図2】本発明の電界放出カソードの製造方法を示す図
である。
【図3】本発明の他の電界放出カソードの製造方法を示
す図である。
【図4】本発明の他の電界放出カソードの製造方法を示
す図である。
【図5】本発明の他の電界放出カソードの製造方法を示
す図である。
【図6】従来の電界放出カソードの斜視図である。
【図7】従来の電界放出カソードの製造方法を示す図で
ある。
【図8】従来の電界放出カソードの他の例を示す図であ
る。
【図9】従来の電界放出カソードのさらに他の例を示す
図である。
【符号の説明】
1,21,111,151 基板 2,25,112,152 カソード電極 3,29,113,154 絶縁層 4,30,114,155 ゲート電極 5,34,119,156,162 エミッタコーン 6,31,120 開口部 7,27,117 抵抗領域部 8,32,115 剥離層 9 抵抗層開口部 10,33,118 エミッタ材料層 22 金属薄膜 23,28 レジスト層 24 島状電極部 26,153 抵抗層 116 抵抗材料層 120 アノード電極 161 カソードライン

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】絶縁基板上に形成されたカソード電極と、上記 カソード電極上に形成されている絶縁層と、上記 絶縁層の上に形成されたゲート電極と、上記 ゲート電極、上記絶縁層、及び上記カソード電極を
    貫通するように設けられた開口部と、 上記開口部の底部に設けられたリング状の抵抗領域部
    と、上記リング状の抵抗領域部の内部における、 上記絶縁基
    板の上に形成された円錐状のエミッタとを備え上記カソード電極と上記エミッタの側面とが、上記リン
    グ状の抵抗領域部 を介して横方向に接続されていること
    を特徴とする電界放出カソード。
  2. 【請求項2】絶縁基板上に形成され、電気的に分離され
    た少なくとも1個以上の導電性からなる矩形状の島状電
    極部と、 上記矩形状の島状電極部の周りを囲む形で形成されたカ
    ソード電極群と上記矩形状の島状電極部、上記カソード
    電極群との間に形成された矩形のリング状抵抗領域部
    と、 上記矩形の島状電極部、上記カソード電極群及び上記
    ング状抵抗領域部の上面に形成された絶縁層と、上記絶縁層 を介して形成されているゲート電極と、上記ゲート電極 と上記絶縁層に設けられた複数の開口部
    内であって、かつ、上記島状電極部の上にそれぞれ形成
    された複数の円錐状のエミッタからなるエミッタアレイ
    とを備え、該エミッタアレイが搭載されている上記矩形状の島状電
    極部の側面とカソード電極群の側面が上記リング状抵抗
    領域部を 介して横方向に接続されていることを特徴とす
    電界放出カソード。
  3. 【請求項3】上記抵抗領域部が不純物のドープされたア
    モルファスシリコンあるいはポリシリコンの膜からなる
    ことを特徴とする請求項1あるいは2記載の電界放出カ
    ソード。
  4. 【請求項4】上記抵抗化された抵抗領域部の抵抗率を1
    ×101 〜1×106 Ωcmとすることを特徴とする請
    求項1ないし3のいずれかに記載の電界放出カソード。
  5. 【請求項5】絶縁基板上にカソード電極層,絶縁層,ゲ
    ート電極層及び剥離層を順次形成した後に、上記剥離層
    から上記基板に達する開口部をエッチングにより形成
    し、上記剥離層をマスクとして上記絶縁基板の上方向よ
    り、抵抗領域部を上記開口部の底部の上記絶縁基板上に
    形成した後、抵抗領域部を形成している抵抗材料が上記
    絶縁基板表面に堆積したことにより、少し狭まった上記
    剥離層に形成された上記開口部をマスクとして、上記抵
    抗領域部の選択エッチングを行い、その後上記絶縁基板
    の真上からエミッタ材料を上記開口部が埋まるまで蒸着
    し、上記剥離層を剥離することにより、請求項1の構造
    の電界放出カソードを製造することを特徴とする電界放
    出カソードの製造方法。
JP28726393A 1993-10-25 1993-10-25 電界放出カソード及び電界放出カソードの製造方法 Expired - Fee Related JP2743794B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28726393A JP2743794B2 (ja) 1993-10-25 1993-10-25 電界放出カソード及び電界放出カソードの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28726393A JP2743794B2 (ja) 1993-10-25 1993-10-25 電界放出カソード及び電界放出カソードの製造方法

Publications (2)

Publication Number Publication Date
JPH07122178A JPH07122178A (ja) 1995-05-12
JP2743794B2 true JP2743794B2 (ja) 1998-04-22

Family

ID=17715141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28726393A Expired - Fee Related JP2743794B2 (ja) 1993-10-25 1993-10-25 電界放出カソード及び電界放出カソードの製造方法

Country Status (1)

Country Link
JP (1) JP2743794B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002007180A1 (fr) * 2000-07-19 2002-01-24 Matsushita Electric Industrial Co., Ltd. Element a emission d'electrons et son procede de fabrication; affichage utilisant un tel element
KR20050049842A (ko) * 2003-11-24 2005-05-27 삼성에스디아이 주식회사 전계 방출 표시장치
KR20070041983A (ko) * 2005-10-17 2007-04-20 삼성에스디아이 주식회사 전자 방출 표시 디바이스

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5142184B1 (en) * 1990-02-09 1995-11-21 Motorola Inc Cold cathode field emission device with integral emitter ballasting
FR2663462B1 (fr) * 1990-06-13 1992-09-11 Commissariat Energie Atomique Source d'electrons a cathodes emissives a micropointes.

Also Published As

Publication number Publication date
JPH07122178A (ja) 1995-05-12

Similar Documents

Publication Publication Date Title
US6144144A (en) Patterned resistor suitable for electron-emitting device
KR0181327B1 (ko) 전계 방출형 콜드 캐소드 및 이를 포함하는 전자총
JP3999276B2 (ja) 電荷散逸型電界放射デバイス
JP2699827B2 (ja) 電界放出カソード素子
JPH0729484A (ja) 集束電極を有する電界放出カソード及び集束電極を有する電界放出カソードの製造方法
KR100235212B1 (ko) 전계방출 캐소드 및 그 제조방법
US5378182A (en) Self-aligned process for gated field emitters
US5969467A (en) Field emission cathode and cleaning method therefor
JP3246137B2 (ja) 電界放出カソード及び電界放出カソードの製造方法
KR100243990B1 (ko) 전계방출 캐소드와 그 제조방법
JP2743794B2 (ja) 電界放出カソード及び電界放出カソードの製造方法
EP0564926B1 (en) Cold cathode
JP2737618B2 (ja) 電界放出形電子源
US5787337A (en) Method of fabricating a field-emission cold cathode
JP3526462B2 (ja) 電界放出型陰極装置
JP3223650B2 (ja) 電界放出カソード
JP3084768B2 (ja) 電界放出型陰極装置
JP3052845B2 (ja) 集束電極を有する電界放出カソードの製造方法
JP3086445B2 (ja) 電界放出素子の形成方法
US6163103A (en) Field emission type cold cathode and electron tube
KR100323221B1 (ko) 전계 방출 표시 소자의 필드 에미터 및 그 제조방법
KR100434533B1 (ko) 필드 에미터 어레이의 제조방법
JPH1167057A (ja) 微小冷陰極
JPH09115429A (ja) 電界放出型電子源素子及びその製造方法
JP2001052600A (ja) 電子放出源、その製造方法、及びディスプレイ装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980106

LAPS Cancellation because of no payment of annual fees