JPH09115429A

JPH09115429A - 電界放出型電子源素子及びその製造方法

Info

Publication number: JPH09115429A
Application number: JP27235795A
Authority: JP
Inventors: Masao Urayama; 雅夫浦山; Yoshiyuki Takegawa; 宜志竹川; Hiroko Morita; 裕子森田; Morichika Yano; 盛規矢野
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1995-10-20
Filing date: 1995-10-20
Publication date: 1997-05-02

Abstract

(57)【要約】【課題】電界放出型電子源素子において、電子放出部
−ゲート電極間距離を短くすることができ、かつ電子放
出部の材料として様々な材料が選択でき、高信頼性や低
電圧駆動等の素子特性の改善を図る。【解決手段】シリコン基板３表面を加工して形成され
電界放出の原理に基づいて電子放出する冷陰極であるシ
リコン突起部１と、シリコン突起部１の周囲上に絶縁層
４を介して配置されたゲート電極層５とから構成される
電界放出型電子放出素子において、ゲート電極層５の端
部がシリコン突起部１先端を取り囲むように突出した形
状であり、シリコン基板３の平面方向におけるシリコン
突起部１先端とゲート電極層５端部の距離よりもシリコ
ン基板３の平面方向におけるシリコン突起部１先端と絶
縁層４端部との距離の方が大きくなるような空間６が設
けられると共に、シリコン突起部１先端近傍の表面及び
ゲート電極層５上に表面コート層２ａ、２ｂを配置して
電界放出型電子源素子を構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電界放出の原理に
基づいて微小例陰極を有する電界放出型電子源素子及び
その製造方法に関するものである。

【０００２】

【従来の技術】近年、集積回路又は薄膜の分野において
用いられる微細加工技術により、高電界において電子を
放出する電界放出型電子源製造技術が目覚ましく進歩
し、極めて小型な構造の電界放出型冷陰極が製造可能に
なった。この種の電界放出型冷陰極は、３極管の超小型
電子管又は超小型電子銃を構成する主要部品の内でも、
最も基本的な電子放出デバイスである。

【０００３】このような冷陰極から構成される電界放出
型電子源素子の動作及び製造方法は、スタンフォード・
リサーチ・インスティチュート（Stanford Research In
stitute）のシー・エー・スピント（C.A.Spindt）らに
よるジャーナル・オブ・アプライド・フィジックス（Jo
urnal of Applied Physics）の第４７巻、１２号、５２
４８〜５２６３頁（１９７６年１２月）に発表された研
究報告により公知である。また、シー・エー・スピント
等による米国特許第３,７８９,４７１号公報、及びエイ
チ・エフ・グレイ（H.F.Gray）等による米国特許第４,
３０７,５０７号公報及び第４,５１３,３０８号公報に
も開示されている。

【０００４】この電界放出型電子源素子は、例えば微小
３極管や薄型表示素子の構成要素等の用途が提案されて
おり、また、これを用いたデバイスは、多数の微小な冷
陰極の動作を制御することによりその機能を発揮するも
のである。そして、電界放出型電子源素子は、電界放出
の原理により電子を放出する冷陰極と、個々の冷陰極に
電界を印加して電子を放出させるために正電圧を印加す
る電界印加電極であるゲート電極とを備えている。

【０００５】電界放出型電子源素子には、様々な構造が
提案されている。ここで、マイクロプロセス国際会議９
３（The 6th International Microprocess Conferenc
e）で浦山等により研究報告されたものについて、図面
を用いて説明する。その構造は、図３に示すように、基
板電極となるシリコン基板１３上に円錐状のシリコン突
起部である冷陰極１１が形成され、そしてその冷陰極１
１を先端部のみ露出させて囲むように絶縁層である熱酸
化シリコン層１４が配置され、更にその熱酸化シリコン
層１４上にゲート電極層１５が配置されている。

【０００６】次に、図３に示した構造の電界放出型電子
源素子の製造方法について説明する。まず、図４（Ａ）
に示すように、比抵抗ρ＝３〜５Ω・ｃｍのｎ型シリコ
ン基板１３の表面を熱酸化し、厚さが０.２〜０.３μｍ
の熱酸化シリコン層１７ａを形成する。そして、その熱
酸化シリコン層１７ａの表面にレジストを用いて、円形
や四角形等のパターンを形成し、熱酸化シリコン層１７
ａをエッチングすることにより、図４（Ｂ）に示すよう
な円形や四角形等のパターンの熱酸化シリコンマスク１
７を形成する。

【０００７】この熱酸化シリコンマスク１７を用いて、
シリコン基板１３の表面をドライエッチング法により等
方的にエッチングし、図４（Ｃ）に示すような冷陰極の
基本となる凸部１１ａをシリコン基板１３表面に形成す
る。更に、その凸部１１ａが形成されたシリコン基板１
３の表面を、熱酸化し、図４（Ｄ）に示すように、絶縁
層となる熱酸化シリコン層１４ａを０．４μｍ程度の厚
さで形成する。

【０００８】そして、これらの工程を施したシリコン基
板１３を真空蒸着装置内に配置し、ゲート電極１５とな
るＮｂ金属を熱酸化シリコン層１４ａ上に斜め方向か
ら、シリコン基板１３を回転させながら、真空蒸着法に
より、０．４μｍ程度堆積させると、図４（Ｅ）に示す
構造のものが得られる。

【０００９】最後に、電子放出源として不要な熱酸化シ
リコンマスク１７と熱酸化シリコン層１４ａの一部とを
弗酸と弗化アンモニウムとの混合溶液により除去して、
図４２（Ｆ）に示すように、シリコン基板１３の冷陰極
１１に相当する部分を露出させる。ここで、冷陰極１１
近傍のゲート電極１５端部表面は、冷陰極１１の先端部
の高さとほぼ同程度の高さになるように形成される。

【００１０】以上のようにして、シリコン基板１３表面
に冷陰極１１が形成され、その冷陰極１１の先端部分を
露出して、絶縁層１４及びゲート電極層１５が冷陰極１
１の周囲を取り囲むように配置された電界放出型電子源
素子を製造することができる。

【００１１】

【発明が解決しようとする課題】しかしながら、上記の
従来の電界放出型電子源素子では、冷陰極の電子放出部
が基板と同一材料で形成されるので、冷陰極の電子放出
部の材料の選択性が無く、その電子放出特性がその材料
によって制限されていた。

【００１２】また、このような微小電子源のデバイス形
態は、同一基板上に多数配置しアレイ状にすることが多
いので、そのような場合には、デバイスとして充分な動
作を確保するのに、電子放出部とゲート電極を電気的に
絶縁する絶縁層の信頼性に優れるものが望ましい。その
点で、図４に示した単結晶シリコンの熱酸化膜を絶縁膜
として利用している構造の電界放出型電子源素子では、
電子放出部−ゲート電極間距離を短くすることが可能で
ある。しかしながら、実用上のデバイスとして有効な動
作を行わせるには所定のアレイ面積が必要であるので、
熱酸化層を薄膜化しようとすると歩留まりが悪化し、電
子放出部−ゲート電極層間の熱酸化層の膜厚にも自ずと
限界が生じ、十分な熱酸化膜の薄膜化は困難である。

【００１３】本発明は、上記のような課題を解決するた
めになされたものであって、電界放出型電子源素子の電
子放出部とゲート電極層との間の絶縁層の厚さを薄くす
ることなく、電子放出部−ゲート電極間距離を短くする
ことができ、かつ電子放出部の材料として様々な材料が
選択できるので、高信頼性や低電圧駆動などの素子特性
の改善が図れる電界放出型電子源素子及びその製造方法
を提供することを目的としている。

【００１４】

【課題を解決するための手段】上記課題を解決するた
め、本発明では、シリコン基板表面を加工して形成され
電界放出の原理に基づいて電子放出する冷陰極であるシ
リコン突起部と、そのシリコン突起部の周囲上に絶縁層
を介して配置されたゲート電極層とから構成される電界
放出型電子源素子において、ゲート電極層の端部がシリ
コン突起部先端を取り囲むように突出した形状であり、
シリコン基板の平面方向におけるシリコン突起部先端と
ゲート電極層端部の距離よりもシリコン基板の平面方向
におけるシリコン突起部先端と絶縁層端部との距離の方
が大きくなるような空間が設けられると共に、シリコン
突起部先端近傍の表面及びゲート電極層上に表面コート
層が配置されて電界放出型電子源素子を構成している。

【００１５】本発明によれば、表面コート層を配置し、
これを種々の材料から成る薄膜とすることができるの
で、様々な特性改善が可能となる。また、表面コート層
は、ゲート電極層上にも配置されているので、シリコン
基板の平面方向におけるシリコン突起部先端とゲート電
極層端部の距離よりもシリコン基板の平面方向における
シリコン突起部先端と絶縁層端部との距離の方が大きく
なるような空間部分のゲート電極層を補強するという作
用もある。

【００１６】さらに、本発明では、上記の電界放出型電
子源素子において、表面コート層を単結晶シリコンより
も電気抵抗の低い金属材料から成る薄膜としている。

【００１７】本発明によれば、表面コート層として電気
抵抗の低い金属材料から成る薄膜を配置し電子放出部を
構成しているので、電子放出部におけるジュール熱の発
生を抑制することができ、発熱による電子放出部の破壊
を防止し、高信頼性の電界放出型電子源素子を実現する
ことができる。

【００１８】また、本発明では、上記の電界放出型電子
源素子において、表面コート層を単結晶シリコンよりも
融点の高い金属材料から成る薄膜としている。

【００１９】本発明によれば、表面コート層として高融
点の金属材料から成る薄膜を配置し電子放出部を構成し
ているので、ジュール熱が発生しても電子放出部が破壊
するのを防止することができ、高信頼性の電界放出型電
子源素子を実現することができる。

【００２０】また、本発明では、上記の電界放出型電子
源素子において、表面コート層を単結晶シリコンよりも
仕事関数が低い材料から成る薄膜を配置して構成してい
る。

【００２１】本発明によれば、表面コート層として低仕
事関数材料から成る薄膜を配置して電子放出部を構成し
ているので、低電圧駆動が可能で、電子放出部からの放
出電流を増大でき、高効率の電界放出型電子源素子を実
現することができる。

【００２２】そして、シリコン基板表面にマスクを形成
し、そのシリコン基板表面をエッチングして凸部を形成
する第１のエッチング工程と、その凸部を含むシリコン
基板表面に熱酸化により絶縁層となる熱酸化シリコン層
を形成する熱酸化シリコン層形成工程と、マスクによる
遮蔽効果を利用して斜め方向から薄膜を堆積させること
により端部が凸部を取り囲むように突出した形状のゲー
ト電極層を形成するゲート電極層形成工程と、マスクを
除去し、凸部から電界放出の原理に基づいて電子放出す
る冷陰極となるシリコン突起部を露出させ、シリコン基
板の平面方向におけるシリコン突起部先端とゲート電極
層端部の距離よりもシリコン基板の平面方向におけるシ
リコン突起部先端と前記熱酸化シリコン層端部との距離
の方が大きくなるような空間を設けるように、前記熱酸
化シリコン層をエッチングする第２のエッチング工程
と、シリコン突起部先端近傍の表面及びゲート電極上に
表面コート層を形成する表面コート層形成工程とから成
る電界放出型電子源素子の製造方法としている。

【００２３】本発明によれば、シリコン基板の平面方向
におけるシリコン突起部先端とゲート電極層端部の距離
よりもシリコン基板の平面方向におけるシリコン突起部
先端と前記熱酸化シリコン層端部との距離の方が大きく
なるような空間を設けるようにしているので、この空間
によってシリコン突起部先端部に種々の材料から成る薄
膜を表面コート層として容易に形成でき、様々な特性改
善が可能な電界放出型電子源素子を製造することができ
る。

【００２４】さらに、本発明では、上記の電界放出型電
子源素子の製造方法において、表面コート層形成工程
を、シリコン基板表面に対して略垂直方向からシリコン
突起部先端近傍の表面及びゲート電極上に単結晶シリコ
ンよりも電気抵抗の低い金属材料から成る薄膜を堆積さ
せる工程としている。

【００２５】本発明によれば、表面コート層工程で電気
抵抗の低い金属材料から成る薄膜を形成しているので、
電子放出部におけるジュール熱の発生を抑制し発熱によ
る電子放出部の破壊の防止が可能な高信頼性の電界放出
型電子源素子を製造することができる。

【００２６】また、本発明では、上記の電界放出型電子
源素子の製造方法において、表面コート層形成工程を、
シリコン基板表面に対して略垂直方向からシリコン突起
部先端近傍の表面及びゲート電極上に単結晶シリコンよ
りも融点の高い金属材料から成る薄膜を堆積させる工程
としている。

【００２７】本発明によれば、表面コート層工程で高融
点の金属材料から成る薄膜を形成しているので、ジュー
ル熱が発生しても電子放出部が破壊するのを防止するこ
とが可能な高信頼性の電界放出型電子源素子を製造する
ことができる。

【００２８】また、本発明では、上記の電界放出型電子
源素子の製造方法において、表面コート層形成工程を、
シリコン基板表面に対して略垂直方向からシリコン突起
部先端近傍の表面及びゲート電極上に単結晶シリコンよ
りも仕事関数の低い材料から成る薄膜を堆積させる工程
としている。

【００２９】本発明によれば、表面コート層形成工程で
低仕事関数材料から成る薄膜を形成しているので、低電
圧駆動が可能で電子放出部からの放出電流の増大が可能
な高効率の電界放出型電子源素子を製造することができ
る。

【００３０】

【発明の実施の形態】以下、本発明の実施の一形態につ
いて、図面を参照して説明する。図１は、本発明の第１
の実施形態である電界放出型電子源素子の構造を示す側
面の要部断面図である。図１に示すように、この電界放
出型電子源素子は、シリコン基板３と、シリコン基板３
の表面が加工されて、電界放出の原理に基づいて電子放
出する冷陰極であるシリコン突起部１と、シリコン突起
部１の周囲上に配置された絶縁層４と、絶縁層４上に配
置されたゲート電極層５と、シリコン突起部１先端近傍
の表面及びゲート電極層５上に配置された表面コート層
２ａ、２ｂから構成されるものである。ここで、ゲート
電極層５の端部は、シリコン突起部１先端を取り囲むよ
うに突出した形状であり、シリコン基板３の平面方向に
おけるシリコン突起部１先端とゲート電極層５端部の距
離よりもシリコン基板３の平面方向におけるシリコン突
起部１先端と絶縁層４端部との距離の方が大きくなるよ
うな空間６が設けられている。なお、図１では、単一の
電界放出型電子源素子のみの側面断面図を示すが、通
常、シリコン基板３上に冷陰極となるシリコン突起部１
が２次元状にアレイ化されるものである。

【００３１】次いで、図１に示した第１の実施形態の電
界放出型電子源素子の製造方法について、図２を用いて
説明する。まず、図２（Ａ）に示すように、比抵抗ρ＝
３〜５Ω・ｃｍのｎ型シリコン基板３の表面を熱酸化
し、厚さが０．３μｍの熱酸化シリコン層７ａを形成す
る。それから、熱酸化シリコン層７ａの表面にレジスト
を用いて円形（又は四角形等）のパターンを形成した
後、熱酸化シリコン層７ａをＣＨＦ₃ガスにより反応性
イオンエッチング（以下、ＲＩＥと称す）でエッチング
して、図２（Ｂ）に示すような円形（又は四角形等）の
熱酸化シリコンマスク７を形成する。

【００３２】次に、この熱酸化シリコンマスク７をマス
クとして、シリコン基板３の表面をＳＦ₆ガスを用いた
ＲＩＥにより等方的にエッチングすると、図１（Ｃ）に
示すように、冷陰極の基本となる凸部１ａをシリコン基
板３の表面に形成することができる。

【００３３】さらに、凸部１ａが形成されたシリコン基
板３の表面を熱酸化し、図１（Ｄ）に示すように、０．
４μｍ程度の膜厚の絶縁層４となる熱酸化シリコン層４
ａを形成する。

【００３４】そして、この構造のシリコン基板３を真空
蒸着装置内に配置し、ゲート電極層５となるＮｂ金属を
熱酸化シリコン層４ａ上に斜め方向から、基板を回転さ
せながら、０．４μｍ程度堆積させると、図１（Ｅ）に
示す構造のものが得られる。なお、ゲート電極層５を成
す金属材料として、本実施形態ではＮｂを用いたが、こ
れに限定されるものではなく、Ｍｏ、Ｗ、Ｔｉ、Ｃｒ、
Ａｌ、Ｔａ等の通常の電極材料に用いられるものであれ
ば良い。

【００３５】その後、電子放出源としては不要な部分を
取り除く。即ち、熱酸化シリコンマスク７と、絶縁層４
として機能する熱酸化シリコン層４ａの一部とを、弗酸
と弗化アンモニウムとの混合液により除去する。する
と、図２（Ｆ）に示すように、冷陰極となるシリコン突
起部１が露出した構造となる。このとき、シリコン基板
３の平面方向におけるシリコン突起部１先端とゲート電
極層５端部の距離よりもシリコン基板３の平面方向にお
けるシリコン突起部１先端と絶縁層４端部との距離の方
が大きくなるような空間６を設ける。このような図２
（Ｆ）に示すような構造は、シリコン突起部１に形成す
る表面コート層２ａが絶縁層４にかからないように、十
分に熱酸化シリコン層４ａの除去を行うことにより得ら
れるものである。また、このような構造は、後の工程に
おいて冷陰極となるシリコン突起部１の先端表面に表面
コート層２ａを形成するときに、ゲート電極層５の遮蔽
効果を利用して、シリコン基板３とゲート電極層５が接
触しないようにするためのものである。

【００３６】最後に、図２（Ｆ）の構造のものを、真空
蒸着装置内に配置し、高真空中（１×１０^-7Ｔｏｒｒ程
度以下の真空中）で、３００℃〜５００℃以上に加熱
し、基板表面の清浄化処理を行った後、基板を回転させ
ながら、シリコン基板３の平面方向に対してほぼ垂直方
向から、シリコン突起部１の先端近傍の表面及びゲート
電極層５上に薄膜を蒸着させることにより、表面コート
層２ａ、２ｂを形成し、図２（Ｇ）に示すような本実施
形態の電界放出型電子源素子の作製を完了する。

【００３７】本実施形態では、表面コート層２ａ、２ｂ
として、単結晶シリコンよりも電気抵抗が低い金属材料
であるＡｕを用いた。これによると、電子放出部を単結
晶シリコンよりも電気抵抗が低いＡｕから構成している
ので、電子放出部におけるジュール熱の発生を抑制する
ことができ、発熱による電子放出部の破壊を防止し、高
信頼性の電界放出型電子源素子を実現することができ
る。また、表面コート層２ｂは、ゲート電極層５上にも
配置されているので、シリコン基板３の平面方向におけ
るシリコン突起部１先端とゲート電極層５端部の距離よ
りもシリコン基板３の平面方向におけるシリコン突起部
１先端と絶縁層４端部との距離の方が大きくなるような
空間６を設けても、その部分のゲート電極層５を機械的
強度を補強するという作用もあり、ゲート電極層５が変
形する等の不都合は生じない。

【００３８】なお、本実施形態では、表面コート層２
ａ、２ｂにＡｕを用いたが、これに限定されるものでは
なく、Ｗ、Ｔａ、Ｍｏ、Ｎｂ、Ａｌ、Ｃｕ、Ａｇ、Ｐｔ
等の単結晶シリコンよりも電気抵抗が低い金属材料を用
いることができ、抵抗率ρがρ≦１０^-4Ω・ｃｍの条件
を満たす金属材料が好ましい。

【００３９】次いで、第２の実施形態について説明す
る。上記第１の実施形態では表面コート層２ａ、２ｂに
単結晶シリコンよりも電気抵抗の低い金属材料を用いた
が、第２の実施形態では、表面コート層２ａ、２ｂとし
て、単結晶シリコンよりも融点の高い金属材料から成る
薄膜を用いたものである。

【００４０】第２の実施形態の電界放出型電子源素子の
構造は、上記第１の実施形態の説明で用いた図１と全く
同様のものであるが、表面コート層２ａ、２ｂを構成す
る材料が異なる。また、第２の実施形態における素子作
製についても、上記第１の実施形態において説明したも
のとほぼ同様であるが、表面コート層２ａ、２ｂの材料
が異なる。

【００４１】すなわち、第２の実施形態では、表面コー
ト層２ａ、２ｂとして、単結晶シリコンよりも融点の高
い金属材料であるＮｂから成る薄膜を用い、素子作製に
おいては、真空蒸着装置による表面コート層２ａ、２ｂ
の形成を、Ｎｂ薄膜の蒸着を行ったこと以外は、全て上
記第１の実施形態と同様のものである。

【００４２】第２の実施形態では、表面コート層２ａ、
２ｂとして、単結晶シリコンよりも融点の高い金属材料
であるＮｂを用いた。これによると、電子放出部を単結
晶シリコンよりも融点が高いＮｂから構成しているの
で、ジュール熱が発生しても電子放出部が破壊するのを
防止することができ、高信頼性の電界放出型電子源素子
を実現することができる。

【００４３】なお、本実施形態では、表面コート層２
ａ、２ｂにＮｂを用いたが、これに限定されるものでは
なく、Ｗ、Ｔａ、Ｍｏ、Ｔｉ等の単結晶シリコンよりも
融点が高い金属材料を用いることができる。ここで、特
に好ましい、表面コート層２ａ、２ｂを成す金属材料と
しては、単結晶シリコンよりも電気抵抗が低く、かつ、
単結晶シリコンよりも融点が充分高いＷ、Ｔａ、Ｍｏ、
Ｎｂである。

【００４４】次いで、第３の実施形態について説明す
る。第３の実施形態の電界放出型電子源が上記第１及び
第２の実施形態と異なる点は、図１における表面コート
層２ａ、２ｂとして、単結晶シリコンよりも仕事関数の
低い材料から成る薄膜を用いたことである。

【００４５】第３の実施形態の素子作製については、図
２を用いて説明した第１の実施形態の図２（Ｆ）までの
工程と全く同様にして、この構造のものを得る。次に、
イオンビームスパッタ装置の真空槽内に、図２（Ｆ）に
示したのと同様の構造のものを設置し、高真空中（１×
１０^-7Ｔｏｒｒ程度以下の真空中）で、３００℃〜５０
０℃以上に加熱し、基板表面の清浄化処理を行った後、
イオン源より生成されたＡｒイオンをＬａＢ₆ターゲッ
トに照射し、シリコン基板３の平面方向に対してほぼ垂
直方向から、シリコン突起部１の先端近傍の表面及びゲ
ート電極層５上にＬａＢ₆薄膜を蒸着させることによ
り、表面コート層２ａ、２ｂを形成し、本実施形態の電
界放出型電子源素子の作製を完了する。このとき、スパ
ッタ粒子がシリコン基板３に対して垂直にかつ均一に入
射するように、薄膜形成時の真空度を５×１０^-5Ｔｏｒ
ｒ程度になるように排気バルブを調整した。

【００４６】第３の実施形態では、表面コート層２ａ、
２ｂとして、単結晶シリコンよりも仕事関数の低い材料
であるＬａＢ₆を用いた。これによると、電子放出部を
単結晶シリコンよりも仕事関数が低いＬａＢ₆から構成
しているので、低電圧駆動が可能で、電子放出部からの
放出電流を増大でき、高効率の電界放出型電子源素子を
実現することができる。

【００４７】なお、本実施形態では、表面コート層２
ａ、２ｂにＬａＢ₆を用いたが、これに限定されるもの
ではなく、ＣａＢ₆、ＴｉＮ、ＺｒＮ、ＮｂＮ、Ｔｉ
Ｃ、ＺｒＣ、ＮｂＣ等の単結晶シリコンよりも仕事関数
の低い材料を用いることができる。

【００４８】なお、上記実施形態において、ゲート電極
層５を形成する際に、真空蒸着法による斜め蒸着を行っ
たが、これに限定されるものではなく、イオンビームス
パッタ法等の方向性をもたせて薄膜を堆積できる成膜方
法を用いることができる。また、表面コート層形成時
も、方向性をもたせて薄膜を堆積できる成膜方法であれ
ば用いることができる。

【００４９】

【発明の効果】以上のように、本発明によれば、電界放
出型電子源素子の電子放出部とゲート電極層との間の絶
縁層の厚さを薄くすることなく、電子放出部−ゲート電
極間距離を短くすることができ、かつ電子放出部の材料
として様々材料が選択できるので、高信頼性や低電圧駆
動などの素子特性の改善を図ることが可能となる。

【図面の簡単な説明】

【図１】本発明による電界放出型電子源素子の構造を示
す側面の要部断面図である。

【図２】本発明による電界放出型電子源素子の製造方法
を説明するための側面の要部断面図である。

【図３】従来の電界放出型電子源素子の構造を示す側面
の要部断面図である。

【図４】従来の電界放出型電子源素子の製造方法を説明
するための側面の要部断面図である。

【符号の説明】

１シリコン突起部２ａ，２ｂ表面コート層３シリコン基板４絶縁層５ゲート電極層６空間７シリコンマスク

───────────────────────────────────────────────────── フロントページの続き (72)発明者矢野盛規大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内

Claims

【特許請求の範囲】

【請求項１】シリコン基板表面を加工して形成され電
界放出の原理に基づいて電子放出する冷陰極であるシリ
コン突起部と、該シリコン突起部の周囲上に絶縁層を介
して配置されたゲート電極層とから構成される電界放出
型電子源素子において、前記ゲート電極層の端部が前記シリコン突起部先端を取
り囲むように突出した形状であり、前記シリコン基板の
平面方向における前記シリコン突起部先端と前記ゲート
電極層端部の距離よりも前記シリコン基板の平面方向に
おける前記シリコン突起部先端と前記絶縁層端部との距
離の方が大きくなるような空間が設けられると共に、前
記シリコン突起部先端近傍の表面及び前記ゲート電極層
上に表面コート層が配置されたことを特徴とする電界放
出型電子源素子。
【請求項２】前記表面コート層が単結晶シリコンより
も電気抵抗の低い金属材料から成る薄膜であることを特
徴とする請求項１に記載の電界放出型電子源素子。
【請求項３】前記表面コート層が単結晶シリコンより
も融点の高い金属材料から成る薄膜であることを特徴と
する請求項１に記載の電界放出型電子源素子。
【請求項４】前記表面コート層が単結晶シリコンより
も仕事関数が低い材料から成る薄膜が配置されたことを
特徴とする電界放出型電子源素子。
【請求項５】シリコン基板表面にマスクを形成し、該
シリコン基板表面をエッチングして凸部を形成する第１
のエッチング工程と、該凸部を含むシリコン基板表面に熱酸化により絶縁層と
なる熱酸化シリコン層を形成する熱酸化シリコン形成工
程と、前記マスクによる遮蔽効果を利用して斜め方向から薄膜
を堆積させることにより端部が前記凸部を取り囲むよう
に突出した形状のゲート電極層を形成するゲート電極層
形成工程と、前記マスクを除去し、前記凸部から電界放出の原理に基
づいて電子放出する冷陰極となるシリコン突起部を露出
させ、前記シリコン基板の平面方向における前記シリコ
ン突起部先端と前記ゲート電極層端部の距離よりも前記
シリコン基板の平面方向における前記シリコン突起部先
端と前記熱酸化シリコン層端部との距離の方が大きくな
るような空間を設けるように、前記熱酸化シリコン層を
エッチングする第２のエッチング工程と、前記シリコン突起部先端近傍の表面及び前記ゲート電極
上に表面コート層を形成する表面コート層形成工程とか
ら成る電界放出型電子源素子の製造方法。
【請求項６】前記表面コート層形成工程が、前記シリ
コン基板表面に対して略垂直方向から前記シリコン突起
部先端近傍の表面及び前記ゲート電極上に単結晶シリコ
ンよりも電気抵抗の低い金属材料から成る薄膜を堆積さ
せる工程であることを特徴とする請求項５に記載の電界
放出型電子源素子の製造方法。
【請求項７】前記表面コート層形成工程が、前記シリ
コン基板表面に対して略垂直方向から前記シリコン突起
部先端近傍の表面及び前記ゲート電極上に単結晶シリコ
ンよりも融点の高い金属材料から成る薄膜を堆積させる
工程であることを特徴とする請求項５に記載の電界放出
型電子源素子の製造方法。
【請求項８】前記表面コート層形成工程が、前記シリ
コン基板表面に対して略垂直方向から前記シリコン突起
部先端近傍の表面及び前記ゲート電極上に単結晶シリコ
ンよりも仕事関数の低い材料から成る薄膜を堆積させる
工程であることを特徴とする請求項５に記載の電界放出
型電子源素子の製造方法。