JP3266503B2 - 側面電界放出素子のための最適ゲート制御設計及び製作方法 - Google Patents
側面電界放出素子のための最適ゲート制御設計及び製作方法Info
- Publication number
- JP3266503B2 JP3266503B2 JP12120196A JP12120196A JP3266503B2 JP 3266503 B2 JP3266503 B2 JP 3266503B2 JP 12120196 A JP12120196 A JP 12120196A JP 12120196 A JP12120196 A JP 12120196A JP 3266503 B2 JP3266503 B2 JP 3266503B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- layer
- distance
- substrate
- field emission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
- H01J3/02—Electron guns
- H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
- H01J3/022—Electron guns using a field emission, photo emission, or secondary emission electron source with microengineered cathode, e.g. Spindt-type
Description
【０００１】
【発明の属する技術分野】本発明は一般に電界放出陰極
構造を有する集積超小型電子素子に関し、特に、側面電
界放出素子構造及び該構造の形成方法に関する。
構造を有する集積超小型電子素子に関し、特に、側面電
界放出素子構造及び該構造の形成方法に関する。
【０００２】
【従来の技術】電界放出素子（ＦＥＤ：field emission
device）または超小型真空管が、最近、従来の半導体
シリコン素子に代わる代替品として注目を集めている。
ＦＥＤの使用に関連する利点には、テラヘルツのオーダ
での高速スイッチング、温度及び放射強度性、並びに製
作の相対的容易性が含まれる。そのアプリケーションと
しては、例えば個別の能動素子から、高密度ＳＲＡＭ及
び表示装置、放射防備の軍事アプリケーション、並びに
温度反応のない（temperature insensitive）宇宙技術
にまで及ぶ。電界放出素子に関する文献は主に、（例え
ばフォトリソグラフィにより）鋭い先端を生成し、陰極
〜陽極間距離及び陰極〜ゲート間距離を制御し、これら
の要素間の自己整合（self-alignment）を達成すること
に関連するプロセス問題を取り扱っている。多くの既知
の垂直ＦＥＤでは、陰極の鋭く尖った先端は、標準の集
積回路製作プロセスにより一般に生成され得ない唯一の
物理構造である。
device）または超小型真空管が、最近、従来の半導体
シリコン素子に代わる代替品として注目を集めている。
ＦＥＤの使用に関連する利点には、テラヘルツのオーダ
での高速スイッチング、温度及び放射強度性、並びに製
作の相対的容易性が含まれる。そのアプリケーションと
しては、例えば個別の能動素子から、高密度ＳＲＡＭ及
び表示装置、放射防備の軍事アプリケーション、並びに
温度反応のない（temperature insensitive）宇宙技術
にまで及ぶ。電界放出素子に関する文献は主に、（例え
ばフォトリソグラフィにより）鋭い先端を生成し、陰極
〜陽極間距離及び陰極〜ゲート間距離を制御し、これら
の要素間の自己整合（self-alignment）を達成すること
に関連するプロセス問題を取り扱っている。多くの既知
の垂直ＦＥＤでは、陰極の鋭く尖った先端は、標準の集
積回路製作プロセスにより一般に生成され得ない唯一の
物理構造である。
【０００３】最近、側面電界放出素子が、従来の垂直エ
ミッタ素子の代替品として登場した。Croninらによる米
国特許番号第５２３３２６３号及び同第５３０８４３９
号は、従来の集積回路製作技術により生成される側面電
界放出素子を開示している。水平薄膜陰極が開示され、
陰極エミッタ先端が陽極から所定距離だけ離される。陽
極は、陰極先端から電界放出により水平方向に放出され
る電子を受け取る。エミッタ先端で多大な電子トンネル
効果を発生するために、先端における電界はかなり高く
なければならない（例えば１×１０7Ｖ／ｃｍ）。
ミッタ素子の代替品として登場した。Croninらによる米
国特許番号第５２３３２６３号及び同第５３０８４３９
号は、従来の集積回路製作技術により生成される側面電
界放出素子を開示している。水平薄膜陰極が開示され、
陰極エミッタ先端が陽極から所定距離だけ離される。陽
極は、陰極先端から電界放出により水平方向に放出され
る電子を受け取る。エミッタ先端で多大な電子トンネル
効果を発生するために、先端における電界はかなり高く
なければならない（例えば１×１０7Ｖ／ｃｍ）。
【０００４】陰極先端で生成される電界は陰極により放
出される電子密度を決定し、電子密度は素子の電流を決
定する。陰極の電界の大きさは、陰極の上方及び（また
は）下方に配置されるゲートへの印加電圧を可変するこ
とにより、部分的に制御される。ゲート電圧の変化は電
界の対応する変化を生じる。素子出力電流は陰極電界の
変化に対して指数関数的に変化するので、電界強度の小
さな変化が素子における高い利得を生成する。
出される電子密度を決定し、電子密度は素子の電流を決
定する。陰極の電界の大きさは、陰極の上方及び（また
は）下方に配置されるゲートへの印加電圧を可変するこ
とにより、部分的に制御される。ゲート電圧の変化は電
界の対応する変化を生じる。素子出力電流は陰極電界の
変化に対して指数関数的に変化するので、電界強度の小
さな変化が素子における高い利得を生成する。
【０００５】所与のゲート電圧において、エミッタ先端
と陽極間で生成される電界の強度が、陰極エミッタと陽
極間の水平距離（ギャップ間隔）、及びゲートとエミッ
タ間の垂直絶縁体間隔などの幾何ファクタを可変するこ
とにより、追加的に制御されうる。エミッタと陽極間の
ギャップが小さくなると生成される電界は強くなる。更
に、陰極とゲート間の垂直距離が最小化されるとき（す
なわち、エミッタとゲートとを分離する絶縁体の厚さが
最小化されるとき）、所与のゲート電圧に対して強い強
度の電界が生成される。
と陽極間で生成される電界の強度が、陰極エミッタと陽
極間の水平距離（ギャップ間隔）、及びゲートとエミッ
タ間の垂直絶縁体間隔などの幾何ファクタを可変するこ
とにより、追加的に制御されうる。エミッタと陽極間の
ギャップが小さくなると生成される電界は強くなる。更
に、陰極とゲート間の垂直距離が最小化されるとき（す
なわち、エミッタとゲートとを分離する絶縁体の厚さが
最小化されるとき）、所与のゲート電圧に対して強い強
度の電界が生成される。
【０００６】エミッタ先端から放出される電子は、しば
しばゲート電極の一部上で収集される。こうした収集
は、素子を機能させるためにゲート電極に印加されなけ
ればならない正電圧（エミッタ電極に対して）により頻
度が増す。結果的に、陽極に到達する電子の数が減少
し、素子の効率及び相互コンダクタンスが低下する。所
与の印加電圧に対して、Croninらは上記特許の中で、垂
直平面が下方の基板の上面に直交するように、陰極先端
をゲート・エッジと同一の垂直平面内で終端することに
より、電界が増加されうることを教示している。従っ
て、ゲート電極との電子衝突が最小化される。更に、突
出するエミッタ先端の曲率半径が小さくなると、電子フ
ローを開始するために必要なゲート電圧（しきい値電
圧）が低くなる。
しばゲート電極の一部上で収集される。こうした収集
は、素子を機能させるためにゲート電極に印加されなけ
ればならない正電圧（エミッタ電極に対して）により頻
度が増す。結果的に、陽極に到達する電子の数が減少
し、素子の効率及び相互コンダクタンスが低下する。所
与の印加電圧に対して、Croninらは上記特許の中で、垂
直平面が下方の基板の上面に直交するように、陰極先端
をゲート・エッジと同一の垂直平面内で終端することに
より、電界が増加されうることを教示している。従っ
て、ゲート電極との電子衝突が最小化される。更に、突
出するエミッタ先端の曲率半径が小さくなると、電子フ
ローを開始するために必要なゲート電圧（しきい値電
圧）が低くなる。
【０００７】要するに、側面電界放出素子の必要なエミ
ッタ電界、従って素子の電流が、製作の間に上述のパラ
メータを最適化することにより、ゲート電圧により幾分
制御可能になる。高利得構造の設計を通じて、素子電流
の追加の制御が望ましい。ゲート電圧の所与の変化に対
する陽極電流の変化が受容可能な電流を維持しながら実
質的に増加されるように、最適化された素子構造が所望
される。
ッタ電界、従って素子の電流が、製作の間に上述のパラ
メータを最適化することにより、ゲート電圧により幾分
制御可能になる。高利得構造の設計を通じて、素子電流
の追加の制御が望ましい。ゲート電圧の所与の変化に対
する陽極電流の変化が受容可能な電流を維持しながら実
質的に増加されるように、最適化された素子構造が所望
される。
【０００８】
【発明が解決しようとする課題】従って本発明の目的
は、改良された相互コンダクタンスを有する電界放出素
子を製作するための構造及び方法を提供することであ
る。
は、改良された相互コンダクタンスを有する電界放出素
子を製作するための構造及び方法を提供することであ
る。
【０００９】
【課題を解決するための手段】本発明は、側面電界放出
素子構造、並びに陰極の放出部分に対するゲート電極の
位置を最適化することにより、電界強度の制御を増大す
る素子を製作する方法を提供する。ゲートがエミッタを
越えて陽極の方向にある距離だけ伸びると、放出電子密
度のゲート制御が最大化される。最適ゲート位置は、ゲ
ート〜エミッタ間絶縁体の厚さ、エミッタ〜陽極間隔、
及びゲート〜陽極間隔などの、幾何ファクタに依存す
る。好適には、エミッタ先端からのゲート・エッジの変
位が、エミッタ〜陽極間距離の１／２である。本発明の
電界放出素子のゲート位置は、受容可能な陽極電流を維
持しながら、ゲート電位の所与の変化に対するピーク電
界の変化、すなわち素子の利得または増幅を増大する。
素子構造、並びに陰極の放出部分に対するゲート電極の
位置を最適化することにより、電界強度の制御を増大す
る素子を製作する方法を提供する。ゲートがエミッタを
越えて陽極の方向にある距離だけ伸びると、放出電子密
度のゲート制御が最大化される。最適ゲート位置は、ゲ
ート〜エミッタ間絶縁体の厚さ、エミッタ〜陽極間隔、
及びゲート〜陽極間隔などの、幾何ファクタに依存す
る。好適には、エミッタ先端からのゲート・エッジの変
位が、エミッタ〜陽極間距離の１／２である。本発明の
電界放出素子のゲート位置は、受容可能な陽極電流を維
持しながら、ゲート電位の所与の変化に対するピーク電
界の変化、すなわち素子の利得または増幅を増大する。
【００１０】簡単に言えば、本発明の１つの態様では、
基板の上面に平行に伸びるように配置される陰極部材を
含む新規の側面電界放出素子が提供される。陰極部材の
少なくとも一端が、電界放出により電子を放出する先端
を含む。陽極部材は、陰極部材の先端から事前選択され
た水平距離だけ正確に離れて基板上に配置される。陽極
部材は、陰極部材の先端から電界放出により放出される
電子を受け取る。エミッタ先端からの電子放出を制御す
るゲート部材は陰極部材の下方に配置され、陰極部材先
端を越えて陽極部材に向けて横方向に伸びる。ゲート部
材のエッジは、陰極部材の先端から水平方向に変位され
る。ゲート部材もまた、陽極部材から事前選択された水
平距離だけ離れて配置され、この所定距離は、陽極部材
から陰極部材までの距離よりも小さい。陰極電界の制御
と電界の大きさとの間の最適なトレードオフのために、
ゲート部材が好適には、陰極エミッタ先端と陽極との間
の中間点に配置される。
基板の上面に平行に伸びるように配置される陰極部材を
含む新規の側面電界放出素子が提供される。陰極部材の
少なくとも一端が、電界放出により電子を放出する先端
を含む。陽極部材は、陰極部材の先端から事前選択され
た水平距離だけ正確に離れて基板上に配置される。陽極
部材は、陰極部材の先端から電界放出により放出される
電子を受け取る。エミッタ先端からの電子放出を制御す
るゲート部材は陰極部材の下方に配置され、陰極部材先
端を越えて陽極部材に向けて横方向に伸びる。ゲート部
材のエッジは、陰極部材の先端から水平方向に変位され
る。ゲート部材もまた、陽極部材から事前選択された水
平距離だけ離れて配置され、この所定距離は、陽極部材
から陰極部材までの距離よりも小さい。陰極電界の制御
と電界の大きさとの間の最適なトレードオフのために、
ゲート部材が好適には、陰極エミッタ先端と陽極との間
の中間点に配置される。
【００１１】本発明の別の態様では、側面電界放出素子
が、基板の上面に平行に伸びるように配置される第１の
金属層またはゲート電極を含む。第１の絶縁層がゲート
電極上に横たわり、それを第１の絶縁層上に配置される
第２の金属層または陰極エミッタから分離する。陰極エ
ミッタはゲートの一部上に横たわり、ゲートは陰極エミ
ッタを越え、第３の金属層または陽極に向けて横方向に
伸びる。陽極は基板上に配置され、ゲートのエッジから
第１の距離だけ、また陰極エミッタ先端から第２の距離
だけ、横方向に間隔をあけられる。陰極〜陽極間距離
は、ゲート〜陽極間距離よりも大きく、好適には後者の
２倍に相当する。基板からの陽極の高さは、基板からの
陰極、ゲート、及び介在する第１の絶縁層の結合高さに
少なくとも等しい。ゲートは陰極から陽極への電子放出
を制御する。最終的に不動態層が陰極上に横たわる。素
子の１つの態様では、ゲート及び第１の絶縁層が、基板
上面と直交し、陽極から第１の距離だけ間隔をあけられ
る同一の第１の垂直平面内で終端する。或いは別の態様
では、不動態層、陰極及び第１の絶縁層が、基板上面と
直交し、陽極から第２の距離だけ間隔をあけられる同一
の第２の垂直平面内で終端する。
が、基板の上面に平行に伸びるように配置される第１の
金属層またはゲート電極を含む。第１の絶縁層がゲート
電極上に横たわり、それを第１の絶縁層上に配置される
第２の金属層または陰極エミッタから分離する。陰極エ
ミッタはゲートの一部上に横たわり、ゲートは陰極エミ
ッタを越え、第３の金属層または陽極に向けて横方向に
伸びる。陽極は基板上に配置され、ゲートのエッジから
第１の距離だけ、また陰極エミッタ先端から第２の距離
だけ、横方向に間隔をあけられる。陰極〜陽極間距離
は、ゲート〜陽極間距離よりも大きく、好適には後者の
２倍に相当する。基板からの陽極の高さは、基板からの
陰極、ゲート、及び介在する第１の絶縁層の結合高さに
少なくとも等しい。ゲートは陰極から陽極への電子放出
を制御する。最終的に不動態層が陰極上に横たわる。素
子の１つの態様では、ゲート及び第１の絶縁層が、基板
上面と直交し、陽極から第１の距離だけ間隔をあけられ
る同一の第１の垂直平面内で終端する。或いは別の態様
では、不動態層、陰極及び第１の絶縁層が、基板上面と
直交し、陽極から第２の距離だけ間隔をあけられる同一
の第２の垂直平面内で終端する。
【００１２】別の態様では、本発明は側面電界放出素子
を製作する方法を含み、この方法は次の工程を含む。 （ａ）基板の上面に、該上面に平行に伸びる第１の金属
層を付着する工程。 （ｂ）上記第１の金属層上に第１の絶縁層を付着する工
程。 （ｃ）上記第１の絶縁層上に第２の金属層を付着する工
程。 （ｄ）上記第２の金属層上に第２の絶縁層を付着する工
程。 （ｅ）上記第２の絶縁層、上記第２の金属層、上記第１
の絶縁層、及び上記第１の金属層を貫通する開口を設け
る工程。 （ｆ）工程（ｅ）で設けられた上記開口の壁上に、所定
幅を有する金属の第１の犠牲層を付着する工程。 （ｇ）上記開口を第３の金属層により少なくとも部分的
に充填する工程であって、上記第１の犠牲層が上記第３
の金属層と上記第１及び第２の金属層との間に間隔を置
き、上記第１の犠牲層の所定幅が上記第１及び第３の金
属層間の所望の空間距離に等しい、上記充填工程。 （ｈ）上記第１の犠牲層に隣接する上記第２の絶縁層の
一部を除去し、上記第２の金属層及び上記第１の犠牲層
の側壁を露出する工程。 （ｉ）上記第１の犠牲層の側壁及び上記露出された第２
の金属層の一部上に、所定幅の金属の第２の犠牲層を付
着する工程であって、上記一部が上記第１の犠牲層に隣
接し、上記所定幅を有する、上記付着工程。 （ｊ）上記第２の犠牲層に隣接する上記露出された第２
の金属層上に不動態層を付着する工程。 （ｋ）上記第１の犠牲層を除去して第１の空間を形成す
る除去工程。 （ｌ）上記第２の犠牲層を除去して第２の空間を形成
し、上記第２の空間の直下の上記第２の金属層の一部を
露出する、除去工程。 （ｍ）上記第２の金属層の露出部分を除去する工程であ
って、上記残りの第２の金属層が、上記第３の金属層か
ら上記第１及び第２の空間の結合水平幅に等しい第２の
距離だけ横方向に変位され、上記第１の金属層が、上記
第３の金属層から上記第１の空間の水平幅に等しい第１
の距離だけ横方向に変位され、上記第１の金属層が、上
記第２の金属層から上記第３の金属層への電子放出を制
御するように操作可能である、上記除去工程。
を製作する方法を含み、この方法は次の工程を含む。 （ａ）基板の上面に、該上面に平行に伸びる第１の金属
層を付着する工程。 （ｂ）上記第１の金属層上に第１の絶縁層を付着する工
程。 （ｃ）上記第１の絶縁層上に第２の金属層を付着する工
程。 （ｄ）上記第２の金属層上に第２の絶縁層を付着する工
程。 （ｅ）上記第２の絶縁層、上記第２の金属層、上記第１
の絶縁層、及び上記第１の金属層を貫通する開口を設け
る工程。 （ｆ）工程（ｅ）で設けられた上記開口の壁上に、所定
幅を有する金属の第１の犠牲層を付着する工程。 （ｇ）上記開口を第３の金属層により少なくとも部分的
に充填する工程であって、上記第１の犠牲層が上記第３
の金属層と上記第１及び第２の金属層との間に間隔を置
き、上記第１の犠牲層の所定幅が上記第１及び第３の金
属層間の所望の空間距離に等しい、上記充填工程。 （ｈ）上記第１の犠牲層に隣接する上記第２の絶縁層の
一部を除去し、上記第２の金属層及び上記第１の犠牲層
の側壁を露出する工程。 （ｉ）上記第１の犠牲層の側壁及び上記露出された第２
の金属層の一部上に、所定幅の金属の第２の犠牲層を付
着する工程であって、上記一部が上記第１の犠牲層に隣
接し、上記所定幅を有する、上記付着工程。 （ｊ）上記第２の犠牲層に隣接する上記露出された第２
の金属層上に不動態層を付着する工程。 （ｋ）上記第１の犠牲層を除去して第１の空間を形成す
る除去工程。 （ｌ）上記第２の犠牲層を除去して第２の空間を形成
し、上記第２の空間の直下の上記第２の金属層の一部を
露出する、除去工程。 （ｍ）上記第２の金属層の露出部分を除去する工程であ
って、上記残りの第２の金属層が、上記第３の金属層か
ら上記第１及び第２の空間の結合水平幅に等しい第２の
距離だけ横方向に変位され、上記第１の金属層が、上記
第３の金属層から上記第１の空間の水平幅に等しい第１
の距離だけ横方向に変位され、上記第１の金属層が、上
記第２の金属層から上記第３の金属層への電子放出を制
御するように操作可能である、上記除去工程。
【００１３】第１の金属層は３極管（triode）電界放出
素子のゲート電極として機能する一方で、第２の金属層
は陰極に、第３の金属層は陽極に相当する。第３の金属
層または陽極は、充填工程（ｇ）により形成され、基板
上面から測定される最小の高さを有し、それはほぼ第１
の金属層、第２の金属層（ゲート及び陰極）、及び第１
の絶縁層の結合高さに等しい。別の構成では、本製作方
法は更に、除去された第２の金属層の直下の第１の絶縁
層の一部を除去する工程を含む。ゲート電極のエッジか
らの陰極の横方向の変位が、陰極〜陽極間距離の１／２
になるように、第１の空間の幅が第２の空間の幅に等し
い場合に、陰極からの電子放出の最適な制御が達成され
る。
素子のゲート電極として機能する一方で、第２の金属層
は陰極に、第３の金属層は陽極に相当する。第３の金属
層または陽極は、充填工程（ｇ）により形成され、基板
上面から測定される最小の高さを有し、それはほぼ第１
の金属層、第２の金属層（ゲート及び陰極）、及び第１
の絶縁層の結合高さに等しい。別の構成では、本製作方
法は更に、除去された第２の金属層の直下の第１の絶縁
層の一部を除去する工程を含む。ゲート電極のエッジか
らの陰極の横方向の変位が、陰極〜陽極間距離の１／２
になるように、第１の空間の幅が第２の空間の幅に等し
い場合に、陰極からの電子放出の最適な制御が達成され
る。
【００１４】本発明の側面電界放出素子ではゲート電極
のエッジが陽極と陰極との間に配置され、従来の構造に
勝る利点を有する。ゲート電位の変化に対して生成され
る陰極エミッタ電界の大きさのある程度の制御が、多く
の幾何製作ファクタを変更することにより以前にも可能
であったが、ゲートを陰極エッジから変位させることに
より、電界の強度はより一層制御されうる。
のエッジが陽極と陰極との間に配置され、従来の構造に
勝る利点を有する。ゲート電位の変化に対して生成され
る陰極エミッタ電界の大きさのある程度の制御が、多く
の幾何製作ファクタを変更することにより以前にも可能
であったが、ゲートを陰極エッジから変位させることに
より、電界の強度はより一層制御されうる。
【００１５】
【発明の実施の形態】上述のように、側面電界放出素子
及び本発明の素子を生成する方法は、陰極エミッタの放
出部分に対するゲート位置を選択することにより、放出
電流のゲート制御を増大する。エミッタ先端と陽極との
間のゲートの水平位置を調整することにより、エミッタ
電界強度の増大した制御が可能になる。ゲート・エッジ
が陰極エミッタ先端と陽極間のほぼ中間点に位置決めさ
れるときに、制御と放出電流との間の最適トレードオフ
が獲得される。
及び本発明の素子を生成する方法は、陰極エミッタの放
出部分に対するゲート位置を選択することにより、放出
電流のゲート制御を増大する。エミッタ先端と陽極との
間のゲートの水平位置を調整することにより、エミッタ
電界強度の増大した制御が可能になる。ゲート・エッジ
が陰極エミッタ先端と陽極間のほぼ中間点に位置決めさ
れるときに、制御と放出電流との間の最適トレードオフ
が獲得される。
【００１６】添付の図面を参照すると、図面を通じて同
一のまたは類似のコンポーネントは同一参照番号で示さ
れる。
一のまたは類似のコンポーネントは同一参照番号で示さ
れる。
【００１７】本発明による側面電界放出素子（ＦＥＤ）
の好適な実施例が、一般に参照番号１０として図１及び
図２に断面図で示される。陰極部材３０をＦＥＤ１０の
上面に電気的に結合するための追加の製作工程は、Cron
inらによる上記米国特許番号第５２３３２６３号及び同
第５３０８４３９号で述べられている。
の好適な実施例が、一般に参照番号１０として図１及び
図２に断面図で示される。陰極部材３０をＦＥＤ１０の
上面に電気的に結合するための追加の製作工程は、Cron
inらによる上記米国特許番号第５２３３２６３号及び同
第５３０８４３９号で述べられている。
【００１８】図１及び図２のＦＥＤの基板２０は、後述
の素子製作プロセスの間に通常、遭遇する高温（例えば
４５０℃）に耐えうるガラス、セラミックなどから成
る。電子エミッタ陰極部材３０が、支持基板２０の上面
２５に対して横方向に配置される。電子エミッタ陰極部
材３０は好適には、約１００オングストローム乃至２０
０オングストロームの厚さのタングステンまたは窒化チ
タンなどの薄膜から成る。タンタル、モリブデン、チタ
ン、アルミニウム、またはそれらの合金などの他の材料
も、陰極３０を形成するために成功裡に適用されうるこ
とが理解されよう。例えば化学蒸着またはスパッタリン
グ技術が、陰極３０を生成するために使用される。
の素子製作プロセスの間に通常、遭遇する高温（例えば
４５０℃）に耐えうるガラス、セラミックなどから成
る。電子エミッタ陰極部材３０が、支持基板２０の上面
２５に対して横方向に配置される。電子エミッタ陰極部
材３０は好適には、約１００オングストローム乃至２０
０オングストロームの厚さのタングステンまたは窒化チ
タンなどの薄膜から成る。タンタル、モリブデン、チタ
ン、アルミニウム、またはそれらの合金などの他の材料
も、陰極３０を形成するために成功裡に適用されうるこ
とが理解されよう。例えば化学蒸着またはスパッタリン
グ技術が、陰極３０を生成するために使用される。
【００１９】二酸化ケイ素などの酸化物を含む第１の絶
縁層４０が、ゲート部材５０を陰極部材３０から分離
し、特に、陰極３０の先端３５をゲート５０から分離す
る。第１の絶縁層４０の厚さは、好適には陰極先端３５
と陽極７０（下記参照）との間の水平距離"ｘ"の１／２
であり、素子の設計に依存して約２００オングストロー
ム乃至１０００オングストロームである。この厚さは、
素子の低いターンオン電圧を得るために最小化される。
ゲート部材５０は導電性金属を含み、好適にはタングス
テンまたはアルミニウム−銅合金を含む。ゲート部材５
０の厚さはエミッタ電界制御にとって重要ではなく、素
子特性の最適化のために選択されうる。通常、ゲート部
材５０は、約１００オングストローム乃至１０００オン
グストロームの厚さを有する。
縁層４０が、ゲート部材５０を陰極部材３０から分離
し、特に、陰極３０の先端３５をゲート５０から分離す
る。第１の絶縁層４０の厚さは、好適には陰極先端３５
と陽極７０（下記参照）との間の水平距離"ｘ"の１／２
であり、素子の設計に依存して約２００オングストロー
ム乃至１０００オングストロームである。この厚さは、
素子の低いターンオン電圧を得るために最小化される。
ゲート部材５０は導電性金属を含み、好適にはタングス
テンまたはアルミニウム−銅合金を含む。ゲート部材５
０の厚さはエミッタ電界制御にとって重要ではなく、素
子特性の最適化のために選択されうる。通常、ゲート部
材５０は、約１００オングストローム乃至１０００オン
グストロームの厚さを有する。
【００２０】不動態層（passivation layer）９５は好
適には二酸化ケイ素から成り、陰極部材３０、及びＦＥ
Ｄ１０に近接して存在しうる他の回路を保護するため
に、陰極部材３０上に付着される。不動態層９５は、陰
極３０と任意の他の近接導体との間の好ましくない容量
結合を阻止するために十分厚くなければならず、通常約
１０００オングストローム乃至３０００オングストロー
ムの厚さである。
適には二酸化ケイ素から成り、陰極部材３０、及びＦＥ
Ｄ１０に近接して存在しうる他の回路を保護するため
に、陰極部材３０上に付着される。不動態層９５は、陰
極３０と任意の他の近接導体との間の好ましくない容量
結合を阻止するために十分厚くなければならず、通常約
１０００オングストローム乃至３０００オングストロー
ムの厚さである。
【００２１】陽極部材７０は通常、タングステンまたは
アルミニウム−銅合金などの導電性金属から成り、基板
２０上に配置されて反対側に横方向に伸びる陰極／ゲー
ト・スタック１５から間隔をあけられる。しかしながら
他の態様も可能である。例えば発光素子では、電子が陰
極からリンに伝達されるとき、光が放出されるように陽
極がリン層及び金属層から構成されうる。
アルミニウム−銅合金などの導電性金属から成り、基板
２０上に配置されて反対側に横方向に伸びる陰極／ゲー
ト・スタック１５から間隔をあけられる。しかしながら
他の態様も可能である。例えば発光素子では、電子が陰
極からリンに伝達されるとき、光が放出されるように陽
極がリン層及び金属層から構成されうる。
【００２２】陰極／ゲート・スタック１５と陽極７０と
の間の空間は、好適には真空（例えば１０-6トル乃至１
０-7トル）を含む。しかしながら真空は本発明には必要
ではなく、空間はヘリウムまたは空気などの任意の気
体、或いは絶縁体により充填されうる。
の間の空間は、好適には真空（例えば１０-6トル乃至１
０-7トル）を含む。しかしながら真空は本発明には必要
ではなく、空間はヘリウムまたは空気などの任意の気
体、或いは絶縁体により充填されうる。
【００２３】ゲート電圧の所与の変化に対して、ピーク
電界の最大の対応する変化が素子利得を最大化すること
が望ましい。従って、ゲート電圧を変化することにより
電界が制御されうる。本発明によれば、エミッタ先端３
５に対するゲート・エッジ５５の横方向変位"ｚ"を増加
することにより、エミッタ電界及び素子電流の追加の制
御が可能である。従って、変位"ｚ"が最適化されると
き、エミッタ電界、従って素子電流がゲート電圧の変化
に対して、従来技術から期待されるよりも強い依存性を
有する。
電界の最大の対応する変化が素子利得を最大化すること
が望ましい。従って、ゲート電圧を変化することにより
電界が制御されうる。本発明によれば、エミッタ先端３
５に対するゲート・エッジ５５の横方向変位"ｚ"を増加
することにより、エミッタ電界及び素子電流の追加の制
御が可能である。従って、変位"ｚ"が最適化されると
き、エミッタ電界、従って素子電流がゲート電圧の変化
に対して、従来技術から期待されるよりも強い依存性を
有する。
【００２４】エミッタ電界のゲート制御の増大は、ゲー
ト・エッジ５５が陽極７０とエミッタ先端３５の間に位
置するように、陰極３０と陽極７０間の水平距離"ｘ"
が、ゲート５０と陽極７０間の水平距離"ｙ"よりも大き
いとき、提供される。距離"ｘ"は、好適には約４００オ
ングストローム乃至２０００オングストロームである。
ト・エッジ５５が陽極７０とエミッタ先端３５の間に位
置するように、陰極３０と陽極７０間の水平距離"ｘ"
が、ゲート５０と陽極７０間の水平距離"ｙ"よりも大き
いとき、提供される。距離"ｘ"は、好適には約４００オ
ングストローム乃至２０００オングストロームである。
【００２５】代わりに、ゲート・エッジ５５がエミッタ
先端３５よりも陽極７０から遠く離れると、ゲート５０
は電子放出に対して最小の効果を有する。なぜなら、こ
の場合にはゲート周縁電界だけが放出電界の大きさに影
響するからである。しかしながら、ゲート〜陽極間距
離"ｙ"がエミッタ〜陽極間距離"ｘ"よりも顕著に小さい
と、ゲート５０の電界が陽極７０で終端し、エミッタ先
端３５への効果は低減する。ゲート制御と電界との間の
最適なトレードオフは、変位"ｚ"がエミッタ〜陽極間ギ
ャップ"ｘ"のほぼ１／２のとき、換言するとゲート〜陽
極間距離"ｙ"がエミッタ〜陽極間ギャップ"ｘ"のほぼ１
／２のとき、獲得される。
先端３５よりも陽極７０から遠く離れると、ゲート５０
は電子放出に対して最小の効果を有する。なぜなら、こ
の場合にはゲート周縁電界だけが放出電界の大きさに影
響するからである。しかしながら、ゲート〜陽極間距
離"ｙ"がエミッタ〜陽極間距離"ｘ"よりも顕著に小さい
と、ゲート５０の電界が陽極７０で終端し、エミッタ先
端３５への効果は低減する。ゲート制御と電界との間の
最適なトレードオフは、変位"ｚ"がエミッタ〜陽極間ギ
ャップ"ｘ"のほぼ１／２のとき、換言するとゲート〜陽
極間距離"ｙ"がエミッタ〜陽極間ギャップ"ｘ"のほぼ１
／２のとき、獲得される。
【００２６】図８はゲート制御の変化の様子を示す例で
あり、陰極エミッタ先端３５に対するゲート・エッジ５
５の変位"ｚ"に対する、ゲート電圧の単位変化（Δ
Ｖg）当たりの最大電界変化（ΔＥmax）の関係を示す。
この例では、陰極エミッタ〜陽極間距離"ｘ"は１０００
オングストロームであり、介在する第１の絶縁層４０の
厚さは５１０オングストロームである。陽極電位は４０
Ｖで、ゲート電位は０Ｖ乃至５Ｖの範囲で変化する。検
討された変位"ｚ"は、約−２５０オングストロームから
約＋９００オングストロームの範囲であった。グラフに
示されるように、ゲート・エッジ５５とエミッタ先端３
５間の距離が増すと、電界強度の制御の測定に相当する
傾斜も増加する。ΔＥmax／ΔＶg対"ｚ"の関係は、直線
性からは逸脱する。なぜなら、ピーク電界の位置が"ｚ"
により僅かに変化するからである。最大制御は、変位"
ｚ"が約５００オングストロームのとき、或いはゲート
・エッジ５５がエミッタ先端３５と陽極７０間のほぼ中
間点に位置するとき、獲得される。変位"ｚ"がエミッタ
先端３５と陽極７０間の中間点に増加すると、ピーク電
界が約９％以内で減少する。これはゲート制御と素子電
流との間の許容可能なトレードオフを表す。
あり、陰極エミッタ先端３５に対するゲート・エッジ５
５の変位"ｚ"に対する、ゲート電圧の単位変化（Δ
Ｖg）当たりの最大電界変化（ΔＥmax）の関係を示す。
この例では、陰極エミッタ〜陽極間距離"ｘ"は１０００
オングストロームであり、介在する第１の絶縁層４０の
厚さは５１０オングストロームである。陽極電位は４０
Ｖで、ゲート電位は０Ｖ乃至５Ｖの範囲で変化する。検
討された変位"ｚ"は、約−２５０オングストロームから
約＋９００オングストロームの範囲であった。グラフに
示されるように、ゲート・エッジ５５とエミッタ先端３
５間の距離が増すと、電界強度の制御の測定に相当する
傾斜も増加する。ΔＥmax／ΔＶg対"ｚ"の関係は、直線
性からは逸脱する。なぜなら、ピーク電界の位置が"ｚ"
により僅かに変化するからである。最大制御は、変位"
ｚ"が約５００オングストロームのとき、或いはゲート
・エッジ５５がエミッタ先端３５と陽極７０間のほぼ中
間点に位置するとき、獲得される。変位"ｚ"がエミッタ
先端３５と陽極７０間の中間点に増加すると、ピーク電
界が約９％以内で減少する。これはゲート制御と素子電
流との間の許容可能なトレードオフを表す。
【００２７】不動態層９５のエッジ９９はエミッタ先端
３５と同一の垂直平面内で終端し、エミッタ〜陽極間ギ
ャップ"ｘ"が第２の絶縁層〜陽極間距離"ｘ1"と等しく
なる。この垂直平面は、基板２０の上面２５に直交す
る。
３５と同一の垂直平面内で終端し、エミッタ〜陽極間ギ
ャップ"ｘ"が第２の絶縁層〜陽極間距離"ｘ1"と等しく
なる。この垂直平面は、基板２０の上面２５に直交す
る。
【００２８】図１に本発明の１つの態様として示される
ように、第１の絶縁層４０のエッジ４５はゲート・エッ
ジ５５と同一の垂直平面内で終端し、ゲート〜陽極間距
離"ｙ"が第１の絶縁層〜陽極間距離"ｙ1"と等しくな
る。この垂直平面は、基板２０の上面２５に直交する。
或いは図２に示されるように、第１の絶縁層４０のエッ
ジ４５がエミッタ先端３５及び不動態層のエッジ９９と
同一の垂直平面内で終端する。この態様では、エミッタ
〜陽極間距離"ｘ"、不動態層〜陽極間ギャップ"ｘ1"、
及び第１の絶縁層〜陽極間距離"ｙ1"が、全て等しくな
る。選択された態様は所望の素子特性に依存し、これは
部分的に、エミッタ先端３５及び最下ゲート５０に近接
する第１の絶縁層４０及び真空またはエア・ギャップの
誘電率による。必要に応じてギャップが誘電体により充
填されてもよい。
ように、第１の絶縁層４０のエッジ４５はゲート・エッ
ジ５５と同一の垂直平面内で終端し、ゲート〜陽極間距
離"ｙ"が第１の絶縁層〜陽極間距離"ｙ1"と等しくな
る。この垂直平面は、基板２０の上面２５に直交する。
或いは図２に示されるように、第１の絶縁層４０のエッ
ジ４５がエミッタ先端３５及び不動態層のエッジ９９と
同一の垂直平面内で終端する。この態様では、エミッタ
〜陽極間距離"ｘ"、不動態層〜陽極間ギャップ"ｘ1"、
及び第１の絶縁層〜陽極間距離"ｙ1"が、全て等しくな
る。選択された態様は所望の素子特性に依存し、これは
部分的に、エミッタ先端３５及び最下ゲート５０に近接
する第１の絶縁層４０及び真空またはエア・ギャップの
誘電率による。必要に応じてギャップが誘電体により充
填されてもよい。
【００２９】図３に示されるように、素子１０の製作
は、ゲート電極となる第１の金属層５０を形成するため
に、タングステンまたはアルミニウム−銅合金などの導
電性金属を、基板２０の上面２５上に付着することによ
り開始する。一般に、金属を付着するために化学蒸着が
使用される。
は、ゲート電極となる第１の金属層５０を形成するため
に、タングステンまたはアルミニウム−銅合金などの導
電性金属を、基板２０の上面２５上に付着することによ
り開始する。一般に、金属を付着するために化学蒸着が
使用される。
【００３０】次に製作される層は第１の絶縁層４０であ
り、通常は二酸化ケイ素などの酸化物を含み、第１の金
属層５０上に付着される。この層は好適には約２００オ
ングストローム乃至１０００オングストロームの範囲で
あり、ゲート５０を、次に形成される陰極部材から分離
する。陰極エミッタ電極となる第２の金属層３０が、約
１００オングストローム乃至２００オングストロームの
薄膜として第１の絶縁層４０上に、通常は化学蒸着によ
り付着される。第２の金属層３０は好適には、例えばタ
ングステンまたは窒化チタンを含む。次に、例えば二酸
化ケイ素を含む第２の絶縁層６０が、第２の金属層３０
上に付着される。
り、通常は二酸化ケイ素などの酸化物を含み、第１の金
属層５０上に付着される。この層は好適には約２００オ
ングストローム乃至１０００オングストロームの範囲で
あり、ゲート５０を、次に形成される陰極部材から分離
する。陰極エミッタ電極となる第２の金属層３０が、約
１００オングストローム乃至２００オングストロームの
薄膜として第１の絶縁層４０上に、通常は化学蒸着によ
り付着される。第２の金属層３０は好適には、例えばタ
ングステンまたは窒化チタンを含む。次に、例えば二酸
化ケイ素を含む第２の絶縁層６０が、第２の金属層３０
上に付着される。
【００３１】図４に示されるように、陽極（図示せず）
を規定するための開口７５が、次に第２の絶縁層６０、
第２の金属層（エミッタ電極）３０、第１の絶縁層４
０、及び第１の金属層（ゲート電極）５０を貫通して、
基板２０の上面２５に設けられる。開口７５を形成する
ために、通常、反応イオン・エッチングによりフォロー
されるマスキング（例えばフォトレジストによる）が使
用されるが、他のエッチング・プロセスも、開口７５を
規定するために使用されうる。開口７５を形成するため
に使用可能なプロセスは当業者には既知であり、本発明
は本明細書で述べられる任意の製作ステージにおいて使
用される特定のマスキング及びエッチング・アプローチ
により限定されるものではない。開口７５を規定するた
めの上述のエッチングは、同時にゲート・エッジ５５を
エミッタ先端３５に位置整合する。
を規定するための開口７５が、次に第２の絶縁層６０、
第２の金属層（エミッタ電極）３０、第１の絶縁層４
０、及び第１の金属層（ゲート電極）５０を貫通して、
基板２０の上面２５に設けられる。開口７５を形成する
ために、通常、反応イオン・エッチングによりフォロー
されるマスキング（例えばフォトレジストによる）が使
用されるが、他のエッチング・プロセスも、開口７５を
規定するために使用されうる。開口７５を形成するため
に使用可能なプロセスは当業者には既知であり、本発明
は本明細書で述べられる任意の製作ステージにおいて使
用される特定のマスキング及びエッチング・アプローチ
により限定されるものではない。開口７５を規定するた
めの上述のエッチングは、同時にゲート・エッジ５５を
エミッタ先端３５に位置整合する。
【００３２】陽極の形成に先立ち、例えばパリレンまた
は窒化ケイ素などのスペーサ材料の薄い共形層（図示せ
ず）が、第２の絶縁層上並びに開口７５の底面及び側壁
７６上に付着される。この共形層の厚さは、ゲート電極
と陽極間の距離"ｙ"を構成するので（図１及び図２参
照）非常に正確に制御される。典型的なスペーサ材料の
厚さは約５００オングストロームである。その後、反応
イオン・エッチングなどの単方向エッチングにより、酸
化物層６０上及び開口７５のフロア上で水平方向に伸び
る全てのスペーサ材料を除去し、開口７５の側壁７６上
の第１の犠牲層８０を取り残す。
は窒化ケイ素などのスペーサ材料の薄い共形層（図示せ
ず）が、第２の絶縁層上並びに開口７５の底面及び側壁
７６上に付着される。この共形層の厚さは、ゲート電極
と陽極間の距離"ｙ"を構成するので（図１及び図２参
照）非常に正確に制御される。典型的なスペーサ材料の
厚さは約５００オングストロームである。その後、反応
イオン・エッチングなどの単方向エッチングにより、酸
化物層６０上及び開口７５のフロア上で水平方向に伸び
る全てのスペーサ材料を除去し、開口７５の側壁７６上
の第１の犠牲層８０を取り残す。
【００３３】次に図５に示されるように、好適にはタン
グステンまたはアルミニウム−銅合金を含む第３の金属
層７０が、陽極を形成するために残りの開口内に付着さ
れる。金属の付着は通常、化学蒸着により行われる。次
に第３の金属層７０が、第２の絶縁層６０と同じレベル
に平坦化される。
グステンまたはアルミニウム−銅合金を含む第３の金属
層７０が、陽極を形成するために残りの開口内に付着さ
れる。金属の付着は通常、化学蒸着により行われる。次
に第３の金属層７０が、第２の絶縁層６０と同じレベル
に平坦化される。
【００３４】第２の金属層（エミッタ）３０上の、及び
第１の犠牲層８０に隣接する第２の絶縁層６０は、エミ
ッタ３０及び第１の犠牲層８０の側壁８１を露出するた
めに、マスキング及びエッチングなどの好適な手段によ
り除去される。パリレンまたは窒化ケイ素などのスペー
サ材料を含む第２の共形層（図示せず）が、露出された
第２の金属層３０上、側壁８１上、第１の犠牲層８０
上、及び陽極７０上に付着される。この付着される共形
層の厚さは、例えば反応物質の低率（low rate）、時
間、温度、及び圧力などの通常の付着パラメータによ
り、非常に正確に制御される。なぜなら、これは陰極エ
ミッタ先端３５とゲート・エッジ５５との間の距離"ｚ"
を構成するからである。その後、反応イオン・エッチン
グなどの単方向エッチングにより、第２の金属層３０、
第１の犠牲層８０、及び陽極７０上において水平方向に
伸びる全てのスペーサ材料を除去し、第１の犠牲層８０
の側壁８１上に第２の犠牲層９０を取り残す（図６参
照）。通常、第２の犠牲層９０の水平幅または水平距
離"ｚ"は、エミッタ〜陽極間距離"ｘ"が１０００オング
ストロームの最終ＦＥＤ１０構成において、約５００オ
ングストロームである。
第１の犠牲層８０に隣接する第２の絶縁層６０は、エミ
ッタ３０及び第１の犠牲層８０の側壁８１を露出するた
めに、マスキング及びエッチングなどの好適な手段によ
り除去される。パリレンまたは窒化ケイ素などのスペー
サ材料を含む第２の共形層（図示せず）が、露出された
第２の金属層３０上、側壁８１上、第１の犠牲層８０
上、及び陽極７０上に付着される。この付着される共形
層の厚さは、例えば反応物質の低率（low rate）、時
間、温度、及び圧力などの通常の付着パラメータによ
り、非常に正確に制御される。なぜなら、これは陰極エ
ミッタ先端３５とゲート・エッジ５５との間の距離"ｚ"
を構成するからである。その後、反応イオン・エッチン
グなどの単方向エッチングにより、第２の金属層３０、
第１の犠牲層８０、及び陽極７０上において水平方向に
伸びる全てのスペーサ材料を除去し、第１の犠牲層８０
の側壁８１上に第２の犠牲層９０を取り残す（図６参
照）。通常、第２の犠牲層９０の水平幅または水平距
離"ｚ"は、エミッタ〜陽極間距離"ｘ"が１０００オング
ストロームの最終ＦＥＤ１０構成において、約５００オ
ングストロームである。
【００３５】図６に示されるように、例えば二酸化ケイ
素を含む不動態層９５が、露出された第２の金属層３０
上に保護のために付着され、例えば化学機械研磨によ
り、第１の犠牲層８０、第２の犠牲層９０、及び陽極７
０の上面と同じレベルに平坦化される。
素を含む不動態層９５が、露出された第２の金属層３０
上に保護のために付着され、例えば化学機械研磨によ
り、第１の犠牲層８０、第２の犠牲層９０、及び陽極７
０の上面と同じレベルに平坦化される。
【００３６】図７に示されるように、第１の犠牲層８０
及び第２の犠牲層９０が次に除去され、水平幅"ｙ"を有
する第１の空間８５、及びゲート・エッジ５５から横方
向に距離"ｚ"だけ伸びる第２の空間９８を形成する。酸
素プラズマ・アッシング（ashing）などの通常の除去プ
ロセスが使用される。図１のＦＥＤは、第２の空間９８
の直下の第２の金属層３０を除去するために、更にエッ
チングすることにより形成される。上述のエッチング
は、不動態層エッジ９９と同時に位置整合されるエミッ
タ先端３５を規定する。結果のエミッタ・エッジ３５も
また、ゲート・エッジ５５から距離"ｚ"だけ横方向に変
位される。除去されるエミッタ３０の直下の第１の絶縁
層４０の一部を続いて除去することにより、図２に示さ
れる別の態様のＦＥＤが製作される。
及び第２の犠牲層９０が次に除去され、水平幅"ｙ"を有
する第１の空間８５、及びゲート・エッジ５５から横方
向に距離"ｚ"だけ伸びる第２の空間９８を形成する。酸
素プラズマ・アッシング（ashing）などの通常の除去プ
ロセスが使用される。図１のＦＥＤは、第２の空間９８
の直下の第２の金属層３０を除去するために、更にエッ
チングすることにより形成される。上述のエッチング
は、不動態層エッジ９９と同時に位置整合されるエミッ
タ先端３５を規定する。結果のエミッタ・エッジ３５も
また、ゲート・エッジ５５から距離"ｚ"だけ横方向に変
位される。除去されるエミッタ３０の直下の第１の絶縁
層４０の一部を続いて除去することにより、図２に示さ
れる別の態様のＦＥＤが製作される。
【００３７】図１及び図２を参照して、第１の犠牲層８
０のパリレン、第２の犠牲層９０、エミッタ３０、及び
第１の絶縁層４０（任意選択）を除去した後、陰極／ゲ
ート・スタック１５と陽極部材７０間の空間に真空が生
成されうる。ギャップは任意選択的に誘電体材料により
充填されてもよい。
０のパリレン、第２の犠牲層９０、エミッタ３０、及び
第１の絶縁層４０（任意選択）を除去した後、陰極／ゲ
ート・スタック１５と陽極部材７０間の空間に真空が生
成されうる。ギャップは任意選択的に誘電体材料により
充填されてもよい。
【００３８】各電極へバイアス電圧を印加するための別
々の金属化コンタクトを、エミッタ３０、ゲート５０及
び陽極７０に付着するために、電界放出素子がパターン
化されうる。動作的には、十分な大きさの電圧がエミッ
タと陽極との間に印加されると、電子がエミッタから陽
極に向けて、水平方向に直接注入される。エミッタ３０
は薄膜金属化層を含むので、エミッタ３０の先端３５を
横切る曲率半径は、ＦＥＤの動作に必要な高電界を生成
するように十分小さい。
々の金属化コンタクトを、エミッタ３０、ゲート５０及
び陽極７０に付着するために、電界放出素子がパターン
化されうる。動作的には、十分な大きさの電圧がエミッ
タと陽極との間に印加されると、電子がエミッタから陽
極に向けて、水平方向に直接注入される。エミッタ３０
は薄膜金属化層を含むので、エミッタ３０の先端３５を
横切る曲率半径は、ＦＥＤの動作に必要な高電界を生成
するように十分小さい。
【００３９】放出電界のゲート制御を改良した表示素子
など、構成１０の変更は、上記米国特許番号第５２３３
２６３号及び同第５３０８４３９号で述べられる追加の
製作工程により製作されうる。更に、電流密度を制御す
るための複数陰極及び複数ゲートを有する単一集積構造
が本発明の方法により製作可能であり、様々な論理演算
の実行、及び（または）素子からの出力電流の増加を可
能にする。
など、構成１０の変更は、上記米国特許番号第５２３３
２６３号及び同第５３０８４３９号で述べられる追加の
製作工程により製作されうる。更に、電流密度を制御す
るための複数陰極及び複数ゲートを有する単一集積構造
が本発明の方法により製作可能であり、様々な論理演算
の実行、及び（または）素子からの出力電流の増加を可
能にする。
【００４０】本発明の側面電界放出素子では、ゲート・
エッジがエミッタと陽極との間に位置し、従来の構造よ
りも有利である。なぜなら、エミッタにおける電界のよ
り大きなゲート制御を可能にするからである。エミッタ
電界、従って素子電流が、従来の素子よりもゲート電圧
の変化に対してより強い依存性を有し、電流制御におけ
る多大な改良が獲得される。従って、出力電流のゲート
制御と出力電流との間のトレードオフが、陰極に対する
ゲート位置を選択することにより最適化される。
エッジがエミッタと陽極との間に位置し、従来の構造よ
りも有利である。なぜなら、エミッタにおける電界のよ
り大きなゲート制御を可能にするからである。エミッタ
電界、従って素子電流が、従来の素子よりもゲート電圧
の変化に対してより強い依存性を有し、電流制御におけ
る多大な改良が獲得される。従って、出力電流のゲート
制御と出力電流との間のトレードオフが、陰極に対する
ゲート位置を選択することにより最適化される。
【００４１】所与のゲート電圧、例えば１０Ｖにおい
て、ゲート変位"ｚ"が０からエミッタ〜陽極間ギャッ
プ"ｘ"の１／２まで増加するとき、最大エミッタ電界の
小さな減少（＜９％）が存在するが、この効果は電界
の、より大きなゲート制御の利点により十分に補われ
る。放出電界のゲート制御の改良は、電流密度が電界の
非常に強い関数であるために多大に増幅される。従っ
て、本発明の電界放出素子は、電子放出の制御を改良す
る追加パラメータを提供することにより、従来の構造に
勝る相互コンダクタンス及び性能の改良を提供する。
て、ゲート変位"ｚ"が０からエミッタ〜陽極間ギャッ
プ"ｘ"の１／２まで増加するとき、最大エミッタ電界の
小さな減少（＜９％）が存在するが、この効果は電界
の、より大きなゲート制御の利点により十分に補われ
る。放出電界のゲート制御の改良は、電流密度が電界の
非常に強い関数であるために多大に増幅される。従っ
て、本発明の電界放出素子は、電子放出の制御を改良す
る追加パラメータを提供することにより、従来の構造に
勝る相互コンダクタンス及び性能の改良を提供する。
【００４２】以上、本発明は特に好適な態様に関連して
述べられてきたが、当業者には、本発明の趣旨及び範囲
から逸脱すること無しに、その形態及び詳細における他
の変更も可能であることが理解されよう。
述べられてきたが、当業者には、本発明の趣旨及び範囲
から逸脱すること無しに、その形態及び詳細における他
の変更も可能であることが理解されよう。
【００４３】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００４４】（１）側面電界放出素子であって、上面を
有する基板と、上記基板の上面に平行に伸びるように上
記基板に対して配置される電子エミッタ陰極部材であっ
て、少なくともその一端が電界放出により電子を放出す
る先端を含む、上記電子エミッタ陰極部材と、上記電子
エミッタ陰極部材の先端からの電子放出を制御するゲー
ト部材であって、上記ゲート部材が上記陰極部材の下に
配置され、上記陰極部材先端を越えて横方向に伸びる、
上記ゲート部材と、上記陰極部材先端から電界放出によ
り放出される電子を受け取る陽極部材であって、上記陽
極部材が上記基板上に配置され、上記ゲート部材から所
定の第１の距離、及び上記エミッタ陰極部材の先端から
上記第１の距離よりも大きい所定の第２の距離だけ間隔
を置かれ、上記ゲート部材のエッジが上記陰極部材先端
と上記陽極との間で終端する、上記陽極部材と、を含
む、電界放出素子。 （２）上記第１の距離が上記第２の距離の１／２に等し
い、上記（１）記載の電界放出素子。 （３）側面電界放出素子であって、上面を有する基板
と、上記基板の上面に平行に伸びるように、上記基板に
対して配置される第１の金属層と、上記第１の金属層上
を覆う第１の絶縁層と、上記第１の金属層の一部を覆う
ように、上記第１の絶縁層上に配置される第２の金属層
であって、上記第１の金属層が上記第２の金属層を越え
て横方向に伸びる、上記第２の金属層と、上記基板上に
配置される第３の金属層であって、上記第３の金属層が
上記第１の金属層から第１の距離、及び上記第２の金属
層から上記第１の距離よりも大きな第２の距離だけ横方
向に間隔を置かれ、上記第１の金属層が上記第２の金属
層と上記第３の金属層の間で終端し、上記第１の金属層
が上記第２の金属層から上記第３の金属層への水平電子
放出を制御するように操作可能であり、上記第３の金属
層が上記基板から、上記第１及び第２の金属層と、それ
らの間に配置される上記第１の絶縁層の結合高さに少な
くとも等しい高さを有する、上記第３の金属層と、上記
第２の金属層上に横たわる不動態層と、を含む、電界放
出素子。 （４）上記第１の金属層が上記第２の金属層のためのゲ
ート制御を含む、上記（３）記載の電界放出素子。 （５）上記第１の距離が上記第２の距離の１／２に等し
い、上記（４）記載の電界放出素子。 （６）上記第１の絶縁層が上記第２の距離の１／２に等
しい厚さを有する、上記（４）記載の電界放出素子。 （７）上記第１の金属層及び上記第１の絶縁層が同一の
第１の垂直平面内で終端し、上記第１の垂直平面が上記
基板の上面と直交し、上記第３の金属層から上記第１の
距離だけ間隔を置かれる、上記（４）記載の電界放出素
子。 （８）上記不動態層、上記第２の金属層、及び上記第１
の絶縁層が同一の第２の垂直平面内で終端し、上記第２
の垂直平面が上記基板の上面に直交し、上記第３の金属
層から上記第２の距離だけ間隔を置かれる、上記（４）
記載の電界放出素子。 （９）側面電界放出素子を製作する方法であって、 ａ）基板の上面に、該上面に平行に伸びる第１の金属層
を付着する工程と、 ｂ）上記第１の金属層上に第１の絶縁層を付着する工程
と、 ｃ）上記第１の絶縁層上に第２の金属層を付着する工程
と、 ｄ）上記第２の金属層上に第２の絶縁層を付着する工程
と、 ｅ）上記第２の絶縁層、上記第２の金属層、上記第１の
絶縁層、及び上記第１の金属層を貫通する開口を設ける
工程と、 ｆ）工程ｅ）で設けられた上記開口の壁上に、所定幅を
有する金属の第１の犠牲層を付着する工程と、 ｇ）上記開口を第３の金属層により少なくとも部分的に
充填する工程であって、上記第１の犠牲層が上記第３の
金属層と上記第１及び第２の金属層との間に間隔を置
き、上記第１の犠牲層の上記所定幅が、上記第１及び第
３の金属層間の所望の空間距離に等しい、上記充填工程
と、 ｈ）上記第１の犠牲層に隣接する上記第２の絶縁層の一
部を除去し、上記第２の金属層及び上記第１の犠牲層の
側壁を露出する工程と、 ｉ）上記第１の犠牲層の上記側壁及び上記露出された第
２の金属層の一部上に、所定幅の金属の第２の犠牲層を
付着する工程であって、上記一部が上記第１の犠牲層に
隣接し、上記所定幅を有する、上記付着工程と、 ｊ）上記第２の犠牲層に隣接する上記露出された第２の
金属層上に不動態層を付着する工程と、 ｋ）上記第１の犠牲層を除去して第１の空間を形成する
除去工程と、 ｌ）上記第２の犠牲層を除去して第２の空間を形成し、
上記第２の空間の直下の上記第２の金属層の一部を露出
する、除去工程と、 ｍ）上記第２の金属層の上記露出部分を除去する工程で
あって、上記残りの第２の金属層が、上記第３の金属層
から上記第１及び第２の空間の結合水平幅に等しい第２
の距離だけ横方向に変位され、上記第１の金属層が上記
第３の金属層から上記第１の空間の水平幅に等しい第１
の距離だけ横方向に変位され、上記第１の金属層が上記
第２の金属層から上記第３の金属層への電子放出を制御
するように操作可能である、上記除去工程と、を含む、
製作方法。 （１０）上記充填工程ｇ）が、上記基板上面からの高さ
が、上記第１の金属層、上記第２の金属層、及び上記第
１の絶縁層の結合高さにほぼ等しい高さを有する上記第
３の金属層を生成する、上記（９）記載の製作方法。 （１１）上記除去される第２の金属層の直下の上記第１
の絶縁層の一部を除去する工程を含む、上記（９）記載
の製作方法。 （１２）上記第１の空間の上記水平幅が、上記第２の空
間の水平幅と等しい、上記（９）記載の製作方法。
有する基板と、上記基板の上面に平行に伸びるように上
記基板に対して配置される電子エミッタ陰極部材であっ
て、少なくともその一端が電界放出により電子を放出す
る先端を含む、上記電子エミッタ陰極部材と、上記電子
エミッタ陰極部材の先端からの電子放出を制御するゲー
ト部材であって、上記ゲート部材が上記陰極部材の下に
配置され、上記陰極部材先端を越えて横方向に伸びる、
上記ゲート部材と、上記陰極部材先端から電界放出によ
り放出される電子を受け取る陽極部材であって、上記陽
極部材が上記基板上に配置され、上記ゲート部材から所
定の第１の距離、及び上記エミッタ陰極部材の先端から
上記第１の距離よりも大きい所定の第２の距離だけ間隔
を置かれ、上記ゲート部材のエッジが上記陰極部材先端
と上記陽極との間で終端する、上記陽極部材と、を含
む、電界放出素子。 （２）上記第１の距離が上記第２の距離の１／２に等し
い、上記（１）記載の電界放出素子。 （３）側面電界放出素子であって、上面を有する基板
と、上記基板の上面に平行に伸びるように、上記基板に
対して配置される第１の金属層と、上記第１の金属層上
を覆う第１の絶縁層と、上記第１の金属層の一部を覆う
ように、上記第１の絶縁層上に配置される第２の金属層
であって、上記第１の金属層が上記第２の金属層を越え
て横方向に伸びる、上記第２の金属層と、上記基板上に
配置される第３の金属層であって、上記第３の金属層が
上記第１の金属層から第１の距離、及び上記第２の金属
層から上記第１の距離よりも大きな第２の距離だけ横方
向に間隔を置かれ、上記第１の金属層が上記第２の金属
層と上記第３の金属層の間で終端し、上記第１の金属層
が上記第２の金属層から上記第３の金属層への水平電子
放出を制御するように操作可能であり、上記第３の金属
層が上記基板から、上記第１及び第２の金属層と、それ
らの間に配置される上記第１の絶縁層の結合高さに少な
くとも等しい高さを有する、上記第３の金属層と、上記
第２の金属層上に横たわる不動態層と、を含む、電界放
出素子。 （４）上記第１の金属層が上記第２の金属層のためのゲ
ート制御を含む、上記（３）記載の電界放出素子。 （５）上記第１の距離が上記第２の距離の１／２に等し
い、上記（４）記載の電界放出素子。 （６）上記第１の絶縁層が上記第２の距離の１／２に等
しい厚さを有する、上記（４）記載の電界放出素子。 （７）上記第１の金属層及び上記第１の絶縁層が同一の
第１の垂直平面内で終端し、上記第１の垂直平面が上記
基板の上面と直交し、上記第３の金属層から上記第１の
距離だけ間隔を置かれる、上記（４）記載の電界放出素
子。 （８）上記不動態層、上記第２の金属層、及び上記第１
の絶縁層が同一の第２の垂直平面内で終端し、上記第２
の垂直平面が上記基板の上面に直交し、上記第３の金属
層から上記第２の距離だけ間隔を置かれる、上記（４）
記載の電界放出素子。 （９）側面電界放出素子を製作する方法であって、 ａ）基板の上面に、該上面に平行に伸びる第１の金属層
を付着する工程と、 ｂ）上記第１の金属層上に第１の絶縁層を付着する工程
と、 ｃ）上記第１の絶縁層上に第２の金属層を付着する工程
と、 ｄ）上記第２の金属層上に第２の絶縁層を付着する工程
と、 ｅ）上記第２の絶縁層、上記第２の金属層、上記第１の
絶縁層、及び上記第１の金属層を貫通する開口を設ける
工程と、 ｆ）工程ｅ）で設けられた上記開口の壁上に、所定幅を
有する金属の第１の犠牲層を付着する工程と、 ｇ）上記開口を第３の金属層により少なくとも部分的に
充填する工程であって、上記第１の犠牲層が上記第３の
金属層と上記第１及び第２の金属層との間に間隔を置
き、上記第１の犠牲層の上記所定幅が、上記第１及び第
３の金属層間の所望の空間距離に等しい、上記充填工程
と、 ｈ）上記第１の犠牲層に隣接する上記第２の絶縁層の一
部を除去し、上記第２の金属層及び上記第１の犠牲層の
側壁を露出する工程と、 ｉ）上記第１の犠牲層の上記側壁及び上記露出された第
２の金属層の一部上に、所定幅の金属の第２の犠牲層を
付着する工程であって、上記一部が上記第１の犠牲層に
隣接し、上記所定幅を有する、上記付着工程と、 ｊ）上記第２の犠牲層に隣接する上記露出された第２の
金属層上に不動態層を付着する工程と、 ｋ）上記第１の犠牲層を除去して第１の空間を形成する
除去工程と、 ｌ）上記第２の犠牲層を除去して第２の空間を形成し、
上記第２の空間の直下の上記第２の金属層の一部を露出
する、除去工程と、 ｍ）上記第２の金属層の上記露出部分を除去する工程で
あって、上記残りの第２の金属層が、上記第３の金属層
から上記第１及び第２の空間の結合水平幅に等しい第２
の距離だけ横方向に変位され、上記第１の金属層が上記
第３の金属層から上記第１の空間の水平幅に等しい第１
の距離だけ横方向に変位され、上記第１の金属層が上記
第２の金属層から上記第３の金属層への電子放出を制御
するように操作可能である、上記除去工程と、を含む、
製作方法。 （１０）上記充填工程ｇ）が、上記基板上面からの高さ
が、上記第１の金属層、上記第２の金属層、及び上記第
１の絶縁層の結合高さにほぼ等しい高さを有する上記第
３の金属層を生成する、上記（９）記載の製作方法。 （１１）上記除去される第２の金属層の直下の上記第１
の絶縁層の一部を除去する工程を含む、上記（９）記載
の製作方法。 （１２）上記第１の空間の上記水平幅が、上記第２の空
間の水平幅と等しい、上記（９）記載の製作方法。
【図１】本発明の態様による側面電界放出素子を示す断
面図である。
面図である。
【図２】本発明の別の態様による側面電界放出素子を示
す断面図である。
す断面図である。
【図３】本発明による図１または図２のＦＥＤの製作プ
ロセスにおいて、最下ゲート電極、第１の絶縁層、エミ
ッタ、及び第２の絶縁層を付着する工程後の、超小型電
子アセンブリの断面図である。
ロセスにおいて、最下ゲート電極、第１の絶縁層、エミ
ッタ、及び第２の絶縁層を付着する工程後の、超小型電
子アセンブリの断面図である。
【図４】本発明の製作プロセスにより、アセンブリ内に
開口を設け、開口壁上に第１の犠牲層を付着する工程後
の、図３の超小型電子アセンブリの断面図である。
開口を設け、開口壁上に第１の犠牲層を付着する工程後
の、図３の超小型電子アセンブリの断面図である。
【図５】本発明の製作プロセスによる陽極の形成後の、
図４の超小型電子アセンブリの断面図である。
図４の超小型電子アセンブリの断面図である。
【図６】本発明の製作プロセスにより第２の犠牲層及び
不動態層を付着する工程後の、図５の超小型電子アセン
ブリの断面図である。
不動態層を付着する工程後の、図５の超小型電子アセン
ブリの断面図である。
【図７】本発明の製作プロセスにより第１及び第２の空
間を形成する工程後の、図６の超小型電子アセンブリの
断面図である。
間を形成する工程後の、図６の超小型電子アセンブリの
断面図である。
【図８】エミッタ先端からのゲート・エッジの水平変位
と、ゲート電圧の単位変化当たりの最大電界変化との関
係をプロットした、ゲート制御を示す図である。
と、ゲート電圧の単位変化当たりの最大電界変化との関
係をプロットした、ゲート制御を示す図である。
１０ 側面電界放出素子 １５ 陰極／ゲート・スタック ２０ 基板 ２５ 基板上面 ３０ 第２の金属層（陰極エミッタ） ３５ エミッタ先端 ４０ 第１の絶縁層 ４５ 第１の絶縁層のエッジ ５０ 第１の金属層（ゲート） ５５ ゲート・エッジ ６０ 第２の絶縁層 ７０ 第３の金属層（陽極） ７５ 開口 ７６ 開口の側壁 ８０ 第１の犠牲層 ８１ 第１の犠牲層の側壁 ８５ 第１の空間 ９０ 第２の犠牲層 ９５ 不動態層 ９８ 第２の空間 ９９ 不動態層エッジ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マイケル・デビッド・ポッター アメリカ合衆国05458、バーモント州グ ランド・アイスル、レイクショー・ブー ルバード 14 (56)参考文献 特開 平５−174703（ＪＰ，Ａ) 特開 平４−212236（ＪＰ，Ａ) 特開 平７−45181（ＪＰ，Ａ) 特開 平５−182581（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01J 1/30 H01J 9/02
Claims (12)
- 【請求項１】側面電界放出素子であって、 上面を有する基板と、 上記基板の上面に平行に伸びるように上記基板に対して
配置される電子エミッタ陰極部材であって、少なくとも
その一端が電界放出により電子を放出する先端を含む、
上記電子エミッタ陰極部材と、 上記電子エミッタ陰極部材の先端からの電子放出を制御
するゲート部材であって、上記ゲート部材が上記陰極部
材の下に配置され、上記陰極部材先端を越えて横方向に
伸びる、上記ゲート部材と、 上記陰極部材先端から電界放出により放出される電子を
受け取る陽極部材であって、上記陽極部材が上記基板上
に配置され、上記ゲート部材から所定の第１の距離、及
び上記エミッタ陰極部材の先端から上記第１の距離より
も大きい所定の第２の距離だけ間隔を置かれ、上記第２
の距離は４００Åから２０００Åの間にあり、上記ゲー
ト部材のエッジが上記陰極部材先端と上記陽極との間で
終端する、上記陽極部材と、 を含む、電界放出素子。 - 【請求項２】上記第１の距離が上記第２の距離の１／２
に等しい、請求項１記載の電界放出素子。 - 【請求項３】側面電界放出素子であって、 上面を有する基板と、 上記基板の上面に平行に伸びるように、上記基板に対し
て配置される第１の金属層と、 上記第１の金属層上を覆う第１の絶縁層と、 上記第１の金属層の一部を覆うように、上記第１の絶縁
層上に配置される第２の金属層であって、上記第１の金
属層が上記第２の金属層を越えて横方向に伸びる、上記
第２の金属層と、 上記基板上に配置される第３の金属層であって、上記第
３の金属層が上記第１の金属層から第１の距離、及び上
記第２の金属層から上記第１の距離よりも大きな第２の
距離だけ横方向に間隔を置かれ、上記第２の距離は４０
０Åから２０００Åの間にあり、上記第１の金属層が上
記第２の金属層と上記第３の金属層の間で終端し、上記
第１の金属層が上記第２の金属層から上記第３の金属層
への水平電子放出を制御するように操作可能であり、上
記第３の金属層が上記基板から、上記第１及び第２の金
属層と、それらの間に配置される上記第１の絶縁層の結
合高さに少なくとも等しい高さを有する、上記第３の金
属層と、 上記第２の金属層上に横たわる不動態層と、 を含む、電界放出素子。 - 【請求項４】上記第１の金属層が上記第２の金属層のた
めのゲート制御を含む、請求項３記載の電界放出素子。 - 【請求項５】上記第１の距離が上記第２の距離の１／２
に等しい、請求項４記載の電界放出素子。 - 【請求項６】上記第１の絶縁層が上記第２の距離の１／
２に等しい厚さを有する、請求項４記載の電界放出素
子。 - 【請求項７】上記第１の金属層及び上記第１の絶縁層が
同一の第１の垂直平面内で終端し、上記第１の垂直平面
が上記基板の上面と直交し、上記第３の金属層から上記
第１の距離だけ間隔を置かれる、請求項４記載の電界放
出素子。 - 【請求項８】上記不動態層、上記第２の金属層、及び上
記第１の絶縁層が同一の第２の垂直平面内で終端し、上
記第２の垂直平面が上記基板の上面に直交し、上記第３
の金属層から上記第２の距離だけ間隔を置かれる、請求
項４記載の電界放出素子。 - 【請求項９】側面電界放出素子を製作する方法であっ
て、 ａ）基板の上面に、該上面に平行に伸びる第１の金属層
を付着する工程と、 ｂ）上記第１の金属層上に第１の絶縁層を付着する工程
と、 ｃ）上記第１の絶縁層上に第２の金属層を付着する工程
と、 ｄ）上記第２の金属層上に第２の絶縁層を付着する工程
と、 ｅ）上記第２の絶縁層、上記第２の金属層、上記第１の
絶縁層、及び上記第１の金属層を貫通する開口を設ける
工程と、 ｆ）工程ｅ）で設けられた上記開口の壁上に、所定幅を
有する金属の第１の犠牲層を付着する工程と、 ｇ）上記開口を第３の金属層により少なくとも部分的に
充填する工程であって、上記第１の犠牲層が上記第３の
金属層と上記第１及び第２の金属層との間に間隔を置
き、上記第１の犠牲層の上記所定幅が、上記第１及び第
３の金属層間の所望の空間距離に等しい、上記充填工程
と、 ｈ）上記第１の犠牲層に隣接する上記第２の絶縁層の一
部を除去し、上記第２の金属層及び上記第１の犠牲層の
側壁を露出する工程と、 ｉ）上記第１の犠牲層の上記側壁及び上記露出された第
２の金属層の一部上に、所定幅の金属の第２の犠牲層を
付着する工程であって、上記一部が上記第１の犠牲層に
隣接し、上記所定幅を有する、上記付着工程と、 ｊ）上記第２の犠牲層に隣接する上記露出された第２の
金属層上に不動態層を付着する工程と、 ｋ）上記第１の犠牲層を除去して第１の空間を形成する
除去工程と、 ｌ）上記第２の犠牲層を除去して第２の空間を形成し、
上記第２の空間の直下の上記第２の金属層の一部を露出
する、除去工程と、 ｍ）上記第２の金属層の上記露出部分を除去する工程で
あって、上記残りの第２の金属層が、上記第３の金属層
から上記第１及び第２の空間の結合水平幅に等しい第２
の距離だけ横方向に変位され、上記第１の金属層が上記
第３の金属層から上記第１の空間の水平幅に等しい第１
の距離だけ横方向に変位され、上記第１の金属層が上記
第２の金属層から上記第３の金属層への電子放出を制御
するように操作可能である、上記除去工程と、 を含む、方法。 - 【請求項１０】上記充填工程ｇ）が、上記基板上面から
の高さが、上記第１の金属層、上記第２の金属層、及び
上記第１の絶縁層の結合高さにほぼ等しい高さを有する
上記第３の金属層を生成する、請求項９記載の方法。 - 【請求項１１】上記除去される第２の金属層の直下の上
記第１の絶縁層の一部を除去する工程を含む、請求項９
記載の方法。 - 【請求項１２】上記第１の空間の上記水平幅が、上記第
２の空間の水平幅と等しい、請求項９記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US470320 | 1995-06-06 | ||
| US08/470,320 US5604399A (en) | 1995-06-06 | 1995-06-06 | Optimal gate control design and fabrication method for lateral field emission devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08339757A JPH08339757A (ja) | 1996-12-24 |
| JP3266503B2 true JP3266503B2 (ja) | 2002-03-18 |
Family
ID=23867135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12120196A Expired - Fee Related JP3266503B2 (ja) | 1995-06-06 | 1996-05-16 | 側面電界放出素子のための最適ゲート制御設計及び製作方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5604399A (ja) |
| JP (1) | JP3266503B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100307384B1 (ko) * | 1993-01-19 | 2001-12-17 | 레오니드 다니로비치 카르포브 | 전계방출장치 |
| EP1055248A1 (en) * | 1998-02-09 | 2000-11-29 | Advanced Vision Technologies, Inc. | Confined electron field emission device and fabrication process |
| JPH11232997A (ja) | 1998-02-17 | 1999-08-27 | Sony Corp | 電子放出装置及びその製造方法 |
| US6593695B2 (en) | 1999-01-14 | 2003-07-15 | Northrop Grumman Corp. | Broadband, inverted slot mode, coupled cavity circuit |
| CA2345629A1 (en) * | 1999-07-26 | 2001-02-01 | Advanced Vision Technologies, Inc. | Vacuum field-effect device and fabrication process therefor |
| CN1319246A (zh) * | 1999-07-26 | 2001-10-24 | 先进图像技术公司 | 绝缘栅电子场致发射器件及其制造工艺 |
| WO2004075231A1 (en) * | 2000-05-26 | 2004-09-02 | Choon-Sup Lee | Method of forming a small gap and its application to the fabrication of a lateral fed |
| US6674242B2 (en) * | 2001-03-20 | 2004-01-06 | Copytele, Inc. | Field-emission matrix display based on electron reflections |
| US20060151777A1 (en) * | 2005-01-12 | 2006-07-13 | Naberhuis Steven L | Multi-layer thin film in a ballistic electron emitter |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4163949A (en) * | 1977-12-27 | 1979-08-07 | Joe Shelton | Tubistor |
| FR2641412B1 (fr) * | 1988-12-30 | 1991-02-15 | Thomson Tubes Electroniques | Source d'electrons du type a emission de champ |
| US5079476A (en) * | 1990-02-09 | 1992-01-07 | Motorola, Inc. | Encapsulated field emission device |
| US5214346A (en) * | 1990-02-22 | 1993-05-25 | Seiko Epson Corporation | Microelectronic vacuum field emission device |
| US5214347A (en) * | 1990-06-08 | 1993-05-25 | The United States Of America As Represented By The Secretary Of The Navy | Layered thin-edged field-emitter device |
| US5136764A (en) * | 1990-09-27 | 1992-08-11 | Motorola, Inc. | Method for forming a field emission device |
| US5112436A (en) * | 1990-12-24 | 1992-05-12 | Xerox Corporation | Method of forming planar vacuum microelectronic devices with self aligned anode |
| US5233263A (en) * | 1991-06-27 | 1993-08-03 | International Business Machines Corporation | Lateral field emission devices |
| US5268648A (en) * | 1992-07-13 | 1993-12-07 | The United States Of America As Represented By The Secretary Of The Air Force | Field emitting drain field effect transistor |
| US5312777A (en) * | 1992-09-25 | 1994-05-17 | International Business Machines Corporation | Fabrication methods for bidirectional field emission devices and storage structures |
-
1995
- 1995-06-06 US US08/470,320 patent/US5604399A/en not_active Expired - Lifetime
-
1996
- 1996-05-16 JP JP12120196A patent/JP3266503B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5604399A (en) | 1997-02-18 |
| JPH08339757A (ja) | 1996-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7504767B2 (en) | Electrode structures, display devices containing the same | |
| JP3235172B2 (ja) | 電界電子放出装置 | |
| US5666019A (en) | High-frequency field-emission device | |
| JP3070469B2 (ja) | 電界放射冷陰極およびその製造方法 | |
| US5702281A (en) | Fabrication of two-part emitter for gated field emission device | |
| JP2576760B2 (ja) | 微小電界放出冷陰極とその製造方法 | |
| US5126287A (en) | Self-aligned electron emitter fabrication method and devices formed thereby | |
| US5543686A (en) | Electrostatic focussing means for field emission displays | |
| US6899584B2 (en) | Insulated gate field emitter array | |
| JP3266503B2 (ja) | 側面電界放出素子のための最適ゲート制御設計及び製作方法 | |
| KR100449071B1 (ko) | 전계 방출 소자용 캐소드 | |
| JP2003162956A (ja) | Ｍｉｓ／ｍｉｍ電子放出素子 | |
| US5628663A (en) | Fabrication process for high-frequency field-emission device | |
| JPH0748346B2 (ja) | 電界放出冷陰極素子 | |
| US5787337A (en) | Method of fabricating a field-emission cold cathode | |
| JP3097561B2 (ja) | 電界放出陰極及び電界放出型素子の製造方法 | |
| JP2763219B2 (ja) | 電界放出型電子素子 | |
| JP3407289B2 (ja) | 電子放出装置およびその駆動方法 | |
| JP3235652B2 (ja) | 電界放出型冷陰極およびその製造方法 | |
| JP3097521B2 (ja) | 電界放射型素子の製造方法 | |
| JPH11149858A (ja) | 電界放出型冷陰極およびその製造方法 | |
| JP3235512B2 (ja) | 電界放射冷陰極およびその製造方法 | |
| KR100282261B1 (ko) | 전계방출 캐소드 어레이 및 이의 제조방법 | |
| WO1997009733A1 (en) | High-frequency field-emission device and fabrication process | |
| JP3097522B2 (ja) | 電界放射型素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100111 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100111 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |