JP2003162956A - Mis/mim電子放出素子 - Google Patents

Mis/mim電子放出素子

Info

Publication number
JP2003162956A
JP2003162956A JP2002292820A JP2002292820A JP2003162956A JP 2003162956 A JP2003162956 A JP 2003162956A JP 2002292820 A JP2002292820 A JP 2002292820A JP 2002292820 A JP2002292820 A JP 2002292820A JP 2003162956 A JP2003162956 A JP 2003162956A
Authority
JP
Japan
Prior art keywords
electron
insulator
electron supply
protrusion
supply layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002292820A
Other languages
English (en)
Other versions
JP2003162956A5 (ja
Inventor
Xia Sheng
シア・シェン
Henryk Birecki
ヘンリク・ビレッキ
Si-Ty Lam
サイ−ティ・ラム
Huei-Pei Kuo
フエイ−ペイ・クオ
Steven Louis Naberhuis
スティーブン・ルイス・ナバーフイス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JP2003162956A publication Critical patent/JP2003162956A/ja
Publication of JP2003162956A5 publication Critical patent/JP2003162956A5/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • H01J1/312Cold cathodes, e.g. field-emissive cathode having an electric field perpendicular to the surface, e.g. tunnel-effect cathodes of metal-insulator-metal [MIM] type
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

(57)【要約】 【課題】 高い電流密度、安定性および信頼性を兼ね備
えた電子放出素子を提供する。 【解決手段】 電子放出素子は導電性基板と該導電性基
板上に形成された電子供給層を含む。電子供給層はその
表面に形成された突起を有する。突起の鋭さと密度は制
御することができる。電子供給層と突起の上には絶縁体
が形成され、これによって突起は閉じこめられる。続い
て絶縁体の上に上部導電層が形成される。閉じこめられ
た突起は真空による汚染によって比較的影響を受けな
い。絶縁体が薄いために、高密度の電界強度を低い印可
電圧で突起に発生させることができる。さらに、電子ビ
ームの散乱と発散が最小化される。

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は一般に電子放出素子
に関する。より詳細には、本発明は一般に電界強化(fi
eld-enhanced)金属−絶縁体−半導体(MIS)電子放
出素子または金属−絶縁体−金属(MIM)電子放出素
子(以下、まとめてFEMISと呼ぶ)に関する。 【0002】 【従来の技術】今日、多くの形態の電子放出技術が存在
する。例えば、陰極線管(CRT)は、TVやコンピュ
ータモニタ等の数多くの装置に普及している。電子放出
は、X線装置および電子顕微鏡のような装置において重
要な役割を果たす。さらに、Gibsonらの米国特許第5,
557,596号に記載されているような情報記憶装置
や、マイクロ波源、電子増幅器およびフラットパネルデ
ィスプレイにおいて、例えば集積回路の作成時に用いら
れる電子ビームリソグラフィでは、微細な冷陰極を用い
ることができる。電子放出を行うための実際の要件は、
用途に応じて異なる。一般に、電子ビームには、十分な
電流を運び、できるだけ効率的であり、用途固有の電圧
で動作し、集束可能であり、必要な電力密度で信頼性が
あり、任意の所与の用途に適した真空度において空間的
かつ時間的に安定していることが必要とされる。例え
ば、携帯型の装置では電力消費量が低いことが要求され
る。 【0003】金属−絶縁体−半導体(MIS)電子放出
素子および金属−絶縁体−金属(MIM)電子放出素子
構造が、Iwasakiらによる米国特許第6,066,92
2号に記載されている。電子供給層と薄い金属上部電極
(metal top electrode)との間に電位をかけるそのよ
うな構造では、電子は、1)電子供給層(金属または半
導体)から絶縁層に注入され、2)絶縁層で加速され、
3)薄い金属上部電極に注入され、4)薄い金属上部電
極の表面から放出される。電子供給層と薄い金属上部電
極層との間の電位の大きさに応じて、そのように放出さ
れる電子は、薄い金属膜の表面で熱エネルギーよりもか
なり大きな運動エネルギーを持つことができる。従っ
て、これらの電子は弾道電子放出素子とも呼ばれる。 【0004】MISまたはMIM素子の短所は、放出電
流密度が比較的低いこと(典型的には約1〜10mA/
cm)と、効率が悪いこと(放出電流と、電子供給層
と薄い金属電極の間のシャント電流との比として定義さ
れ、典型的には約0.1%)である。 【0005】また電子は、固体の表面に電界をかけるこ
とにより、導電性または半導電性の固体から真空中に放
出される場合もある。このタイプの電子放出素子は一般
に電界放出素子(field emitter)と呼ばれる。電界放
出素子から放出される電子は、固体の表面で運動エネル
ギーを持たない。先端が鋭利な(tip-shaped)電界放出
素子(以下、スピント型放出素子と呼ぶ)を作成するプ
ロセスが、C. A. Spindtらによる「Physical Propertie
s of Thin-Film Field Emission Cathodes with Molybd
enum Cones」(Journal of Applied Physics, vol. 47,
No. 12, December 1976, pp. 5248-5263)に記載され
ている。スピント型放出素子の場合、先端の表面とアノ
ードとの間の所与の電位に対して先端の表面により強い
電界を誘導するために、電子を放出する表面の先端を鋭
利に形成する。先端が鋭いほど、放出素子から電子を抽
出するために必要な電位が低くなる。 【0006】 【発明が解決しようとする課題】スピント型放出素子の
短所として、空間的かつ時間的な安定性および信頼性を
得るために、比較的高い真空度(圧力<10−6Tor
r、好ましくは<10 Torr)が必要である点が
ある。さらに、スピント型放出素子では電子放出の角度
が比較的広いので、電子ビームリソグラフィまたは情報
記憶の用途のために必要となるスポットサイズに、放出
された電子ビームを集束させることが比較的困難であ
る。単純なスピント先端の動作バイアス電圧は比較的高
く、先端−アノードの間隔が1mmの場合では、最大1
000Vまでの範囲になる。 【0007】言い換えると、1つの素子で高い電流密
度、安定性および信頼性を兼ね備えることは、従来の電
子放出素子の設計では、不可能ではないにしても困難で
あった。 従って、この問題を解決する電子放出素子が
必要とされている。 【0008】 【課題を解決するための手段】本発明の一態様におい
て、FEMIS電子放出素子(電子エミッタ)の一実施
形態は電子供給構造を含むことができる。電子供給構造
は、少なくとも1つ、好ましくは複数の突起が電子供給
構造の上側に形成されるような構造である。電子供給構
造は、導電性基板と、その導電性基板上に形成される電
子供給層(選択的)とから形成することができる。また
電子放出素子は、電子供給構造と突起の上に形成される
絶縁体も含むことができる。このように、任意の所与の
突起が電子放出素子構造の内部に含まれる。電子放出素
子はさらに、絶縁体上に形成される上側導電層を含むこ
とができる。 【0009】FEMIS電子放出素子は、任意の所与の
突起上の絶縁体の一部分が、電子供給構造の比較的平坦
な領域上にある絶縁体の部分よりも薄くなるようにされ
る。さらに、絶縁体は、任意の所与の突起付近の上下両
側において内側に曲面をなす(すなわち、局部的に砂時
計のような形状)ように形成されることができる。ま
た、絶縁体は電子供給層にほぼ一致するような形状とす
ることができる。すなわち、絶縁体形成前の突起を含む
電子供給層の表面の形状をとることができる。 【0010】別の態様では、FEMIS電子放出素子を
形成する方法の一実施形態は、電子供給構造を形成する
ことを含むことができる。電子供給構造は、少なくとも
1つ、好ましくは複数の突起が電子供給構造の上側に形
成されるような構造である。電子供給構造は、導電性基
板と、その導電性基板上に形成される電子供給層(選択
的)とから形成される。前記方法は、電子供給構造およ
び突起上に絶縁体を形成することを含むことができる。
このようにして、任意の所与の突起が電子放出素子構造
の内部に含まれることになる。前記方法はさらに、絶縁
体上に上側導電層を形成することを含むことができる。 【0011】本発明の特定の実施形態は、特定の側面を
達成することができる。例えば、任意の所与の突起が放
出素子構造の内部に存在するので、突起が真空に露出さ
れることがない。したがって、放出素子は、真空中に存
在しうる汚染物質からの影響を比較的受けにくくなり、
放出素子の寿命が延び、効率が高まるとともに、放出さ
れる電子ビームの空間的および時間的な安定性を高める
ことに役立つ。結果として、真空の要件を大きく緩和す
ることができる。 【0012】さらに、導電性基板と上側導電層との間に
電圧が印加されると、比較的薄い絶縁体と結合された任
意の所与の突起の形状は、強化された(enhanced)電界
を突起に生じさせる。従って、FEMIS電子放出素子
では、比較的低い動作電圧を達成することができる。任
意の所与の突起から離れた電界は比較的低く、これによ
って放出素子構造全体の信頼性が改善される。FEMI
S電子放出素子からの電流密度および効率を比較的高く
することができる。また、FEMISからの電子ビーム
を集束させることが比較的容易になる。 【0013】 【発明の実施の形態】図1(A)および(B)は、本発
明の一態様による例示的なFEMIS電子放出素子の第
1および第2の実施形態100の断面図である。図示す
るように、電子放出素子100は導電性基板110を含
む。導電性基板110は、金属(アルミニウム、タング
ステン、チタン、銅、金、タンタル、プラチナ、イリジ
ウム、パラジウム、ロジウム、クロム、マグネシウム、
スカンジウム、イットリウム、バナジウム、ジルコニウ
ム、ニオブ、モリブデン、シリコン、ベリリウム、ハフ
ニウム、銀、オスミウム、および任意の合金または多層
膜)、ドープトポリシリコン、ドープトシリコン、グラ
ファイト;金属被膜ガラス、セラミックまたはプラスチ
ック;インジウム−スズ−酸化物(ITO)被膜ガラ
ス、セラミックまたはプラスチック等から形成すること
ができる。金属またはITO被膜はパターニングされて
もされなくてもよい。導電性基板の上側表面は、化学機
械研磨(CMP)等の一般に認められた方法を用いて平
坦化することができる。 【0014】電子放出素子100は、図1(A)に示す
ように、導電性基板110上に電子供給層120を備え
ることができる。図1(B)に示すように、電子供給層
120は本発明の実施に必ずしも必要ではない。電子供
給層120の上側(図1(A)を参照)または導電性基
板110の上側(図1(B)を参照)には、突起130
が形成される。多くの突起130が電子放出素子100
に含まれることもある。任意の所与の突起130の鋭さ
は、製造プロセスで制御することができる。結果とし
て、ファウラー−ノルトハイム(Fowler-Nordheim)放
出統計にしたがって、突起130当たりの電流出力を比
較的低い電圧で得ることができる。 【0015】突起130の密度も制御することができ
る。例えば、1μm当たり数百個の密度の突起130
を得ることができる。結果として、全放出電流を制御す
ることができる。任意の所与の突起130は、その限度
の所与の電流を運ぶことができる場合があるので、放出
面積当たりの突起の数を増加することによって、より高
い電流を運ぶことができる。ファウラー−ノルトハイム
の式によって、電流は、導電性基板110と上側導電層
150との間に印加される電圧に関係付けることができ
るので、制御電圧、ゆえに電力を用途に応じて下方に調
整することができる。 【0016】電子放出素子100の突起130を含む電
子供給層120は、ドープされていてもされていなくて
もよいが、ポリシリコンのような半導体から形成するこ
とができる。好ましい実施形態では、ポリシリコンはド
ープされていなくて良い。n形ドーピングが好ましい場
合には、電子供給層120の深さに沿ったドーピングの
レベルを変更して、電子輸送を調整することができる。
さらに、マスクを用いることにより、ドーピングを所与
の領域に限定することができる。 【0017】突起130の形成は、電子供給層120ま
たは導電性基板110を含むポリシリコンを形成する際
のプロセスの一部として、半球状グレイン(HSG)ポ
リシリコンを成長させることにより達成することができ
る。別法では、突起130の成長は、以降のプロセスで
HSGポリシリコンの成長のシードを添加することによ
り行うことができる。HSGポリシリコンは、M. Yoshi
maruらによる「Ruggedsurface poly-Si electrode and
low temperature deposited Si3N4 for 64 Mbit and be
yond STC DRAM cell」(Tech. Digest, 1990 Internati
onal ElectronDevices Meeting, San Francisco, Decem
ber 9-12, 1990, paper 27.4, pp. 659-662)に記載さ
れている。 【0018】電子放出素子100はさらに、突起130
を含む電子供給層120または導電性基板110上に形
成される絶縁体140を備えることができる。このよう
にして、突起130は電子放出素子100の構造の内部
に存在するようになり、突起130が真空に露出されな
い。絶縁体140は、シリコン、アルミニウム、チタ
ン、タンタル、タングステン、ハフニウム、ジルコニウ
ム、バナジウム、ニオブ、モリブデン、クロム、イット
リウム、スカンジウム、ニッケル、コバルト、ベリリウ
ム、マグネシウムおよびその混合物の酸化物、窒化物お
よび酸窒化物等の材料から形成することができる。絶縁
体は、ダイヤモンド様の炭素から形成することができ
る。しかし、材料のリストは網羅的ではないことは、当
業者には理解されよう。実際には、絶縁体140は、電
子供給層120の上側部分を酸化することによって形成
することができる。 【0019】絶縁体140は、突起130を含む電子供
給層120または導電性基板110とほぼ一致するよう
に形成することができる。絶縁体140の厚みの下限
は、上側導電層150の仕事関数を乗り越えるのに十分
な、電子供給層120と上側導電層150との間の電位
(典型的には4〜6エレクトロンボルト(eV))によ
って大体決定することができる。従って、任意の所与の
厚みでの絶縁体140の絶縁破壊電圧と、上側導電層1
50の仕事関数が、絶縁体140の厚みの下限を左右す
る。絶縁体140の厚みの上限は、絶縁体140に電子
輸送を引き起こすために必要な電位によって決定するこ
とができる。絶縁体140の厚みが増すと、必要な電位
が高くなる。 【0020】所与の突起130付近の絶縁体140の薄
さ、および任意の所与の突起130の形状によって、導
電性基板110と上側導電層150との間に印加される
バイアス電圧が比較的低い場合でも、比較的大きな電界
が生成されるようになる。ドープされないポリシリコン
および25nm厚の絶縁体から形成されるFEMIS放
出素子の例の場合、十分な電界を生成し、上側導電層1
50の仕事関数を乗り越えることによって電子放出を引
き起こすために印加される必要があるバイアス電圧は、
わずか約6Vである。抽出電極を用いず、先端−アノー
ド間隔が1mmの典型的なスピント型放出素子の場合、
印可される電位は約1000Vになるであろう。 【0021】さらに、電子放出素子100は、絶縁体1
40上に形成される上側導電層150を含むことができ
る。上側導電層150は、金属(アルミニウム、タング
ステン、チタン、モリブデンチタン、銅、金、銀、タン
タル、プラチナ、イリジウム、パラジウム、ロジウム、
クロム、マグネシウム、スカンジウム、イットリウム、
バナジウム、ジルコニウム、ニオブ、モリブデン、ハフ
ニウム、銀、オスミウム、および任意の合金または多層
膜)、ドープトポリシリコン、グラファイト等、または
金属および非金属(例えば導電性カーボン、薄膜)の組
み合わせから形成することができる。空気に暴露された
とき、上側導電層150の外部表面は、絶縁性の自然酸
化物へと酸化されないことが好ましい。 【0022】FEMIS電子放出素子100を動作させ
るために、導電性基板110と上側導電層150との間
にバイアス電圧が印加される。動作中に、導電性基板1
10(および電子供給層120)を通って輸送される電
子は、任意の所与の突起130付近の絶縁体140内を
通り抜け、上側導電層150から放出される。 【0023】図2の(A)および(B)は、本発明の一
態様による例示的なFEMIS電子放出素子の第3およ
び第4の実施形態200の断面図である。第3および第
4の実施形態は、図1(A)および(B)の第1および
第2の実施形態に関してそれぞれ述べたのと同じ特徴を
多く含むことができる。例えば、電子放出素子200
は、少なくとも1つの突起230を有する導電性基板2
10(図2(A)を参照)と、少なくとも1つの突起2
30を有する選択的な電子供給層220(図2(B)を
参照)と、絶縁体240と、上側導電層250とを備え
ることができる。以下では、実施形態間で区別可能な要
素のみについて述べる。 【0024】電子放出素子200に関しては、絶縁体2
40は、任意の所与の突起230付近の絶縁体240
が、概ね平坦である電子供給層220の領域上の絶縁体
240よりも相対的に薄くなるように形成することがで
きる。例えば、絶縁体240は、突起130付近では5
〜300ナノメートル(nm)の厚みを有するが、突起
230が電子供給層220の概ね平坦な領域から上方に
25nmだけ突出していると仮定すると、概ね平坦な領
域では30〜325nmの厚みを有することができる。
この第3および第4の実施形態では、絶縁体240の外
側の表面は比較的平坦である。そのような構造を用いて
電子ビームの発散を制御することにより、放出される電
子ビームの集束を改善することができる。突起230上
の絶縁体240の厚みの制約に関しては、上記の議論が
同様に当てはまる。 【0025】図3の(A)および(B)は、本発明の別
の態様による例示的なFEMIS電子放出素子の第5お
よび第6の実施形態300の断面図である。第5および
第6の実施形態は、図1(A)および(B)の第1およ
び第2の実施形態に関して本明細書にそれぞれ述べたの
と同じ特徴の多くを含むことができる。例えば、電子放
出素子300は、少なくとも1つの突起330を有する
導電性基板310(図3(A)を参照)と、少なくとも
1つの突起330を有する選択的な電子供給層320
(図3(B)を参照)と、絶縁体340と、上側導電層
350とを備えることができる。以下では、実施形態間
で区別可能な要素のみについて述べる。 【0026】電子放出素子300に関しては、絶縁体3
40は、任意の所与の突起300付近で水平方向に砂時
計のような形状に形成される。このような構造を用いる
ことにより、放出される電子ビームの集束をさらに改善
することができる。突起330上の絶縁体340の厚み
の制約に関しては、上記の議論が同様に当てはまる。 【0027】図4(A)〜(C)は、図1(A)に示し
た電子放出素子の第1の実施形態100を製造する方法
を示す。図4(A)に示すように、導電性基板110が
形成される。この時点で、導電性基板110を形成する
ことの一部として突起130が形成される(図示せ
ず)。選択的に、電子供給層120を導電性基板110
上に形成することができ、突起130は、電子供給層1
20を形成することの一部として形成することができ
る。導電性基板110の上側は、電子供給層120を形
成する前に、CMP等の一般的に知られている技術を用
いて平坦化することができることに注意されたい。 【0028】ポリシリコンを用いて電子供給層120を
形成する場合には、低圧化学気相成長(LPCVD)に
よって、突起130を含むポリシリコンを導電性基板1
10上に成長させることができる。LPCVDを実行す
る際の好ましい温度は、約550℃〜620℃である。
ポリシリコンの好ましい厚みは、大体0.05μm〜1
μmの範囲内である。ポリシリコンは、プラズマ化学気
相成長(PECVD)や他のCVDの変形形態、または
スパッタ堆積および蒸着を含む物理気相成長(PVD)
技術のような他の堆積プロセスを用いて成長させること
もできる。 【0029】突起130を含む電子供給層120は、ド
ープされていてもされていなくても良い。選択的に、ポ
リシリコンの堆積中にリン、ヒ素またはアンチモン等の
n形ドーパントを取り込むことによって、ポリシリコン
等の電子供給層120をドープすることができる。当業
者であれば、他のタイプのドーパントを用いることがで
きることは理解されよう。ドーパント濃度は、異なる深
度レベルの電子供給層120が異なるドーパントレベル
を有するように、時間とともに変更することができる。
別法では、電子供給層120が形成された後に、均一ま
たは段階的にドーパントを取り込むために、イオン注入
およびそれに続くアニーリングを用いても良い。 【0030】電子供給層120(または導電性基板11
0)が形成された後に、図4(B)に示すように、電子
供給層120上に絶縁体140を形成することができ
る。絶縁体140が形成されると、電子供給層120
(または導電性基板110)および突起130がほぼ一
致するように覆われるようになる。すなわち、任意の所
与の突起130が放出素子構造の内部に存在するように
なる。結果として、任意の所与の突起130は真空に露
出されることはなく、従って、電子放出素子の動作中に
真空環境の変動からの影響を比較的受けにくくなる。よ
って、真空の要件が緩和される。 【0031】実際には、例えば、大体800℃〜100
0℃の範囲内の温度でかつ大体5〜60分の時間の間、
乾燥酸素雰囲気で急速に酸化させることによって、絶縁
体140をポリシリコンの酸化によって形成することが
できる。限定はしないが、他の酸化方法には、プラズマ
酸化、湿式熱酸化および電気化学的酸化が含まれる。 【0032】プロセスを完了するために、絶縁体140
上に上側導電層150が形成されて、図4(C)に示す
ようなFEMIS電子放出素子100が製造される。 【0033】図5(A)および(B)はともに、図2
(A)に示した電子放出素子の第3の実施形態200を
製造する方法を示す。図4(A)に示す製造ステップ
は、この第3の実施形態の製造ステップと大体似てお
り、従って詳細に述べる必要はない。図5(A)は、上
側が相対的に隆起した絶縁体を形成する代わりに、概ね
平坦な絶縁体240を形成する点で図4(B)とは異な
る。任意の所与の突起230付近に、絶縁体240の相
対的に薄い領域が存在する。 【0034】絶縁体240を形成した後に、絶縁体24
0上に上側導電層250を形成することができ、図5
(B)に示すように、FEMIS電子放出素子の第3お
よび第4の実施形態200が製造される。上側導電層2
50は概ね平坦であることに注意されたい。 【0035】図6(A)および(B)はともに、図3
(A)に示した電子放出素子の第5の実施形態300を
製造する方法を示す。図4(A)の製造ステップは、こ
の第5の実施形態の製造ステップと大体似ており、従っ
て詳細に述べる必要はない。図6(A)は、その上側が
相対的に隆起した絶縁体を形成する代わりに、砂時計状
の絶縁体340を形成する点で図4(B)とは異なる。
絶縁体340の任意の所与の相対的に薄い領域は、任意
の所与の突起330に隣接して存在する。 【0036】絶縁体340を形成した後に、絶縁体34
0上に上側導電層350が形成され、図6(B)に示す
ように、FEMIS電子放出素子の第5および第6の実
施形態300が製造される。上側導電層350は絶縁体
340の形状に一致することが好ましいことに注意され
たい。 【0037】本発明には例として以下の実施形態が含ま
れる。 【0038】1.電子供給構造(110、120、21
0、220、310、320)と、前記電子供給構造の
上側表面上に形成される少なくとも1つの突起(13
0、230、330)と、前記電子供給構造と前記少な
くとも1つの突起の上に形成される絶縁体(140、2
40、340)と、前記絶縁体上に形成される上側導電
層(150、250、350)と、を含む電界強化MI
S/MIM電子放出素子(100、200、300)。 【0039】2.前記電子供給構造は、導電性基板を含
むか、または導電性基板と電子供給層(120、22
0、320)を含む、上記1に記載の電界強化MIS/
MIM電子放出素子。 【0040】3.前記電子供給層は、ドープされた半導
体およびドープされない半導体のうちの一方から形成さ
れる、上記2に記載の電界強化MIS/MIM電子放出
素子。 【0041】4.前記絶縁体(140)は、前記少なく
とも1つの突起(130)を含む前記電子供給構造(1
10、120)の形状にほぼ一致する、上記1に記載の
電界強化MIS/MIM電子放出素子。 【0042】5.前記絶縁体(240、340)は、前
記電子供給構造(210、220、310、320)の
平坦な領域と比べて、前記少なくとも1つの突起(23
0、330)付近において相対的に薄くなっている、上
記1に記載の電界強化MIS/MIM電子放出素子。 【0043】6.前記絶縁体(240)は、概ね平坦な
上側表面を有するか、または前記少なくとも1つの突起
(230、330)に対して局部的に砂時計状の形状を
有する、上記5に記載の電界強化MIS/MIM電子放
出素子。 【0044】7.電子供給構造(110、120、21
0、220、310、320)を形成することと、前記
電子供給構造の上側表面上に少なくとも1つの突起(1
30、230、330)を形成することと、前記電子供
給構造と前記少なくとも1つの突起の上に絶縁体(14
0、240、340)を形成することと、前記絶縁体上
に上側導電層(150、250、350)を形成するこ
とと、を含む電界強化MIS/MIM電子放出素子(1
00、200、300)を製造する方法。 【0045】8.前記電子供給構造を形成するステップ
は、導電性基板を形成することを含むか、または導電性
基板と電子供給層(120、220、320)を形成す
ることを含む、上記7に記載の製造方法。 【0046】9.前記絶縁体を形成するステップは、前
記絶縁体(140)が前記少なくとも1つの突起(13
0)を含む前記電子供給構造(110、120)の形状
にほぼ一致するように絶縁体を形成することを含む、上
記7に記載の製造方法。 【0047】10.前記絶縁体(240、340)を形
成するステップは、前記絶縁体が前記電子供給層(21
0、220、310、320)の平坦な領域と比べて、
前記少なくとも1つの突起(230、330)付近で相
対的に薄くなるように前記絶縁体(240、340)を
形成することを含む、上記7に記載の製造方法。 【0048】例示的な実施形態を参照して本発明を説明
してきたが、当業者は、本発明の範囲から逸脱すること
なく、本発明の実施形態について種々の変更形態を実施
することができる。本明細書で使用された用語および説
明は、例示のためにのみ記載されており、本発明を限定
するように意図されていない。具体的に述べると、本発
明の方法について例を用いて説明したが、その方法のス
テップは、示したのとは異なる順序で、または同時に実
行することもできる。
【図面の簡単な説明】 【図1】本発明の一態様による電子放出素子の第1
(A)および第2(B)の実施形態の例示的な断面図で
ある。 【図2】本発明の一態様による電子放出素子の第3
(A)および第4(B)の実施形態の例示的な断面図で
ある。 【図3】本発明の一態様による電子放出素子の第5
(A)および第6(B)の実施形態の例示的な断面図で
ある。 【図4】(A)から(C)ともに、図1(A)に示した
電子放出素子の第1の実施形態を製造する例示的な方法
を示す図である。 【図5】(A)および(B)ともに、図2(A)に示し
た電子放出素子の第3の実施形態を製造する例示的な方
法を示す図である。 【図6】(A)および(B)ともに、図3(A)に示し
た電子放出素子の第5の実施形態を製造する例示的な方
法を示す図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヘンリク・ビレッキ アメリカ合衆国94303カリフォルニア州パ ロ・アルト、ロス・ロード 3001 (72)発明者 サイ−ティ・ラム アメリカ合衆国94588カリフォルニア州プ レザントン、カンプ・ドライブ 3861 (72)発明者 フエイ−ペイ・クオ アメリカ合衆国95014カリフォルニア州ク パーティノ、オールド・タウン・コート 924 (72)発明者 スティーブン・ルイス・ナバーフイス アメリカ合衆国94536カリフォルニア州フ レモント、ブレア・プレイス 35923 Fターム(参考) 5C135 CC05 HH02 HH03 HH17

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 電子供給構造と、 前記電子供給構造の上側表面上に形成される少なくとも
    1つの突起と、 前記電子供給構造と前記少なくとも1つの突起の上に形
    成される絶縁体と、 前記絶縁体上に形成される上側導電層と、 を含む電界強化MIS/MIM電子放出素子。
JP2002292820A 2001-10-12 2002-10-04 Mis/mim電子放出素子 Pending JP2003162956A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/975,296 2001-10-12
US09/975,296 US6822380B2 (en) 2001-10-12 2001-10-12 Field-enhanced MIS/MIM electron emitters

Publications (2)

Publication Number Publication Date
JP2003162956A true JP2003162956A (ja) 2003-06-06
JP2003162956A5 JP2003162956A5 (ja) 2005-10-13

Family

ID=25522876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002292820A Pending JP2003162956A (ja) 2001-10-12 2002-10-04 Mis/mim電子放出素子

Country Status (4)

Country Link
US (1) US6822380B2 (ja)
EP (1) EP1302964A1 (ja)
JP (1) JP2003162956A (ja)
CN (1) CN1412804A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012113827A (ja) * 2010-11-19 2012-06-14 Sharp Corp 電子放出素子及びその駆動方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1011262A1 (en) 1998-12-10 2000-06-21 Interuniversitair Micro-Elektronica Centrum Vzw Method and device for determining corrected colour aspects of a pixel in an imaging device
TW586336B (en) * 2003-06-30 2004-05-01 Ritdisplay Corp Electrode substrate of flat panel display
TWI234124B (en) * 2003-06-30 2005-06-11 Ritdisplay Corp Display panel, electrode panel and electrode substrate thereof
TW591579B (en) * 2003-06-30 2004-06-11 Ritdisplay Corp Display panel, electrode panel and electrode substrate thereof
JP5528736B2 (ja) * 2009-07-27 2014-06-25 株式会社デンソー 熱電子発電素子
US20110294071A1 (en) * 2010-05-28 2011-12-01 Canon Kabushiki Kaisha Electron gun, lithography apparatus, method of manufacturing article, and electron beam apparatus
CN104795297B (zh) * 2014-01-20 2017-04-05 清华大学 电子发射装置及电子发射显示器
CN104795300B (zh) * 2014-01-20 2017-01-18 清华大学 电子发射源及其制备方法
CN104795291B (zh) * 2014-01-20 2017-01-18 清华大学 电子发射装置、其制备方法及显示器
CN104795292B (zh) * 2014-01-20 2017-01-18 清华大学 电子发射装置、其制备方法及显示器
CN104795298B (zh) * 2014-01-20 2017-02-22 清华大学 电子发射装置及显示器
CN104795293B (zh) * 2014-01-20 2017-05-10 清华大学 电子发射源

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3581151A (en) * 1968-09-16 1971-05-25 Bell Telephone Labor Inc Cold cathode structure comprising semiconductor whisker elements
US3717790A (en) * 1971-06-24 1973-02-20 Bell Telephone Labor Inc Ion implanted silicon diode array targets for electron beam camera tubes
JPS62272421A (ja) 1986-05-20 1987-11-26 Canon Inc 電子放出素子
EP0367195A3 (en) 1988-10-31 1991-10-02 Matsushita Electric Industrial Co., Ltd. Mim cold-cathode electron emission elements and methods of manufacture thereof
US5619092A (en) 1993-02-01 1997-04-08 Motorola Enhanced electron emitter
US5599749A (en) 1994-10-21 1997-02-04 Yamaha Corporation Manufacture of micro electron emitter
US5557596A (en) 1995-03-20 1996-09-17 Gibson; Gary Ultra-high density storage device
US6204595B1 (en) 1995-07-10 2001-03-20 The Regents Of The University Of California Amorphous-diamond electron emitter
JP3526673B2 (ja) 1995-10-09 2004-05-17 富士通株式会社 電子放出素子、電子放出素子アレイ、カソード板及びそれらの製造方法並びに平面表示装置
US6187603B1 (en) 1996-06-07 2001-02-13 Candescent Technologies Corporation Fabrication of gated electron-emitting devices utilizing distributed particles to define gate openings, typically in combination with lift-off of excess emitter material
US5908699A (en) 1996-10-11 1999-06-01 Skion Corporation Cold cathode electron emitter and display structure
JPH10321123A (ja) 1997-05-15 1998-12-04 Pioneer Electron Corp 電子放出素子及びこれを用いた表示装置
JP3211752B2 (ja) 1997-11-10 2001-09-25 日本電気株式会社 Mim又はmis電子源の構造及びその製造方法
KR100377284B1 (ko) 1998-02-09 2003-03-26 마쯔시다덴기산교 가부시키가이샤 전자 방출 소자 및 이의 제조 방법
JP2001110300A (ja) 1999-10-08 2001-04-20 Fujitsu Ltd 電界放出陰極
JP3874396B2 (ja) 2000-01-13 2007-01-31 パイオニア株式会社 電子放出素子及びその製造方法並びに電子放出素子を用いた表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012113827A (ja) * 2010-11-19 2012-06-14 Sharp Corp 電子放出素子及びその駆動方法

Also Published As

Publication number Publication date
US6822380B2 (en) 2004-11-23
CN1412804A (zh) 2003-04-23
EP1302964A1 (en) 2003-04-16
US20030071555A1 (en) 2003-04-17

Similar Documents

Publication Publication Date Title
US5341063A (en) Field emitter with diamond emission tips
US6629869B1 (en) Method of making flat panel displays having diamond thin film cathode
US5702281A (en) Fabrication of two-part emitter for gated field emission device
US5653619A (en) Method to form self-aligned gate structures and focus rings
US6339281B2 (en) Method for fabricating triode-structure carbon nanotube field emitter array
US6075315A (en) Field-emission cold cathode having improved insulating characteristic and manufacturing method of the same
JP2003162956A (ja) Mis/mim電子放出素子
US6815875B2 (en) Electron source having planar emission region and focusing structure
US6899584B2 (en) Insulated gate field emitter array
US6812635B2 (en) Cathode for field emission device
JP2004055556A (ja) 注入された導電性中央領域を有する誘電体層を備える放出器
JP2005502159A (ja) トンネル放出器
JP3266503B2 (ja) 側面電界放出素子のための最適ゲート制御設計及び製作方法
JP2809078B2 (ja) 電界放出冷陰極およびその製造方法
JP2002083555A (ja) セルフアライメント型電子源デバイス
US6852554B2 (en) Emission layer formed by rapid thermal formation process
US6960876B2 (en) Electron emission devices
JP2002539580A (ja) 電界放出素子および利用方法
JP3487230B2 (ja) 電界放射型電子源およびその製造方法およびディスプレイ装置
JP3945049B2 (ja) 冷電子放出素子の製造方法
JP4241766B2 (ja) 照明ランプ用冷電子放出素子
JP3826539B2 (ja) 冷電子放出素子の製造方法
JP3457054B2 (ja) 棒状シリコン構造物の製造方法
JP2003331710A (ja) 電界放出型電子源のゲート電極およびその製造方法
JPH11167858A (ja) 冷電子放出素子及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050603

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080610

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081111