JP3211752B2 - Ｍｉｍ又はｍｉｓ電子源の構造及びその製造方法 - Google Patents
Ｍｉｍ又はｍｉｓ電子源の構造及びその製造方法Info
- Publication number
- JP3211752B2 JP3211752B2 JP30683897A JP30683897A JP3211752B2 JP 3211752 B2 JP3211752 B2 JP 3211752B2 JP 30683897 A JP30683897 A JP 30683897A JP 30683897 A JP30683897 A JP 30683897A JP 3211752 B2 JP3211752 B2 JP 3211752B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- insulating layer
- layer
- mim
- electron source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000000463 material Substances 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000005381 potential energy Methods 0.000 claims description 5
- 238000010276 construction Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000005641 tunneling Effects 0.000 description 7
- 238000010894 electron beam technology Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000010419 fine particle Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 229910018173 Al—Al Inorganic materials 0.000 description 1
- 229910008065 Si-SiO Inorganic materials 0.000 description 1
- 229910006405 Si—SiO Inorganic materials 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/027—Manufacture of electrodes or electrode systems of cold cathodes of thin film cathodes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
- H01J1/312—Cold cathodes, e.g. field-emissive cathode having an electric field perpendicular to the surface, e.g. tunnel-effect cathodes of metal-insulator-metal [MIM] type
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Cold Cathode And The Manufacture (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はＭＩＭ又はＭＩＳ電
子源（以下、ＭＩＭ／ＭＩＳ電子源という）の構造及び
その製造方法に係り、特に、所望の電子分布を得ると共
に電子を均一に放出させるようにしたＭＩＭ又はＭＩＳ
電子源の構造及びその製造方法に関する。
子源（以下、ＭＩＭ／ＭＩＳ電子源という）の構造及び
その製造方法に係り、特に、所望の電子分布を得ると共
に電子を均一に放出させるようにしたＭＩＭ又はＭＩＳ
電子源の構造及びその製造方法に関する。
【０００２】
【従来の技術】ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏ
ｒ−Ｍｅｔａｌ）／ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａ
ｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）電子源は絶縁層
を金属もしくは半導体で挟んだ三層構造した面放出型の
電子源である。大面積に渡って均一の放出電子が得ら
れ、又、この電子源の表面は汚染に強い為、電子線描画
装置やディスプレイなどへ応用が期待される。図７に動
作原理を示す。絶縁層６０１を挟む金属もしくは半導体
６０２，６０３間に電圧を加えることにより、電子６０
８が絶縁禁制帯６０４中をファウラー・ノウドハイム・
トンネルし（トンネル効果）、絶縁層コンダクションバ
ンド６０５中に生じた電場により、電子ポテンシャルの
高い金属もしくは半導体６０２から低いポテンシャルの
金属６０３の方へ加速されながら移動する。この電流の
一部が後者の半導体６０３を通り抜け真空中６０６に放
射されるものである。
ｒ−Ｍｅｔａｌ）／ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａ
ｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）電子源は絶縁層
を金属もしくは半導体で挟んだ三層構造した面放出型の
電子源である。大面積に渡って均一の放出電子が得ら
れ、又、この電子源の表面は汚染に強い為、電子線描画
装置やディスプレイなどへ応用が期待される。図７に動
作原理を示す。絶縁層６０１を挟む金属もしくは半導体
６０２，６０３間に電圧を加えることにより、電子６０
８が絶縁禁制帯６０４中をファウラー・ノウドハイム・
トンネルし（トンネル効果）、絶縁層コンダクションバ
ンド６０５中に生じた電場により、電子ポテンシャルの
高い金属もしくは半導体６０２から低いポテンシャルの
金属６０３の方へ加速されながら移動する。この電流の
一部が後者の半導体６０３を通り抜け真空中６０６に放
射されるものである。
【０００３】現在までに様々の材料を用いて広く研究さ
れており、例えばＡｌ−Ａｌ２Ｏ３−Ａｕ構造が応用物
理第３２巻第８号（１９６３）５６８ページに示されて
おり、Ｓｉ−ＳｉＯ2−Ａｌ構造やｎＳｉ−ＳｉＯ2−ｎ
ｏｎＳｉ−ｎＳｉ構造がジャーナル・オブ・バキューム
・サイエンス・テクノロジーＢ１４号（１９９６）２０
９６ページに示されている。
れており、例えばＡｌ−Ａｌ２Ｏ３−Ａｕ構造が応用物
理第３２巻第８号（１９６３）５６８ページに示されて
おり、Ｓｉ−ＳｉＯ2−Ａｌ構造やｎＳｉ−ＳｉＯ2−ｎ
ｏｎＳｉ−ｎＳｉ構造がジャーナル・オブ・バキューム
・サイエンス・テクノロジーＢ１４号（１９９６）２０
９６ページに示されている。
【０００４】三層構造の形状に関しても、上記２文献の
他にもエレクトロニック・エンジニアリング１１（１９
９０）３５９ページやジャーナル・オブ・バキューム・
サイエンス・テクノロジーＢ１２号（１９９４）８０１
ページに示されている。特に、所望のビーム断面形状を
得る為の構造がエレクトロニック・エンジニアリング１
１（１９９０）３５９ページやジャーナル・オブ・バキ
ューム・サイエンス・テクノロジーＢ１３号（１９９
４）２２０１ページに示されている。その構造を図８に
示した。
他にもエレクトロニック・エンジニアリング１１（１９
９０）３５９ページやジャーナル・オブ・バキューム・
サイエンス・テクノロジーＢ１２号（１９９４）８０１
ページに示されている。特に、所望のビーム断面形状を
得る為の構造がエレクトロニック・エンジニアリング１
１（１９９０）３５９ページやジャーナル・オブ・バキ
ューム・サイエンス・テクノロジーＢ１３号（１９９
４）２２０１ページに示されている。その構造を図８に
示した。
【０００５】図において、７０２は第１の導電層、７０
１は第１の導電層上に形成した絶縁層、７０３は絶縁層
７０１上に形成した第２の導電層であり、このＭＩＭ／
ＭＩＳ電子源では、中間の絶縁層７０１の膜厚の薄い所
からのみ電子７０８が出る構造となっている。また、特
開平８−３１５７２２号公報には微粒子を用いて上記三
層構造を微視的に形成する例が示されている。
１は第１の導電層上に形成した絶縁層、７０３は絶縁層
７０１上に形成した第２の導電層であり、このＭＩＭ／
ＭＩＳ電子源では、中間の絶縁層７０１の膜厚の薄い所
からのみ電子７０８が出る構造となっている。また、特
開平８−３１５７２２号公報には微粒子を用いて上記三
層構造を微視的に形成する例が示されている。
【０００６】しかし、上記した従来のものでは、ビーム
の縁となる部分の金属もしくは半導体層に段差が存在す
る為、膜厚が変化しビームエッジ形状を悪化させ所望の
パターン形状を得る事が困難である。又、微粒子を用い
る特開平８−３１５７２２号公報の例では２種類の微粒
子を均一に配置する事が困難であり、また微視的に三層
構造があらゆる方向を向いている為電子の放出方向が完
全にあらゆる方向を向く為、所望のビーム形状の均一な
電子放出を得る事が困難である。
の縁となる部分の金属もしくは半導体層に段差が存在す
る為、膜厚が変化しビームエッジ形状を悪化させ所望の
パターン形状を得る事が困難である。又、微粒子を用い
る特開平８−３１５７２２号公報の例では２種類の微粒
子を均一に配置する事が困難であり、また微視的に三層
構造があらゆる方向を向いている為電子の放出方向が完
全にあらゆる方向を向く為、所望のビーム形状の均一な
電子放出を得る事が困難である。
【０００７】
【発明が解決しようとする課題】本発明は、上記した従
来技術の欠点を改良し、特に、エネルギーが均一でしか
も、所望のパターンの電子ビームが得られるＭＩＭ／Ｍ
ＩＳ電子源の構造及びその製造方法を提供するものであ
る。又、本発明の他の目的は、ビームのエッジ形状の解
像度を向上させた電子源の構造及びその製造方法を提供
するものである。
来技術の欠点を改良し、特に、エネルギーが均一でしか
も、所望のパターンの電子ビームが得られるＭＩＭ／Ｍ
ＩＳ電子源の構造及びその製造方法を提供するものであ
る。又、本発明の他の目的は、ビームのエッジ形状の解
像度を向上させた電子源の構造及びその製造方法を提供
するものである。
【０００８】
【課題を解決するための手段】本発明は、上記した目的
を達成するため、基本的には、以下に記載されたような
技術構成を採用するものである。即ち、本発明に係わる
ＭＩＭ／ＭＩＳ電子源の構造の態様としては、第１の導
電層と、この第１の導電層上に形成した第１の材料から
なる第１の絶縁層と、前記第１の導電層上に形成した第
２の材料からなる第２の絶縁層と、前記第１及び第２の
絶縁層上に形成した第２の導電層とからなり、前記第１
の導電層と第２の導電層との間に電圧を加えることによ
り、前記一方の絶縁層中をトンネル電流が生じるように
構成したＭＩＭ又はＭＩＳ電子源であって、前記第１の
絶縁層の膜厚と第２の絶縁層の膜厚とを同一に形成する
と共に、この第１の絶縁層及び第２の絶縁層と前記第２
の導電層との境界面を平坦に形成し、且つ、前記第１の
絶縁層と第２の絶縁層のフェルミ準位からコンダクショ
ンバンド底までのポテンシャルエネルギーがそれぞれ異
なるように構成したことを特徴とするものである。
を達成するため、基本的には、以下に記載されたような
技術構成を採用するものである。即ち、本発明に係わる
ＭＩＭ／ＭＩＳ電子源の構造の態様としては、第１の導
電層と、この第１の導電層上に形成した第１の材料から
なる第１の絶縁層と、前記第１の導電層上に形成した第
２の材料からなる第２の絶縁層と、前記第１及び第２の
絶縁層上に形成した第２の導電層とからなり、前記第１
の導電層と第２の導電層との間に電圧を加えることによ
り、前記一方の絶縁層中をトンネル電流が生じるように
構成したＭＩＭ又はＭＩＳ電子源であって、前記第１の
絶縁層の膜厚と第２の絶縁層の膜厚とを同一に形成する
と共に、この第１の絶縁層及び第２の絶縁層と前記第２
の導電層との境界面を平坦に形成し、且つ、前記第１の
絶縁層と第２の絶縁層のフェルミ準位からコンダクショ
ンバンド底までのポテンシャルエネルギーがそれぞれ異
なるように構成したことを特徴とするものである。
【０００９】又、本発明に係るＭＩＭ／ＭＩＳ電子源の
製造方法の第１の態様としては、 第１の導電層と、この
第１の導電層上に形成した絶縁層と、この絶縁層上に形
成した第２の導電層とからなり、前記第１の導電層と第
２の導電層との間に電圧を加えることにより、前記絶縁
層中をトンネル電流が生じるように構成したＭＩＭ／Ｍ
ＩＳ電子源の製造法において、前記第１の導電層上に第
１の絶縁層を堆積させる第１の工程と、前記第１の絶縁
層を加工すると共に前記第１の導電層を露出せしめる第
２の工程と、前記第２の工程で加工した第１の絶縁層及
び露出した第１の導電層上に第２の絶縁層を堆積させる
第３の工程と、前記第２の絶縁層をＣＭＰ又はエッチバ
ックして平坦化させつつ前記第１の絶縁層を露出させる
第４の工程と、前記第１及び第２の絶縁層上に前記第２
の導電層を形成する第５の工程とを含むものであり、第
２の態様としては、前記第２の導電層の膜厚が均一であ
りその表面が平坦に形成されているものである。
製造方法の第１の態様としては、 第１の導電層と、この
第１の導電層上に形成した絶縁層と、この絶縁層上に形
成した第２の導電層とからなり、前記第１の導電層と第
２の導電層との間に電圧を加えることにより、前記絶縁
層中をトンネル電流が生じるように構成したＭＩＭ／Ｍ
ＩＳ電子源の製造法において、前記第１の導電層上に第
１の絶縁層を堆積させる第１の工程と、前記第１の絶縁
層を加工すると共に前記第１の導電層を露出せしめる第
２の工程と、前記第２の工程で加工した第１の絶縁層及
び露出した第１の導電層上に第２の絶縁層を堆積させる
第３の工程と、前記第２の絶縁層をＣＭＰ又はエッチバ
ックして平坦化させつつ前記第１の絶縁層を露出させる
第４の工程と、前記第１及び第２の絶縁層上に前記第２
の導電層を形成する第５の工程とを含むものであり、第
２の態様としては、前記第２の導電層の膜厚が均一であ
りその表面が平坦に形成されているものである。
【００１０】
【発明の実施の形態】本発明に係るＭＩＭ／ＭＩＳ電子
源の構造は、第１の導電層と、この第１の導電層上に形
成した絶縁層と、この絶縁層上に形成した第２の導電層
とからなり、前記第１の導電層と第２の導電層との間に
電圧を加えることにより、前記絶縁層中をトンネル電流
が生じるように構成したＭＩＭ／ＭＩＳ電子源におい
て、前記絶縁層の膜厚と、前記第２導電層の膜厚とを均
一に形成したので、電子透過部の膜厚が均一である為、
絶縁層中へのトンネル確率が電子透過部内で一様とな
る。また、第１の導電層の膜厚が均一である為、絶縁層
より注入した電子の真空中への透過率が一様となる。従
って、エネルギーが均一で方向性のよい放出電子ビーム
を得る事が出来る。
源の構造は、第１の導電層と、この第１の導電層上に形
成した絶縁層と、この絶縁層上に形成した第２の導電層
とからなり、前記第１の導電層と第２の導電層との間に
電圧を加えることにより、前記絶縁層中をトンネル電流
が生じるように構成したＭＩＭ／ＭＩＳ電子源におい
て、前記絶縁層の膜厚と、前記第２導電層の膜厚とを均
一に形成したので、電子透過部の膜厚が均一である為、
絶縁層中へのトンネル確率が電子透過部内で一様とな
る。また、第１の導電層の膜厚が均一である為、絶縁層
より注入した電子の真空中への透過率が一様となる。従
って、エネルギーが均一で方向性のよい放出電子ビーム
を得る事が出来る。
【００１１】又、第１の導電層と、この第１の導電層上
に形成した絶縁層と、この絶縁層上に形成した第２の導
電層とからなり、前記第１の導電層と第２の導電層との
間に電圧を加えることにより、前記絶縁層中をトンネル
電流が生じるように構成したＭＩＭ／ＭＩＳ電子源にお
いて、前記絶縁層をフェルミ準位からコンダクションバ
ンド底までのポテンシャルエネルギーが異なる少なくと
も二種類の材料からなる絶縁層で形成したので、前記二
種類の絶縁層は、ファウラー・ノードハイム・トンネリ
ング確率が異なる為、電子放出部下部の絶縁層にトンネ
ル確率の高い材料を、また電子無放出部下部にトンネル
確率の低い材料を用いる事で、絶縁層膜厚を面内で均一
に出来、その結果、平坦な絶縁層表面全体に膜厚の均一
な導電層を形成することができる。
に形成した絶縁層と、この絶縁層上に形成した第２の導
電層とからなり、前記第１の導電層と第２の導電層との
間に電圧を加えることにより、前記絶縁層中をトンネル
電流が生じるように構成したＭＩＭ／ＭＩＳ電子源にお
いて、前記絶縁層をフェルミ準位からコンダクションバ
ンド底までのポテンシャルエネルギーが異なる少なくと
も二種類の材料からなる絶縁層で形成したので、前記二
種類の絶縁層は、ファウラー・ノードハイム・トンネリ
ング確率が異なる為、電子放出部下部の絶縁層にトンネ
ル確率の高い材料を、また電子無放出部下部にトンネル
確率の低い材料を用いる事で、絶縁層膜厚を面内で均一
に出来、その結果、平坦な絶縁層表面全体に膜厚の均一
な導電層を形成することができる。
【００１２】このため、エネルギーが均一で、方向性の
よい放出電子ビームを得ることができる。
よい放出電子ビームを得ることができる。
【００１３】
【実施例】以下に、本発明に係るＭＩＭ／ＭＩＳ電子源
の構造及びその製造方法の具体例を図面を参照しながら
詳細に説明する。図１及び図２は本発明に係るＭＩＭ／
ＭＩＳ電子源の構造及びその製造方法の第１の具体例を
示す図であり、図には、第１の導電層１０１と、この第
１の導電層１０１上に形成した絶縁層１０３と、この絶
縁層１０３上に形成した第２の導電層１０４とからな
り、前記第１の導電層１０１と第２の導電層１０４との
間に電圧を加えることにより、前記絶縁層１０３中をト
ンネル電流が生じるように構成したＭＩＭ／ＭＩＳ電子
源において、前記絶縁層１０３の膜厚と、前記第２導電
層１０４の膜厚とを均一に形成したＭＩＭ／ＭＩＳ電子
源の構造が示されている。
の構造及びその製造方法の具体例を図面を参照しながら
詳細に説明する。図１及び図２は本発明に係るＭＩＭ／
ＭＩＳ電子源の構造及びその製造方法の第１の具体例を
示す図であり、図には、第１の導電層１０１と、この第
１の導電層１０１上に形成した絶縁層１０３と、この絶
縁層１０３上に形成した第２の導電層１０４とからな
り、前記第１の導電層１０１と第２の導電層１０４との
間に電圧を加えることにより、前記絶縁層１０３中をト
ンネル電流が生じるように構成したＭＩＭ／ＭＩＳ電子
源において、前記絶縁層１０３の膜厚と、前記第２導電
層１０４の膜厚とを均一に形成したＭＩＭ／ＭＩＳ電子
源の構造が示されている。
【００１４】本発明の第１の具体例を更に詳細に説明す
ると、下層の導電層１０１として、例えば、ｎ型に十分
ドープされたＳｉを用い、下層の導電層に電子放出部と
して凸部分１０１ａを形成し、更に、電子無放出部とし
て凹部分１０１ｂを形成するよう導電層１０１に１０〜
１００ｎｍの段差Ｄを形成している。中間の絶縁層１０
２、１０３により平坦化した表面上には導電層であるＡ
ｕ層が５〜１００ｎｍ形成されている。絶縁層１０３の
電子の通過する部分の膜厚は５〜２０ｎｍである。両導
電層間には、上層の導電層１０４が下層の導電層１０１
より正の電位となるよう電源１０５を用い、通常５〜２
０Ｖの電圧が加えられ、下層の導電層の凸部分１０１ａ
より供給された電子は絶縁層１０３をＦＮトンネリング
し、さらに上層の導電層１０４を突き抜けその表面より
真空中へ放出される。
ると、下層の導電層１０１として、例えば、ｎ型に十分
ドープされたＳｉを用い、下層の導電層に電子放出部と
して凸部分１０１ａを形成し、更に、電子無放出部とし
て凹部分１０１ｂを形成するよう導電層１０１に１０〜
１００ｎｍの段差Ｄを形成している。中間の絶縁層１０
２、１０３により平坦化した表面上には導電層であるＡ
ｕ層が５〜１００ｎｍ形成されている。絶縁層１０３の
電子の通過する部分の膜厚は５〜２０ｎｍである。両導
電層間には、上層の導電層１０４が下層の導電層１０１
より正の電位となるよう電源１０５を用い、通常５〜２
０Ｖの電圧が加えられ、下層の導電層の凸部分１０１ａ
より供給された電子は絶縁層１０３をＦＮトンネリング
し、さらに上層の導電層１０４を突き抜けその表面より
真空中へ放出される。
【００１５】図２にその製造方法の具体例を示す。ｎ型
に十分ドープされたＳｉ基板２０１にレジストを塗布
し、リソグラフィーによりパターニングし、ＳＦ６、Ｏ
２等のガスを用いてドライエッチングを行う（ａ）。Ｃ
ＶＤＳｉＯ２もしくはＳＯＧ膜２０２をＳｉ基板２０１
上に形成し基板表面全体を十分に覆う（ｂ）。ＣＭＰ、
エッチバック等により平坦化させつつＳｉ基板２０１の
凸部分１０１ａを露出する（ｃ）。更に、Ａｌ2 Ｏ3 や
ＳｉＯ2 からなる絶縁層２０３を形成した後、上層の導
電層２０４を形成する（ｄ）。なお、２０３を構成する
材料はＳｉＯ2 やＡｌ2 Ｏ3 に制限されることなく、ま
た、２０４は、ＡｌやＡｕに制限されるものではない。
ＦＮトンネリング機構を用いることの可能なあらゆる材
料を用いる事が出来る。
に十分ドープされたＳｉ基板２０１にレジストを塗布
し、リソグラフィーによりパターニングし、ＳＦ６、Ｏ
２等のガスを用いてドライエッチングを行う（ａ）。Ｃ
ＶＤＳｉＯ２もしくはＳＯＧ膜２０２をＳｉ基板２０１
上に形成し基板表面全体を十分に覆う（ｂ）。ＣＭＰ、
エッチバック等により平坦化させつつＳｉ基板２０１の
凸部分１０１ａを露出する（ｃ）。更に、Ａｌ2 Ｏ3 や
ＳｉＯ2 からなる絶縁層２０３を形成した後、上層の導
電層２０４を形成する（ｄ）。なお、２０３を構成する
材料はＳｉＯ2 やＡｌ2 Ｏ3 に制限されることなく、ま
た、２０４は、ＡｌやＡｕに制限されるものではない。
ＦＮトンネリング機構を用いることの可能なあらゆる材
料を用いる事が出来る。
【００１６】このように、絶縁層は少なくとも２つの絶
縁層が積層されて形成されていることを特徴とするもの
である。又、第２の導電層の表面は平坦に形成されてい
ることを特徴とするものである。更に、絶縁層１０３と
第２の導電層１０４の境界面Ｋは平坦であることを特徴
とする。
縁層が積層されて形成されていることを特徴とするもの
である。又、第２の導電層の表面は平坦に形成されてい
ることを特徴とするものである。更に、絶縁層１０３と
第２の導電層１０４の境界面Ｋは平坦であることを特徴
とする。
【００１７】又、本発明のＭＩＭ／ＭＩＳ電子源の製造
方法は、前記第１の導電層１０１に段差を形成する第１
の工程と、前記第１の導電層１０１上に絶縁物１０２を
堆積させる第２の工程と、ＣＭＰ又はエッチバックによ
り第１の導電層１０１を露出させる第３の工程と、前記
絶縁物１０２及び第１の導電層１０１上に第２の絶縁層
１０３を形成する第４の工程と、前記第２の絶縁層１０
３上に第２の導電層１０４を形成する第５の工程とを含
むことを特徴とするものである。
方法は、前記第１の導電層１０１に段差を形成する第１
の工程と、前記第１の導電層１０１上に絶縁物１０２を
堆積させる第２の工程と、ＣＭＰ又はエッチバックによ
り第１の導電層１０１を露出させる第３の工程と、前記
絶縁物１０２及び第１の導電層１０１上に第２の絶縁層
１０３を形成する第４の工程と、前記第２の絶縁層１０
３上に第２の導電層１０４を形成する第５の工程とを含
むことを特徴とするものである。
【００１８】次に、本発明の第２の具体例について図３
乃至図６を参照して説明する。図には、本発明の第２の
具体例の構造が示され、特に、第１の導電層３０２と、
この第１の導電層３０２上に形成した絶縁層３０４、３
０３と、この絶縁層上に形成した第２の導電層３０５と
からなり、前記第１の導電層３０２と第２の導電層３０
５との間に電圧を加えることにより、前記絶縁層中をト
ンネル電流が生じるように構成したＭＩＭ／ＭＩＳ電子
源において、前記絶縁層をフェルミ準位からコンダクシ
ョンバンド底までのポテンシャルエネルギーが異なる少
なくとも二種類の材料からなる絶縁層３０４、３０３で
形成したＭＩＭ／ＭＩＳ電子源の構造が示されている。
乃至図６を参照して説明する。図には、本発明の第２の
具体例の構造が示され、特に、第１の導電層３０２と、
この第１の導電層３０２上に形成した絶縁層３０４、３
０３と、この絶縁層上に形成した第２の導電層３０５と
からなり、前記第１の導電層３０２と第２の導電層３０
５との間に電圧を加えることにより、前記絶縁層中をト
ンネル電流が生じるように構成したＭＩＭ／ＭＩＳ電子
源において、前記絶縁層をフェルミ準位からコンダクシ
ョンバンド底までのポテンシャルエネルギーが異なる少
なくとも二種類の材料からなる絶縁層３０４、３０３で
形成したＭＩＭ／ＭＩＳ電子源の構造が示されている。
【００１９】本発明の第２の具体例を更に詳しく説明す
ると、石英基板３０１上にアルミニウム３０２を蒸着し
て下層の導電層３０２を形成する。アルミニウムの厚さ
は１００ｎｍ〜１０μｍ程度とし、中間の絶縁層には、
トンネル電流の生じる部分に酸化アルミニウムからなる
絶縁層３０３を、又、トンネル電流の生じない部分に酸
化シリコンからなる絶縁層３０４を形成している。絶縁
層３０３、３０４の膜厚は５〜２０ｎｍであり、電子透
過部３０３及びその周囲で均一であり、その表面は平坦
である。上層の導電層３０５としてＡｕ層が５〜１００
ｎｍ形成されている。両導電層間には、上層の導電層３
０５が下層導電層３０２より正の電位となるよう電源３
０６を用い、通常５〜２０Ｖの電圧が加えられ、下層の
導電層３０２より供給された電子は絶縁層３０３をＦＮ
トンネリングし、さらに上層の導電層３０５を突き抜け
その表面より真空中へ放出される。
ると、石英基板３０１上にアルミニウム３０２を蒸着し
て下層の導電層３０２を形成する。アルミニウムの厚さ
は１００ｎｍ〜１０μｍ程度とし、中間の絶縁層には、
トンネル電流の生じる部分に酸化アルミニウムからなる
絶縁層３０３を、又、トンネル電流の生じない部分に酸
化シリコンからなる絶縁層３０４を形成している。絶縁
層３０３、３０４の膜厚は５〜２０ｎｍであり、電子透
過部３０３及びその周囲で均一であり、その表面は平坦
である。上層の導電層３０５としてＡｕ層が５〜１００
ｎｍ形成されている。両導電層間には、上層の導電層３
０５が下層導電層３０２より正の電位となるよう電源３
０６を用い、通常５〜２０Ｖの電圧が加えられ、下層の
導電層３０２より供給された電子は絶縁層３０３をＦＮ
トンネリングし、さらに上層の導電層３０５を突き抜け
その表面より真空中へ放出される。
【００２０】図４に電子のポテンシャルダイアグラムを
示す。両導電層４０２、４０５間に適当な電圧を加えた
場合、絶縁層の層間方向にポテンシャルの勾配が生じ、
下層のＡｌ層４０２中フェルミ準位近傍における酸化ア
ルミニウム４０３の禁制帯４０７はトンネルするだけ十
分に薄くなり、電子は下層導電層４０２より、絶縁体コ
ンダクションバンドへトンネルするようになる。さら
に、電子は絶縁層コンダクションバンド中を加速し、上
部導電層４０５を通過し表面より真空中へ放射される。
一方、酸化シリコン４０４のコンダクションバンド底部
４０８は酸化アルミニウムのコンダクションバンド底部
４０９より１．２ｅＶ高い為、酸化シリコン中にファウ
ラー・ノウドハイム・トンネルが生じる事はない。その
結果、絶縁層に酸化アルミニウムを用いた部分のみ選択
的に電子が透過する。
示す。両導電層４０２、４０５間に適当な電圧を加えた
場合、絶縁層の層間方向にポテンシャルの勾配が生じ、
下層のＡｌ層４０２中フェルミ準位近傍における酸化ア
ルミニウム４０３の禁制帯４０７はトンネルするだけ十
分に薄くなり、電子は下層導電層４０２より、絶縁体コ
ンダクションバンドへトンネルするようになる。さら
に、電子は絶縁層コンダクションバンド中を加速し、上
部導電層４０５を通過し表面より真空中へ放射される。
一方、酸化シリコン４０４のコンダクションバンド底部
４０８は酸化アルミニウムのコンダクションバンド底部
４０９より１．２ｅＶ高い為、酸化シリコン中にファウ
ラー・ノウドハイム・トンネルが生じる事はない。その
結果、絶縁層に酸化アルミニウムを用いた部分のみ選択
的に電子が透過する。
【００２１】図５、６にその製造方法の例を示す。石英
基板３０１上にＣＶＤ、蒸着、スパッタリング等の手法
によりＡｌの導電層３０２を形成する（図５（ａ））。
次に、その表面を陽極酸化、もしくは熱酸化等により表
面のみ酸化する。（図５（ｂ））。次に、リソグラフィ
ーによりパターニングし、続いてドライエッチングを行
い、絶縁層３０３を形成する（図５（ｃ））。更に、導
電層３０２、絶縁層３０３上にＣＶＤによりＳｉＯ2 も
しくはＳＯＧ膜３０４を生成し表面全体を十分に覆う
（図６（ａ））。ＣＭＰ、エッチバック等により絶縁膜
３０３、３０４を平坦化させつつ酸アルミニウムの絶縁
層３０３を露出する（図６（ｂ））。最後に絶縁膜の表
面全体に上層導電層３０５を形成する（図６（ｃ））。
ここで用いられた絶縁層３０４、３０５を構成する材料
はＳｉＯ2 やＡｌ2 Ｏ3 に制限されることなく、また、
上部の導電層材料は、ＡｌやＡｕに制限されるものでは
ない。ＦＮトンネリング機構を用い、絶縁体のバンドギ
ャップの相違を利用することの可能なあらゆる材料を用
いる事が出来る。
基板３０１上にＣＶＤ、蒸着、スパッタリング等の手法
によりＡｌの導電層３０２を形成する（図５（ａ））。
次に、その表面を陽極酸化、もしくは熱酸化等により表
面のみ酸化する。（図５（ｂ））。次に、リソグラフィ
ーによりパターニングし、続いてドライエッチングを行
い、絶縁層３０３を形成する（図５（ｃ））。更に、導
電層３０２、絶縁層３０３上にＣＶＤによりＳｉＯ2 も
しくはＳＯＧ膜３０４を生成し表面全体を十分に覆う
（図６（ａ））。ＣＭＰ、エッチバック等により絶縁膜
３０３、３０４を平坦化させつつ酸アルミニウムの絶縁
層３０３を露出する（図６（ｂ））。最後に絶縁膜の表
面全体に上層導電層３０５を形成する（図６（ｃ））。
ここで用いられた絶縁層３０４、３０５を構成する材料
はＳｉＯ2 やＡｌ2 Ｏ3 に制限されることなく、また、
上部の導電層材料は、ＡｌやＡｕに制限されるものでは
ない。ＦＮトンネリング機構を用い、絶縁体のバンドギ
ャップの相違を利用することの可能なあらゆる材料を用
いる事が出来る。
【００２２】このように第２の具体例では、第２の導電
層３０５の膜厚が均一であり、その表面３０５ａが平坦
であることを特徴とする。又、第１の導電層の第１の表
面部分３０２ａは、第１の絶縁層３０３で覆われ、第２
の表面部分３０２ｂは第２の絶縁層３０４で覆われたこ
とを特徴とする。又、この具体例のＭＩＭ／ＭＩＳ電子
源の製造方法は、第１の導電層３０２上に第１の絶縁層
３０３を堆積させる第１の工程と、前記第１の絶縁層３
０３を加工する第２の工程と、前記第１の絶縁層上に第
２の絶縁層３０４を堆積させる第３の工程と、ＣＭＰ又
はエッチバックにより第一の絶縁層３０３を露出させる
第４の工程と、前記第１及び第２の絶縁層３０３、３０
４上に第２の導電層３０５を形成する第５の工程とを含
むことを特徴とする。
層３０５の膜厚が均一であり、その表面３０５ａが平坦
であることを特徴とする。又、第１の導電層の第１の表
面部分３０２ａは、第１の絶縁層３０３で覆われ、第２
の表面部分３０２ｂは第２の絶縁層３０４で覆われたこ
とを特徴とする。又、この具体例のＭＩＭ／ＭＩＳ電子
源の製造方法は、第１の導電層３０２上に第１の絶縁層
３０３を堆積させる第１の工程と、前記第１の絶縁層３
０３を加工する第２の工程と、前記第１の絶縁層上に第
２の絶縁層３０４を堆積させる第３の工程と、ＣＭＰ又
はエッチバックにより第一の絶縁層３０３を露出させる
第４の工程と、前記第１及び第２の絶縁層３０３、３０
４上に第２の導電層３０５を形成する第５の工程とを含
むことを特徴とする。
【００２３】
【発明の効果】本発明に係るＭＩＭ／ＭＩＳ電子源の構
造及びその製造方法は、絶縁層の膜厚と、第２導電層の
膜厚とを均一に形成したので、電子透過部の膜厚が均一
である為、絶縁層中へのトンネル確率が電子透過部内で
一様となる。また、上部導電層の膜厚が均一である為、
絶縁層より注入した電子の真空中への透過率が一様とな
る。従って、エネルギーが均一で方向性のよい放出電子
ビームを得る事が出来る。
造及びその製造方法は、絶縁層の膜厚と、第２導電層の
膜厚とを均一に形成したので、電子透過部の膜厚が均一
である為、絶縁層中へのトンネル確率が電子透過部内で
一様となる。また、上部導電層の膜厚が均一である為、
絶縁層より注入した電子の真空中への透過率が一様とな
る。従って、エネルギーが均一で方向性のよい放出電子
ビームを得る事が出来る。
【００２４】又、絶縁層をフェルミ準位からコンダクシ
ョンバンド底までのポテンシャルエネルギーが異なる少
なくとも二種類の材料からなる絶縁層で形成したので、
前記二種類の絶縁層は、ファウラー・ノードハイム・ト
ンネリング確率が異なる為、電子放出部下部の絶縁層に
トンネル確率の高い材料を、また電子無放出部下部にト
ンネル確率の低い材料を用いる事で、絶縁層膜厚を均一
に出来その結果、平坦な絶縁層表面全体に膜厚の均一な
導電層を形成することができる。
ョンバンド底までのポテンシャルエネルギーが異なる少
なくとも二種類の材料からなる絶縁層で形成したので、
前記二種類の絶縁層は、ファウラー・ノードハイム・ト
ンネリング確率が異なる為、電子放出部下部の絶縁層に
トンネル確率の高い材料を、また電子無放出部下部にト
ンネル確率の低い材料を用いる事で、絶縁層膜厚を均一
に出来その結果、平坦な絶縁層表面全体に膜厚の均一な
導電層を形成することができる。
【００２５】このため、エネルギーが均一で、方向性の
よい放出電子ビームを得る事ができる。
よい放出電子ビームを得る事ができる。
【図１】本発明の第１の具体例の構造を示す図である。
【図２】本発明の第１の具体例の製造工程を示す図であ
る。
る。
【図３】本発明の第２の具体例の構造を示す図である。
【図４】第２の具体例の動作原理を説明するためのポテ
ンシャルダイアグラムである。
ンシャルダイアグラムである。
【図５】第２の具体例の製造工程を示す図である。
【図６】図５に続く工程を示す図である。
【図７】従来技術を説明するポテンシャルダイアグラム
である。
である。
【図８】従来技術の構造を示す図である。
１０１、２０１、３０２ 第１の導電層 １０２、１０３、２０２、２０３、３０３、３０４
絶縁層 １０４、２０４、３０５ 第２の導電層 １０５、３０６ 電源 ４０７ 禁制帯 ４０８、４０９ コンダクションバンド底
部
絶縁層 １０４、２０４、３０５ 第２の導電層 １０５、３０６ 電源 ４０７ 禁制帯 ４０８、４０９ コンダクションバンド底
部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01J 1/312 H01J 9/02 H01J 29/04 H01J 31/12
Claims (3)
- 【請求項１】 第１の導電層と、この第１の導電層上に
形成した第１の材料からなる第１の絶縁層と、前記第１
の導電層上に形成した第２の材料からなる第２の絶縁層
と、前記第１及び第２の絶縁層上に形成した第２の導電
層とからなり、前記第１の導電層と第２の導電層との間
に電圧を加えることにより、前記一方の絶縁層中をトン
ネル電流が生じるように構成したＭＩＭ又はＭＩＳ電子
源であって、前記第１の絶縁層の膜厚と第２の絶縁層の膜厚とを同一
に形成すると共に、この第１の絶縁層及び第２の絶縁層
と前記第２の導電層との境界面を平坦に形成し、且つ、
前記第１の絶縁層と第２の絶縁層のフェルミ準位からコ
ンダクションバンド底までのポテンシャルエネルギーが
それぞれ異なるように構成したことを特徴とするＭＩＭ
又はＭＩＳ電子源の構造。 - 【請求項２】 第１の導電層と、この第１の導電層上に
形成した絶縁層と、この絶縁層上に形成した第２の導電
層とからなり、前記第１の導電層と第２の導電層との間
に電圧を加えることにより、前記絶縁層中をトンネル電
流が生じるように構成したＭＩＭ又はＭＩＳ電子源の製
造法において、 前記第１の導電層上に第１の絶縁層を堆積させる第１の
工程と、前記第１の絶縁層を加工すると共に前記第１の
導電層を露出せしめる第２の工程と、前記第２の工程で
加工した第１の絶縁層及び露出した第１の導電層上に第
２の絶縁層を堆積させる第３の工程と、前記第２の絶縁
層をＣＭＰ又はエッチバックして平坦化させつつ前記第
１の絶縁層を露出させる第４の工程と、前記第１及び第
２の絶縁層上に前記第２の導電層を形成する第５の工程
と、を含むことを特徴とするＭＩＭ又はＭＩＳ電子源の
製造方法。 - 【請求項３】 前記第２の導電層の膜厚が均一でありそ
の表面が平坦に形成されていることを特徴とする請求項
３記載のＭＩＭ又はＭＩＳ電子源の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30683897A JP3211752B2 (ja) | 1997-11-10 | 1997-11-10 | Ｍｉｍ又はｍｉｓ電子源の構造及びその製造方法 |
| US09/187,738 US6037606A (en) | 1997-11-10 | 1998-11-09 | Construction of and method of manufacturing an MIM or MIS electron source |
| TW087118732A TW445476B (en) | 1997-11-10 | 1998-11-10 | Construction of and method of manufacturing an MIM or MIS electron source |
| KR10-1998-0047923A KR100362075B1 (ko) | 1997-11-10 | 1998-11-10 | Mim또는mis전자원및그제조방법 |
| CN98122473A CN1126136C (zh) | 1997-11-10 | 1998-11-10 | 金属绝缘体金属或金属绝缘体半导体电子源的结构和制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30683897A JP3211752B2 (ja) | 1997-11-10 | 1997-11-10 | Ｍｉｍ又はｍｉｓ電子源の構造及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11144607A JPH11144607A (ja) | 1999-05-28 |
| JP3211752B2 true JP3211752B2 (ja) | 2001-09-25 |
Family
ID=17961874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30683897A Expired - Fee Related JP3211752B2 (ja) | 1997-11-10 | 1997-11-10 | Ｍｉｍ又はｍｉｓ電子源の構造及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6037606A (ja) |
| JP (1) | JP3211752B2 (ja) |
| KR (1) | KR100362075B1 (ja) |
| CN (1) | CN1126136C (ja) |
| TW (1) | TW445476B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3911585B2 (ja) * | 1999-05-18 | 2007-05-09 | 富士通株式会社 | 半導体装置およびその製造方法 |
| US6376358B1 (en) | 2001-03-15 | 2002-04-23 | Micron Technology, Inc. | Method of forming plugs and local interconnect for embedded memory/system-on-chip (SOC) applications |
| US6643248B2 (en) * | 2001-04-16 | 2003-11-04 | Hewlett-Packard Development Company, L.P. | Data storage device |
| US6822380B2 (en) | 2001-10-12 | 2004-11-23 | Hewlett-Packard Development Company, L.P. | Field-enhanced MIS/MIM electron emitters |
| US6872964B2 (en) * | 2003-08-20 | 2005-03-29 | Hewlett-Packard Development Company, L.P. | Data storage device |
| US9035548B2 (en) * | 2010-12-07 | 2015-05-19 | Sharp Kabushiki Kaisha | Electron emission element, electron emission device, charge device, image forming device, electron radiation curing device, light-emitting device, image display device, blower device, cooling device, and manufacturing method for electron emission element |
| JP6876044B2 (ja) | 2016-07-21 | 2021-05-26 | シャープ株式会社 | 電子放出素子、帯電装置、および画像形成装置 |
| CN106252179A (zh) | 2016-08-29 | 2016-12-21 | 北京大学 | 一种基于阻变材料的微型电子源及其阵列和实现方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3310685A (en) * | 1963-05-03 | 1967-03-21 | Gtc Kk | Narrow band emitter devices |
| US3319137A (en) * | 1964-10-30 | 1967-05-09 | Hughes Aircraft Co | Thin film negative resistance device |
| FR2071706A5 (ja) * | 1969-11-12 | 1971-09-17 | Ibm | |
| US4016589A (en) * | 1971-11-10 | 1977-04-05 | Omron Tateisi Electronics Co., Ltd. | Semiconductor device |
| US4472726A (en) * | 1981-05-06 | 1984-09-18 | The United States Of America As Represented By The Secretary Of The Air Force | Two carrier dual injector apparatus |
| JPH02170327A (ja) * | 1988-12-22 | 1990-07-02 | Matsushita Electric Ind Co Ltd | 電子放出素子 |
| JP2821194B2 (ja) * | 1989-09-25 | 1998-11-05 | オリンパス光学工業株式会社 | 電荷転送素子とその駆動方法 |
| EP0472740B1 (en) * | 1990-03-20 | 1995-02-08 | Fujitsu Limited | Electron device having a current channel of dielectric material |
| US5281897A (en) * | 1990-10-30 | 1994-01-25 | Hans Fimml | Method for operation of a cathode using the tunnelling effect and a cathode configuration for execution of the method |
| KR960010736B1 (ko) * | 1991-02-19 | 1996-08-07 | 미쓰비시뎅끼 가부시끼가이샤 | 마스크 rom 및 그 제조방법 |
| JP2550798B2 (ja) * | 1991-04-12 | 1996-11-06 | 富士通株式会社 | 微小冷陰極の製造方法 |
| US5312684A (en) * | 1991-05-02 | 1994-05-17 | Dow Corning Corporation | Threshold switching device |
| JP3532299B2 (ja) * | 1995-05-11 | 2004-05-31 | 明 田崎 | Ｍｉｍ／ｍｉｓ電子源およびその製造方法 |
-
1997
- 1997-11-10 JP JP30683897A patent/JP3211752B2/ja not_active Expired - Fee Related
-
1998
- 1998-11-09 US US09/187,738 patent/US6037606A/en not_active Expired - Fee Related
- 1998-11-10 CN CN98122473A patent/CN1126136C/zh not_active Expired - Fee Related
- 1998-11-10 TW TW087118732A patent/TW445476B/zh active
- 1998-11-10 KR KR10-1998-0047923A patent/KR100362075B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW445476B (en) | 2001-07-11 |
| US6037606A (en) | 2000-03-14 |
| JPH11144607A (ja) | 1999-05-28 |
| KR19990045142A (ko) | 1999-06-25 |
| KR100362075B1 (ko) | 2003-02-05 |
| CN1217559A (zh) | 1999-05-26 |
| CN1126136C (zh) | 2003-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3255960B2 (ja) | 冷陰極エミッタ素子 | |
| US7585687B2 (en) | Electron emitter device for data storage applications and method of manufacture | |
| US6281514B1 (en) | Method for increasing of tunneling through a potential barrier | |
| US5821680A (en) | Multi-layer carbon-based coatings for field emission | |
| US5580615A (en) | Method of forming a conductive film on an insulating region of a substrate | |
| JP3211752B2 (ja) | Ｍｉｍ又はｍｉｓ電子源の構造及びその製造方法 | |
| US5171718A (en) | Method for forming a fine pattern by using a patterned resist layer | |
| JP2760345B2 (ja) | 単一電子素子 | |
| KR20070012134A (ko) | 집속 전극을 갖는 전자방출소자 및 그 제조방법 | |
| JP3320603B2 (ja) | 電界放出型冷陰極装置及びその製造方法 | |
| JP2002015659A (ja) | 電子放出装置 | |
| US20080003415A1 (en) | Surface Pairs | |
| JP3260502B2 (ja) | 電子放出素子 | |
| JP3141635B2 (ja) | マイクロ真空管 | |
| JPH0697466A (ja) | 共鳴トンネルダイオード及びその製造方法 | |
| JPH08180794A (ja) | 面状冷陰極の構造，駆動方法、およびそれを用いた電子線放出装置 | |
| JP2000331598A (ja) | 二次電子放射冷陰極 | |
| JP2676746B2 (ja) | 微細パターンの形成方法 | |
| JP2914314B2 (ja) | 微細パターン形成方法 | |
| JPH02170327A (ja) | 電子放出素子 | |
| KR20060122477A (ko) | 전자방출소자 및 그 제조방법 | |
| JPH02121227A (ja) | 電子放出素子及びその製造方法 | |
| Haraichi et al. | Using a Silicon-on-Insulator Substrate | |
| JPH02239537A (ja) | 電子放出素子 | |
| KR20070012132A (ko) | 전자방출소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |