KR20070012132A - 전자방출소자 및 그 제조방법 - Google Patents

전자방출소자 및 그 제조방법 Download PDF

Info

Publication number
KR20070012132A
KR20070012132A KR1020050067003A KR20050067003A KR20070012132A KR 20070012132 A KR20070012132 A KR 20070012132A KR 1020050067003 A KR1020050067003 A KR 1020050067003A KR 20050067003 A KR20050067003 A KR 20050067003A KR 20070012132 A KR20070012132 A KR 20070012132A
Authority
KR
South Korea
Prior art keywords
insulating layer
insulating
gate electrode
forming
electron emission
Prior art date
Application number
KR1020050067003A
Other languages
English (en)
Inventor
노기현
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050067003A priority Critical patent/KR20070012132A/ko
Publication of KR20070012132A publication Critical patent/KR20070012132A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
    • H01J3/02—Electron guns
    • H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/14—Manufacture of electrodes or electrode systems of non-emitting electrodes
    • H01J9/148—Manufacture of electrodes or electrode systems of non-emitting electrodes of electron emission flat panels, e.g. gate electrodes, focusing electrodes or anode electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2203/00—Electron or ion optical arrangements common to discharge tubes or lamps
    • H01J2203/02—Electron guns
    • H01J2203/0204—Electron guns using cold cathodes, e.g. field emission cathodes
    • H01J2203/0208—Control electrodes
    • H01J2203/0212—Gate electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2203/00—Electron or ion optical arrangements common to discharge tubes or lamps
    • H01J2203/02—Electron guns
    • H01J2203/0204—Electron guns using cold cathodes, e.g. field emission cathodes
    • H01J2203/0208—Control electrodes
    • H01J2203/024—Focusing electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2203/00—Electron or ion optical arrangements common to discharge tubes or lamps
    • H01J2203/02—Electron guns
    • H01J2203/0204—Electron guns using cold cathodes, e.g. field emission cathodes
    • H01J2203/0268—Insulation layer
    • H01J2203/0272—Insulation layer for gate electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2203/00—Electron or ion optical arrangements common to discharge tubes or lamps
    • H01J2203/02—Electron guns
    • H01J2203/0204—Electron guns using cold cathodes, e.g. field emission cathodes
    • H01J2203/0268—Insulation layer
    • H01J2203/0288—Insulation layer characterised by the material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

본 발명은 전자방출소자 및 그 제조방법에 관한 것이다. 개시된 본 발명에 따른 전자방출소자는 기판상에 도전성 물질을 증착하여 형성된 캐소드 전극과; 상기 캐소드 전극상에 Bi 계열의 절연물질을 도포하여 상기 캐소드 전극의 일부가 노출되도록 형성된 제 1 절연층과; 상기 제 1 절연층상에 금속 물질로 형성된 제 1 게이트 전극과; 상기 제 1 게이트 전극상에 상기 제 1 절연층과 동일한 절연물질로 형성된 제 2 절연층과; 상기 제 2 절연층상에 금속 물질로 형성된 제 2 게이트 전극과; 상기 캐소드 전극의 일부 노출된 영역에 형성된 전자방출부를 포함하여 구성된다.
본 발명에 따른 전자방출소자 및 그 제조방법은 이중 게이트 전극 구조를 갖는 전자방출소자에 있어서, 상부 및 하부 절연층을 Bi 계열의 절연물질로 형성하여 절연 홀의 에칭시 도전성 물질이 생성되지 않아 누설 전류를 감소시킴으로써 내전압을 확보할 수 있다.
이중 게이트, 절연 물질, 절연층, 소성 온도

Description

전자방출소자 및 그 제조방법{ELECTRON EMISSION DEVICE AND THE FABRICATION METHOD FOR THEREOF}
도 1a 내지 도 1c는 종래에 따른 전자방출소자의 제조공정을 순차적으로 도시한 도면.
도 2는 본 발명에 따른 전자 방출 소자의 구조를 개략적으로 도시한 도면.
도 3a 내지 도 3f는 본 발명에 따른 전자 방출 소자의 제조방법의 제 1 실시 예에 대한 공정의 순서도.
도 4a 내지 도 4f는 본 발명에 따른 전자 방출 소자의 제조방법의 제 2 실시 예에 대한 공정의 순서도.
<도면의 주요부분에 대한 설명>
20 --- 기판 21 --- 캐소드 전극
22 --- 제 1 절연층 23 --- 제 1 게이트 전극
24 --- 제 2 절연층 25 --- 제 2 게이트 전극
26 --- 홀 27 --- 전자방출부
본 발명은 전자방출소자 및 그 제조방법에 관한 것으로, 특히 이중 게이트 전극 구조를 갖는 전자방출소자에 있어서, 상부 및 하부 절연층을 Bi 계열의 절연물질로 형성하여 절연 홀의 에칭시 도전성 물질이 생성되지 않아 누설 전류를 감소함으로써 내전압을 확보할 수 있는 전자방출소자 및 그 제조방법에 관한 것이다.
일반적으로 전자 방출 표시장치는 화소마다 전자 방출 소자(Electron Emission Device)를 구비하는 표시장치이다. 전자 방출 소자는 캐소드 전극과 게이트 전극 사이의 전압에 대응하여 캐소드 전극으로부터 전자가 방출되며, 방출된 전자는 애노드 전극에 의하여 가속되어 형광체에 충돌하여 발광하는 방식으로 동작하는 소자이다. 일반적으로, 전자 방출 소자는 전자원으로 열음극을 이용하는 방식과 냉음극을 이용하는 방식이 있다. 냉음극을 이용하는 방식의 전자방출소자로는 FEA(Field Emitter Array)형, SCE(Surface Conduction Emitter)형, MIM(Metal-Insulator-Metal)형 및 MIS(Metal-Insulator-Semiconductor)형, BSE(Ballistic electron Surface Emitting)형 등이 알려져 있다.
FEA 형 전자 방출 소자는 일 함수(Work Function)가 낮거나 β Function이 높은 물질을 전자 방출원으로 사용하여 진공 중에서 전계차에 의하여 전자가 방출되는 원리를 이용한 것으로 선단이 뾰족한 팁 구조물이나 탄소계 물질 또는 나노물질을 전자 방출원을 적용한 소자가 개발되고 있다.
SCE 형 전자 방출 소자는 기판 상에 서로 마주보며 배치된 2개의 전극 사이에 도전 박막을 제공하고 상기 도전 박막에 미세 균열을 제공함으로써 전자 방출부를 형성한 소자이다. 상기 소자는 전극에 전압을 인가하여 도전 박막 표면으로 전 류를 흘려 상기 미세 갭인 전자 방출부로부터 전자가 방출되는 원리를 이용한다.
MIM 형과 MIS형 전자 방출 소자는 각각 금속-유전층-금속(MIM)과 금속-유전층-반도체(MIS) 구조로 이루어진 전자 방출부를 형성하고, 유전층을 사이에 두고 위치하는 두 금속 또는 금속과 반도체 사이에 전압을 인가할 때 높은 전자 전위를 갖는 금속 또는 반도체로부터 낮은 전자 전위를 갖는 금속쪽으로 전자가 이동 및 가속되면서 방출되는 원리를 이용한 소자이다.
BSE 형 전자 방출 소자는 반도체의 사이즈를 반도체 중의 전자의 평균자유행정 보다 작은 치수 영역까지 축소하면 전자가 산란하지 않고 주행하는 원리를 이용하여 오믹 전극 상에 금속 또는 반도체로 이루어지는 전자공급층을 형성하고, 전자공급층위에 절연층과 금속박막을 형성하여 오믹전극과 금속박막에 전원을 인가하는 것에 의하여 전자가 방출되도록 한 소자이다.
도 1a 내지 도 1c는 종래에 따른 전자방출소자의 제조공정을 순차적으로 도시한 도면이다.
도 1a에 도시된 바와 같이, 먼저 기판(11)상에 캐소드 전극(11), 제 1 절연층(12)과 제 1 게이트 전극(13)을 순차적으로 적층하여 형성한다. 여기서, 상기 제 1 절연층(12)은 PbO, SiO2 의 물질로 형성하게 되며 570℃ - 600℃ 의 온도로 소정 공정을 진행하게 된다. 그리고, 상기 제 1 게이트 전극(13)은 도전성이 있는 금속, 예컨대 크롬(Cr)을 스퍼터링(sputtering)에 의해 증착하여 제 1 게이트 전극(13)을 형성한다.
그 다음, 상기 형성된 제 1 게이트 전극(13) 및 제 1 절연층(12)은 적층구조 상부에 포토레지스트(PR)을 도포한 후 패터닝하여 기판(10) 상에서 형성된 캐소드 전극(11)의 일부가 노출되도록 제 1 절연층 및 제 1 게이트 전극(13)을 식각하여 제 1 개구부(14)를 형성한다.
이후, 도 2b에 도시된 바와 같이, 상기 제 1 게이트 전극(13)상에 제 2 절연층(15) 및 제 2 게이트 전극(16)을 형성한다. 구체적으로, 상기 제 2 절연층(15)은 PbO, SiO2의 절연물질로 형성하게 되며 520℃ - 550℃ 의 온도로 소정 공정을 진행하게 된다. 이후, 상기 제 2 절연층(15) 상에 전도성이 양호한 금속, 예컨대 금(Au), 은(Ag), 백금(Pt), 알루미늄(Al), 크롬(Cr) 및 이들의 합금 중에서 선택된 적어도 하나의 도전성 금속 재료로 이루어질 수 있다. 예컨대 크롬(Cr)을 스퍼터링(sputtering)에 의해 대략 2,500Å~3,000Å 정도의 두께로 증착하여 제 2 게이트 전극(16)을 형성한다.
여기서, 상기 제 2 게이트 전극(16) 및 상기 제 2 절연층(15)의 패터닝도 상기 전술한 물질층의 패터닝 방법에 의해 제 2 개구부(17)를 형성하게 된다. 이때, 상기 제 2 게이트 전극(16) 및 상기 제 2 절연층(15)을 상기 캐소드 전극(11)이 노출될 때까지 건식 또는 습식 식각하여 제 2 개구부(17)를 형성한다.
그 다음, 도 1c에 도시된 바와 같이, 상기 결과물상에 탄소나노튜브(CNT;CarbonNano Tube) 페이스트를 스크린 프린팅하여 도포한다. 기판(10)의 후면에서 자외선(UV)를 조사하여 CNT 페이스트를 선택적으로 노광시킨다. 그리고, 아세 톤 등의 현상제를 사용하여 포토레지스트(PR)를 제거하면, 포토레지스트(PR)가 제거되면서 노광되지 않은 CNT 페이스트도 함께 제거되고, 노광된 부위의 CNT 페이스트만 남아 CNT 이미터(18)를 형성하게 된다. 소정의 온도, 예컨대 460 ℃ 정도의 온도에서 소성 공정을 거치게 되면, CNT 이미터(18)는 소성과 동시에 수축하면서 원하는 높이를 가지게 된다.
이로써, 이중 게이트 구조를 가지며 제 1 게이트 전극(13)이 제 1 및 제 2 절연층(12, 15) 사이에 형성되는 전자방출소자를 완성한다.
한편, 상술한 종래에 따른 전자방출소자의 제조방법에 있어, 상기 제 1 절연층과 상기 제 2 절연층을 PbO 계열의 절연 물질로 형성하게 되는데 이는 상기 제 1 개구부 및 제 2 개구부의 에칭 공정 중에 에천트와 반응하여 도전성 물질을 생성하게 된다.
예컨대, PbO + 2HNO3 ---> Pb(NO3)2 + H2O 의 반응식과 같이, PbO 절연 물질과 애천트로 사용되는 2HNO3 가 화학 반응하여 질산납을 생성하게 된다. 또한, 이외에도 PbO2 도 생성된다.
따라서, 질산납 및 PbO2은 제 1 개구부 및 제 2 개구부의 내벽에 남게 되며 이를 제거하기 위해 황산 암모늄을 세정액으로 사용하게 된다.
그러나, 황산 암모늄을 도전성 물질이 잘 제거되지 않아 누설 전류가 발생하게 되고, 절연층의 내전압 확보가 어렵게 되는 문제점이 발생된다.
본 발명은 이중 게이트 전극 구조를 갖는 전자방출소자에 있어서, 상부 및 하부 절연층을 Bi 계열의 절연물질로 형성하여 절연 홀의 에칭시 도전성 물질이 생성되지 않아 누설 전류를 감소함으로써 내전압을 충족시킬 수 있는 전자방출소자 및 그 제조방법을 제공함에 그 목적이 있다.
상기의 목적을 달성하기 위하여 본 발명에 따른 전자방출소자는, 기판상에 도전성 물질을 증착하여 형성된 캐소드 전극과; 상기 캐소드 전극상에 Bi 계열의 절연물질을 도포하여 상기 캐소드 전극의 일부가 노출되도록 형성된 제 1 절연층과; 상기 제 1 절연층상에 금속 물질로 형성된 제 1 게이트 전극과; 상기 제 1 게이트 전극상에 상기 제 1 절연층과 동일한 절연물질로 형성된 제 2 절연층과; 상기 제 2 절연층상에 금속 물질로 형성된 제 2 게이트 전극과; 상기 캐소드 전극의 일부 노출된 영역에 형성된 전자방출부를 포함하는 것에 그 특징이 있다.
또한, 상기의 목적을 달성하기 위하여 본 발명에 따른 전자방출소자의 제조방법은, 기판상에 캐소드 전극을 형성한 후 Bi 계열의 절연 물질을 도포하여 소정 온도의 소성 공정을 통해 제 1 절연층을 형성하는 단계와; 상기 제 1 절연층상에 제 1 게이트 전극을 형성한 후, 상기 제 1 절연층과 동일한 절연물질을 도포하여 소정 온도의 소성 공정을 통해 제 2 절연층을 형성하는 단계와; 상기 제 2 절연층상에 제 2 게이트 전극을 형성한 후, 상기 형성된 결과물에서 상기 제 2 게이트 전극 및 상기 제 2 절연층의 일부 영역을 식각하는 단계와; 상기 제 2 게이트 전극 및 상기 제 2 절연층의 식각된 부분과 대응되도록 제 1 게이트 전극 및 상기 제 1 절연층을 캐소드 전극의 일부 영역이 노출되도록 식각하는 단계와; 상기 캐소드 전극이 노출된 영역에 전자방출부를 형성하는 단계를 포함하는 점에 그 특징이 있다.
또한, 상기의 목적을 달성하기 위하여 본 발명에 따른 전자방출소자의 제조방법은, 기판상에 캐소드 전극을 형성한 후 Bi 계열의 절연 물질을 도포하여 소정 온도의 소성 공정을 통해 제 1 절연층을 형성하는 단계와; 상기 제 1 절연층상에 제 1 게이트 전극을 형성한 후, 캐소드 전극의 일부 영역이 노출되도록 식각하여 홀을 형성하는 단계와; 상기 결과물상에 제 1 절연층과 동일한 절연물질을 도포하여 소정 온도의 소성 공정을 통해 제 2 절연층을 형성하는 단계와; 상기 제 2 절연층상에 제 2 게이트 전극을 형성한 후, 상기 형성된 결과물에서 상기 홀과 대응되는 영역의 상기 캐소드 전극이 일부 노출되도록 상기 제 2 게이트 전극 및 상기 제 2 절연층을 식각하는 단계와; 상기 캐소드 전극이 노출된 영역에 전자방출부를 형성하는 단계를 포함하는 점에 그 특징이 있다.
여기서, 이중 게이트 전극 구조를 갖는 전자방출소자에 있어서, 상부 및 하부 절연층을 Bi 계열의 절연물질로 형성하여 절연 홀의 에칭시 도전성 물질이 생성되지 않아 누설 전류를 감소함으로써 내전압을 확보할 수 있다.
이하, 첨부된 도면을 참조하면서 본 발명에 따른 전자 방출 소자의 바람직한 실시 예를 상세히 설명한다.
도 2는 본 발명에 따른 전자 방출 소자의 구조를 개략적으로 도시한 도면이다. 이에 도시된 바와 같이, 본 발명에 따른 전자방출소자는, 기판(20)상에 도전성 물질을 증착하여 형성된 캐소드 전극(21)과, 상기 캐소드 전극(21)상에 Bi 계열의 절연물질을 도포하여 상기 캐소드 전극(21)의 일부가 노출되도록 형성된 제 1 절연층(22)과, 상기 제 1 절연층(22)상에 금속 물질로 형성된 제 1 게이트 전극(23)과, 상기 제 1 게이트 전극(23)상에 상기 제 1 절연층과 동일한 절연물질로 형성된 제 2 절연층(24)과, 상기 제 2 절연층(24)상에 금속 물질로 형성된 제 2 게이트 전극(25)과, 상기 캐소드 전극(25)의 일부 노출된 영역(26)에 형성된 전자방출부(27)를 포함하여 구성된다.
상기 기판(20)은 일례로 유리 또는 실리콘 기판일 수 있으며, 전자방출부(27)로 CNT(Carbon NanoTube) 페이스트를 이용하여 후면 노광에 의해 이를 형성하는 경우에는 유리 기판과 같은 투명 기판이 바람직하다.
상기 캐소드 전극(21)은 배면 기판 상에 패드 형태로 소정 간격을 가지고 형성될 수 있다. 상기 캐소드 전극(21)에는 데이터 구동부 또는 주사 구동부로부터 인가되는 데이터 신호 또는 주사 신호가 공급된다. 상기 캐소드 전극(21)은 도전체일 수 있으며, 상기 기판(20)과 동일한 이유로, 투명 도전체 예컨대 ITO(Indium Tin Oxide)일 수 있다.
상기 제 1 절연층(22)은 상기 기판(20)과 상기 캐소드 전극(21) 상부에 형성되며, 상기 캐소드 전극(21)과 상기 제 1 게이트 전극(23)을 절연한다.
보다 상세하게는, 상기 제 1 절연층(22)은 절연 물질, 예컨대, Bi2O3 , B2O3, ZnO 및 절연 페이스트의 적정 비율의 혼합 물질로 이루어질 수 있다. 여기서, 상기 절연물질인 Bi2O3 은 30 ~ 40%, B2O3 는 20 ~ 30%, ZnO 는 15 ~ 25% 및 절연 페이스 트는 5 ~ 35%의 비율을 갖는다. 또한, 상기 절연 페이스트는 SiO2 , Al2O3 및 TiO2 등의 물질로 이루어진다.
이때, 상기 제 1 절연층(22)은 550 ℃ ~ 570 ℃ 의 온도로 소성 공정을 진행하게 된다.
상기 제 1 게이트 전극(23)은 상기 제 1 절연층(22) 상에 소정의 형상으로, 예컨대 스트라이프 상으로 상기 캐소드 전극(21)과 교차하는 방향으로 배치되며, 데이터 구동부 또는 주사 구동부로부터 인가되는 각각의 데이터 신호 또는 주사 신호가 공급된다.
상기 제 1 게이트 전극(23)은 전도성이 양호한 금속, 예컨대 은(Ag), 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr) 및 이들의 합금 중에서 선택된 적어도 하나의 도전성 금속 재료로 이루어질 수 있다.
상기 제 2 절연층(24)은 상기 제 1 게이트 전극(23)상에 형성되며, 상기 제 2 게이트 전극(25)과 전기적으로 절연한다. 여기서, 상기 제 2 절연층(24)의 절연물질은 상기 제 1 절연층(22)의 물질과 동일한 물질로 형성한다.
예컨대, 상기 제 2 절연층(24)은 Bi2O3, B2O3, ZnO 및 절연 페이스트의 적정 비율의 절연 물질로 이루어지며, 500℃ ~ 520℃의 온도로 소성 공정을 진행하게 된다.
상기 제 2 게이트 전극(25)은 상기 제 2 절연층(24)상에 형성되며 상기 제 1 게이트 전극(23)과 동일한 금속 물질로 형성된다. 여기서, 상기 제 2 게이트 전극 (25)은 집속 전극의 역할을 하게 되며, 상기 전자방출부(27)에서 방출된 전자의 집속을 용이하게 한다.
상기 전자 방출부(27)는 상기 노출된 상기 캐소드 전극(21) 상에 전기적으로 접속되어 위치하며, 카본 나노튜브; 흑연, 다이아몬드, 다이아몬드상 카본 또는 이들의 조합에 의한 나노튜브; 또는 Si 또는 SiC의 나노 와이어로 이루어지는 것이 바람직하다.
또한, 도 3a 내지 도 3f는 본 발명에 따른 전자 방출 소자의 제조방법의 제 1 실시 예에 대한 공정의 순서도이다.
먼저, 본 발명에 따른 전자방출소자의 제조방법을 개괄적으로 설명하면, 상기 전자방출소자는 후막 공정(Thick Film Process) 또는 박막 공정(Thin Film Process)에 의해 제조될 수 있다. 후막 공정은 페이스트 상태의 절연물질을 스크린 프린팅법에 의해 도포함으로써 후술되는 제 1 절연층(22)과 제 2 절연층(24)을 보다 두꺼운 두께로 형성하는 공정을 말하고, 박막 공정은 화학기상증착법(CVD; Chemical Vapor Deposition)에 실리콘 산화막과 같은 절연막을 증착함으로써 제 1 절연층(22)과 제 2 절연층(24)을 보다 얇은 두께로 형성하는 공정을 말한다. 상기 후막 공정에 의하면, 대면적의 표시장치를 용이하게 제조할 수 있으며, 양산성의 확보 및 낮은 제조 비용의 장점이 있는 반면에, 세밀하고 집적도가 높은 전자방출소자를 제조하기가 곤란한 단점이 있다. 한편, 상기 박막 공정은 상술한 후막 공정의 장,단점과 반대의 장,단점을 가진다.
먼저 도 3a는 기판(20)상에 캐소드 전극(21)을 형성한 상태를 도시한 것이 다. 여기에서, 상기 기판(20)으로는 후술하는 후면 노광을 위해 투명한 글래스 기판이 사용된다. 그리고, 상기 캐소드 전극(21)도 상기와 같은 이유로 도전성이 있는 투명한 물질인 ITO(Indium Tin Oxide)로 이루어진다.
구체적으로, 글래스 기판(20) 상에 ITO를 소정 두께, 예컨대 800Å~2,000Å의 두께로 증착한 뒤, 이를 소정 형상, 예컨대 스트라이프(stripe) 형상으로 패터닝한다. 이때, 상기 캐소드 전극(21)의 패터닝은, 포토레지스트의 도포, 노광 및 현상에 의한 식각마스크의 형성과, 이 식각마스크를 이용한 상기 캐소드 전극(21)의 식각과 같은 잘 알려져 있는 물질층의 패터닝 방법에 의해 수행될 수 있다.
다음으로, 도 3b에 도시된 바와 같이, 상기 캐소드 전극(21)과 상기 기판(20)의 전 표면에 제 1 절연층(22)을 소정 두께로 형성한다. 상기 제 1 절연층(22)을 후막 공정에 의해 형성하는 경우에는, 페이스트 상태의 절연물질을 스크린 프린팅법에 의해 소정 두께로 도포한 뒤 대략 550℃ ~ 570℃ 이상의 온도에서 소성함으로써 대략 10㎛~ 12㎛정도의 두께를 가진 상기 제 1 절연층(22)을 형성한다.
이때, 상기 제 1 절연층(22)은 절연 물질, 예컨대, Bi2O3 , B2O3, ZnO 및 절연 페이스트의 적정 비율의 혼합 물질로 이루어질 수 있다. 여기서, 상기 절연물질인 Bi2O3 은 30 ~ 40%, B2O3 는 20 ~ 30%, ZnO 는 15 ~ 25% 및 절연 페이스트는 5 ~ 35%의 비율을 갖는다. 또한, 상기 절연 페이스트는 SiO2 , Al2O3 및 TiO2 등의 물질로 이루어진다.
이때, 상기 제 1 절연층(22)은 550 ℃ ~ 570 ℃ 의 온도로 소성 공정을 진행 하게 된다.
한편, 상기 제 1 절연층(22)을 박막 공정에 의해 형성하는 경우에는, 화학기상증착법에 의해 실리콘 산화막과 같은 절연막을 대략 1㎛~ 1.5㎛정도의 두께로 증착함으로써 상기 제 1 절연층(22)을 형성한다.
이어서, 상기 제 1 절연층(22)상에 제 1 게이트 전극(23)을 형성한다. 상기 제 1 게이트 전극(23)은 도전성이 있는 금속, 예컨대 은(Ag), 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr) 및 이들의 합금 중에서 선택된 적어도 하나의 도전성 금속 재료를 스퍼터링(sputtering)에 의해 대략 2,500Å~3,000Å 정도의 두께로 증착한다.
도 3c에 도시된 바와 같이, 상기 제 1 게이트 전극(23) 위에 제 2 절연층(24)과 제 2 게이트 전극(25)을 순차 적층하게 된다. 상기 제 2 절연층(24)은 상기한 제 1 절연층(22)과 동일한 절연 물질을 이용하여 형성된다.
예컨대, 상기 제 2 절연층(24)은 Bi2O3, B2O3, ZnO 및 절연 페이스트의 적정 비율의 절연 물질로 이루어지며, 다만 소성 시 500℃ ~ 520℃의 온도로 소성 공정을 진행하게 된다.
또한, 상기 제 2 절연층(24)이 후막 공정에 의해 형성하는 경우에는, 대략 30㎛~ 40㎛정도의 두께를 가지도록 형성되고, 상기 제 2 절연층(24)이 박막 공정에 의해 형성하는 경우에는 대략 1㎛~ 1.5㎛정도의 두께를 가지도록 형성된다.
이어서, 상기 제 2 절연층(24) 상에 제 2 게이트 전극(25)을 형성한다. 구체적으로, 제 2 절연층(24) 상에 도전성이 있는 금속, 예컨대 은(Ag), 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr) 및 이들의 합금중 하나를 스퍼터링(sputtering)에 의해 대략 2,500Å~3,000Å 정도의 두께로 증착하여 제 2 게이트 전극(25)을 형성한다. 여기서, 상기 제 2 게이트 전극(25)은 집속 전극의 역할을 하게 되며, 추후 형성될 전자방출부에서 방출된 전자의 집속을 용이하게 한다.
다음으로 도 3d에 도시된 바와 같이, 상기 제 2 게이트 전극(25) 및 상기 제 2 절연층(24)을 패터닝하여 홀(26)을 형성하게 된다. 여기서, 적층구조 상부에 포토레지스트(PR)을 도포한 후 패터닝하여 상기 제 2 게이트 전극(25) 및 상기 제 2 절연층(24)의 일부를 식각하여 홀(26)을 형성하게 된다.
그 다음 도 3e에 도시된 바와 같이, 상기 제 2 게이트 전극(25) 및 상기 제 2 절연층(24)의 홀(26)을 통해 노출된 상기 제 1 게이트 전극(23)과 상기 제 1 절연층(22)을 상기 캐소드 전극(21)이 노출될 때까지 건식 또는 습식 식각하여 홀(26)을 완성한다.
다음 도 3f에 도시된 바와 같이, 홀(26) 내부에 전자방출부(27) 형성하게 된다. 먼저, 상기 결과물상의 전 표면에 포토레지스트(PR)를 도포한 뒤, 이를 패터닝하여 상기 홀(26) 저면에 상기 캐소드 전극(21)이 일부 노출되도록 한다. 결과물의 전면에 감광성을 가진 탄소나노튜브(CNT) 페이스트를 스크린 프린팅 법에 의해 도포한다. 그리고, 상기 기판(20)의 후면에서 자외선(UV)을 조사하여 CNT 페이스트를 선택적으로 노광시킨다. 이때, CNT 페이스트 중 포토레지스트(PR) 패턴에 의해 노출된 부위만 노광되어 경화(curing)된다.
여기서, 노광량을 제어하면 CNT 페이스트의 노광 깊이가 조절될 수 있다. 그 후, 아세톤 등의 현상제를 사용하여 포토레지스트(PR)를 제거하면, 포토레지스트(PR)가 제거되면서 노광되지 않은 CNT 페이스트도 함께 제거되고, 노광된 부위의 CNT 페이스트만 남아 전자방출부(27)를 형성하게 된다. 이어서, 소정 온도, 예컨대 대략 460℃ 정도의 온도에서 소성 공정을 거치게 되면, 상기 전자방출부(27)는 소성과 동시에 수축하면서 원하는 높이를 가지게 된다. 이때 소성 온도는 CNT 페이스트의 종류 및 성분에 따라 달라질 수 있다. 그리고, 상기 전자방출부(27)의 높이는, 제 1 및 제 2 절연층(22, 24)이 후막 공정에 의해 형성된 경우에는 대략 2㎛~ 4㎛정도이고, 제 1 및 제 2 절연층(22, 24)이 박막 공정에 의해 형성된 경우에는 대략 0.5㎛~ 1㎛정도이다.
또한, 도 4a 내지 도 4f는 본 발명에 따른 전자 방출 소자의 제조방법의 제 2 실시 예에 대한 공정의 순서도이다. 여기서, 상기 제 1 실시 예와 동일한 부분에 대한 자세한 설명은 참조하기로 한다.
먼저, 도 4a 및 도 4b에 도시된 바와 같이, 기판(20)상에 캐소드 전극(21)을 형성한 후 Bi 계열의 절연 물질을 도포하여 소정 온도의 소성 공정을 통해 제 1 절연층(22)을 형성한다. 그리고, 상기 제 1 절연층(22)상에 제 1 게이트 전극(23)을 형성한다.
그리고, 도 4c에 도시된 바와 같이, 상기 제 1 게이트 전극(23) 및 상기 제 1 절연층(22)을 상기 캐소드 전극(21)의 일부 영역이 노출되도록 식각하여 홀(26)을 형성한다.
이후, 도 4d에 도시된 바와 같이, 상기 결과물상에 제 1 절연층(22)과 동일 한 절연물질을 도포하여 소정 온도의 소성 공정을 통해 제 2 절연층(24)을 형성하고, 제 2 게이트 전극(25)을 형성한다.
그 다음, 도 4e에 도시된 바와 같이, 상기 형성된 결과물에서 상기 식각된 홀과 대응되는 영역의 상기 캐소드 전극(21)이 일부 노출되도록 상기 제 2 게이트 전극(25) 및 상기 제 2 절연층(24)을 식각하게 된다.
이어서, 도 4f에 도시된 바와 같이, 상기 캐소드 전극(21)이 노출된 영역에 전자방출부(27)를 형성하게 된다.
이로써, 이중 게이트 전극 구조를 갖는 전자방출소자에 있어서, 상부 및 하부 절연층을 Bi 계열의 절연물질로 형성하여 절연 홀의 에칭시 도전성 물질이 생성되지 않아 누설 전류를 감소함으로써 내전압을 충족시킬 수 있는 전자방출소자가 완성된다.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
이상의 설명에서와 같이, 본 발명에 따른 전자방출소자 및 그 제조방법은 이중 게이트 전극 구조를 갖는 전자방출소자에 있어서, 상부 및 하부 절연층을 Bi 계열의 절연물질로 형성하여 절연 홀의 에칭시 도전성 물질이 생성되지 않아 누설 전 류를 감소함으로써 내전압을 확보할 수 있다.
또한, 내전압을 확보함으로써 패널의 동작 안정성 및 동작 전압을 감소시킬 수 있다.

Claims (14)

  1. 기판상에 도전성 물질을 증착하여 형성된 캐소드 전극과;
    상기 캐소드 전극상에 Bi 계열의 절연물질을 도포하여 상기 캐소드 전극의 일부가 노출되도록 형성된 제 1 절연층과;
    상기 제 1 절연층상에 금속 물질로 형성된 제 1 게이트 전극과;
    상기 제 1 게이트 전극상에 상기 제 1 절연층과 동일한 절연물질로 형성된 제 2 절연층과;
    상기 제 2 절연층상에 금속 물질로 형성된 제 2 게이트 전극과;
    상기 캐소드 전극의 일부 노출된 영역에 형성된 전자방출부를 포함하는 것을 특징으로 하는 전자 방출 소자.
  2. 제 1 항에 있어서,
    상기 제 1 절연층은 550℃ ~ 570℃ 의 소성 온도로 형성되는 것을 특징으로 하는 전자 방출 소자.
  3. 제 1항에 있어서,
    상기 제 2 절연층은 500℃ ~ 520℃ 의 소성 온도로 형성되는 것을 특징으로 하는 전자 방출 소자.
  4. 제 1항에 있어서,
    상기 제 1 절연층 및 상기 제 2 절연층은 Bi2O3 , B2O3, ZnO 및 절연 페이스트의 적정 비율의 혼합 유리질로 형성되는 절연 물질인 것을 특징으로 하는 전자 방출 소자.
  5. 제 4항에 있어서,
    상기 제 1 절연층 및 상기 제 2 절연층은 Bi2O3 은 30 ~ 40%, B2O3 는 20 ~ 30%, ZnO 는 15 ~ 25% 및 절연 페이스트는 5 ~ 35%의 비율을 갖는 절연 물질인 것을 특징으로 하는 전자 방출 소자.
  6. 제 5항에 있어서,
    상기 절연 페이스트는 SiO2 , Al2O3 및 TiO2 등의 물질로 이루어진 것을 특징으로 하는 전자 방출 소자.
  7. 기판상에 캐소드 전극을 형성한 후 Bi 계열의 절연 물질을 도포하여 소정 온도의 소성 공정을 통해 제 1 절연층을 형성하는 단계와;
    상기 제 1 절연층상에 제 1 게이트 전극을 형성한 후, 상기 제 1 절연층과 동일한 절연물질을 도포하여 소정 온도의 소성 공정을 통해 제 2 절연층을 형성하는 단계와;
    상기 제 2 절연층상에 제 2 게이트 전극을 형성한 후, 상기 형성된 결과물에서 상기 제 2 게이트 전극 및 상기 제 2 절연층의 일부 영역을 식각하는 단계와;
    상기 제 2 게이트 전극 및 상기 제 2 절연층의 식각된 부분과 대응되도록 제 1 게이트 전극 및 상기 제 1 절연층을 캐소드 전극의 일부 영역이 노출되도록 식각하는 단계와;
    상기 캐소드 전극이 노출된 영역에 전자방출부를 형성하는 단계를 포함하는 것을 특징으로 하는 전자 방출 소자의 제조방법.
  8. 기판상에 캐소드 전극을 형성한 후 Bi 계열의 절연 물질을 도포하여 소정 온도의 소성 공정을 통해 제 1 절연층을 형성하는 단계와;
    상기 제 1 절연층상에 제 1 게이트 전극을 형성한 후, 캐소드 전극의 일부 영역이 노출되도록 식각하여 홀을 형성하는 단계와;
    상기 결과물상에 제 1 절연층과 동일한 절연물질을 도포하여 소정 온도의 소성 공정을 통해 제 2 절연층을 형성하는 단계와;
    상기 제 2 절연층상에 제 2 게이트 전극을 형성한 후, 상기 형성된 결과물에서 상기 홀과 대응되는 영역의 상기 캐소드 전극이 일부 노출되도록 상기 제 2 게이트 전극 및 상기 제 2 절연층을 식각하는 단계와;
    상기 캐소드 전극이 노출된 영역에 전자방출부를 형성하는 단계를 포함하는 것을 특징으로 하는 전자 방출 소자의 제조방법.
  9. 제 7항 또는 제 8항에 있어서,
    상기 제 1 절연층은 550℃ ~ 570℃ 의 소성 온도로 형성되는 것을 특징으로 하는 전자 방출 소자의 제조방법.
  10. 제 7항 또는 제 8항에 있어서,
    상기 제 2 절연층은 500℃ ~ 520℃ 의 소성 온도로 형성되는 것을 특징으로 하는 전자 방출 소자의 제조방법.
  11. 제 7항 또는 제 8항에 있어서,
    상기 제 1 절연층 및 상기 제 2 절연층은 Bi2O3 , B2O3, ZnO 및 절연 페이스트의 적정 비율의 혼합 유리질로 형성되는 절연 물질인 것을 특징으로 하는 전자 방출 소자의 제조방법.
  12. 제 11항에 있어서,
    상기 제 1 절연층 및 상기 제 2 절연층은 Bi2O3 은 30 ~ 40%, B2O3 는 20 ~ 30%, ZnO 는 15 ~ 25% 및 절연 페이스트는 5 ~ 35%의 비율을 갖는 절연 물질인 것을 특징으로 하는 전자 방출 소자의 제조방법.
  13. 제 11항에 있어서,
    상기 절연 페이스트는 SiO2 , Al2O3 및 TiO2 등의 물질로 이루어진 것을 특징으로 하는 전자 방출 소자의 제조방법.
  14. 제 7항 또는 제 8항에 있어서,
    상기 제 2 게이트 전극은 상기 전자방출부에서 방출된 전자 빔을 집속하는 전자 방출 소자의 제조방법.
KR1020050067003A 2005-07-22 2005-07-22 전자방출소자 및 그 제조방법 KR20070012132A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050067003A KR20070012132A (ko) 2005-07-22 2005-07-22 전자방출소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050067003A KR20070012132A (ko) 2005-07-22 2005-07-22 전자방출소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20070012132A true KR20070012132A (ko) 2007-01-25

Family

ID=38012652

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050067003A KR20070012132A (ko) 2005-07-22 2005-07-22 전자방출소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20070012132A (ko)

Similar Documents

Publication Publication Date Title
US7118927B2 (en) Cold cathode field emission device and process for the production thereof, and cold cathode field emission display and process for the production thereof
US6821175B1 (en) Method of manufacturing a field electron emission cathode having at least one cathode electrode
US7541732B2 (en) Electron emission with electron emission regions on cathode electrodes
US7764010B2 (en) Electron emission device, electron emission display apparatus having the same, and method of manufacturing the same
JPH09274845A (ja) 電子放出素子と電子放出素子用収束電極およびその製造方法
KR20070012134A (ko) 집속 전극을 갖는 전자방출소자 및 그 제조방법
JP3151837B2 (ja) 電界電子放出装置
US7486012B2 (en) Electron emission device with auxiliary electrode and manufacturing method thereof
KR20070012132A (ko) 전자방출소자 및 그 제조방법
US8177987B2 (en) Method for producing electron-emitting device and method for producing image display apparatus including the same
KR20070001582A (ko) 전자방출소자 및 그 제조방법
KR20060122477A (ko) 전자방출소자 및 그 제조방법
KR20070060834A (ko) 전자방출소자의 제조방법
KR20060001503A (ko) 캐소드 전극에 저항층이 도입된 전자 방출 소자
KR20060124488A (ko) 전자방출소자 및 그 제조방법
KR20060131385A (ko) 전자방출소자 및 그 제조방법
KR20070004343A (ko) 전자방출소자 및 그 제조방법
KR20070017867A (ko) 전자방출소자 및 그 제조방법
KR940011723B1 (ko) Fed의 제조방법
KR20070014842A (ko) 집속 전극을 갖는 전자방출소자 및 그 제조방법
KR20060029078A (ko) 전자방출소자의 제조방법
JP3486131B2 (ja) 電子放出素子およびその製造方法
KR20070042424A (ko) 전자방출기판 및 그 제조방법
KR100692066B1 (ko) 전계 방출 표시 장치 및 그의 제조방법
KR100763893B1 (ko) 굴곡진 ｃｎｔ층을 갖는 전자방출소자의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination