KR20060001503A - 캐소드 전극에 저항층이 도입된 전자 방출 소자 - Google Patents

Abstract

본 발명에 의하여 적어도 상기 전자 방출원이 접촉하는 캐소드 전극 부분의 두께가 캐소드 전극의 다른 부분에 비해 얇은 저항층이 도입된 전자 방출 소자가 제공된다.

본 발명에 따른 전자 방출 소자는 특히 대화면 화상 표시 장치에 응용되는 경우 화소간의 휘도차를 감소시켜 균일도(Uniformity)의 향상에 크게 기여할 수 있다.

전자 방출 소자, 저항층

Description

캐소드 전극에 저항층이 도입된 전자 방출 소자{Electron emission device comprising resistance layer between cathode electrodes}

도 1은 종래의 전자 방출 소자의 구성의 일례를 모식적으로 나타낸 단면도이다.

도 2는 본 발명의 목적에 따라 캐소드 전극에 저항층이 도입된 전자 방출 소자의 일 실시예의 구조를 모식적으로 나타낸 단면도이다.

도 3은 본 발명의 목적에 따라 캐소드 전극에 저항층이 도입된 전자 방출 소자의 다른 실시예의 구조를 모식적으로 나타낸 단면도이다.

도 4a 내지 도 4g는 상기 도 3에 나타낸 전자 방출 소자의 제조 과정을 모식적으로 나타낸 제조 공정도이다.

도 5는 본 발명의 목적에 따른 저항층의 도입에 사용되는 ITO의 두께에 따른 저항 값의 변화를 나타낸 그래프이다.

본 발명은 전자 방출원 및 전자 방출 소자의 제조방법에 관한 것이다. 보다 상세하게는, 가소성 공정이 필요없는 전자 방출원의 제조 방법 및 상기 전자 방출원의 제조 방법을 이용하여 전자 방출부가 형성 및 지지되고 있는 기판을 기준으로 게이트 전극이 캐소드 전극의 아래에 있는 구조를 가지며 상기 캐소드 전극이 적어도 2종의 도전층을 적층하여 이루어진 전자 방출 소자를 제조하는 방법에 관한 것이다.

일반적으로, 전자 방출 소자(Electron Emission Device)는 전자 방출원으로 열음극을 이용하는 방식과 냉음극을 이용하는 방식이 있다.

냉음극을 이용하는 방식의 전자 방출 소자로는 FEA(Field Emitter Array)형, SCE(Surface Conduction Emitter)형, MIM(Metal-Insulator-Metal)형 및 MIS(Metal-Insulator-Semiconductor)형, BSE(Ballistic electron Surface Emitting)형 등이 알려져 있다.

FEA형 전자방출소자는 일 함수(Work Function)가 낮거나 베타 함수(β Function)가 높은 물질을 전자 방출원으로 사용할 경우 진공 중에서 전계 차에 의하여 쉽게 전자가 방출되는 원리를 이용한 것으로 몰리브덴(Mo), 실리콘(Si) 등을 주재질로 하는 선단이 뾰족한 팁 구조물이나 그라파이트(Graphite), DLC(Diamond Like Carbon) 등의 탄소계 물질 그리고 최근 나노 튜브(Nano Tube)나 나노 와이어(Nano Wire) 등의 나노물질을 전자 방출원으로 적용한 소자가 개발되고 있다.

SCE형 전자방출소자는 기판 상에 서로 마주보며 배치된 2개의 전극 사이에 도전 박막을 제공하고 상기 도전 박막에 미세 균열을 제공함으로써 전자 방출부를 형성한 소자이다. 상기 소자는 상기 전극에 전압을 인가하여 상기 도전 박막 표면으로 전류를 흘려 상기 미세 갭인 전자 방출부로부터 전자가 방출되는 원리를 이용한다.

MIM형과 MIS형 전자 방출 소자는 각각 금속-유전층-금속(MIM)과 금속-유전층-반도체(MIS) 구조로 이루어진 전자 방출부를 형성하고, 유전층을 사이에 두고 위치하는 두 금속 또는 금속과 반도체 사이에 전압을 인가할 때 높은 전자 전위를 갖는 금속 또는 반도체로부터 낮은 전자 전위를 갖는 금속쪽으로 전자가 이동 및 가속되면서 방출되는 원리를 이용한 소자이다.

BSE형 전자방출소자는 반도체의 사이즈를 반도체 중의 전자의 평균자유행정 보다 작은 치수 영역까지 축소하면 전자가 산란하지 않고 주행하는 원리를 이용하여 오믹(ohmic) 전극 상에 금속 또는 반도체로 이루어지는 전자공급층을 형성하고, 전자공급층위에 절연층과 금속박막을 형성하여 오믹 전극과 금속박막에 전원을 인가하는 것에 의하여 전자가 방출되도록 한 소자이다.

한편, 이와 같은 전자 방출 소자를 이용하면, 전자방출표시장치, 각종 백라이트, 리소그라피용 전자빔 장치 등의 구현에 이용될 수 있다.

이 중에서 전자방출 표시장치는, 전자방출소자를 구비하여 전자를 방출하는 전자방출 영역과 방출된 전자를 형광층에 충돌시켜 발광시키기 위한 화상표현 영역을 구비하여 구성된다. 일반적으로, 전자방출 표시장치는 제1 기판 위에 다수개의 전자방출소자와 이들의 전자 방출을 제어하는 구동 전극들을 구비하고, 제1 기판에서 방출된 전자들이 제2 기판에 형성된 형광층을 향해 효율적으로 가속될 수 있도 록 형광층과 이에 접속된 전극을 구비하게 된다.

그러나, 전자 방출 표시 장치의 크기가 큰 경우 상기 제 1 기판 위에 구비된 전자 방출 소자들이 하나의 스트라이프형 캐소드 전극에 다수개가 설치(38인치 화면의 경우 예를 들어 약 3,000 개)되는 데, 전극 자체의 저항에 의해 전원 공급부(inlet) 또는 신호 입력부에 가까운 전자 방출 소자와 반대편(outlet)에 가까운 전자 방출 소자 간에는 전자 방출량의 차이가 생기게 되고 이것은 결국 한 화면에 있어서 각 화소간의 휘도 차이를 초래하게 되는 문제점이 있다.

본 발명은 전자 방출 표시 장치의 각 전자 방출 소자의 전자 방출량을 균일하게 조정함으로서 화소간의 휘도차를 감소시켜 화질의 균일도를 향상시키기 위하여, 캐소드 전극 층의 두께를 변화시켜 저항층을 형성한 전자 방출 소자를 제공하는 것을 본 발명의 목적으로 한다.

상기한 본 발명의 목적을 달성하기 위하여, 기판; 상기 기판 위에 소정 형상으로 형성된 캐소드 전극; 소정 형상의 홀을 가지며 상기 캐소드 전극 및 기판 위에 형성된 절연층; 상기 절연층 위에 형성됨으로서 상기 캐소드 전극과 전기적으로 단절되어 있으며 상기 절연층에 형성된 홀과 동일한 중심과 동일한 형상을 갖는 홀을 가진 게이트 전극; 및 상기 절연층 및 게이트 전극에 형성된 홀을 통해 노출된 상기 캐소드 전극에 전기적으로 연결되어 형성되어 있는 전자 방출원을 포함하는 전자 방출 소자에 있어서, 적어도 상기 전자 방출원이 접촉하는 캐소드 전극 부분의 두께가 캐소드 전극의 다른 부분에 비해 얇은 저항층을 도입하는 것을 특징으로 하는 전자 방출 소자가 제공된다.

본 발명의 목적에 따른 전자 방출 소자에서, 캐소드 전극과 전자 방출원 사이에 도입된 저항층은 캐소드 전극과 동종 또는 이종 재질일 수 있으나, 바람직하게는 동종 재질이며, 전자 방출원을 기판 측에서 자외선을 조사하여 노광하고 현상하여 제조하는 경우에는 투명 재질인 것이 바람직하다. 예를 들어, 상기 캐소드 전극 및 저항층은 투광성 단일 재질의 ITO 또는 ZnO 일 수 있다.

본 발명의 목적에 따른 전자 방출 소자에서, 상기 캐소드 전극 및 저항층이 투명성의 ITO 재질인 경우, 저항층의 두께는 캐소드 전극 두께의 5 내지 20 % 범위인 것이 바람직하다.

본 발명의 목적에 따른 전자 방출 소자는 또한, 상기 캐소드 전극의 저항값을 낮추기 위한 보조 전극이 상기 캐소드 전극의 적어도 일면, 바람직하게는 캐소드 전극의 상면 중 적어도 일부에 추가로 형성될 수 있으며, 상기 저항층은 상기 보조 전극 사이에 형성될 수 있다. 이와 같은 구조에서, 상기 보조 전극을 저항층 형성의 마스크로 이용할 수 있다.

이하에서 첨부된 도면에 예시된 본 발명의 바람직한 실시예를 참조하여 본 발명을 보다 상세히 설명한다. 그러나, 첨부된 도면은 본 발명의 이해를 돕기 위하여 제공되는 것일 뿐 어떠한 경우에도 본 발명의 범위를 한정하기 위해 제공되는 것은 아니다. 또한, 첨부된 도면에 의해 제공되는 본 발명의 바람직한 구현예는 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 변형이 가능하며, 그러한 변형들도 본 발명의 보호 범위에 속하는 것임은 자명하다.

먼저 도 1을 참조한다. 도 1은 저항층이 도입되지 않은 종래의 전자 방출 소자의 일부 단면 구성을 모식적으로 나타낸 것이다. 도 1에서, 기판(11) 위에 형성된 캐소드 전극(12)의 두께는 절연층(14) 아래 및 전자 방출원(17) 아래를 포함하여 전체적으로 동일한 두께를 가지고 있어서 별도의 저항층이 형성되어 있지 않다.

본 발명의 목적에 따른 바람직한 일 실시예의 단면을 모식적으로 도시한 도 2에서, 적어도 전자 방출원(27)이 접촉하고 있는 캐소드 전극(22) 부위(22a)의 두께는 그 이외의 부분의 두께에 비하여 얇게 형성되어 있어서, 그 얇은 부분이 저항층(22a)으로서 작용한다.

본 발명의 목적에 따른 바람직한 다른 실시예의 단면을 모식적으로 도시한 도 3에서, 적어도 전자 방출원(37)이 접촉하고 있는 캐소드 전극(32) 부위의 두께는 그 이외의 부분의 두께에 비하여 얇게 형성되어 있어서, 그 얇은 부분이 저항층(32a)으로서 작용한다. 또한, 저항층(32a)은 캐소드 보조전극(33)을 수직 하방으로 연장한 부분까지, 즉, 보조 전극 사이에 형성되어 있다.

상기 도 2 및 도 3에서, 저항층(22a, 32a)의 두께는 도입하고자 하는 저항층의 저항값에 따라 적절히 선택할 수 있다. 예를 들어, 캐소드 전극이 ITO로 이루어져 있고, 그 두께가 예를 들어, 700nm인 경우 그 저항층의 두께를 절반인 350nm로 형성하는 경우 저항은 약 2배가 되며, 저항층 두께를 캐소드 전극의 1/4로 줄이면 저항은 4배로 증가하게 된다(도 5 참조).

도 4a 내지 도 4g에는 본 발명에 따른 일 실시예인 도 3에 나타낸 구조를 갖는 전자 방출 소자의 제조 방법의 일 예를 순서에 따라 나타내었다.

먼저, 도 4a에서와 같이, 기판(41), 바람직하게는 투명 유리 기판 위에 캐소드 전극 물질, 예를 들어 ITO(indium tin oxide) 층을 형성한 다음 그 위에 포토레지스트 층을 형성하고 소정 패턴을 갖는 마스크를 사용하여 노광 및 현상하여 식각 패턴을 형성하고 ITO 식각액을 사용하여 식각함으로서 캐소드 전극(42)을 형성한다. 이 때, 캐소드 전극은 통상 스트라이프 형태로 형성된다.

그 후, b 단계에서는 보조 전극(43)을 형성한다. 예를 들어, Cr을 상기 단계에서 제조한 캐소드 전극(41) 및 노출된 기판(41) 위에 소정 두께로 스퍼터링한 후 상기 단계에서와 같은 순서로 식각 패턴을 형성하고 Cr을 식각하여 보조 전극(43)을 형성한다.

c 단계에서는 캐소드 전극(42)의 일부를 식각하여 저항층(42a)을 형성한다. 이 때, 상기 보조 전극(43)을 식각 마스크로 이용할 수 있다.

그 후, 단계 d에서는 절연 페이스트, 예를 들어, PbO 및 SiO2 의 혼합물을 포함하는 절연 페이스트를 인쇄하고 소성하여 절연층(44)을 형성한다.

그 후 e 단계에서는 절연층 위에 게이트 전극(45)을 형성한다. 게이트 전극 물질은 도전성이 우수한 금속, 예를 들어, Cr을 사용하며, 공지의 방법, 예를 들어, 스퍼터링법에 의해 게이트 전극 물질층을 형성한 다음 식각하여 게이트 전극 (45)을 형성한다. 이 때, 게이트 전극은 스트라이프형 캐소드 전극(42)과 수직으로 교차하는 방향을 갖는 스트라이프 형상으로 형성하는 것이 바람직하다.

그 후, 단계 f에서는 게이트 전극(45) 및 절연층(44)을 식각하여 게이트 홀(46)을 형성하는 과정이다. 구체적으로, 게이트 전극(45) 및 노출된 절연층(44) 위에 포토레지스트를 도포하고, 노광 및 현상하여 게이트 홀 패턴을 형성하고 게이트 금속층 및 절연층을 에칭하여 게이트 홀(46)을 형성한다.

마지막으로, 단계 g에서는 전자 방출원을 형성한다. 예를 들어, 비히클(감광성 수지 및 분산매)에 전자 방출 물질, 예를 들어, 탄소 나노 튜브를 분산시킨 페이스트 조성물을 인쇄하고, 인쇄한 페이스트를 90 내지 110 ℃에서 10분 내지 1시간 동안 건조하고, 건조시킨 상기 조성물을 자외선으로 노광한 후 현상하고, 그 후 소성하여 전자 방출원을 형성한다.

상기에서 설명한 본 발명의 바람직한 실시예들은 다양하게 변형될 수 있다. 예를 들어, 상기 도 3에 예시한 구조의 전자 방출 소자에서 보조 전극 위에는 보조 전극이 절연층 속으로 확산되는 것을 방지하기 위한 확산 방지층이 도입되거나, 상기 도 2 및 도 3에 도시한 구조의 전자 방출 소자에서 절연층은 단일 층이 아니라 이종의 절연 재료를 사용한 다층일 수 있으며, 상기 게이트 전극 위에는 절연층에 의해 게이트 전극과 단절된 다른 전극, 예를 들어, 전자 집속 전극이 도입될 수도 있다. 또한, 도 4a 내지 도 4g에 예시한 전자 방출 소자의 제조 방법도 변형이 가능한 바, 예를 들어, 저항층을 형성한 후 전자 방출원을 형성하고 그 위에 절연층 및 게이트 금속층을 형성한 후 에칭하여 게이트 홀을 형성할 수도 있다. 그리고, 상기 전자 방출원은 분말상의 전자 방출 물질을 페이스트 상태로 인쇄하여 형성된 것 뿐만 아니라, 팁형 전자 방출원일 수도 있으며, 더 나아가, FEA형 전자 방출 소자 뿐만 아니라 다른 형태의 전자 방출 소자에도 응용 가능하다.

실시예 1

전자 방출 소자의 제조 (1)

다음과 같이 도 2에 도시한 구조를 갖는 전자 방출 소자를 제조하였다.

유리 기판 위에 ITO(Indium Tin Oxide)를 스퍼터링 또는 코팅하여 0.15㎛ 두께로 전면 도포한 후 노광, 현상하고 에칭하여 캐소드 전극을 형성하였다. 그 후, 포토레지스트를 기판 및 캐소드 전극 위에 전면 도포한 후 40㎛ 직경의 원형 패턴을 갖는 식각 마스크를 이용하여 자외선 노광 및 현상하여 포토레지스트에 원형 패턴을 형성하고 ITO 에칭액으로 30 초간 에칭하여 캐소드 전극의 일부를 300 Å 두께를 갖는 저항층을 형성하였다. 그 후 PbO 및 SiO2를 50:50의 중량비로 포함하는 절연 페이스트를 전면 인쇄하고 건조 및 소성하여 약 30 ㎛ 두께의 절연층을 형성하고 그 위에 Cr을 스퍼터링하여 약 0.3㎛ 두께의 게이트 전극 금속층을 형성하였다. 그 후 게이트 전극 금속층 위에 포토레지스트를 코팅하고 노광 및 현상하여 게이트 홀 마스크를 패터닝하고 불산:질산:탈이온수를 1:1:40의 중량비로 혼합한 에칭액을 사용하여 게이트 금속층 및 절연층을 에칭하여 상기 저항층과 동일한 형상을 갖는 게이트 홀을 저항층이 노출되도록 형성하였다.

그 후, 분말상 전자 방출 물질의 일종인 탄소 나노 튜브 15중량%, 바인더 수지인 에폭시 아크릴레이트 50 중량%, 및 유기 용매인 터피네올(terpineol) 20중량% 및 글래스 프릿 15중량%의 비율로 볼 밀(ball mill)에 투입하고 60 rpm의 속도로 6시간 동안 회전시켜 혼합하여 제조한 전자 방출원 형성용 페이스트 조성물을 상기에서 제조한 구조물 위에 인쇄하여 후막을 형성하고, 이를 100±10 ℃의 온도에서 1 시간 동안 건조시켰다. 그 후, 마스크를 사용하여 약 10,000 mJ/㎠의 에너지 세기를 갖는 자외선을 이용하여 상기 후막을 노광하고, 2.0중량%의 탄산나트륨 수용액으로 현상하고, 초음파 클리너를 이용하여 잔사를 제거하였다. 그 후, 질소 분위기 하에서 450℃의 온도에서 20 분간 소성하여 도 2에 도시한 구조를 가진 전자 방출 소자를 제조하였다.

실시예 2

전자 방출 소자의 제조(2)

상기 실시예 1에서와 같이 유기 기판 위에 캐소드 전극을 형성한 후 그 위에 Cr을 스퍼터링하여 전면 도포한 후 포토레지스트를 도포하고 패터닝한 다음 상기 Cr층을 에칭하여 40㎛의 간격을 갖는 보조 전극을 형성하였다. 그 후 상기 보조 전극을 마스크로 이용하여 공지의 방법에 따라 상기 보조 전극 사이에 노출된 캐소드 전극(ITO)을 상기 실시예 1에서와 같이 에칭하여 75Å의 두께를 갖는 저항층을 형성하였다. 그 후, 실시예 1에서와 같이 절연층, 게이트 전극, 게이트 홀 및 전자 방출원을 형성하여 도 3에 도시된 단면 구조를 갖는 전자 방출원을 형성하였다.

본 발명에 의하여 적어도 상기 전자 방출원이 접촉하는 캐소드 전극 부분의 두께가 캐소드 전극의 다른 부분에 비해 얇은 저항층이 도입된 것을 특징으로 하는 전자 방출 소자가 제공된다.

본 발명에 따른 전자 방출 소자는 특히 대화면 화상 표시 장치에 응용되는 경우 화소간의 휘도차를 감소시켜 균일도(Uniformity)의 향상에 크게 기여할 수 있다. 또한, 캐소드 보조 전극을 저항층 형성용 식각용 마스크로 이용함으로서 제조 공정을 대폭 감소시킬 수 있고, 인쇄법에 의해 전자 방출 물질의 페이스트로부터 전자 방출원을 형성하는 경우 상기 페이스트와 포토레지스트의 반응을 감소시켜 캐소드와 게이트 간의 저항값 확보에 유리한 효과를 얻을 수 있다.

Claims (5)

1. 기판;

   상기 기판 위에 소정 형상으로 형성된 캐소드 전극;

   소정 형상의 홀을 가지며 상기 캐소드 전극 및 기판 위에 형성된 절연층;

   상기 절연층 위에 형성됨으로서 상기 캐소드 전극과 전기적으로 단절되어 있으며 상기 절연층에 형성된 홀과 동일한 중심과 동일한 형상을 갖는 홀을 가진 게이트 전극; 및

   상기 절연층 및 게이트 전극에 형성된 홀을 통해 노출된 상기 캐소드 전극에 전기적으로 연결되어 형성되어 있는 전자 방출원을 포함하는 전자 방출 소자에 있어서,

   적어도 상기 전자 방출원이 접촉하는 캐소드 전극 부분의 두께가 캐소드 전극의 다른 부분에 비해 얇은 것을 특징으로 하여 저항층이 도입된 전자 방출 소자.
2. 제1항에 있어서,

   상기 캐소드 전극은 투광성 단일 재질의 ITO 또는 ZnO 임을 특징으로 하는 전자 방출 소자.
3. 제2항에 있어서,

   상기 ITO로 된 캐소드 전극의 저항층의 두께는 캐소드 전극 두께의 5 내지 20 % 인 것을 특징으로 하는 전자 방출 소자.
4. 제1항 내지 제3항 중 어느 한 항에 있어서,

   상기 캐소드 전극의 저항값을 낮추기 위한 보조 전극이 상기 캐소드 전극의 적어도 일면에 추가로 형성되어 있는 것을 특징으로 하는 전자 방출 소자.
5. 제4항에 있어서,

   상기 보조 전극은 캐소드 전극의 상면에 접촉되어 형성되어 있으며, 상기 저항층은 상기 보조 전극 사이에 형성되어 있는 것을 특징으로 하는 전자 방출 소자.

Images