JP3151837B2

JP3151837B2 - 電界電子放出装置

Info

Publication number: JP3151837B2
Application number: JP1439891A
Authority: JP
Inventors: 小松博志
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1990-02-22
Filing date: 1991-02-05
Publication date: 2001-04-03
Anticipated expiration: 2016-04-03
Also published as: JPH04212236A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は電界効果にて電子を放出
する電界電子放出装置の構造およびその製造方法に関す
る。さらに詳しくは平面基板の表面に概ね平行な放出突
起ををもつカソード電極を具備するラテラル型の電界電
子放出装置の構造およびその製造方法に関する。

【０００２】

【従来の技術】従来のラテラル型の電界電子放出装置と
して、伊藤順司が応用物理、第５９巻、第２号、ｐｐ．
１６４〜１６９（１９９０）に報告したものがある。図
１３は従来の電界電子放出装置の概略平面図を示したも
のである。

【０００３】これは平面型三極管素子と呼ばれ、石英基
板１０１の表面に楔型のエミッター電極１０２と、柱を
有するゲート電極１０３と、アノード電極１０４を順に
横に並べて形成した構造である。これら三つの電極は厚
さ１μｍのタングステン薄膜をフォトエッチング技術に
よってエッチング加工し形成したものである。エミッタ
ー電極１０２は１０μｍピッチで１７０個並べてあり、
エミッター電極１０２とゲート電極１０３との距離は１
５μｍ、ゲート電極１０３とアノード電極１０４との距
離は１０μｍである。

【０００４】この平面型三極管素子の電気特性を５×１
０^ー6Ｐａの真空度で測定したところ、放出電流はフォウ
ラー・ノルデハイム（Ｆ・Ｎ）トンネル電流であり、ゲ
ート電圧が２２０Ｖ、アノード電圧が３１８Ｖのとき、
約１．２μＡのアノード電流が得られた。これはエミッ
ター電極１個につき７ｎＡのアノード電流となる。相互
コンダクタンスは約０．１μＳであった。

【０００５】

【発明が解決しようとする課題】しかしながら従来の平
面型三極管素子は以下に述べるようないくつかの問題点
があった。すなわち、エミッター電極１０２、ゲート電
極１０３およびアノード電極１０４は同層の金属薄膜よ
り形成されているため、エミッター電極１０２の先端よ
り放出された電子はアノード電極１０４に向かって進行
するとき、これらの電極と同一平面にあるゲート電極１
０３に衝突する。ゲート電極１０３には正電位が印加さ
れているため、これに衝突した電子の一部はゲート電極
１０３に流入する。この結果、アノード電極１０４に流
入する電子の収率（アノード電流／全放出電流）が低下
し、電力効率や相互コンダクタンスが低いといった電気
特性の低下を招いていた。従来技術では収率が６０％程
度である。

【０００６】また、エミッター電極１０２とゲート電極
１０３は同一のフォトエッチング工程で形成される。こ
れらの電極間距離はレジスト露光時の解像度で決定さ
れ、実用化レベルでは０．８μｍが限界である。しかも
微細になるほどばらつきが大きい。電界効果による電子
放出においては、電子放出の閾値電圧やその均一性はエ
ミッター電極１０２とゲート電極１０３の距離に大きく
依存するため、従来の平面型三極管素子は閾値電圧の低
減化が難しく、低減できても均一性が悪くなるという問
題があった。

【０００７】さらに、エミッター電極１０２の突起先端
の曲率半径も閾値電圧に大きく影響を及ぼす。曲率半径
が小さいほど閾値電圧は小さくなるが、従来の製造方法
ではその曲率半径はフォトレジストのだれによって２０
００Åが限界であった。実用的な閾値電圧を得るために
は、曲率半径は少なくも１０００Å以下であることが望
ましいが、従来の技術ではその達成が困難であった。

【０００８】そこで本発明は、このような従来技術の問
題点を克服するためのもので、その目的とするところ
は、エミッター電極とゲート電極の距離を均一性よく短
かくし、しかも突起先端の曲率半径を小さくして閾値電
圧を低減化した電界電子放出装置とその製造方法を提供
するところにある。

【０００９】

【課題を解決するための手段】本発明の電界電子放出装
置は、基板上に設けられたゲート電極と、前記ゲート電
極上に絶縁層を介して設けられたカソード電極とを備
え、前記カソード電極は平面的な突出形状をなす放出突
起を有し、前記ゲート電極は前記放出突起の電子放出量
を制御する電界電子放出装置であって、前記カソード電
極の放出突起の先端は、前記ゲート電極の上方に、該ゲ
ート電極との間に空間を有するように突出して形成され
ることを特徴とする。

【００１０】また、基板上に設けられたゲート電極と、
前記ゲート電極の上層に絶縁層を介して設けられたカソ
ード電極とを備え、前記カソード電極は平面的な突出形
状をなす放出突起を有し、前記ゲート電極は前記放出突
起の電子放出量を制御する電界電子放出装置であって、
前記ゲート電極は前記カソード電極に対して自己整合的
に形成されてなり、かつ前記カソード電極と対向する方
向から逆方向に向かって下向きに傾斜を持つ部分を有
し、前記カソード電極の放出突起の先端は、前記基板と
の間に空間を有するように突出して形成されることを特
徴とする。

【００１１】

【実施例】

（実施例１）本実施例では、絶縁層を挟んでゲート電極とカソード電
極が部分的に積層された構造を有する電界電子放出装置
とその製造方法について述べる。

【００１２】図１は本実施例の電界電子放出装置の部分
概略図である。図１（Ａ）は電界電子放出装置の平面
図、図１（Ｂ）は図１（Ａ）のＬ１−Ｌ２線に沿った断
面図である。電界電子放出装置は石英基板よりなる平面
基板１の表面に厚さ２０００Åのモリブデン薄膜よりな
るゲート電極４およびアノード電極５を設け、また、ゲ
ート電極４の表面の一部および平面基板１の表面の一部
を共有して厚さ５０００Åの二酸化シリコン（ＳｉＯ
₂ ）薄膜よりなる島状絶縁層６を設け、さらに、島状絶
縁層６およびそれからオーバーバングした状態で厚さ２
０００Åのモリブデン薄膜よりなるカソード電極２を設
けた構造である。

【００１３】カソード電極２は２０μｍピッチで配置さ
れた三つの放出突起３を有する。放出突起３は平面基板
１に平行にゲート電極４の方向に突出した構造であり、
その先端の断面は順テーパ形状である。放出突起３の先
端の曲率半径は８００Åである。ゲート電極４と放出突
起３は空間７あるいは島状絶縁層６を挟んで互いに平行
に重なり、その距離（Ｌ_gk）は島状絶縁層６の膜厚に等
しい５０００Åである。また、ゲート電極４とアノード
電極５の距離（Ｌ_ag）は５μｍ、放出突起３とアノード
電極５の距離（Ｌ_ak）は１２μｍである。

【００１４】この電界電子放出装置は放出突起３がゲー
ト電極４よりも高い位置にあり、放出突起３より放出さ
れた電子はゲート電極４に衝突することなくアノード電
極５に到達する。

【００１５】図２は本実施例の電界電子放出装置の製造
方法を説明するためのもので、主要な製造工程が終了し
た後の概略断面図である。図２（Ａ）はゲート電極４お
よびアノード電極５の形成後の断面図である。使用した
平面基板１は厚さ１．１ｍｍ、直径３インチの透明な石
英基板である。平面基板１の表面にスパッタ法によって
膜厚２０００Åのモリブデン薄膜を堆積した後、フォト
レジストをマスクとしてＣＦ₄ ／Ｏ₂ プラズマによるド
ライエッチング法を利用してモリブデン薄膜をテーパ形
状に加工し、ゲート電極４およびアノード電極５を形成
した。図２（Ｂ）は絶縁層８とカソード電極層９を積層
した後の断面図である。絶縁層８およびカソード電極層
９はスパッタ法で連続的に堆積した膜厚が５０００Åの
二酸化シリコン薄膜および２０００Åのモリブデン薄膜
である。二酸化シリコン薄膜は直流絶縁耐圧が６ＭＶ／
ｃｍ以上である。膜厚のばらつきは平面基板面内で２％
以内であり均一性がよい。

【００１６】図２（Ｃ）はカソード電極層９のエッチン
グに用いるフォトレジスト１０を形成した後の断面図で
ある。フォトレジスト１０の膜厚は約１μｍである。図
２（Ｄ）はカソード電極２を形成した後の断面図であ
る。ＣＦ₄／Ｏ₂プラズマによるドライエッチング法でカ
ソード電極層９をテーパ加工した。エッチング条件はガ
ス流量比ＣＦ₄／Ｏ₂＝６０／２００、ＲＦパワー７００
Ｗである。エッチング時間は２０分である。このエッチ
ング条件のとき、モリブデン薄膜のエッチング速度は５
００Å／分であり、膜厚２０００Åのものを除去するの
であれば約４分間のエッチングで充分である。しかし、
約５倍の２０分間という過剰エッチングを行ない、横方
向のエッチングを行うことで鋭角な放出突起を有するカ
ソード電極が形成される。このときフォトレジスト１０
は厚み方向、横方向ともに８０００Åエッチング除去さ
れ、モリブデン薄膜も横方向に約８０００Åエッチング
除去された。このとき、フォトレジスト１０の下には順
テーパ形状の断面をもつカソード電極２が残った。図２
（Ｅ）は絶縁層８を部分的にエッチング除去し、つづい
てフォトレジスト１０を除去して完成した装置の断面図
である。絶縁層８はフッ酸（ＨＦ）系のエッチング液で
除去し、フォトレジスト１０は専用剥離液で除去した。

【００１７】図３は本実施例のカソード電極２の製造工
程を詳しく説明するためのもので、図３（Ａ）乃至
（Ｃ）は図２（Ｃ）乃至（Ｅ）に対応する概略平面図を
それぞれ示したものである。図３（Ａ）はフォトレジス
ト１０を形成した後の平面図である。放出突起３の形成
に使用されるフォトレジスト突起１１は先端の曲率半径
が約２０００Åである。図３（Ｂ）はカソード電極２を
形成した後の平面図である。過剰エッチング法によって
フォトレジスト１０の周辺部が約８０００Åほどエッチ
ング除去され、フォトレジスト突起１１の位置が約１μ
ｍ後退した。カソード電極層９もフォトレジスト１０と
ほぼ同じ形状を残してエッチング除去された。

【００１８】図３（Ｃ）は完成した装置の平面図であ
る。放出突起３の先端を走査型電子顕微鏡で観察したと
ころ、先端の角度は約７０度、その曲率半径は約８００
Åであった。また、その断面は順テーパ形状であり先端
の角度は約４５度、その曲率半径は約３００Åであっ
た。この結果、過剰エッチング法によって、だれた先端
形状を有するフォトレジストパターンより鋭い先端形状
を有する放出突起３が製造されることが確認された。

【００１９】図４はモリブデン薄膜の横方向エッチング
量に対する放出突起の曲率半径の変化を示したグラフで
ある。エッチング条件は前述のものに同じで、エッチン
グ時間を変えてエッチング量を制御した。このグラフか
ら１．５μｍ以上の過剰エッチングを行なうことにより
先端の曲率半径を５００Å以下にすることができる。図
５は本実施例の電界電子放出装置を利用した平面三極電
子装置の概略図である。図５（Ａ）は本装置の平面図、
図５（Ｂ）は図５（Ａ）のＬ３−Ｌ４線に沿った断面図
である。この平面三極電子装置は電界電子放出装置を具
備した平面基板１と、それに概ね平行に置かれた対向基
板１６と、これらの基板を貼合わせ空間を保持する挟持
体１８と、これらの中間に形成された真空層１９がおも
な構成要素である。平面基板１の表面には島状絶縁層６
の表面に形成されカソード端子１２を有するカソード電
極２と、ゲート端子１４を有するゲート電極４と、アノ
ード端子１５を有するアノード電極５が順次横方向に配
置されている。また、真空度を維持するためのバリウム
・アルミニウム（ＢａＡｌ₄ ）材料よりなるゲッタ塊１
３がある。対向基板１６は厚さ１ｍｍの石英基板よりな
り、帯電防止用の導電性薄膜１７が真空層１９に面して
形成されている。また真空層１９を真空引きするのに用
いた直径７００μｍの穴があるが、それは金・錫（Ａｕ
・Ｓｎ）合金よりなる封止体２０で閉じられている。挟
持体１８は直径５０μｍの球状ガラススペーサを混合し
たフリットガラスを焼結したもので、それぞれの基板の
周辺部に気密性よく形成したものである。挟持体１８の
幅は約５００μｍである。真空層１９は厚さ約５０μｍ
で、その真空度は１×１０^ー7Ｔｏｒｒ以下に保持されて
いる。この平面三極電子装置の製造方法について説明す
る。まず、完成した平面基板１にゲッタ塊１３を装着す
る。また、導電性薄膜１７と穴をもつ対向基板８の周辺
部に球状ガラススペーサを混合したフリットガラスをス
クリーン印刷法で形成する。次に、これらの基板同志を
位置合わせして貼合わせ、両基板間に荷重を印加しなが
ら４５０℃に加熱してフリットガラスを焼結させる。必
要であれば貼合わせの前にフリットガラスの仮焼成を行
なっておく。次に、穴の付近にクロム（Ｃｒ）薄膜およ
びＡｕ薄膜を連続的に形成し、その後、Ａｕ・Ｓｎ合金
塊を穴の付近に置く。次に、これを真空チャンバに挿入
して穴を通して真空層１９を十分に真空引きする。この
状態でＡｎ・Ｓｎ合金塊にレーザを照射し、これを溶か
して封止体２０として穴を閉ざす。最後に、真空チャン
バより取り出し、裏面よりゲッタ塊１３にレーザを照射
してこれを蒸発させゲッタ作用を蘇生する。ここで用い
るレーザとしてエキシマレーザ、ＹＡＧレーザ、ＣＯ₂
レーザなどが便利である。

【００２０】製造された平面三極電子装置は大きさが横
４ｍｍ、縦３．６ｍｍ、厚さ２．１ｍｍで、３インチ基
板より約２００個が同時に製造された。本装置の電気特
性を測定した。カソード電極２を接地し、アノード電極
５にＶ_ak＝２００Ｖを印加して、ゲート電極４にゲート
電圧Ｖ_gkを印加して、カソード電流Ｉ_k 、ゲート電流Ｉ
_g 、アノード電流Ｉ_a を測定した。その結果Ｖ_gk＝６０
ＶでＩ_k＝３×１０^ー11Ａ（１×１０^ー11 Ａ／個）、１０
０Ｖで６×１０^ー8Ａ（２×１０^ー8Ａ／個）の放出電流が
得られた。この放出電流はＦ・Ｎトンネル電流であっ
た。アノード電流の収率（Ｉ_a／Ｉ_k）はＶ_gk＝６０Ｖの
とき約９０％、１００Ｖのとき約７５％であった。従来
技術と比較すると、電子放出に必要なゲート電圧（閾値
電圧）は１／２以下に低減され、収率は２０％以上改善
した。また、３インチ基板の全体で閾値電圧の分布を測
定したところ、そのばらつきは±６％以内で均一性のよ
いことがわかった。

【００２１】本実施例では電極材料にモリブデン薄膜を
利用したが、本発明はこれに限るものでなく、この他に
タンタル、タングステン、シリコン、クロム、アルミニ
ウムなどの金属やこれらを成分に含む合金などが利用で
きる。また、平面基板としてシリコン基板などの導電性
基板に絶縁体を全面に設けた絶縁性基板を利用できる。
さらに、絶縁層は二酸化シリコン薄膜に限るものでな
く、窒化シリコンやアルミナなどを利用できる。

【００２２】電子放出の閾値電圧を低減するために、放
出突起にバリウム、トリウム、セシウムなどの仕事関数
の小さな材料をコーティングしてもよい。

【００２３】電子放出の雑音を低減するため、放出突起
を充分に多く設け、これらを同時に駆動して一斉に電子
放出を行うことでＳ／Ｎ比を大きくできる。

【００２４】また、図５に示した平面三極電子装置のア
ノード電極５の表面に蛍光体を形成して発光型ディスプ
レイを構成することや、銅薄膜などＸ線を発生する材料
を形成して、電子線でこれを励起することにより微細Ｘ
線源を構成することができる。

【００２５】（実施例２）本実施例ではゲート電極がカソード電極に自己整合的に
形成された電界電子放出装置とその製造方法について述
べる。

【００２６】図６は本実施例の電界電子放出装置の部分
斜視図を示す。この電界電子放出装置は石英基板よりな
る平面基板２１の表面に厚さ１０００ÅのＡｌ薄膜より
なるゲート電極２４を設け、また、その両側に厚さ５０
００Åの二酸化シリコン薄膜よりなる２つの独立した島
状絶縁層２６を設け、さらに、島状絶縁層２６の表面と
それからオーバーハングした状態で厚さ２０００Åのモ
リブデン薄膜よりなるカソード電極２２とアノード電極
２５をそれぞれ設けた構造である。

【００２７】カソード電極２２はピッチ１０μｍで配置
された三つの放出突起２３を有する。放出突起２３はそ
の先端近傍に島状絶縁層２６がなく、平面基板２１に平
行にゲート電極２４の方向に突出した構造である。放出
突起２３の先端の曲率半径は約５００Åである。ゲート
電極２４は放出突起２３の垂直下部において放出突起２
３と概ね同じ形状の欠落部分２７をもつ。欠落部分２７
は放出突起２３に自己整合して形成されており、実施例
１の電界電子放出装置に存在したゲート電極４と放出突
起３が平行に重なる部分は存在しない。なお、ゲート電
極２４と放出突起２３の距離（Ｌ_gk）は島状絶縁層２６
の膜厚とゲート電極２４の膜厚できまり、その値は島状
絶縁層２６の膜厚からゲート電極２４の膜厚を引いた４
０００Åである。

【００２８】アノード電極２５とカソード電極２２はゲ
ート電極２４より約４０００Å高い位置にある。従っ
て、放出突起２３より放出された電子の軌跡とゲート電
極２４の距離も４０００Åである。ゲート電極２４とア
ノード電極２５の距離（Ｌ_ag）は約３μｍ、カソード電
極２２とアノード電極２５の距離（Ｌ_ak）は８μｍであ
る。したがって、放出突起２３の先端より放出された電
子はゲート電極２４をその上空で約５μｍだけ横切り、
ゲート電極２４に衝突することなくアノード電極２５に
到達する。

【００２９】図７は本実施例の電界電子放出装置の製造
方法を説明するためのもので、主要な製造工程が終了し
た後の概略断面図である。図７（Ａ）は絶縁層２８およ
びカソード電極層２９を形成した後の断面図である。平
面基板２１は絶縁性の石英基板である。この表面に絶縁
層２８として厚さ５０００Åの二酸化シリコン薄膜を、
カソード電極層２９として厚さ２０００Åのモリブデン
薄膜をスパッタ法で連続して堆積した。図７（Ｂ）はカ
ソード電極２２およびアノード電極２５を形成した後の
断面図である。ここで用いたカソード電極層２９のエッ
チング加工方法は実施例１で述べたドライエッチングを
用いた過剰エッチング法によるカソード電極層９の加工
方法と同様である。図７（Ｃ）は絶縁層２８を部分的に
エッチング除去し、放出突起２３を露出させた断面図で
ある。カソード電極２２およびアノード電極２５をエッ
チングマスクとして、実施例１と同様のウェットエッチ
ング法で不要な部分の絶縁層２８を除去し、放出突起２
３をオーバーハング状に突出するように露出させた。こ
のとき平面基板２１は石英であってほとんどエッチング
されない。

【００３０】図７（Ｄ）は方向性粒子堆積法でゲート電
極層３０を形成した後の断面図である。方向性粒子堆積
法として蒸着法を利用し、厚さ１０００ÅのＡｌ薄膜を
堆積しゲート電極層３０を形成した。方向性粒子堆積法
は線源より平面基板２１の表面に概ね垂直に粒子を飛ば
し堆積させる方法である。この方法を用いると、放出突
起２３のような突出した部分が陰となり、カソード電極
２２もしくはアノード電極２５の表面に堆積した薄膜と
平面基板２１の表面に堆積した薄膜は分断させる。しか
も放出突起２３と同じ形状の欠落部分２７が放出突起２
３の垂直直下に自己整合的に形成されるのである。方向
性粒子堆積法として蒸着法、スパッタ法、ＥＣＲ（Elec
tron Cyclotron Resonance) 堆積法などが適用できる。
図７（Ｅ）はゲート電極層３０をエッチング加工し、ゲ
ート電極２４を形成した後の断面図である。通常のフォ
トエッチング技術を利用しモリブデン薄膜が侵されない
ＨＦ系のエッチング液でＡｌ薄膜をエッチング加工し
た。このとき、欠落部分２７が侵食されないようにフォ
トレジストで覆うことが重要である。

【００３１】高真空中で本実施例の電界電子放出装置の
電気特性を測定した。カソード電極２２を接地しＶ_ak＝
２００Ｖ一定としたとき、Ｖ_gk＝６０ＶでＩ_k＝５×１
０^ー11Ａ、１００Ｖで１．４×１０^ー7Ａが得られた。ま
た、アノード電流の収率はＶ_gk＝６０Ｖのとき９２％、
１００Ｖのとき８０％であった。実施例１に比べＬ_gkが
小さくなった効果と、アノード電極４が高い位置に設置
された効果が現われた。（実施例３）本実施例ではゲート電極が放出突起の突出方向に対し傾
きをもった斜面を有する電界電子放出装置とその製造方
法について述べる。

【００３２】図８は本実施例の電界電子放出装置の部分
概略図である。図８（Ａ）は本装置の平面図、図８
（Ｂ）は図８（Ａ）に示したＬ５−Ｌ６線に沿った断面
図である。平面基板３１は厚さ１．１ｍｍの７０５９ガ
ラス基板（コーニング社製）である。この平面基板３１
の表面の平坦部には島状絶縁層３６を挟んでカソード電
極３２とアノード電極３５が設けられている。また、カ
ソード電極３２の近傍で平面基板３１に形成された斜面
３７と平面を共有してゲート電極３４が設けられてい
る。カソード電極３２は１０μｍピッチで配置された三
つの放出突起３７を有する。放出突起３３の先端はその
下部の島状絶縁層３６が除かれ、平面基板３１の平坦部
に平行に、ゲート電極３４の方向へ突出した構造であ
る。放出突起３３の先端の曲率半径は約５００Åであ
る。

【００３３】ゲート電極３４は実施例２の電界電子放出
装置と同様の欠落部分を有する。島状絶縁層３６は厚さ
３０００Åの二酸化シリコン薄膜よりなり、カソード電
極３２、ゲート電極３４およびアノード電極３５は厚さ
２０００Åのモリブデン薄膜よりなる。放出突起３３の
付近において、ゲート電極３４の一部は放出突起３３の
突出方向に対して約２５度の下向きの傾きをもつ。これ
は平面基板３１の平坦部に対し斜面３７が約２５度の下
向きの傾きをもって形成されているためである。島状絶
縁層３６の断面は放出突起３３の下部で約２３度、その
他の部分で約４５度の逆テーパ形状である。

【００３４】放出突起３３とゲート電極３４との距離
（Ｌ_gk）は約４０００Å、ゲート電極３４とアノード電
極３５の距離（Ｌ_ag）は約３μｍ、放出突起３３とアノ
ード電極３５との距離（Ｌ_ak）は８μｍである。放出突
起３３より放出された電子はゲート電極３４を約５μｍ
横切るが、電子の軌跡とゲート電極３４との距離は最大
で２．３μｍである。

【００３５】図９は本実施例の電界電子放出装置の製造
方法を説明するためのもので、主要な製造工程が終了し
た後の概略断面図である。図９（Ａ）は絶縁層３８を形
成した後の断面図である。絶縁層３８は常圧ＣＶＤ（Ch
emicalVapour Deposition）法で堆積した膜厚３０００
Åの二酸化シリコン薄膜である。堆積温度は３００℃
で、モノシランガスと酸素ガスを原料ガスとし、大気圧
下で堆積を行なった。

【００３６】図９（Ｂ）は絶縁層３８および平面基板３
１を過剰エッチング法で部分エッチングし、絶縁層３８
を逆テーパ形状にし、平面基板３１に斜面３７を形成し
た後の断面図である。図１０は過剰エッチング法によっ
て絶縁層３８と平面基板３１をエッチングする製造工程
を示す概略平面図である。図１０（Ａ）は絶縁層３８の
表面のカソード電極およびアノード電極の位置にフォト
レジスト４１を形成した後の平面図である。フォトレジ
スト４１の膜厚は約１μｍである。カソード電極の位置
にあるフォトレジスト突起４２の先端は曲率半径が約２
０００Åである。フォトレジスト４１は界面強化剤を用
いて絶縁層３８との密着性を高めてある。この状態で絶
縁層３８を過剰エッチングし、あわせて平面基板３１の
表面も同時にエッチングした。ここで過剰エッチングと
は、絶縁層３８の膜厚の数倍以上の距離にわたって絶縁
層３８を横方向へエッチングすることである。エッチン
グ液はフッ酸と酢酸の混合液（ＨＦ＋ＣＨ₃ＣＯＯＨ＋
Ｈ₂Ｏ）で、二酸化シリコン薄膜および７０５９ガラス
基板のエッチング速度はそれぞれ１．３８μｍ／分およ
び０．８μｍ／分である。エッチング時間は３分間であ
る。図１０（Ｂ）は過剰エッチング後の平面図である。
カソード電極の位置にある絶縁層突起３９の先端はフォ
トレジスト突起４２の先端の位置より約４μｍ後退し、
その曲率半径は約４００Åとフォトレジスト突起４２の
ものに比べかなり小さくなった。

【００３７】図１０（Ｃ）はフォトレジスト４１を剥離
した後の平面図で、図９（Ｂ）の断面図と対応する。図
９（Ｂ）からもわかるように、島状絶縁層３６はその表
面よりも平面基板３１との界面のほうが多くエッチング
され、その断面は逆テーパ形状である。特に絶縁層突起
３９はその他の部分に比べテーパ角度が急峻である。逆
テーパ形状になる理由は、絶縁層３８とフォトレジスト
４１との界面よりも平面基板３１との界面のほうが密着
性がわるいため、平面基板３１との界面で絶縁層３８の
エッチング速度が速くなるからである。平面基板３１は
最大エッチング量が２．２μｍで、絶縁層突起３９の下
部に形成された斜面３７の傾きは約２５度である。

【００３８】図９（Ｃ）は方向性粒子堆積法で電極層４
０を形成した後の断面図である。電極層４０は膜厚２０
００Åのモリブデン薄膜よりなる。この製造工程は実施
例２で述べた工程と同様である。本工程の特徴は島状絶
縁層３６の表面に堆積した電極層４０が島状絶縁層３６
の平面形状をそのまま反映する点である。そのため、絶
縁層突起３９の先端の小さな曲率半径を反映して、曲率
半径が約５００Åという非常に良好な突起を有する電極
層１４が絶縁性突起３９の表面に形成された。図９
（Ｄ）はフォトエッチング法によって電極層４０を部分
的にエッチングし、カソード電極３２、ゲート電極３４
およびアノード電極３５を形成した後の断面図である。
モリブデン薄膜のエッチングは前述のドライエッチング
法を利用した。図９（Ｅ）は島状絶縁層３６を追加エッ
チングし、放出突起３３を露出させた後の断面図であ
る。このとき、露出している平面基板３１も少しエッチ
ングされる。

【００３９】実施例２と同様に本装置の電気特性を測定
したところ、Ｖ_gk＝６０ＶでＩ_k ＝４．８×１０^ー11
Ａ、１００Ｖで１．２×１０^ー7Ａであった。また、アノ
ード電流の収率はＶ_gk＝６０Ｖのとき９５％、１００Ｖ
のとき８５％であった。この値は実施例２の電界電子放
出装置に比べ閾値電圧は同等であり、アノード電流の収
率が向上している。このように電気特性が改善された理
由は、傾きを有するゲート電極３４の導入によって、Ｌ
_gkをそのままにして閾値電圧を変えないまま、カソード
電極３２からアノード電極３５へ向かう電子の軌跡とゲ
ート電極３４との距離を大きくし、ゲート電極３４への
電子の流れ込みを防止したためである。

【００４０】（実施例４）図１１は電界電子放出装置を利用したデュアル型平面三
極電子装置の概略図である。図１１（Ａ）は本装置の平
面図、図１１（Ｂ）は図１１（Ａ）に示したＬ７−Ｌ８
線に沿った断面図である。

【００４１】カソード電極４４およびゲート電極４６の
構造は実施例２で記述したものと同様である。ただし、
カソード電極４４は向きの異なった２組の放出突起群４
５をもち、それぞれの放出突起群４５に独立したゲート
電極４６をそれぞれ設けてある。また、アノード電極４
７は対向基板４９に独立して２つ設けてあり、それぞれ
平面基板４３に設けた２組の放出突起群４５およびゲー
ト電極４６と対をなし、電界電子放出装置を構成する。
このように、カソード電極４４を共通とした２組の電界
電子放出装置を真空層５０の内部に配置してデュアル型
の平面三極電子装置が構成されている。

【００４２】平面基板４３と対向基板４９の挟持体５１
を用いた貼合わせ方法、封止体５３を用いた封止方法、
あるいはゲッタ塊５２による真空の維持方法は実施例１
で述べた方法と同様である。

【００４３】（実施例５）図１２は電界電子放出装置を利用した平面四極電子装置
の概略図である。図１２（Ａ）は本装置の平面図、図１
２（Ｂ）は図１２（Ａ）に示したＬ９−Ｌ１０線に沿っ
た断面図である。本装置はカソード電極５５とゲート電
極５７の構造は実施例２で記述したものと同様とし、シ
ールド電極５９をゲート電極５７とアノード電極５８の
中間に配置したものである。シールド電極５９は放出突
起５６に印加されてしまうアノード電極５８の電界を遮
蔽する作用がある。実施例１で記述したような平面型三
極電子装置においては、放出突起３からの放出電流はゲ
ート電極４だけでなくアノード電極５の電界にも影響さ
れ変化するため、アノード抵抗が小さいものであった。
増幅器あるいはスイッチング装置に使用する場合、大き
なアノード抵抗が必要である。本実施例のようにシール
ド電極５９を設け、これを接地するなど一定電位に保持
してアノード電極５８の電界を遮蔽すると、アノード抵
抗の非常に大きな電子装置が実現する。なお、アノード
抵抗はシールド電極５９の幅に依存するため、アノード
電流との収率とのトレードオフでその幅は決定される。

【００４４】本実施例の平面四極電子装置はシールド電
極５９の幅が５０μｍ、アノード電極５８の幅が１００
μｍである。シールド電極５９を接地しＶ_ak＝２００Ｖ
としたとき、Ｖ_gk＝１００ＶでＩ_k ＝１．４×１０^ー7Ａ
であり、アノード抵抗はＲ_a＝１５ＭΩ、アノード電流
の収率は７０％であった。

【００４５】

【発明の効果】以上説明したように本発明の電界電子放
出装置およびその製造方法は下記に列記するような格別
なる効果を奏する。

【００４６】（１）カソード電極とゲート電極の距離（Ｌ_gk）は絶縁
層もしくはゲート電極層の膜厚によって決定される。こ
の制御性はＬＳＩ技術の発展によって優れたものになっ
ており、その結果、均一性がよく閾値電圧の低い電界電
子放出装置が実現された。特に、従来の技術ではＬ_gkは
０．８μｍが限界であったが、本発明により０．１μｍ
以下も可能である。

【００４７】（２）過剰エッチング法の採用により、カソード電極の
放出突起先端の曲率半径を小さくし、低閾値化が達成で
きた。従来技術では曲率半径が２０００Åで限界であっ
たが、本発明により５００Å以下が可能となった。

【００４８】（３）カソード電極からアノード電極へ進行する電子の
流路にゲート電極を置かないことにより、ゲート電極へ
流入する電子を減らしアノード電流の収率を高めた。

【００４９】（４）過剰エッチング法は、放出突起のような凸部は曲
率半径のより小さな鋭い凸部となり、凹部はよりなめら
かな凹部になるため、とくにカソード電極の電子を放出
したい部分に凸部と凹部をうまく使い、不慮の電子放出
を防止できる。

【図面の簡単な説明】

【図１】実施例１を説明するためのもので、絶縁層を挟
んでゲート電極とカソード電極が部分的に積層された構
造を有する電界電子放出装置の部分概略図である。
（Ａ）は電界電子放出装置の平面図、（Ｂ）は（Ａ）の
Ｌ１−Ｌ２線に沿った断面図である。

【図２】実施例１の電界電子放出装置の製造方法を説明
するためのもので、主要な製造工程が終了した後の概略
断面図である。

【図３】実施例１のカソード電極の製造工程を詳しく説
明するためのもので、（Ａ）乃至（Ｃ）は図２（Ｃ）乃
至（Ｅ）に対応する概略平面図をそれぞれ示したもので
ある。

【図４】モリブデン薄膜の横方向エッチング量に対する
放出突起の曲率半径の変化を示したグラフである。

【図５】実施例１の電界電子放出装置を利用した平面三
極電子装置の概略図である。（Ａ）は本装置の平面図、
（Ｂ）は（Ａ）のＬ３−Ｌ４線に沿った断面図である。

【図６】実施例２を説明するためのもので、ゲート電極
がカソード電極に自己整合的に形成された電界電子放出
装置の部分斜視図である。

【図７】実施例２の電界電子放出装置の製造方法を説明
するためのもので、主要な製造工程が終了した後の概略
断面図である。

【図８】実施例３を説明するためのもので、ゲート電極
が放出突起の突出方向に対し傾きもった斜面を有する電
界電子放出装置の部分概略図である。（Ａ）は本装置の
平面図、（Ｂ）は（Ａ）に示したＬ５−Ｌ６線に沿った
断面図である。

【図９】実施例３の電界電子放出装置の製造方法を説明
するためのもので、主要な製造工程が終了した後の概略
断面図である。

【図１０】過剰エッチング法によって絶縁層と平面基板
をエッチングする製造工程を示す概略平面図である。

【図１１】実施例４を説明するためのもので、電界電子
放出装置を利用したデュアル型平面三極電子装置の概略
図である。（Ａ）は本装置の平面図、（Ｂ）は（Ａ）に
示したＬ７−Ｌ８線に沿った断面図である。

【図１２】電界電子放出装置を利用した平面四極電子装
置の概略図である。（Ａ）は本装置の平面図、（Ｂ）は
（Ａ）に示したＬ９−Ｌ１０線に沿った断面図である。

【図１３】従来の電界電子放出装置の概略平面図を示し
たものである。

【符号の説明】

１平面基板２カソード電極３放出突起４ゲート電極５アノード電極６島状絶縁層７空間８絶縁層９カソード電極層１０フォトレジスト１１フォトレジスト突起１２カソード端子１３ゲッタ塊１４ゲート端子１５アノード端子１６対向基板１７導電性薄膜１８挟持体１９真空層２０封止体２１平面基板２２カソード電極２３放出突起２４ゲート電極２５アノード電極２６島状絶縁層２７欠落部分２８絶縁層２９カソード電極層３０ゲート電極層３１平面基板３２カソード電極３３放出突起３４ゲート電極３５アノード電極３６島状絶縁層３７斜面３８絶縁層３９絶縁層突起４０電極層４１フォトレジスト４２フォトレジスト突起４３平面基板４４カソード電極４５放出突起群４６ゲート電極４７アノード電極４８島状絶縁層４９対向基板５０真空層５１挟持体５２ゲッタ塊５３封止体５４平面基板５５カソード電極５６放出突起５７ゲート電極５８アノード電極５９シールド電極６０島状絶縁層１０１石英基板１０２エミッター電極１０３ゲート電極１０４アノード電極

Claims

(57)【特許請求の範囲】

【請求項１】基板上に設けられたゲート電極と、前記
ゲート電極上に絶縁層を介して設けられたカソード電極
とを備え、前記カソード電極は平面的な突出形状をなす放出突起を
有し、前記ゲート電極は前記放出突起の電子放出量を制御する
電界電子放出装置であって、前記カソード電極の放出突起の先端は、前記ゲート電極
の上方に、該ゲート電極との間に空間を有するように突
出して形成されることを特徴とする電界電子放出装置。
【請求項２】基板上に設けられたゲート電極と、前記
ゲート電極の上層に絶縁層を介して設けられたカソード
電極とを備え、前記カソード電極は平面的な突出形状をなす放出突起を
有し、前記ゲート電極は前記放出突起の電子放出量を制御する
電界電子放出装置であって、前記ゲート電極は前記カソード電極に対して自己整合的
に形成されてなり、かつ前記カソード電極と対向する方
向から逆方向に向かって下向きに傾斜を持つ部分を有
し、前記カソード電極の放出突起の先端は、前記基板との間
に空間を有するように突出して形成されることを特徴と
する電界電子放出装置。