JPH04212236A - 電界電子放出装置 - Google Patents
電界電子放出装置Info
- Publication number
- JPH04212236A JPH04212236A JP3014398A JP1439891A JPH04212236A JP H04212236 A JPH04212236 A JP H04212236A JP 3014398 A JP3014398 A JP 3014398A JP 1439891 A JP1439891 A JP 1439891A JP H04212236 A JPH04212236 A JP H04212236A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- electrode
- insulating layer
- etching
- cathode electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 230000005684 electric field Effects 0.000 title description 4
- 238000005530 etching Methods 0.000 claims abstract description 67
- 238000000034 method Methods 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims description 79
- 238000000151 deposition Methods 0.000 claims description 14
- 239000002245 particle Substances 0.000 claims description 9
- 239000010409 thin film Substances 0.000 abstract description 34
- 239000010408 film Substances 0.000 abstract description 15
- 238000004904 shortening Methods 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 28
- 229920002120 photoresistant polymer Polymers 0.000 description 26
- 235000012239 silicon dioxide Nutrition 0.000 description 18
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 16
- 229910052750 molybdenum Inorganic materials 0.000 description 16
- 239000011733 molybdenum Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 10
- 239000000377 silicon dioxide Substances 0.000 description 10
- 239000011521 glass Substances 0.000 description 8
- 239000010453 quartz Substances 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 7
- 238000007789 sealing Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- ZSLUVFAKFWKJRC-IGMARMGPSA-N 232Th Chemical compound [232Th] ZSLUVFAKFWKJRC-IGMARMGPSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 229910052776 Thorium Inorganic materials 0.000 description 1
- COHCXWLRUISKOO-UHFFFAOYSA-N [AlH3].[Ba] Chemical compound [AlH3].[Ba] COHCXWLRUISKOO-UHFFFAOYSA-N 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 229910052792 caesium Inorganic materials 0.000 description 1
- TVFDJXOCXUVLDH-UHFFFAOYSA-N caesium atom Chemical compound [Cs] TVFDJXOCXUVLDH-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は電界効果にて電子を放出
する電界電子放出装置の構造およびその製造方法に関す
る。さらに詳しくは平面基板の表面に概ね平行な放出突
起ををもつカソード電極を具備するラテラル型の電界電
子放出装置の構造およびその製造方法に関する。
する電界電子放出装置の構造およびその製造方法に関す
る。さらに詳しくは平面基板の表面に概ね平行な放出突
起ををもつカソード電極を具備するラテラル型の電界電
子放出装置の構造およびその製造方法に関する。
【０００２】
【従来の技術】従来のラテラル型の電界電子放出装置と
して、伊藤順司が応用物理、第５９巻、第２号、ｐｐ．
１６４〜１６９（１９９０）に報告したものがある。図
１３は従来の電界電子放出装置の概略平面図を示したも
のである。
して、伊藤順司が応用物理、第５９巻、第２号、ｐｐ．
１６４〜１６９（１９９０）に報告したものがある。図
１３は従来の電界電子放出装置の概略平面図を示したも
のである。
【０００３】これは平面型三極管素子と呼ばれ、石英基
板１０１の表面に楔型のエミッター電極１０２と、柱を
有するゲート電極１０３と、アノード電極１０４を順に
横に並べて形成した構造である。これら三つの電極は厚
さ１μｍのタングステン薄膜をフォトエッチング技術に
よってエッチング加工し形成したものである。エミッタ
ー電極１０２は１０μｍピッチで１７０個並べてあり、
エミッター電極１０２とゲート電極１０３との距離は１
５μｍ、ゲート電極１０３とアノード電極１０４との距
離は１０μｍである。
板１０１の表面に楔型のエミッター電極１０２と、柱を
有するゲート電極１０３と、アノード電極１０４を順に
横に並べて形成した構造である。これら三つの電極は厚
さ１μｍのタングステン薄膜をフォトエッチング技術に
よってエッチング加工し形成したものである。エミッタ
ー電極１０２は１０μｍピッチで１７０個並べてあり、
エミッター電極１０２とゲート電極１０３との距離は１
５μｍ、ゲート電極１０３とアノード電極１０４との距
離は１０μｍである。
【０００４】この平面型三極管素子の電気特性を５×１
０ー６Ｐａの真空度で測定したところ、放出電流はフォ
ウラー・ノルデハイム（Ｆ・Ｎ）トンネル電流であり、
ゲート電圧が２２０Ｖ、アノード電圧が３１８Ｖのとき
、約１．２μＡのアノード電流が得られた。これはエミ
ッター電極１個につき７ｎＡのアノード電流となる。相
互コンダクタンスは約０．１μＳであった。
０ー６Ｐａの真空度で測定したところ、放出電流はフォ
ウラー・ノルデハイム（Ｆ・Ｎ）トンネル電流であり、
ゲート電圧が２２０Ｖ、アノード電圧が３１８Ｖのとき
、約１．２μＡのアノード電流が得られた。これはエミ
ッター電極１個につき７ｎＡのアノード電流となる。相
互コンダクタンスは約０．１μＳであった。
【０００５】
【発明が解決しようとする課題】しかしながら従来の平
面型三極管素子は以下に述べるようないくつかの問題点
があった。すなわち、エミッター電極１０２、ゲート電
極１０３およびアノード電極１０４は同層の金属薄膜よ
り形成されているため、エミッター電極１０２の先端よ
り放出された電子はアノード電極１０４に向かって進行
するとき、これらの電極と同一平面にあるゲート電極１
０３に衝突する。ゲート電極１０３には正電位が印加さ
れているため、これに衝突した電子の一部はゲート電極
１０３に流入する。この結果、アノード電極１０４に流
入する電子の収率（アノード電流／全放出電流）が低下
し、電力効率や相互コンダクタンスが低いといった電気
特性の低下を招いていた。従来技術では収率が６０％程
度である。
面型三極管素子は以下に述べるようないくつかの問題点
があった。すなわち、エミッター電極１０２、ゲート電
極１０３およびアノード電極１０４は同層の金属薄膜よ
り形成されているため、エミッター電極１０２の先端よ
り放出された電子はアノード電極１０４に向かって進行
するとき、これらの電極と同一平面にあるゲート電極１
０３に衝突する。ゲート電極１０３には正電位が印加さ
れているため、これに衝突した電子の一部はゲート電極
１０３に流入する。この結果、アノード電極１０４に流
入する電子の収率（アノード電流／全放出電流）が低下
し、電力効率や相互コンダクタンスが低いといった電気
特性の低下を招いていた。従来技術では収率が６０％程
度である。
【０００６】また、エミッター電極１０２とゲート電極
１０３は同一のフォトエッチング工程で形成される。こ
れらの電極間距離はレジスト露光時の解像度で決定され
、実用化レベルでは０．８μｍが限界である。しかも微
細になるほどばらつきが大きい。電界効果による電子放
出においては、電子放出の閾値電圧やその均一性はエミ
ッター電極１０２とゲート電極１０３の距離に大きく依
存するため、従来の平面型三極管素子は閾値電圧の低減
化が難しく、低減できても均一性が悪くなるという問題
があった。
１０３は同一のフォトエッチング工程で形成される。こ
れらの電極間距離はレジスト露光時の解像度で決定され
、実用化レベルでは０．８μｍが限界である。しかも微
細になるほどばらつきが大きい。電界効果による電子放
出においては、電子放出の閾値電圧やその均一性はエミ
ッター電極１０２とゲート電極１０３の距離に大きく依
存するため、従来の平面型三極管素子は閾値電圧の低減
化が難しく、低減できても均一性が悪くなるという問題
があった。
【０００７】さらに、エミッター電極１０２の突起先端
の曲率半径も閾値電圧に大きく影響を及ぼす。曲率半径
が小さいほど閾値電圧は小さくなるが、従来の製造方法
ではその曲率半径はフォトレジストのだれによって２０
００Åが限界であった。実用的な閾値電圧を得るために
は、曲率半径は少なくも１０００Å以下であることが望
ましいが、従来の技術ではその達成が困難であった。
の曲率半径も閾値電圧に大きく影響を及ぼす。曲率半径
が小さいほど閾値電圧は小さくなるが、従来の製造方法
ではその曲率半径はフォトレジストのだれによって２０
００Åが限界であった。実用的な閾値電圧を得るために
は、曲率半径は少なくも１０００Å以下であることが望
ましいが、従来の技術ではその達成が困難であった。
【０００８】そこで本発明は、このような従来技術の問
題点を克服するためのもので、その目的とするところは
、エミッター電極とゲート電極の距離を均一性よく短か
くし、しかも突起先端の曲率半径を小さくして閾値電圧
を低減化した電界電子放出装置とその製造方法を提供す
るところにある。
題点を克服するためのもので、その目的とするところは
、エミッター電極とゲート電極の距離を均一性よく短か
くし、しかも突起先端の曲率半径を小さくして閾値電圧
を低減化した電界電子放出装置とその製造方法を提供す
るところにある。
【０００９】
【課題を解決するための手段】本発明の電界電子放出装
置は、絶縁性の平面基板と、前記平面基板の表面に設け
られたカソード電極であって前記平面基板の表面に平行
な突出方向を有する放出突起を具備するカソード電極と
、前記平面基板の表面に設けられたゲート電極であって
前記放出突起の電子放出量を制御するためのゲート電極
とを少なくも具備する電界電子放出装置において、少な
くも前記放出突起は絶縁層を挟んで前記平面基板の表面
に設けられ、前記放出突起の少なくも先端は前記ゲート
電極の概ね垂直直上に位置することを特徴とし、また、
ゲート電極およびカソード電極は絶縁層もしくは空間を
挟んで相互に重なる部分を有することを特徴とし、また
、ゲート電極は放出突起の形状と同等の形状を有する欠
落部分を具備することを特徴とし、また、ゲート電極は
少なくもその一部分に放出突起の突出方向に対し傾きを
もった斜面を有することを特徴とし、また、カソード電
極もしくはゲート電極に同じ電極層より構成されるアノ
ード電極を少なくも具備することを特徴とする。
置は、絶縁性の平面基板と、前記平面基板の表面に設け
られたカソード電極であって前記平面基板の表面に平行
な突出方向を有する放出突起を具備するカソード電極と
、前記平面基板の表面に設けられたゲート電極であって
前記放出突起の電子放出量を制御するためのゲート電極
とを少なくも具備する電界電子放出装置において、少な
くも前記放出突起は絶縁層を挟んで前記平面基板の表面
に設けられ、前記放出突起の少なくも先端は前記ゲート
電極の概ね垂直直上に位置することを特徴とし、また、
ゲート電極およびカソード電極は絶縁層もしくは空間を
挟んで相互に重なる部分を有することを特徴とし、また
、ゲート電極は放出突起の形状と同等の形状を有する欠
落部分を具備することを特徴とし、また、ゲート電極は
少なくもその一部分に放出突起の突出方向に対し傾きを
もった斜面を有することを特徴とし、また、カソード電
極もしくはゲート電極に同じ電極層より構成されるアノ
ード電極を少なくも具備することを特徴とする。
【００１０】本発明の電界電子放出装置の製造方法は、
平面基板の表面にゲート電極を形成する工程と、前記平
面基板の表面および前記ゲート電極の表面に絶縁層を形
成する工程と、前記絶縁層の表面にカソード電極層を形
成する工程と、前記カソード電極層を過剰エッチング法
で加工しカソード電極を形成する工程と、前記カソード
電極をエッチングマスクとして前記絶縁層を部分エッチ
ングし放出突起の少なくも先端と前記ゲート電極を露出
させる工程と、を含むことを特徴とし、また、平面基板
の表面に絶縁層を形成する工程と、前記絶縁層の表面に
カソード電極層を形成する工程と、前記カソード電極層
を過剰エッチング法で加工しカソード電極を形成する工
程と、前記カソード電極をエッチングマスクとして前記
絶縁層を部分エッチングし放出突起の少なくも先端を露
出させる工程と、前記平面基板の表面および前記カソー
ド電極の表面に方向性粒子堆積法でゲート電極層を形成
する工程と、前記ゲート電極層をエッチング加工しゲー
ト電極を形成する工程と、を含むことを特徴とし、また
、平面基板の表面に絶縁層を形成する工程と、前記絶縁
層を過剰エッチング法で部分エッチングし逆テーパ形状
の断面を有する絶縁層を形成する工程と、前記平面基板
をエッチング加工しその表面に前記絶縁層の概ね端部よ
りはじまる斜面を形成する工程と、前記平面基板の表面
および前記絶縁層の表面に方向性粒子堆積法で電極層を
形成する工程と、前記電極層をエッチング加工しゲート
電極およびカソード電極を形成する工程と、前記カソー
ド電極をエッチングマスクとして前記絶縁層の側面を部
分エッチングし放出突起の少なくも先端を露出させる工
程と、を含むことを特徴とする。
平面基板の表面にゲート電極を形成する工程と、前記平
面基板の表面および前記ゲート電極の表面に絶縁層を形
成する工程と、前記絶縁層の表面にカソード電極層を形
成する工程と、前記カソード電極層を過剰エッチング法
で加工しカソード電極を形成する工程と、前記カソード
電極をエッチングマスクとして前記絶縁層を部分エッチ
ングし放出突起の少なくも先端と前記ゲート電極を露出
させる工程と、を含むことを特徴とし、また、平面基板
の表面に絶縁層を形成する工程と、前記絶縁層の表面に
カソード電極層を形成する工程と、前記カソード電極層
を過剰エッチング法で加工しカソード電極を形成する工
程と、前記カソード電極をエッチングマスクとして前記
絶縁層を部分エッチングし放出突起の少なくも先端を露
出させる工程と、前記平面基板の表面および前記カソー
ド電極の表面に方向性粒子堆積法でゲート電極層を形成
する工程と、前記ゲート電極層をエッチング加工しゲー
ト電極を形成する工程と、を含むことを特徴とし、また
、平面基板の表面に絶縁層を形成する工程と、前記絶縁
層を過剰エッチング法で部分エッチングし逆テーパ形状
の断面を有する絶縁層を形成する工程と、前記平面基板
をエッチング加工しその表面に前記絶縁層の概ね端部よ
りはじまる斜面を形成する工程と、前記平面基板の表面
および前記絶縁層の表面に方向性粒子堆積法で電極層を
形成する工程と、前記電極層をエッチング加工しゲート
電極およびカソード電極を形成する工程と、前記カソー
ド電極をエッチングマスクとして前記絶縁層の側面を部
分エッチングし放出突起の少なくも先端を露出させる工
程と、を含むことを特徴とする。
【００１１】
（実施例１）
本実施例では、絶縁層を挟んでゲート電極とカソード電
極が部分的に積層された構造を有する電界電子放出装置
とその製造方法について述べる。
極が部分的に積層された構造を有する電界電子放出装置
とその製造方法について述べる。
【００１２】図１は本実施例の電界電子放出装置の部分
概略図である。図１（Ａ）は電界電子放出装置の平面図
、図１（Ｂ）は図１（Ａ）のＬ１−Ｌ２線に沿った断面
図である。電界電子放出装置は石英基板よりなる平面基
板１の表面に厚さ２０００Åのモリブデン薄膜よりなる
ゲート電極４およびアノード電極５を設け、また、ゲー
ト電極４の表面の一部および平面基板１の表面の一部を
共有して厚さ５０００Åの二酸化シリコン（ＳｉＯ２
）薄膜よりなる島状絶縁層６を設け、さらに、島状絶縁
層６およびそれからオーバーバングした状態で厚さ２０
００Åのモリブデン薄膜よりなるカソード電極２を設け
た構造である。
概略図である。図１（Ａ）は電界電子放出装置の平面図
、図１（Ｂ）は図１（Ａ）のＬ１−Ｌ２線に沿った断面
図である。電界電子放出装置は石英基板よりなる平面基
板１の表面に厚さ２０００Åのモリブデン薄膜よりなる
ゲート電極４およびアノード電極５を設け、また、ゲー
ト電極４の表面の一部および平面基板１の表面の一部を
共有して厚さ５０００Åの二酸化シリコン（ＳｉＯ２
）薄膜よりなる島状絶縁層６を設け、さらに、島状絶縁
層６およびそれからオーバーバングした状態で厚さ２０
００Åのモリブデン薄膜よりなるカソード電極２を設け
た構造である。
【００１３】カソード電極２は２０μｍピッチで配置さ
れた三つの放出突起３を有する。放出突起３は平面基板
１に平行にゲート電極４の方向に突出した構造であり、
その先端の断面は順テーパ形状である。放出突起３の先
端の曲率半径は８００Åである。ゲート電極４と放出突
起３は空間７あるいは島状絶縁層６を挟んで互いに平行
に重なり、その距離（Ｌｇｋ）は島状絶縁層６の膜厚に
等しい５０００Åである。また、ゲート電極４とアノー
ド電極５の距離（Ｌａｇ）は５μｍ、放出突起３とアノ
ード電極５の距離（Ｌａｋ）は１２μｍである。
れた三つの放出突起３を有する。放出突起３は平面基板
１に平行にゲート電極４の方向に突出した構造であり、
その先端の断面は順テーパ形状である。放出突起３の先
端の曲率半径は８００Åである。ゲート電極４と放出突
起３は空間７あるいは島状絶縁層６を挟んで互いに平行
に重なり、その距離（Ｌｇｋ）は島状絶縁層６の膜厚に
等しい５０００Åである。また、ゲート電極４とアノー
ド電極５の距離（Ｌａｇ）は５μｍ、放出突起３とアノ
ード電極５の距離（Ｌａｋ）は１２μｍである。
【００１４】この電界電子放出装置は放出突起３がゲー
ト電極４よりも高い位置にあり、放出突起３より放出さ
れた電子はゲート電極４に衝突することなくアノード電
極５に到達する。
ト電極４よりも高い位置にあり、放出突起３より放出さ
れた電子はゲート電極４に衝突することなくアノード電
極５に到達する。
【００１５】図２は本実施例の電界電子放出装置の製造
方法を説明するためのもので、主要な製造工程が終了し
た後の概略断面図である。図２（Ａ）はゲート電極４お
よびアノード電極５の形成後の断面図である。使用した
平面基板１は厚さ１．１ｍｍ、直径３インチの透明な石
英基板である。平面基板１の表面にスパッタ法によって
膜厚２０００Åのモリブデン薄膜を堆積した後、フォト
レジストをマスクとしてＣＦ４ ／Ｏ２ プラズマによ
るドライエッチング法を利用してモリブデン薄膜をテー
パ形状に加工し、ゲート電極４およびアノード電極５を
形成した。図２（Ｂ）は絶縁層８とカソード電極層９を
積層した後の断面図である。絶縁層８およびカソード電
極層９はスパッタ法で連続的に堆積した膜厚が５０００
Åの二酸化シリコン薄膜および２０００Åのモリブデン
薄膜である。二酸化シリコン薄膜は直流絶縁耐圧が６Ｍ
Ｖ／ｃｍ以上である。膜厚のばらつきは平面基板面内で
２％以内であり均一性がよい。
方法を説明するためのもので、主要な製造工程が終了し
た後の概略断面図である。図２（Ａ）はゲート電極４お
よびアノード電極５の形成後の断面図である。使用した
平面基板１は厚さ１．１ｍｍ、直径３インチの透明な石
英基板である。平面基板１の表面にスパッタ法によって
膜厚２０００Åのモリブデン薄膜を堆積した後、フォト
レジストをマスクとしてＣＦ４ ／Ｏ２ プラズマによ
るドライエッチング法を利用してモリブデン薄膜をテー
パ形状に加工し、ゲート電極４およびアノード電極５を
形成した。図２（Ｂ）は絶縁層８とカソード電極層９を
積層した後の断面図である。絶縁層８およびカソード電
極層９はスパッタ法で連続的に堆積した膜厚が５０００
Åの二酸化シリコン薄膜および２０００Åのモリブデン
薄膜である。二酸化シリコン薄膜は直流絶縁耐圧が６Ｍ
Ｖ／ｃｍ以上である。膜厚のばらつきは平面基板面内で
２％以内であり均一性がよい。
【００１６】図２（Ｃ）はカソード電極層９のエッチン
グに用いるフォトレジスト１０を形成した後の断面図で
ある。フォトレジスト１０の膜厚は約１μｍである。図
２（Ｄ）はカソード電極２を形成した後の断面図である
。ＣＦ４／Ｏ２プラズマによるドライエッチング法でカ
ソード電極層９をテーパ加工した。エッチング条件はガ
ス流量比ＣＦ４／Ｏ２＝６０／２００、ＲＦパワー７０
０Ｗである。エッチング時間は２０分である。このエッ
チング条件のとき、モリブデン薄膜のエッチング速度は
５００Å／分であり、膜厚２０００Åのものを除去する
のであれば約４分間のエッチングで充分である。しかし
、約５倍の２０分間という過剰エッチングを行ない、横
方向のエッチングを行うことで鋭角な放出突起を有する
カソード電極が形成される。このときフォトレジスト１
０は厚み方向、横方向ともに８０００Åエッチング除去
され、モリブデン薄膜も横方向に約８０００Åエッチン
グ除去された。このとき、フォトレジスト１０の下には
順テーパ形状の断面をもつカソード電極２が残った。図
２（Ｅ）は絶縁層８を部分的にエッチング除去し、つづ
いてフォトレジスト１０を除去して完成した装置の断面
図である。絶縁層８はフッ酸（ＨＦ）系のエッチング液
で除去し、フォトレジスト１０は専用剥離液で除去した
。
グに用いるフォトレジスト１０を形成した後の断面図で
ある。フォトレジスト１０の膜厚は約１μｍである。図
２（Ｄ）はカソード電極２を形成した後の断面図である
。ＣＦ４／Ｏ２プラズマによるドライエッチング法でカ
ソード電極層９をテーパ加工した。エッチング条件はガ
ス流量比ＣＦ４／Ｏ２＝６０／２００、ＲＦパワー７０
０Ｗである。エッチング時間は２０分である。このエッ
チング条件のとき、モリブデン薄膜のエッチング速度は
５００Å／分であり、膜厚２０００Åのものを除去する
のであれば約４分間のエッチングで充分である。しかし
、約５倍の２０分間という過剰エッチングを行ない、横
方向のエッチングを行うことで鋭角な放出突起を有する
カソード電極が形成される。このときフォトレジスト１
０は厚み方向、横方向ともに８０００Åエッチング除去
され、モリブデン薄膜も横方向に約８０００Åエッチン
グ除去された。このとき、フォトレジスト１０の下には
順テーパ形状の断面をもつカソード電極２が残った。図
２（Ｅ）は絶縁層８を部分的にエッチング除去し、つづ
いてフォトレジスト１０を除去して完成した装置の断面
図である。絶縁層８はフッ酸（ＨＦ）系のエッチング液
で除去し、フォトレジスト１０は専用剥離液で除去した
。
【００１７】図３は本実施例のカソード電極２の製造工
程を詳しく説明するためのもので、図３（Ａ）乃至（Ｃ
）は図２（Ｃ）乃至（Ｅ）に対応する概略平面図をそれ
ぞれ示したものである。図３（Ａ）はフォトレジスト１
０を形成した後の平面図である。放出突起３の形成に使
用されるフォトレジスト突起１１は先端の曲率半径が約
２０００Åである。図３（Ｂ）はカソード電極２を形成
した後の平面図である。過剰エッチング法によってフォ
トレジスト１０の周辺部が約８０００Åほどエッチング
除去され、フォトレジスト突起１１の位置が約１μｍ後
退した。カソード電極層９もフォトレジスト１０とほぼ
同じ形状を残してエッチング除去された。
程を詳しく説明するためのもので、図３（Ａ）乃至（Ｃ
）は図２（Ｃ）乃至（Ｅ）に対応する概略平面図をそれ
ぞれ示したものである。図３（Ａ）はフォトレジスト１
０を形成した後の平面図である。放出突起３の形成に使
用されるフォトレジスト突起１１は先端の曲率半径が約
２０００Åである。図３（Ｂ）はカソード電極２を形成
した後の平面図である。過剰エッチング法によってフォ
トレジスト１０の周辺部が約８０００Åほどエッチング
除去され、フォトレジスト突起１１の位置が約１μｍ後
退した。カソード電極層９もフォトレジスト１０とほぼ
同じ形状を残してエッチング除去された。
【００１８】図３（Ｃ）は完成した装置の平面図である
。放出突起３の先端を走査型電子顕微鏡で観察したとこ
ろ、先端の角度は約７０度、その曲率半径は約８００Å
であった。また、その断面は順テーパ形状であり先端の
角度は約４５度、その曲率半径は約３００Åであった。 この結果、過剰エッチング法によって、だれた先端形状
を有するフォトレジストパターンより鋭い先端形状を有
する放出突起３が製造されることが確認された。
。放出突起３の先端を走査型電子顕微鏡で観察したとこ
ろ、先端の角度は約７０度、その曲率半径は約８００Å
であった。また、その断面は順テーパ形状であり先端の
角度は約４５度、その曲率半径は約３００Åであった。 この結果、過剰エッチング法によって、だれた先端形状
を有するフォトレジストパターンより鋭い先端形状を有
する放出突起３が製造されることが確認された。
【００１９】図４はモリブデン薄膜の横方向エッチング
量に対する放出突起の曲率半径の変化を示したグラフで
ある。エッチング条件は前述のものに同じで、エッチン
グ時間を変えてエッチング量を制御した。このグラフか
ら１．５μｍ以上の過剰エッチングを行なうことにより
先端の曲率半径を５００Å以下にすることができる。図
５は本実施例の電界電子放出装置を利用した平面三極電
子装置の概略図である。図５（Ａ）は本装置の平面図、
図５（Ｂ）は図５（Ａ）のＬ３−Ｌ４線に沿った断面図
である。この平面三極電子装置は電界電子放出装置を具
備した平面基板１と、それに概ね平行に置かれた対向基
板１６と、これらの基板を貼合わせ空間を保持する挟持
体１８と、これらの中間に形成された真空層１９がおも
な構成要素である。平面基板１の表面には島状絶縁層６
の表面に形成されカソード端子１２を有するカソード電
極２と、ゲート端子１４を有するゲート電極４と、アノ
ード端子１５を有するアノード電極５が順次横方向に配
置されている。また、真空度を維持するためのバリウム
・アルミニウム（ＢａＡｌ４ ）材料よりなるゲッタ塊
１３がある。対向基板１６は厚さ１ｍｍの石英基板より
なり、帯電防止用の導電性薄膜１７が真空層１９に面し
て形成されている。また真空層１９を真空引きするのに
用いた直径７００μｍの穴があるが、それは金・錫（Ａ
ｕ・Ｓｎ）合金よりなる封止体２０で閉じられている。 挟持体１８は直径５０μｍの球状ガラススペーサを混合
したフリットガラスを焼結したもので、それぞれの基板
の周辺部に気密性よく形成したものである。挟持体１８
の幅は約５００μｍである。真空層１９は厚さ約５０μ
ｍで、その真空度は１×１０ー７Ｔｏｒｒ以下に保持さ
れている。この平面三極電子装置の製造方法について説
明する。まず、完成した平面基板１にゲッタ塊１３を装
着する。また、導電性薄膜１７と穴をもつ対向基板８の
周辺部に球状ガラススペーサを混合したフリットガラス
をスクリーン印刷法で形成する。次に、これらの基板同
志を位置合わせして貼合わせ、両基板間に荷重を印加し
ながら４５０℃に加熱してフリットガラスを焼結させる
。必要であれば貼合わせの前にフリットガラスの仮焼成
を行なっておく。次に、穴の付近にクロム（Ｃｒ）薄膜
およびＡｕ薄膜を連続的に形成し、その後、Ａｕ・Ｓｎ
合金塊を穴の付近に置く。次に、これを真空チャンバに
挿入して穴を通して真空層１９を十分に真空引きする。 この状態でＡｎ・Ｓｎ合金塊にレーザを照射し、これを
溶かして封止体２０として穴を閉ざす。最後に、真空チ
ャンバより取り出し、裏面よりゲッタ塊１３にレーザを
照射してこれを蒸発させゲッタ作用を蘇生する。ここで
用いるレーザとしてエキシマレーザ、ＹＡＧレーザ、Ｃ
Ｏ２ レーザなどが便利である。
量に対する放出突起の曲率半径の変化を示したグラフで
ある。エッチング条件は前述のものに同じで、エッチン
グ時間を変えてエッチング量を制御した。このグラフか
ら１．５μｍ以上の過剰エッチングを行なうことにより
先端の曲率半径を５００Å以下にすることができる。図
５は本実施例の電界電子放出装置を利用した平面三極電
子装置の概略図である。図５（Ａ）は本装置の平面図、
図５（Ｂ）は図５（Ａ）のＬ３−Ｌ４線に沿った断面図
である。この平面三極電子装置は電界電子放出装置を具
備した平面基板１と、それに概ね平行に置かれた対向基
板１６と、これらの基板を貼合わせ空間を保持する挟持
体１８と、これらの中間に形成された真空層１９がおも
な構成要素である。平面基板１の表面には島状絶縁層６
の表面に形成されカソード端子１２を有するカソード電
極２と、ゲート端子１４を有するゲート電極４と、アノ
ード端子１５を有するアノード電極５が順次横方向に配
置されている。また、真空度を維持するためのバリウム
・アルミニウム（ＢａＡｌ４ ）材料よりなるゲッタ塊
１３がある。対向基板１６は厚さ１ｍｍの石英基板より
なり、帯電防止用の導電性薄膜１７が真空層１９に面し
て形成されている。また真空層１９を真空引きするのに
用いた直径７００μｍの穴があるが、それは金・錫（Ａ
ｕ・Ｓｎ）合金よりなる封止体２０で閉じられている。 挟持体１８は直径５０μｍの球状ガラススペーサを混合
したフリットガラスを焼結したもので、それぞれの基板
の周辺部に気密性よく形成したものである。挟持体１８
の幅は約５００μｍである。真空層１９は厚さ約５０μ
ｍで、その真空度は１×１０ー７Ｔｏｒｒ以下に保持さ
れている。この平面三極電子装置の製造方法について説
明する。まず、完成した平面基板１にゲッタ塊１３を装
着する。また、導電性薄膜１７と穴をもつ対向基板８の
周辺部に球状ガラススペーサを混合したフリットガラス
をスクリーン印刷法で形成する。次に、これらの基板同
志を位置合わせして貼合わせ、両基板間に荷重を印加し
ながら４５０℃に加熱してフリットガラスを焼結させる
。必要であれば貼合わせの前にフリットガラスの仮焼成
を行なっておく。次に、穴の付近にクロム（Ｃｒ）薄膜
およびＡｕ薄膜を連続的に形成し、その後、Ａｕ・Ｓｎ
合金塊を穴の付近に置く。次に、これを真空チャンバに
挿入して穴を通して真空層１９を十分に真空引きする。 この状態でＡｎ・Ｓｎ合金塊にレーザを照射し、これを
溶かして封止体２０として穴を閉ざす。最後に、真空チ
ャンバより取り出し、裏面よりゲッタ塊１３にレーザを
照射してこれを蒸発させゲッタ作用を蘇生する。ここで
用いるレーザとしてエキシマレーザ、ＹＡＧレーザ、Ｃ
Ｏ２ レーザなどが便利である。
【００２０】製造された平面三極電子装置は大きさが横
４ｍｍ、縦３．６ｍｍ、厚さ２．１ｍｍで、３インチ基
板より約２００個が同時に製造された。本装置の電気特
性を測定した。カソード電極２を接地し、アノード電極
５にＶａｋ＝２００Ｖを印加して、ゲート電極４にゲー
ト電圧Ｖｇｋを印加して、カソード電流Ｉｋ 、ゲート
電流Ｉｇ 、アノード電流Ｉａ を測定した。その結果
Ｖｇｋ＝６０ＶでＩｋ＝３×１０ー１１Ａ（１×１０ー
１１ Ａ／個）、１００Ｖで６×１０ー８Ａ（２×１０
ー８Ａ／個）の放出電流が得られた。この放出電流はＦ
・Ｎトンネル電流であった。アノード電流の収率（Ｉａ
／Ｉｋ）はＶｇｋ＝６０Ｖのとき約９０％、１００Ｖの
とき約７５％であった。従来技術と比較すると、電子放
出に必要なゲート電圧（閾値電圧）は１／２以下に低減
され、収率は２０％以上改善した。また、３インチ基板
の全体で閾値電圧の分布を測定したところ、そのばらつ
きは±６％以内で均一性のよいことがわかった。
４ｍｍ、縦３．６ｍｍ、厚さ２．１ｍｍで、３インチ基
板より約２００個が同時に製造された。本装置の電気特
性を測定した。カソード電極２を接地し、アノード電極
５にＶａｋ＝２００Ｖを印加して、ゲート電極４にゲー
ト電圧Ｖｇｋを印加して、カソード電流Ｉｋ 、ゲート
電流Ｉｇ 、アノード電流Ｉａ を測定した。その結果
Ｖｇｋ＝６０ＶでＩｋ＝３×１０ー１１Ａ（１×１０ー
１１ Ａ／個）、１００Ｖで６×１０ー８Ａ（２×１０
ー８Ａ／個）の放出電流が得られた。この放出電流はＦ
・Ｎトンネル電流であった。アノード電流の収率（Ｉａ
／Ｉｋ）はＶｇｋ＝６０Ｖのとき約９０％、１００Ｖの
とき約７５％であった。従来技術と比較すると、電子放
出に必要なゲート電圧（閾値電圧）は１／２以下に低減
され、収率は２０％以上改善した。また、３インチ基板
の全体で閾値電圧の分布を測定したところ、そのばらつ
きは±６％以内で均一性のよいことがわかった。
【００２１】本実施例では電極材料にモリブデン薄膜を
利用したが、本発明はこれに限るものでなく、この他に
タンタル、タングステン、シリコン、クロム、アルミニ
ウムなどの金属やこれらを成分に含む合金などが利用で
きる。また、平面基板としてシリコン基板などの導電性
基板に絶縁体を全面に設けた絶縁性基板を利用できる。 さらに、絶縁層は二酸化シリコン薄膜に限るものでなく
、窒化シリコンやアルミナなどを利用できる。
利用したが、本発明はこれに限るものでなく、この他に
タンタル、タングステン、シリコン、クロム、アルミニ
ウムなどの金属やこれらを成分に含む合金などが利用で
きる。また、平面基板としてシリコン基板などの導電性
基板に絶縁体を全面に設けた絶縁性基板を利用できる。 さらに、絶縁層は二酸化シリコン薄膜に限るものでなく
、窒化シリコンやアルミナなどを利用できる。
【００２２】電子放出の閾値電圧を低減するために、放
出突起にバリウム、トリウム、セシウムなどの仕事関数
の小さな材料をコーティングしてもよい。
出突起にバリウム、トリウム、セシウムなどの仕事関数
の小さな材料をコーティングしてもよい。
【００２３】電子放出の雑音を低減するため、放出突起
を充分に多く設け、これらを同時に駆動して一斉に電子
放出を行うことでＳ／Ｎ比を大きくできる。
を充分に多く設け、これらを同時に駆動して一斉に電子
放出を行うことでＳ／Ｎ比を大きくできる。
【００２４】また、図５に示した平面三極電子装置のア
ノード電極５の表面に蛍光体を形成して発光型ディスプ
レイを構成することや、銅薄膜などＸ線を発生する材料
を形成して、電子線でこれを励起することにより微細Ｘ
線源を構成することができる。
ノード電極５の表面に蛍光体を形成して発光型ディスプ
レイを構成することや、銅薄膜などＸ線を発生する材料
を形成して、電子線でこれを励起することにより微細Ｘ
線源を構成することができる。
【００２５】
（実施例２）
本実施例ではゲート電極がカソード電極に自己整合的に
形成された電界電子放出装置とその製造方法について述
べる。
形成された電界電子放出装置とその製造方法について述
べる。
【００２６】図６は本実施例の電界電子放出装置の部分
斜視図を示す。この電界電子放出装置は石英基板よりな
る平面基板２１の表面に厚さ１０００ÅのＡｌ薄膜より
なるゲート電極２４を設け、また、その両側に厚さ５０
００Åの二酸化シリコン薄膜よりなる２つの独立した島
状絶縁層２６を設け、さらに、島状絶縁層２６の表面と
それからオーバーハングした状態で厚さ２０００Åのモ
リブデン薄膜よりなるカソード電極２２とアノード電極
２５をそれぞれ設けた構造である。
斜視図を示す。この電界電子放出装置は石英基板よりな
る平面基板２１の表面に厚さ１０００ÅのＡｌ薄膜より
なるゲート電極２４を設け、また、その両側に厚さ５０
００Åの二酸化シリコン薄膜よりなる２つの独立した島
状絶縁層２６を設け、さらに、島状絶縁層２６の表面と
それからオーバーハングした状態で厚さ２０００Åのモ
リブデン薄膜よりなるカソード電極２２とアノード電極
２５をそれぞれ設けた構造である。
【００２７】カソード電極２２はピッチ１０μｍで配置
された三つの放出突起２３を有する。放出突起２３はそ
の先端近傍に島状絶縁層２６がなく、平面基板２１に平
行にゲート電極２４の方向に突出した構造である。放出
突起２３の先端の曲率半径は約５００Åである。ゲート
電極２４は放出突起２３の垂直下部において放出突起２
３と概ね同じ形状の欠落部分２７をもつ。欠落部分２７
は放出突起２３に自己整合して形成されており、実施例
１の電界電子放出装置に存在したゲート電極４と放出突
起３が平行に重なる部分は存在しない。なお、ゲート電
極２４と放出突起２３の距離（Ｌｇｋ）は島状絶縁層２
６の膜厚とゲート電極２４の膜厚できまり、その値は島
状絶縁層２６の膜厚からゲート電極２４の膜厚を引いた
４０００Åである。
された三つの放出突起２３を有する。放出突起２３はそ
の先端近傍に島状絶縁層２６がなく、平面基板２１に平
行にゲート電極２４の方向に突出した構造である。放出
突起２３の先端の曲率半径は約５００Åである。ゲート
電極２４は放出突起２３の垂直下部において放出突起２
３と概ね同じ形状の欠落部分２７をもつ。欠落部分２７
は放出突起２３に自己整合して形成されており、実施例
１の電界電子放出装置に存在したゲート電極４と放出突
起３が平行に重なる部分は存在しない。なお、ゲート電
極２４と放出突起２３の距離（Ｌｇｋ）は島状絶縁層２
６の膜厚とゲート電極２４の膜厚できまり、その値は島
状絶縁層２６の膜厚からゲート電極２４の膜厚を引いた
４０００Åである。
【００２８】アノード電極２５とカソード電極２２はゲ
ート電極２４より約４０００Å高い位置にある。従って
、放出突起２３より放出された電子の軌跡とゲート電極
２４の距離も４０００Åである。ゲート電極２４とアノ
ード電極２５の距離（Ｌａｇ）は約３μｍ、カソード電
極２２とアノード電極２５の距離（Ｌａｋ）は８μｍで
ある。したがって、放出突起２３の先端より放出された
電子はゲート電極２４をその上空で約５μｍだけ横切り
、ゲート電極２４に衝突することなくアノード電極２５
に到達する。
ート電極２４より約４０００Å高い位置にある。従って
、放出突起２３より放出された電子の軌跡とゲート電極
２４の距離も４０００Åである。ゲート電極２４とアノ
ード電極２５の距離（Ｌａｇ）は約３μｍ、カソード電
極２２とアノード電極２５の距離（Ｌａｋ）は８μｍで
ある。したがって、放出突起２３の先端より放出された
電子はゲート電極２４をその上空で約５μｍだけ横切り
、ゲート電極２４に衝突することなくアノード電極２５
に到達する。
【００２９】図７は本実施例の電界電子放出装置の製造
方法を説明するためのもので、主要な製造工程が終了し
た後の概略断面図である。図７（Ａ）は絶縁層２８およ
びカソード電極層２９を形成した後の断面図である。平
面基板２１は絶縁性の石英基板である。この表面に絶縁
層２８として厚さ５０００Åの二酸化シリコン薄膜を、
カソード電極層２９として厚さ２０００Åのモリブデン
薄膜をスパッタ法で連続して堆積した。図７（Ｂ）はカ
ソード電極２２およびアノード電極２５を形成した後の
断面図である。ここで用いたカソード電極層２９のエッ
チング加工方法は実施例１で述べたドライエッチングを
用いた過剰エッチング法によるカソード電極層９の加工
方法と同様である。図７（Ｃ）は絶縁層２８を部分的に
エッチング除去し、放出突起２３を露出させた断面図で
ある。カソード電極２２およびアノード電極２５をエッ
チングマスクとして、実施例１と同様のウェットエッチ
ング法で不要な部分の絶縁層２８を除去し、放出突起２
３をオーバーハング状に突出するように露出させた。こ
のとき平面基板２１は石英であってほとんどエッチング
されない。
方法を説明するためのもので、主要な製造工程が終了し
た後の概略断面図である。図７（Ａ）は絶縁層２８およ
びカソード電極層２９を形成した後の断面図である。平
面基板２１は絶縁性の石英基板である。この表面に絶縁
層２８として厚さ５０００Åの二酸化シリコン薄膜を、
カソード電極層２９として厚さ２０００Åのモリブデン
薄膜をスパッタ法で連続して堆積した。図７（Ｂ）はカ
ソード電極２２およびアノード電極２５を形成した後の
断面図である。ここで用いたカソード電極層２９のエッ
チング加工方法は実施例１で述べたドライエッチングを
用いた過剰エッチング法によるカソード電極層９の加工
方法と同様である。図７（Ｃ）は絶縁層２８を部分的に
エッチング除去し、放出突起２３を露出させた断面図で
ある。カソード電極２２およびアノード電極２５をエッ
チングマスクとして、実施例１と同様のウェットエッチ
ング法で不要な部分の絶縁層２８を除去し、放出突起２
３をオーバーハング状に突出するように露出させた。こ
のとき平面基板２１は石英であってほとんどエッチング
されない。
【００３０】図７（Ｄ）は方向性粒子堆積法でゲート電
極層３０を形成した後の断面図である。方向性粒子堆積
法として蒸着法を利用し、厚さ１０００ÅのＡｌ薄膜を
堆積しゲート電極層３０を形成した。方向性粒子堆積法
は線源より平面基板２１の表面に概ね垂直に粒子を飛ば
し堆積させる方法である。この方法を用いると、放出突
起２３のような突出した部分が陰となり、カソード電極
２２もしくはアノード電極２５の表面に堆積した薄膜と
平面基板２１の表面に堆積した薄膜は分断させる。しか
も放出突起２３と同じ形状の欠落部分２７が放出突起２
３の垂直直下に自己整合的に形成されるのである。方向
性粒子堆積法として蒸着法、スパッタ法、ＥＣＲ（Ｅｌ
ｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃ
ｅ） 堆積法などが適用できる。 図７（Ｅ）はゲート電極層３０をエッチング加工し、ゲ
ート電極２４を形成した後の断面図である。通常のフォ
トエッチング技術を利用しモリブデン薄膜が侵されない
ＨＦ系のエッチング液でＡｌ薄膜をエッチング加工した
。このとき、欠落部分２７が侵食されないようにフォト
レジストで覆うことが重要である。
極層３０を形成した後の断面図である。方向性粒子堆積
法として蒸着法を利用し、厚さ１０００ÅのＡｌ薄膜を
堆積しゲート電極層３０を形成した。方向性粒子堆積法
は線源より平面基板２１の表面に概ね垂直に粒子を飛ば
し堆積させる方法である。この方法を用いると、放出突
起２３のような突出した部分が陰となり、カソード電極
２２もしくはアノード電極２５の表面に堆積した薄膜と
平面基板２１の表面に堆積した薄膜は分断させる。しか
も放出突起２３と同じ形状の欠落部分２７が放出突起２
３の垂直直下に自己整合的に形成されるのである。方向
性粒子堆積法として蒸着法、スパッタ法、ＥＣＲ（Ｅｌ
ｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃ
ｅ） 堆積法などが適用できる。 図７（Ｅ）はゲート電極層３０をエッチング加工し、ゲ
ート電極２４を形成した後の断面図である。通常のフォ
トエッチング技術を利用しモリブデン薄膜が侵されない
ＨＦ系のエッチング液でＡｌ薄膜をエッチング加工した
。このとき、欠落部分２７が侵食されないようにフォト
レジストで覆うことが重要である。
【００３１】高真空中で本実施例の電界電子放出装置の
電気特性を測定した。カソード電極２２を接地しＶａｋ
＝２００Ｖ一定としたとき、Ｖｇｋ＝６０ＶでＩｋ＝５
×１０ー１１Ａ、１００Ｖで１．４×１０ー７Ａが得ら
れた。また、アノード電流の収率はＶｇｋ＝６０Ｖのと
き９２％、１００Ｖのとき８０％であった。実施例１に
比べＬｇｋが小さくなった効果と、アノード電極４が高
い位置に設置された効果が現われた。 （実施例３） 本実施例ではゲート電極が放出突起の突出方向に対し傾
きをもった斜面を有する電界電子放出装置とその製造方
法について述べる。
電気特性を測定した。カソード電極２２を接地しＶａｋ
＝２００Ｖ一定としたとき、Ｖｇｋ＝６０ＶでＩｋ＝５
×１０ー１１Ａ、１００Ｖで１．４×１０ー７Ａが得ら
れた。また、アノード電流の収率はＶｇｋ＝６０Ｖのと
き９２％、１００Ｖのとき８０％であった。実施例１に
比べＬｇｋが小さくなった効果と、アノード電極４が高
い位置に設置された効果が現われた。 （実施例３） 本実施例ではゲート電極が放出突起の突出方向に対し傾
きをもった斜面を有する電界電子放出装置とその製造方
法について述べる。
【００３２】図８は本実施例の電界電子放出装置の部分
概略図である。図８（Ａ）は本装置の平面図、図８（Ｂ
）は図８（Ａ）に示したＬ５−Ｌ６線に沿った断面図で
ある。平面基板３１は厚さ１．１ｍｍの７０５９ガラス
基板（コーニング社製）である。この平面基板３１の表
面の平坦部には島状絶縁層３６を挟んでカソード電極３
２とアノード電極３５が設けられている。また、カソー
ド電極３２の近傍で平面基板３１に形成された斜面３７
と平面を共有してゲート電極３４が設けられている。カ
ソード電極３２は１０μｍピッチで配置された三つの放
出突起３７を有する。放出突起３３の先端はその下部の
島状絶縁層３６が除かれ、平面基板３１の平坦部に平行
に、ゲート電極３４の方向へ突出した構造である。放出
突起３３の先端の曲率半径は約５００Åである。
概略図である。図８（Ａ）は本装置の平面図、図８（Ｂ
）は図８（Ａ）に示したＬ５−Ｌ６線に沿った断面図で
ある。平面基板３１は厚さ１．１ｍｍの７０５９ガラス
基板（コーニング社製）である。この平面基板３１の表
面の平坦部には島状絶縁層３６を挟んでカソード電極３
２とアノード電極３５が設けられている。また、カソー
ド電極３２の近傍で平面基板３１に形成された斜面３７
と平面を共有してゲート電極３４が設けられている。カ
ソード電極３２は１０μｍピッチで配置された三つの放
出突起３７を有する。放出突起３３の先端はその下部の
島状絶縁層３６が除かれ、平面基板３１の平坦部に平行
に、ゲート電極３４の方向へ突出した構造である。放出
突起３３の先端の曲率半径は約５００Åである。
【００３３】ゲート電極３４は実施例２の電界電子放出
装置と同様の欠落部分を有する。島状絶縁層３６は厚さ
３０００Åの二酸化シリコン薄膜よりなり、カソード電
極３２、ゲート電極３４およびアノード電極３５は厚さ
２０００Åのモリブデン薄膜よりなる。放出突起３３の
付近において、ゲート電極３４の一部は放出突起３３の
突出方向に対して約２５度の下向きの傾きをもつ。これ
は平面基板３１の平坦部に対し斜面３７が約２５度の下
向きの傾きをもって形成されているためである。島状絶
縁層３６の断面は放出突起３３の下部で約２３度、その
他の部分で約４５度の逆テーパ形状である。
装置と同様の欠落部分を有する。島状絶縁層３６は厚さ
３０００Åの二酸化シリコン薄膜よりなり、カソード電
極３２、ゲート電極３４およびアノード電極３５は厚さ
２０００Åのモリブデン薄膜よりなる。放出突起３３の
付近において、ゲート電極３４の一部は放出突起３３の
突出方向に対して約２５度の下向きの傾きをもつ。これ
は平面基板３１の平坦部に対し斜面３７が約２５度の下
向きの傾きをもって形成されているためである。島状絶
縁層３６の断面は放出突起３３の下部で約２３度、その
他の部分で約４５度の逆テーパ形状である。
【００３４】放出突起３３とゲート電極３４との距離（
Ｌｇｋ）は約４０００Å、ゲート電極３４とアノード電
極３５の距離（Ｌａｇ）は約３μｍ、放出突起３３とア
ノード電極３５との距離（Ｌａｋ）は８μｍである。放
出突起３３より放出された電子はゲート電極３４を約５
μｍ横切るが、電子の軌跡とゲート電極３４との距離は
最大で２．３μｍである。
Ｌｇｋ）は約４０００Å、ゲート電極３４とアノード電
極３５の距離（Ｌａｇ）は約３μｍ、放出突起３３とア
ノード電極３５との距離（Ｌａｋ）は８μｍである。放
出突起３３より放出された電子はゲート電極３４を約５
μｍ横切るが、電子の軌跡とゲート電極３４との距離は
最大で２．３μｍである。
【００３５】図９は本実施例の電界電子放出装置の製造
方法を説明するためのもので、主要な製造工程が終了し
た後の概略断面図である。図９（Ａ）は絶縁層３８を形
成した後の断面図である。絶縁層３８は常圧ＣＶＤ（Ｃ
ｈｅｍｉｃａｌＶａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）
法で堆積した膜厚３０００Åの二酸化シリコン薄膜であ
る。堆積温度は３００℃で、モノシランガスと酸素ガス
を原料ガスとし、大気圧下で堆積を行なった。
方法を説明するためのもので、主要な製造工程が終了し
た後の概略断面図である。図９（Ａ）は絶縁層３８を形
成した後の断面図である。絶縁層３８は常圧ＣＶＤ（Ｃ
ｈｅｍｉｃａｌＶａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）
法で堆積した膜厚３０００Åの二酸化シリコン薄膜であ
る。堆積温度は３００℃で、モノシランガスと酸素ガス
を原料ガスとし、大気圧下で堆積を行なった。
【００３６】図９（Ｂ）は絶縁層３８および平面基板３
１を過剰エッチング法で部分エッチングし、絶縁層３８
を逆テーパ形状にし、平面基板３１に斜面３７を形成し
た後の断面図である。図１０は過剰エッチング法によっ
て絶縁層３８と平面基板３１をエッチングする製造工程
を示す概略平面図である。図１０（Ａ）は絶縁層３８の
表面のカソード電極およびアノード電極の位置にフォト
レジスト４１を形成した後の平面図である。フォトレジ
スト４１の膜厚は約１μｍである。カソード電極の位置
にあるフォトレジスト突起４２の先端は曲率半径が約２
０００Åである。フォトレジスト４１は界面強化剤を用
いて絶縁層３８との密着性を高めてある。この状態で絶
縁層３８を過剰エッチングし、あわせて平面基板３１の
表面も同時にエッチングした。ここで過剰エッチングと
は、絶縁層３８の膜厚の数倍以上の距離にわたって絶縁
層３８を横方向へエッチングすることである。エッチン
グ液はフッ酸と酢酸の混合液（ＨＦ＋ＣＨ３ＣＯＯＨ＋
Ｈ２Ｏ）で、二酸化シリコン薄膜および７０５９ガラス
基板のエッチング速度はそれぞれ１．３８μｍ／分およ
び０．８μｍ／分である。エッチング時間は３分間であ
る。図１０（Ｂ）は過剰エッチング後の平面図である。 カソード電極の位置にある絶縁層突起３９の先端はフォ
トレジスト突起４２の先端の位置より約４μｍ後退し、
その曲率半径は約４００Åとフォトレジスト突起４２の
ものに比べかなり小さくなった。
１を過剰エッチング法で部分エッチングし、絶縁層３８
を逆テーパ形状にし、平面基板３１に斜面３７を形成し
た後の断面図である。図１０は過剰エッチング法によっ
て絶縁層３８と平面基板３１をエッチングする製造工程
を示す概略平面図である。図１０（Ａ）は絶縁層３８の
表面のカソード電極およびアノード電極の位置にフォト
レジスト４１を形成した後の平面図である。フォトレジ
スト４１の膜厚は約１μｍである。カソード電極の位置
にあるフォトレジスト突起４２の先端は曲率半径が約２
０００Åである。フォトレジスト４１は界面強化剤を用
いて絶縁層３８との密着性を高めてある。この状態で絶
縁層３８を過剰エッチングし、あわせて平面基板３１の
表面も同時にエッチングした。ここで過剰エッチングと
は、絶縁層３８の膜厚の数倍以上の距離にわたって絶縁
層３８を横方向へエッチングすることである。エッチン
グ液はフッ酸と酢酸の混合液（ＨＦ＋ＣＨ３ＣＯＯＨ＋
Ｈ２Ｏ）で、二酸化シリコン薄膜および７０５９ガラス
基板のエッチング速度はそれぞれ１．３８μｍ／分およ
び０．８μｍ／分である。エッチング時間は３分間であ
る。図１０（Ｂ）は過剰エッチング後の平面図である。 カソード電極の位置にある絶縁層突起３９の先端はフォ
トレジスト突起４２の先端の位置より約４μｍ後退し、
その曲率半径は約４００Åとフォトレジスト突起４２の
ものに比べかなり小さくなった。
【００３７】図１０（Ｃ）はフォトレジスト４１を剥離
した後の平面図で、図９（Ｂ）の断面図と対応する。図
９（Ｂ）からもわかるように、島状絶縁層３６はその表
面よりも平面基板３１との界面のほうが多くエッチング
され、その断面は逆テーパ形状である。特に絶縁層突起
３９はその他の部分に比べテーパ角度が急峻である。逆
テーパ形状になる理由は、絶縁層３８とフォトレジスト
４１との界面よりも平面基板３１との界面のほうが密着
性がわるいため、平面基板３１との界面で絶縁層３８の
エッチング速度が速くなるからである。平面基板３１は
最大エッチング量が２．２μｍで、絶縁層突起３９の下
部に形成された斜面３７の傾きは約２５度である。
した後の平面図で、図９（Ｂ）の断面図と対応する。図
９（Ｂ）からもわかるように、島状絶縁層３６はその表
面よりも平面基板３１との界面のほうが多くエッチング
され、その断面は逆テーパ形状である。特に絶縁層突起
３９はその他の部分に比べテーパ角度が急峻である。逆
テーパ形状になる理由は、絶縁層３８とフォトレジスト
４１との界面よりも平面基板３１との界面のほうが密着
性がわるいため、平面基板３１との界面で絶縁層３８の
エッチング速度が速くなるからである。平面基板３１は
最大エッチング量が２．２μｍで、絶縁層突起３９の下
部に形成された斜面３７の傾きは約２５度である。
【００３８】図９（Ｃ）は方向性粒子堆積法で電極層４
０を形成した後の断面図である。電極層４０は膜厚２０
００Åのモリブデン薄膜よりなる。この製造工程は実施
例２で述べた工程と同様である。本工程の特徴は島状絶
縁層３６の表面に堆積した電極層４０が島状絶縁層３６
の平面形状をそのまま反映する点である。そのため、絶
縁層突起３９の先端の小さな曲率半径を反映して、曲率
半径が約５００Åという非常に良好な突起を有する電極
層１４が絶縁性突起３９の表面に形成された。図９（Ｄ
）はフォトエッチング法によって電極層４０を部分的に
エッチングし、カソード電極３２、ゲート電極３４およ
びアノード電極３５を形成した後の断面図である。 モリブデン薄膜のエッチングは前述のドライエッチング
法を利用した。図９（Ｅ）は島状絶縁層３６を追加エッ
チングし、放出突起３３を露出させた後の断面図である
。このとき、露出している平面基板３１も少しエッチン
グされる。
０を形成した後の断面図である。電極層４０は膜厚２０
００Åのモリブデン薄膜よりなる。この製造工程は実施
例２で述べた工程と同様である。本工程の特徴は島状絶
縁層３６の表面に堆積した電極層４０が島状絶縁層３６
の平面形状をそのまま反映する点である。そのため、絶
縁層突起３９の先端の小さな曲率半径を反映して、曲率
半径が約５００Åという非常に良好な突起を有する電極
層１４が絶縁性突起３９の表面に形成された。図９（Ｄ
）はフォトエッチング法によって電極層４０を部分的に
エッチングし、カソード電極３２、ゲート電極３４およ
びアノード電極３５を形成した後の断面図である。 モリブデン薄膜のエッチングは前述のドライエッチング
法を利用した。図９（Ｅ）は島状絶縁層３６を追加エッ
チングし、放出突起３３を露出させた後の断面図である
。このとき、露出している平面基板３１も少しエッチン
グされる。
【００３９】実施例２と同様に本装置の電気特性を測定
したところ、Ｖｇｋ＝６０ＶでＩｋ ＝４．８×１０ー
１１ Ａ、１００Ｖで１．２×１０ー７Ａであった。ま
た、アノード電流の収率はＶｇｋ＝６０Ｖのとき９５％
、１００Ｖのとき８５％であった。この値は実施例２の
電界電子放出装置に比べ閾値電圧は同等であり、アノー
ド電流の収率が向上している。このように電気特性が改
善された理由は、傾きを有するゲート電極３４の導入に
よって、Ｌｇｋをそのままにして閾値電圧を変えないま
ま、カソード電極３２からアノード電極３５へ向かう電
子の軌跡とゲート電極３４との距離を大きくし、ゲート
電極３４への電子の流れ込みを防止したためである。
したところ、Ｖｇｋ＝６０ＶでＩｋ ＝４．８×１０ー
１１ Ａ、１００Ｖで１．２×１０ー７Ａであった。ま
た、アノード電流の収率はＶｇｋ＝６０Ｖのとき９５％
、１００Ｖのとき８５％であった。この値は実施例２の
電界電子放出装置に比べ閾値電圧は同等であり、アノー
ド電流の収率が向上している。このように電気特性が改
善された理由は、傾きを有するゲート電極３４の導入に
よって、Ｌｇｋをそのままにして閾値電圧を変えないま
ま、カソード電極３２からアノード電極３５へ向かう電
子の軌跡とゲート電極３４との距離を大きくし、ゲート
電極３４への電子の流れ込みを防止したためである。
【００４０】
（実施例４）
図１１は電界電子放出装置を利用したデュアル型平面三
極電子装置の概略図である。図１１（Ａ）は本装置の平
面図、図１１（Ｂ）は図１１（Ａ）に示したＬ７−Ｌ８
線に沿った断面図である。
極電子装置の概略図である。図１１（Ａ）は本装置の平
面図、図１１（Ｂ）は図１１（Ａ）に示したＬ７−Ｌ８
線に沿った断面図である。
【００４１】カソード電極４４およびゲート電極４６の
構造は実施例２で記述したものと同様である。ただし、
カソード電極４４は向きの異なった２組の放出突起群４
５をもち、それぞれの放出突起群４５に独立したゲート
電極４６をそれぞれ設けてある。また、アノード電極４
７は対向基板４９に独立して２つ設けてあり、それぞれ
平面基板４３に設けた２組の放出突起群４５およびゲー
ト電極４６と対をなし、電界電子放出装置を構成する。 このように、カソード電極４４を共通とした２組の電界
電子放出装置を真空層５０の内部に配置してデュアル型
の平面三極電子装置が構成されている。
構造は実施例２で記述したものと同様である。ただし、
カソード電極４４は向きの異なった２組の放出突起群４
５をもち、それぞれの放出突起群４５に独立したゲート
電極４６をそれぞれ設けてある。また、アノード電極４
７は対向基板４９に独立して２つ設けてあり、それぞれ
平面基板４３に設けた２組の放出突起群４５およびゲー
ト電極４６と対をなし、電界電子放出装置を構成する。 このように、カソード電極４４を共通とした２組の電界
電子放出装置を真空層５０の内部に配置してデュアル型
の平面三極電子装置が構成されている。
【００４２】平面基板４３と対向基板４９の挟持体５１
を用いた貼合わせ方法、封止体５３を用いた封止方法、
あるいはゲッタ塊５２による真空の維持方法は実施例１
で述べた方法と同様である。
を用いた貼合わせ方法、封止体５３を用いた封止方法、
あるいはゲッタ塊５２による真空の維持方法は実施例１
で述べた方法と同様である。
【００４３】
（実施例５）
図１２は電界電子放出装置を利用した平面四極電子装置
の概略図である。図１２（Ａ）は本装置の平面図、図１
２（Ｂ）は図１２（Ａ）に示したＬ９−Ｌ１０線に沿っ
た断面図である。本装置はカソード電極５５とゲート電
極５７の構造は実施例２で記述したものと同様とし、シ
ールド電極５９をゲート電極５７とアノード電極５８の
中間に配置したものである。シールド電極５９は放出突
起５６に印加されてしまうアノード電極５８の電界を遮
蔽する作用がある。実施例１で記述したような平面型三
極電子装置においては、放出突起３からの放出電流はゲ
ート電極４だけでなくアノード電極５の電界にも影響さ
れ変化するため、アノード抵抗が小さいものであった。 増幅器あるいはスイッチング装置に使用する場合、大き
なアノード抵抗が必要である。本実施例のようにシール
ド電極５９を設け、これを接地するなど一定電位に保持
してアノード電極５８の電界を遮蔽すると、アノード抵
抗の非常に大きな電子装置が実現する。なお、アノード
抵抗はシールド電極５９の幅に依存するため、アノード
電流との収率とのトレードオフでその幅は決定される。
の概略図である。図１２（Ａ）は本装置の平面図、図１
２（Ｂ）は図１２（Ａ）に示したＬ９−Ｌ１０線に沿っ
た断面図である。本装置はカソード電極５５とゲート電
極５７の構造は実施例２で記述したものと同様とし、シ
ールド電極５９をゲート電極５７とアノード電極５８の
中間に配置したものである。シールド電極５９は放出突
起５６に印加されてしまうアノード電極５８の電界を遮
蔽する作用がある。実施例１で記述したような平面型三
極電子装置においては、放出突起３からの放出電流はゲ
ート電極４だけでなくアノード電極５の電界にも影響さ
れ変化するため、アノード抵抗が小さいものであった。 増幅器あるいはスイッチング装置に使用する場合、大き
なアノード抵抗が必要である。本実施例のようにシール
ド電極５９を設け、これを接地するなど一定電位に保持
してアノード電極５８の電界を遮蔽すると、アノード抵
抗の非常に大きな電子装置が実現する。なお、アノード
抵抗はシールド電極５９の幅に依存するため、アノード
電流との収率とのトレードオフでその幅は決定される。
【００４４】本実施例の平面四極電子装置はシールド電
極５９の幅が５０μｍ、アノード電極５８の幅が１００
μｍである。シールド電極５９を接地しＶａｋ＝２００
Ｖとしたとき、Ｖｇｋ＝１００ＶでＩｋ ＝１．４×１
０ー７Ａであり、アノード抵抗はＲａ＝１５ＭΩ、アノ
ード電流の収率は７０％であった。
極５９の幅が５０μｍ、アノード電極５８の幅が１００
μｍである。シールド電極５９を接地しＶａｋ＝２００
Ｖとしたとき、Ｖｇｋ＝１００ＶでＩｋ ＝１．４×１
０ー７Ａであり、アノード抵抗はＲａ＝１５ＭΩ、アノ
ード電流の収率は７０％であった。
【００４５】
【発明の効果】以上説明したように本発明の電界電子放
出装置およびその製造方法は下記に列記するような格別
なる効果を奏する。
出装置およびその製造方法は下記に列記するような格別
なる効果を奏する。
【００４６】
（１）カソード電極とゲート電極の距離（Ｌｇｋ）は絶
縁層もしくはゲート電極層の膜厚によって決定される。 この制御性はＬＳＩ技術の発展によって優れたものにな
っており、その結果、均一性がよく閾値電圧の低い電界
電子放出装置が実現された。特に、従来の技術ではＬｇ
ｋは０．８μｍが限界であったが、本発明により０．１
μｍ以下も可能である。
縁層もしくはゲート電極層の膜厚によって決定される。 この制御性はＬＳＩ技術の発展によって優れたものにな
っており、その結果、均一性がよく閾値電圧の低い電界
電子放出装置が実現された。特に、従来の技術ではＬｇ
ｋは０．８μｍが限界であったが、本発明により０．１
μｍ以下も可能である。
【００４７】
（２）過剰エッチング法の採用により、カソード電極の
放出突起先端の曲率半径を小さくし、低閾値化が達成で
きた。従来技術では曲率半径が２０００Åで限界であっ
たが、本発明により５００Å以下が可能となった。
放出突起先端の曲率半径を小さくし、低閾値化が達成で
きた。従来技術では曲率半径が２０００Åで限界であっ
たが、本発明により５００Å以下が可能となった。
【００４８】
（３）カソード電極からアノード電極へ進行する電子の
流路にゲート電極を置かないことにより、ゲート電極へ
流入する電子を減らしアノード電流の収率を高めた。
流路にゲート電極を置かないことにより、ゲート電極へ
流入する電子を減らしアノード電流の収率を高めた。
【００４９】
（４）過剰エッチング法は、放出突起のような凸部は曲
率半径のより小さな鋭い凸部となり、凹部はよりなめら
かな凹部になるため、とくにカソード電極の電子を放出
したい部分に凸部と凹部をうまく使い、不慮の電子放出
を防止できる。
率半径のより小さな鋭い凸部となり、凹部はよりなめら
かな凹部になるため、とくにカソード電極の電子を放出
したい部分に凸部と凹部をうまく使い、不慮の電子放出
を防止できる。
【図１】実施例１を説明するためのもので、絶縁層を挟
んでゲート電極とカソード電極が部分的に積層された構
造を有する電界電子放出装置の部分概略図である。 （Ａ）は電界電子放出装置の平面図、（Ｂ）は（Ａ）の
Ｌ１−Ｌ２線に沿った断面図である。
んでゲート電極とカソード電極が部分的に積層された構
造を有する電界電子放出装置の部分概略図である。 （Ａ）は電界電子放出装置の平面図、（Ｂ）は（Ａ）の
Ｌ１−Ｌ２線に沿った断面図である。
【図２】実施例１の電界電子放出装置の製造方法を説明
するためのもので、主要な製造工程が終了した後の概略
断面図である。
するためのもので、主要な製造工程が終了した後の概略
断面図である。
【図３】実施例１のカソード電極の製造工程を詳しく説
明するためのもので、（Ａ）乃至（Ｃ）は図２（Ｃ）乃
至（Ｅ）に対応する概略平面図をそれぞれ示したもので
ある。
明するためのもので、（Ａ）乃至（Ｃ）は図２（Ｃ）乃
至（Ｅ）に対応する概略平面図をそれぞれ示したもので
ある。
【図４】モリブデン薄膜の横方向エッチング量に対する
放出突起の曲率半径の変化を示したグラフである。
放出突起の曲率半径の変化を示したグラフである。
【図５】実施例１の電界電子放出装置を利用した平面三
極電子装置の概略図である。（Ａ）は本装置の平面図、
（Ｂ）は（Ａ）のＬ３−Ｌ４線に沿った断面図である。
極電子装置の概略図である。（Ａ）は本装置の平面図、
（Ｂ）は（Ａ）のＬ３−Ｌ４線に沿った断面図である。
【図６】実施例２を説明するためのもので、ゲート電極
がカソード電極に自己整合的に形成された電界電子放出
装置の部分斜視図である。
がカソード電極に自己整合的に形成された電界電子放出
装置の部分斜視図である。
【図７】実施例２の電界電子放出装置の製造方法を説明
するためのもので、主要な製造工程が終了した後の概略
断面図である。
するためのもので、主要な製造工程が終了した後の概略
断面図である。
【図８】実施例３を説明するためのもので、ゲート電極
が放出突起の突出方向に対し傾きもった斜面を有する電
界電子放出装置の部分概略図である。（Ａ）は本装置の
平面図、（Ｂ）は（Ａ）に示したＬ５−Ｌ６線に沿った
断面図である。
が放出突起の突出方向に対し傾きもった斜面を有する電
界電子放出装置の部分概略図である。（Ａ）は本装置の
平面図、（Ｂ）は（Ａ）に示したＬ５−Ｌ６線に沿った
断面図である。
【図９】実施例３の電界電子放出装置の製造方法を説明
するためのもので、主要な製造工程が終了した後の概略
断面図である。
するためのもので、主要な製造工程が終了した後の概略
断面図である。
【図１０】過剰エッチング法によって絶縁層と平面基板
をエッチングする製造工程を示す概略平面図である。
をエッチングする製造工程を示す概略平面図である。
【図１１】実施例４を説明するためのもので、電界電子
放出装置を利用したデュアル型平面三極電子装置の概略
図である。（Ａ）は本装置の平面図、（Ｂ）は（Ａ）に
示したＬ７−Ｌ８線に沿った断面図である。
放出装置を利用したデュアル型平面三極電子装置の概略
図である。（Ａ）は本装置の平面図、（Ｂ）は（Ａ）に
示したＬ７−Ｌ８線に沿った断面図である。
【図１２】電界電子放出装置を利用した平面四極電子装
置の概略図である。（Ａ）は本装置の平面図、（Ｂ）は
（Ａ）に示したＬ９−Ｌ１０線に沿った断面図である。
置の概略図である。（Ａ）は本装置の平面図、（Ｂ）は
（Ａ）に示したＬ９−Ｌ１０線に沿った断面図である。
【図１３】従来の電界電子放出装置の概略平面図を示し
たものである。
たものである。
１ 平面基板
２ カソード電極
３ 放出突起
４ ゲート電極
５ アノード電極
６ 島状絶縁層
７ 空間
８ 絶縁層
９ カソード電極層
１０ フォトレジスト
１１ フォトレジスト突起
１２ カソード端子
１３ ゲッタ塊
１４ ゲート端子
１５ アノード端子
１６ 対向基板
１７ 導電性薄膜
１８ 挟持体
１９ 真空層
２０ 封止体
２１ 平面基板
２２ カソード電極
２３ 放出突起
２４ ゲート電極
２５ アノード電極
２６ 島状絶縁層
２７ 欠落部分
２８ 絶縁層
２９ カソード電極層
３０ ゲート電極層
３１ 平面基板
３２ カソード電極
３３ 放出突起
３４ ゲート電極
３５ アノード電極
３６ 島状絶縁層
３７ 斜面
３８ 絶縁層
３９ 絶縁層突起
４０ 電極層
４１ フォトレジスト
４２ フォトレジスト突起
４３ 平面基板
４４ カソード電極
４５ 放出突起群
４６ ゲート電極
４７ アノード電極
４８ 島状絶縁層
４９ 対向基板
５０ 真空層
５１ 挟持体
５２ ゲッタ塊
５３ 封止体
５４ 平面基板
５５ カソード電極
５６ 放出突起
５７ ゲート電極
５８ アノード電極
５９ シールド電極
６０ 島状絶縁層
１０１ 石英基板
１０２ エミッター電極
１０３ ゲート電極
１０４ アノード電極
Claims (8)
- 【請求項１】 絶縁性の平面基板と、前記平面基板の
表面に設けられたカソード電極であって前記平面基板の
表面に平行な突出方向を有する放出突起を具備するカソ
ード電極と、前記平面基板の表面に設けられたゲート電
極であって前記放出突起の電子放出量を制御するための
ゲート電極とを少なくも具備する電界電子放出装置にお
いて、少なくも前記放出突起は絶縁層を挟んで前記平面
基板の表面に設けられ、前記放出突起の少なくも先端は
前記ゲート電極の概ね垂直直上に位置することを特徴と
する電界電子放出装置。 - 【請求項２】 請求項１に記載の電界電子放出装置に
おいて、ゲート電極および放出突起は絶縁層もしくは空
間を挟んで相互に重なる部分を有することを特徴とする
電界電子放出装置。 - 【請求項３】 請求項１に記載の電界電子放出装置に
おいて、ゲート電極は放出突起の形状と同等の形状を有
する欠落部分を具備することを特徴とする電界電子放出
装置。 - 【請求項４】 請求項１に記載の電界電子放出装置に
おいて、ゲート電極は少なくもその一部分に放出突起の
突出方向に対し傾きをもった斜面を有することを特徴と
する電界電子放出装置。 - 【請求項５】 請求項１乃至４に記載の電界電子放出
装置として、放出突起もしくはゲート電極に同じ電極層
より構成されるアノード電極を少なくも具備することを
特徴とする電界電子放出装置。 - 【請求項６】 請求項２に記載の電界電子放出装置の
製造方法において、平面基板の表面にゲート電極を形成
する工程と、前記平面基板の表面および前記ゲート電極
の表面に絶縁層を形成する工程と、前記絶縁層の表面に
カソード電極層を形成する工程と、前記カソード電極層
を過剰エッチング法で加工しカソード電極を形成する工
程と、前記カソード電極をエッチングマスクとして前記
絶縁層を部分エッチングし放出突起の少なくも先端と前
記ゲート電極を露出させる工程と、を含むことを特徴と
する電界電子放出装置の製造方法。 - 【請求項７】 請求項３に記載の電界電子放出装置の
製造方法として、平面基板の表面に絶縁層を形成する工
程と、前記絶縁層の表面にカソード電極層を形成する工
程と、前記カソード電極層を過剰エッチング法で加工し
カソード電極を形成する工程と、前記カソード電極をエ
ッチングマスクとして前記絶縁層を部分エッチングし放
出突起の少なくも先端を露出させる工程と、前記平面基
板の表面および前記カソード電極の表面に方向性粒子堆
積法でゲート電極層を形成する工程と、前記ゲート電極
層をエッチング加工しゲート電極を形成する工程と、を
含むことを特徴とする電界電子放出装置の製造方法。 - 【請求項８】 請求項４に記載の電界電子放出装置の
製造方法として、平面基板の表面に絶縁層を形成する工
程と、前記絶縁層を過剰エッチング法で部分エッチング
し逆テーパ形状の断面を有する絶縁層を形成する工程と
、前記平面基板をエッチング加工しその表面に前記絶縁
層の概ね端部よりはじまる斜面を形成する工程と、前記
平面基板の表面および前記絶縁層の表面に方向性粒子堆
積法で電極層を形成する工程と、前記電極層をエッチン
グ加工しゲート電極およびカソード電極を形成する工程
と、前記カソード電極をエッチングマスクとして前記絶
縁層の側面を部分エッチングし放出突起の少なくも先端
を露出させる工程と、を含むことを特徴とする電界電子
放出装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1439891A JP3151837B2 (ja) | 1990-02-22 | 1991-02-05 | 電界電子放出装置 |
| US07/659,218 US5192240A (en) | 1990-02-22 | 1991-02-21 | Method of manufacturing a microelectronic vacuum device |
| EP91301421A EP0443865A1 (en) | 1990-02-22 | 1991-02-22 | Field emission device and method of manufacture therefor |
| US07/832,198 US5214346A (en) | 1990-02-22 | 1992-02-06 | Microelectronic vacuum field emission device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-41948 | 1990-02-22 | ||
| JP4194890 | 1990-02-22 | ||
| JP1439891A JP3151837B2 (ja) | 1990-02-22 | 1991-02-05 | 電界電子放出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04212236A true JPH04212236A (ja) | 1992-08-03 |
| JP3151837B2 JP3151837B2 (ja) | 2001-04-03 |
Family
ID=26350337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1439891A Expired - Fee Related JP3151837B2 (ja) | 1990-02-22 | 1991-02-05 | 電界電子放出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3151837B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03252025A (ja) * | 1990-03-01 | 1991-11-11 | Matsushita Electric Ind Co Ltd | プレーナ型冷陰極の製造方法 |
| US5679960A (en) * | 1994-01-28 | 1997-10-21 | Kabushiki Kaisha Toshiba | Compact display device |
| US6624589B2 (en) | 2000-05-30 | 2003-09-23 | Canon Kabushiki Kaisha | Electron emitting device, electron source, and image forming apparatus |
| US6702637B2 (en) | 2000-05-26 | 2004-03-09 | Korea Advanced Institute For Science And Technology | Method of forming a small gap and its application to the fabrication of a lateral FED |
| US7034444B2 (en) | 2000-09-01 | 2006-04-25 | Canon Kabushiki Kaisha | Electron-emitting device, electron source and image-forming apparatus, and method for manufacturing electron emitting device |
| US7074105B2 (en) | 2001-03-27 | 2006-07-11 | Canon Kabushiki Kaisha | Catalyst used to form carbon fiber, method of making the same and electron emitting device, electron source, image forming apparatus, secondary battery and body for storing hydrogen |
| KR100769721B1 (ko) * | 2006-10-16 | 2007-10-24 | 삼성전기주식회사 | 수평구조 전계방출소자 및 그 제조방법 |
| US7646149B2 (en) | 2003-07-22 | 2010-01-12 | Yeda Research and Development Company, Ltd, | Electronic switching device |
-
1991
- 1991-02-05 JP JP1439891A patent/JP3151837B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03252025A (ja) * | 1990-03-01 | 1991-11-11 | Matsushita Electric Ind Co Ltd | プレーナ型冷陰極の製造方法 |
| US5679960A (en) * | 1994-01-28 | 1997-10-21 | Kabushiki Kaisha Toshiba | Compact display device |
| US6702637B2 (en) | 2000-05-26 | 2004-03-09 | Korea Advanced Institute For Science And Technology | Method of forming a small gap and its application to the fabrication of a lateral FED |
| WO2004075231A1 (en) * | 2000-05-26 | 2004-09-02 | Choon-Sup Lee | Method of forming a small gap and its application to the fabrication of a lateral fed |
| US6624589B2 (en) | 2000-05-30 | 2003-09-23 | Canon Kabushiki Kaisha | Electron emitting device, electron source, and image forming apparatus |
| US6933664B2 (en) | 2000-05-30 | 2005-08-23 | Canon Kabushiki Kaisha | Electron emitting device, electron source, and image forming apparatus |
| US7034444B2 (en) | 2000-09-01 | 2006-04-25 | Canon Kabushiki Kaisha | Electron-emitting device, electron source and image-forming apparatus, and method for manufacturing electron emitting device |
| US7074105B2 (en) | 2001-03-27 | 2006-07-11 | Canon Kabushiki Kaisha | Catalyst used to form carbon fiber, method of making the same and electron emitting device, electron source, image forming apparatus, secondary battery and body for storing hydrogen |
| US7646149B2 (en) | 2003-07-22 | 2010-01-12 | Yeda Research and Development Company, Ltd, | Electronic switching device |
| KR100769721B1 (ko) * | 2006-10-16 | 2007-10-24 | 삼성전기주식회사 | 수평구조 전계방출소자 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3151837B2 (ja) | 2001-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5192240A (en) | Method of manufacturing a microelectronic vacuum device | |
| US5214346A (en) | Microelectronic vacuum field emission device | |
| JP3235172B2 (ja) | 電界電子放出装置 | |
| US6741026B2 (en) | Field emission display including carbon nanotube film and method for fabricating the same | |
| US6422907B2 (en) | Electrode structures, display devices containing the same, and methods for making the same | |
| US6821175B1 (en) | Method of manufacturing a field electron emission cathode having at least one cathode electrode | |
| EP0501785A2 (en) | Electron emitting structure and manufacturing method | |
| JPH08287819A (ja) | 電界効果電子放出素子及びその製造方法 | |
| JP3151837B2 (ja) | 電界電子放出装置 | |
| US6924158B2 (en) | Electrode structures | |
| JP3033179B2 (ja) | 電界放出型エミッタ及びその製造方法 | |
| JP3407289B2 (ja) | 電子放出装置およびその駆動方法 | |
| JPH0574327A (ja) | 電子放出素子 | |
| JP3468299B2 (ja) | 電子放出装置 | |
| JP3010306B2 (ja) | 電子放出装置の製造方法 | |
| KR940011723B1 (ko) | Fed의 제조방법 | |
| JP3487230B2 (ja) | 電界放射型電子源およびその製造方法およびディスプレイ装置 | |
| JPH04341726A (ja) | 電界電子放出装置の製造方法 | |
| JP2002134000A (ja) | 電子放出装置 | |
| JPH04284325A (ja) | 電界放出型陰極装置 | |
| JPH11149858A (ja) | 電界放出型冷陰極およびその製造方法 | |
| KR100278745B1 (ko) | 가속전극을 갖는 전계방출 표시소자 및 그 제조방법 | |
| JP2000173512A (ja) | 電界イオン放出方式表示装置及びその駆動方法 | |
| JP2001068013A (ja) | 電界放射型素子及びその製造方法 | |
| KR20070060834A (ko) | 전자방출소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |