JP2001068013A

JP2001068013A - 電界放射型素子及びその製造方法

Info

Publication number: JP2001068013A
Application number: JP23944699A
Authority: JP
Inventors: Takahiro Ozawa; 隆弘小澤
Original assignee: Toyota Central R&D Labs Inc
Current assignee: Toyota Central R&D Labs Inc
Priority date: 1999-08-26
Filing date: 1999-08-26
Publication date: 2001-03-16

Abstract

(57)【要約】【課題】電界放射型素子の電流密度を増大させる。【解決手段】ガラス基板１上に電界放射型素子を形成す
る。第１絶縁層３とゲート４が形成されたガラス基板１
に異方性エッチングにより、凹部５を形成する。次い
で、第２絶縁層７の形成後、ＣＶＤによって電子放出効
率の良い電子放出層と電気抵抗の小さい電子供給層を交
互に成膜する。そして、第３絶縁層３の形成後、ＲＩＥ
の異方性エッチングにより、エミッタ６の上端部を露に
する。これにより、ガラス基板１に対して垂直の側壁を
有し、ゲート４に対向する帯状のエミッタ６が形成され
る。エミッタ６は、ガラス基板１に垂直に形成されるの
で、電子放出領域は従来より密となる。よって、より電
流密度を増大することができる。また、エミッタ６を形
成する電子供給層は効率よく電子を供給し、電子放出層
はそれを効率よく放出する。よって、更に電流密度が高
められる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はゲートに電庄を与え
ることによってエミッタからの電子放出を制御する電界
放射型素子に関する。特に低電圧で電子放出量を増大さ
せる電界放射型素子の構造に関する。及び、その素子に
おけるエミッタ、ゲート間の間隔を極力小さくでき、且
つ、製品毎のその間隔のばらつきをなくした製造方法に
関する。本発明は、電子照射により発光させる高輝度デ
ィスプレイ装置等に適用できる。

【０００２】

【従来の技術】電界放射型素子は、真空管の原理を固体
素子に応用したものである。即ち、先の尖ったエミッタ
の先端周囲にゲートを形成し、高電界をかけることによ
ってエミッタから電子を真空中に放出させて、その放出
量をゲ−ト電極の電圧によって制御する素子である。真
空中に放出された電子は、エミッタ・アノード間に掛け
られた電界に沿って飛行し、アノードに取り込まれる。
この電界放射型素子は、トランジスタやアノード側に蛍
光塗料が塗布された平面ディスプレイ等への応用が期待
され、その輝度を上げるための大電流化と実用化のため
の制御電圧の低電圧化が要求されている。

【０００３】従来例として、図１１（ａ）に示す特開平
５−０６７５２６号公報又は図１１（ｂ）に示す特開平
６ー２９５６６０号公報に開示の電界放射型素子があ
る。前者は、シリコンの異方性エッチングによる方法、
即ちH.F ．Grayらによって開示された米国特許第4,307,
507 号及び第4,513,308 号公報を利用したものである。
その製造方法は以下の通りである。図１２に示すよう
に、先ず特定の面方位を有するシリコン単結晶基板２４
０（以後Ｓｉ基板）に長方形のマスク２４１を形成し、
塩酸等でエッチングを行う。Ｓｉ基板は、結晶方位に応
じてそのエッチング速度が異なるため、マスク２４１下
には、側面が（１１１）面からなるエッジ２１０が形成
される。そして、このエッジ２１０をエミッタとする。
エッチングされたＳｉ基板２４０の表面は、エッジの先
端部先鋭化のため前工程としての熱処理が施され、その
表面に酸化膜２１１が形成せられる。次にスパッタリン
グ等で順次、絶縁層２３０とゲート２２０がその基板上
の全面に形成される。絶縁層２３０及びゲート２２０は
マスク２４１上にも形成されるが、最後に溶剤によって
マスクとともに取り除かれる。その結果、エッジ型のエ
ミッタが開口２６０内に形成される。このような工程で
製造される。そして、上記ゲートに電圧を印加してエッ
ジ型のエミッタ先端に高電界を発生させ、電子を電界放
出させる。この時、ゲートにはエミッション開始電圧と
して、約９０Ｖが印加される。

【０００４】後者も同様に、Ｓｉ基板１４０上に形成さ
れたエミッタ１１０と絶縁層１３０とゲート１２０から
構成される（図１１（ｂ））。製造工程は、詳述はしな
いが異なる所は、エッチング技術により尖頭形状のエミ
ッタ１１０を形成した後、上記酸化膜に代えてエッチン
グ速度の異なるエミッタ層１１１をさらに付加すること
である。即ち、エミッタを２層構造としている。そし
て、その２層構造のエミッタ１１０をエッチングするこ
とにより、その先端を周辺が残存した噴火口形状に形成
する。これにより、電子放出面積を増大して、その周辺
先端からより多くの電子を放出させるのが特徴である。

【０００５】

【発明が解決しようとする課題】）上記電界放射型素子
は上述したように電子放出面積が増大せられて、即ち放
出電流が増大せられているが、高輝度ディスプレイに適
用するには必ずしも十分とは言えない。そのため、更に
様々な工夫が提案されている。例えば、図１１（ａ）に
示す上記公開公報（特開平５−０６７５２６号公報）の
１実施例のディスプレイへの応用が考えられる。それ
は、マトリクス状に形成された複数のエミッタをディス
プレイの１画素に対応させて、全てのエミッタからの電
子をディスプレイの１画素に衝突させるものである。し
かしながら、上記電界放射型素子はエミッタ形状が四角
錐、円錐、又はエッジ形状となっているため、その底面
はエミッタ先端部に比べてはるかに大きい。そのため、
上記エミッタをアレイ状に並べると、基板上で大面積を
占有することになる。従って、所定面積に所定の電流を
必要とする高輝度ディスプレイに適用できるものではな
かった。換言すれば、高輝度ディスプレイに必要とされ
る電流密度に達するものではなかった。又、上記特開平
６ー２９５６６０号公報に開示の電界放射型素子のエミ
ッタは、そのエッチング条件によって電子放出に寄与す
る面積が増減する。よって、精度のよい電界放射型素子
とすることは困難であった。また、それをアレイ状に配
置しても上記同様の問題があった。さらに、両従来例共
に、エミッタ、ゲート間の間隔の限界値、及び、製品毎
のばらつきは、フォトリソグラフィによる分解能で決定
されるため、さらなる間隔の減少化と間隔の均一化に問
題があった。

【０００６】本発明は、上記課題を解決するためになさ
れたものであり、その目的は、エミッタの上端を線状、
曲線状にして、側壁を有して帯状に形成し、エミッタか
らの放出電流量を増大させた電界放射型素子を提供する
ことである。又、他の目的は、エミッタからの電界放射
能率を向上させると共に、エミッタに対する電子供給量
を増加させることである。又、エミッタ、ゲート間の間
隔をより小さくし、且つ、その間隔にばらつきのない素
子を提供することである。又、エミッタ、ゲート間の間
隔をより小さくし、且つ、その間隔にばらつきのない製
造方法を実現することである。又、放出された電子が効
率よくアノードの所定位置に飛行するよう制御して電子
の分散飛行をなくし、結果的に電流密度の増大と同等の
効果を与えることである。又他の目的は、安価に上記素
子を大面積基板へ作製するその製造方法を提供すること
である。

【０００７】

【課題を解決するための手段】この目的を達成するため
に、本発明の請求項１に記載の電界放射型素子は、基板
上に垂直方向に延出し電子を放出するエミッタと、エミ
ッタに近接して第１絶縁層上に形成されたゲートと、そ
のエミッタに対向して形成されたアノードとからなり、
ゲートのゲート電圧によってエミッタからの放出電子を
制御する電界放射型素子であって、エミッタは基板に垂
直な側壁を有して帯状に形成され、その上端部が基板と
平行に直線状、又は曲線状に形成されることを特徴とす
る。

【０００８】又、請求項２に記載の電界放射型素子は、
エミッタが仕事関数の小さい電子放出層と、電気抵抗の
小さい電子供給層が基板に対して水平方向に交互に形成
されており、その電子放出層の上端部は前記電子供給層
より突出して形成されることを特徴とする。

【０００９】又、請求項３に記載の電界放射型素子は、
ゲートが電子放出を制御する第１制御電極と、その第１
制御電極に対して絶縁層を挟んで形成され、放出された
電子の軌道を制御する第２制御電極の２電極構造からな
ることを特徴とする。

【００１０】又、請求項４に記載の電界放射型素子は、
エミッタが１対に形成され、第２制御電極はその中央部
又はその両側に形成されることを特徴とする。

【００１１】又、請求項５に記載の電界放射型素子は、
エミッタがループ状に形成され、ゲートはその内側又は
その外側に形成されることを特徴とする。

【００１２】又、請求項６に記載の電界放射型素子はエ
ミッタの上端部はエミッタの側面と第１絶縁層の側面と
の間に形成された第２絶縁層厚さの空隙を挟んでゲート
と対向したことを特徴とする。

【００１３】又、請求項７に記載の電界放射型素子は、
電界放射型素子を構成する構成要素が可視光に対して透
明な材質であることを特徴とする。

【００１４】又、請求項８に記載の電界放射型素子の製
造方法は、基板上に垂直方向に延出し電子を放出するエ
ミッタと、該エミッタに近接して第１絶縁層上に形成さ
れたゲートと、エミッタに対向して形成されたアノード
とからなり、ゲートのゲート電圧によってエミッタから
の放出電子を制御する電界放射型素子の製造方法におい
て、基板上の一部に第１絶縁層とゲートを順に形成し
て、エミッタの形成される部分が凹部となるゲート形成
工程と、ゲートが形成された基板にその全表面を覆うよ
うに第２絶縁層とエミッタ層を順に形成するエミッタ層
形成工程と、異方性エッチングによりエミッタ層と第２
絶縁層を上方からエッチングして、凹部の側壁に沿った
側壁上端部が露出されたエミッタを得るエミッタ形成工
程とからなることを特徴とする。

【００１５】又、請求項９に記載の電界放射型素子の製
造方法は、基板上に垂直方向に延出し電子を放出するエ
ミッタと、該エミッタに近接して第１絶縁層上に形成さ
れたゲートと、エミッタに対向して形成されたアノード
とからなり、ゲートのゲート電圧によってエミッタから
の放出電子を制御する電界放射型素子の製造方法におい
て、基板上の一部に第１絶縁層とゲートを順に形成し
て、エミッタの形成される部分が凹部となるゲート形成
工程と、ゲートが形成された基板にその全表面を覆うよ
うに第２絶縁層を形成し、異方性エッチングにより、凹
部における第１絶縁層の側壁に第２絶縁層を形成する第
２絶縁層形成工程と、基板の全表面を覆うようにエミッ
タ層を形成するエミッタ層形成工程と、異方性エッチン
グによりエミッタ層を上方からエッチングして、凹部の
側壁に沿った側壁上端部が露出されたエミッタを得るエ
ミッタ形成工程とからなることを特徴とする。

【００１６】

【発明の作用及び効果】本発明の請求項１に記載の電界
放射型素子によれば、エミッタは基板に垂直な側壁を有
して帯状に形成され、その上端部が基板と平行に直線
状、又は曲線状に形成される。エミッタは、帯状に形成
されているので単位面積当たりに最も密に形成すること
ができる。また、エミッタからの放出電流は、エミッタ
上端部の長さに比例する。よって、単位面積当たりの電
子放出面積をより増大させる構造となる。これにより、
より電流密度を上げることができる。よって、放出電流
を容易に増大させることができる。尚、上記帯状のエミ
ッタは、単数と複数の両者を含む。また、上記帯状のエ
ミッタは、始点と終点が接続された筒状のエミッタも含
む。

【００１７】請求項２に記載の電界放射型素子によれ
ば、エミッタは、仕事関数の小さい電子放出層と、電気
抵抗の小さい電子供給層が基板上に基板に対して水平方
向に交互に形成されている。また、その電子放出層の上
端部は電子供給層より突出して形成されている。一般
に、エミッタに仕事関数が小さく電子を放出しやすい材
料を用いれば，電子放出効率を向上させることができ
る。しかしながら仕事関数が小さい材料は一般的に抵抗
率が高く、エミッタの電気抵抗が増大して電子の供給が
困難となり、電子放出効率が低下する問題がある。

【００１８】本発明の素子では仕事関数が小さく電子を
放出しやすい電子放出層が、抵抗率の小さく電子を供給
しやすい電子供給層から電子供給を受ける。これによ
り、効率的に電子が供給され、その放出電流密度を増大
させることができる。さらに、電子放出層は複数であ
り、その複数の電子放出層は電子供給層より突出してい
る。これは、突出した複数の電子放出層に高電界を印加
させる構造である。そして、高電界はエミッタからの電
子放出効率を増大させる作用がある。これにより、エミ
ッタからの放出電流密度はさらに増大される。

【００１９】請求項３に記載の電界放射型素子によれ
ば、ゲートは電子放出を制御する第１制御電極と、その
第１制御電極に対して絶縁層を挟んで形成され、放出さ
れた電子の軌道を制御する第２制御電極の２電極構造か
らなることを特徴とする。第１制御電極は、エミッタか
ら電子を放出させる制御を行う。放出された電子は、例
えば蛍光膜を有するアノード向かってに分散して飛行す
る。即ち、発光に寄与しない個所にも電子は衝突する。
第２制御電極は、その電子の軌道を修正し、アノード電
極の所定の領域に衝突する様に制御する。これにより、
効率的に上記蛍光膜を発光させることができる。即ち、
エミッタ側の電流密度の増大と同等の効果を与えること
ができる。

【００２０】請求項４に記載の電界放射型素子によれ
ば、エミッタは１対に形成され、第２制御電極はその中
央部又はその両側に形成される。エミッタは１対に形成
されているので、その電流密度を２倍とすることができ
る。中央部に第２制御電極を形成した場合は、その電位
を第１制御電極より高くして、第１制御電極により分散
して放出された電子をアノードの所定領域に集中させ
る。また、両側に第２制御電極を形成した場合は、逆に
第１制御電極より電位を低く設定して、第１制御電極に
より分散して放出された電子をアノードの所定領域に集
中させる。これにより、電子を効率良くアノードの所定
領域に衝突させることができる。よって、例えば蛍光表
示板に適用した場合、それを効率よくより高輝度に発光
させることができる。尚、上記所定領域は、線状、面状
の両者を含む。

【００２１】請求項５に記載の電界放射型素子によれ
ば、エミッタはループ状に形成され、ゲートはその内側
又はその外側に形成されている。エミッタはループ状
に、例えば角筒状に形成される。帯状のエミッタを四方
に４枚形成して角筒状に形成すれば、その電流密度を４
倍に増大させることができる。尚、ループ状は、閉じて
いても、完全には閉じていなくとも良い。又、円形、任
意の多角形状、楕円形状、任意の曲線形状等任意であ
る。そして、第２制御電極をエミッタの内側に形成する
場合は、その電位を第１制御電極より高く設定する。こ
れにより、第１制御電極により分散して放出された電子
をアノードの所定領域に集中させる。又、第２制御電極
をエミッタの外側に形成する場合は、その電位を第１制
御電極より低く設定する。これにより、第１制御電極に
より分散して放出された電子をアノードの所定領域に集
中させる。即ち、エミッタより放射角が３自由度で放出
されたより多くの電子を効率良くアノードの所定領域に
衝突させることができる。この場合の所定領域は、点
状、線状、面状の全てを含む。

【００２２】請求項６に記載の電界放射型素子によれ
ば、エミッタの上端部は帯状の側面と第１絶縁層の側面
との間に形成された第２絶縁層厚さの空隙を挟んでゲー
トと対向する構造となっている。一般に、エミッタから
の電子放出効率は、エミッタに印加される電界強度に比
例する。そして、その電界強度はエミッタ上端部とゲー
トとの離間距離に反比例する。本請求項の上記離間距離
は第２絶縁層厚さによって規定され、この第２絶縁層
は、例えばスパッタリング等の極薄い膜を形成でき、且
つ厚さ制御の精度のよい成膜技術で作製される。この精
度のよい成膜技術で、上記離間距離を最小化すれば、エ
ミッタ・ゲート間には高電界を印加することができる。
これにより、所定の放出電流を最小のゲート電圧で取り
出すことができる。また、上記離間距離は成膜技術によ
り精度よく制御される。これにより、製品間のばらつき
をなくすことができる。よって、精度の高いゲート電圧
を印加すれば、それに比例した精度のよい放出電流が得
られる。

【００２３】請求項７に記載の電界放射型素子は、可視
光に対して透明な材質から構成されている。例えば、電
界放射型素子に蛍光体を対向させて電子照射により表示
する蛍光表示装置がある。これらは一般に、蛍光体とア
ノードを透過させて表示させている。即ち、アノードと
発光体自身によって減衰された発光で表示させている。
本発明の電界放射型素子をこの蛍光表示装置に適用すれ
ば、透明な電界放射型素子を挟んで、発光している蛍光
体を直視することができる。これにより、さらに高輝度
の蛍光表示装置を提供することができる。

【００２４】請求項８に記載の電界放射型素子によれ
ば、ゲート形成工程により、基板上の一部に第１絶縁層
とゲートを順に形成することで、エミッタの形成される
部分が凹部となる。次に、エミッタ層形成工程によっ
て、ゲートが形成された基板にその全表面を覆うように
第２絶縁層とエミッタ層を順に形成する。次に、エミッ
タ形成工程の異方性エッチングによって、エミッタ層と
第２絶縁層を上方からエッチングして、凹部の側壁に沿
ったエミッタの側壁上端部を露出させる。上記一連の工
程において、ゲートとエミッタとの間隔を決定するの
は、第２絶縁層の厚さであり、エッチング時のマスクパ
ターンの寸法精度やエッチング時間には影響されない。
即ち、成膜技術を用いることで、極めて薄く、且つ高精
度に制御された厚さの第２絶縁層を得ることができる。
よって、エミッタとゲートとの間隙を、極めて小さく、
且つ、均一なものとすることが可能となる。

【００２５】請求項９に記載の方法によれば、ゲート形
成工程により、基板上の一部に第１絶縁層とゲートを順
に形成して、エミッタの形成される部分が凹部となる。
次に、第２絶縁層形成工程により、ゲートが形成された
基板にその全表面を覆うように第２絶縁層が形成され、
異方性エッチングにより、凹部における第１絶縁層の側
壁に第２絶縁層が形成される。エッチングは上方から下
方に行われ、凹部における第１絶縁層の側壁に形成され
た部分は横方向からはエッチングされないために、この
側壁部分に第２絶縁層が残る。尚、この第２絶縁層は、
少なくとも、凹部側壁に形成されていれば良い。次に、
エミッタ層形成工程により、基板の全表面を覆うように
エミッタ層が形成される。次に、エミッタ形成工程によ
り、異方性エッチングによりエミッタ層を上方からエッ
チングして、凹部の側壁に沿った側壁上端部が露出され
たエミッタを得る。本請求項の製法は、請求項８におけ
る製法において、凹部における第１絶縁層の側壁に、第
２絶縁層を形成する工程と、凹部の側壁に沿って、側壁
上端部が露出したエミッタを形成する工程とを別工程と
したことである。いずれの場合にしても、凹部側壁の第
２絶縁層の形成は、異方性エッチングにより形成してい
るため、凹部側壁の第２絶縁層の厚さは、単に、成膜時
の膜厚制御によって精度良く決定される。よって、請求
項８と同様な効果を奏する。

【００２６】

【発明の実施の形態】以下、本発明を具体的な実施例に
基づいて説明する。尚、本発明は下記実施例に限定され
るものではない。（第１実施例）図１（ａ），（ｂ）に本発明の電界放射
型素子の１実施例を示す。図１（ａ）は、断面構成図で
あり、図１（ｂ）はその上面図である。本発明の電界放
射型素子は、ガラス基板１，ガラス基板１上に形成され
た抵抗層２，抵抗層２上に形成された第1 絶縁層３、第
１絶縁層３上に形成されたゲート４、エッチングによっ
て形成された凹部５、その凹部５に帯状に突出する様に
形成されたエミッタ電極６、そしてエミッタ６とゲート
４を離間させる第２絶縁層７とから形成される。ここ
で、図から分かる様にエミッタ６は、凹部５とゲート４
の上に一様に形成された後に、異方性エッチングにより
形成されることから、第１絶縁層３の側壁に沿った側壁
部分が残る。この結果、エミッタ６の側壁上端部が露出
するが、エミッタ６とゲート４との間隙は、第２絶縁層
７の厚さで規定される。尚、図１（ａ）は図１（ｂ）の
ＡＡ’断面である。

【００２７】エミッタ６の詳細を図２に示す。エミッタ
６は、電子を供給する電子供給層６ａと電子を放出する
電子放出層６ｂが交互に積層されて構成されている。そ
して後述するようにゲートに印加される電圧に応じて、
この電子放出層６ｂから電子が効率よく放出される構造
となっている。

【００２８】次に、この電界放射型素子の製造方法を図
３に示す。製造には、フォトリソグラフィ技術、エッチ
ング技術、エピタキシャル技術を中心としたプレーナー
技術が使用される。先ずガラス基板１の上にスパッタリ
ングあるいは化学気相堆積法（以下、ＣＶＤ）などの成
膜法により錫添加酸化インジウム（以下、ＩＴＯ）から
なる層厚２００ｎｍの抵抗層２、二酸化シリコンまたは
窒化シリコンからなる層厚1 μｍの第１絶縁層３、ＩＴ
Ｏからなる層厚２００ｎｍのゲート４を順次形成する
（図３（ａ））。次に、フォトリソグラフィ技術および
ドライエッチングによる異方性エッチング技術を用い
て、ゲート４および第１絶縁層３をエッチングして、そ
の側壁がガラス基板１に垂直になる凹部５を形成する
（図３（ｂ））。尚、この時、異方性エッチングには、
マスクパターンが用いられるが、このマスクパターンの
寸法精度は、凹部５の寸法精度を決定しているだけで、
ゲート４とエミッタ６との間隙の寸法精度を決定するも
のではない。

【００２９】続いて、ＣＶＤ法により二酸化シリコンか
らなる層厚４００〜５００ｎｍの第２絶縁層７を形成
し、その後、再び、ドライエッチングを施す（図３
（ｃ））。この時、第２絶縁層７は反応性イオンエッチ
ング（以下、ＲＩＥ）による異方性エッチングにより、
ガラス基板１の垂直方向にのみエッチングが進行する。
その結果、凹部５の側壁部に形成された第２絶縁層７の
みが残る（図３（ｄ））。この第２絶縁層７の厚さは、
エミッタ６の電子放出に直接関係する電界強度に大きく
影響を与える。本実施例ではこれをＣＶＤで作製し、そ
の厚さを管理しているので、電流密度の安定した精度の
よい素子とすることができる。又、第２絶縁層７を成膜
技術の限界まで薄く作製すれば、より低いゲート電圧で
電子を放出させることができる。このように、エミッタ
６とゲート４との間隙は、第２絶縁層７の成膜時の膜厚
で決定され、エッチング時のマスクパターンの寸法精度
やエッチング時間に影響を受けない。

【００３０】次に、ＣＶＤ法によりシリコンドープの窒
化ガリウム系化合物半導体（Al_X1Ga _Y1In_1-X1-Y1N：0 ≦
X1,Y1 ≦1 ，0 ≦X1+Y1 ≦1 ）からなる層厚３０ｎｍの
電子供給層６ａ，電子供給層６ａよりＡｌ配合量を多く
したシリコンドープの窒化ガリウム系化合物半導体（Al
_X2Ga_Y2In_1-X2-Y2N：0 ≦X2,Y2 ≦1 ，0 ≦X2+Y2 ≦1）
からなる層厚10ｎｍ電子放出層６ｂをそれぞれ5 層ずつ
交互に積層したエミッタ６を形成する（図３（ｅ））。
エミッタからの電子放出効率を増大させるには、エミッ
タを構成する窒化ガリウム系化合物半導体のAl配合量を
多くし、仕事関数を小さくして電子を放出し易くすれば
よい。しかしながら、Al配合量を多くすると電子濃度が
少なくなって電気抵抗が増大し、電子の供給が困難とな
り、逆に電子放出効率が低下する。本実施例では、エミ
ッタ６をAl配合量が大きく電子を放出しやすい電子放出
層６ｂと，Ａｌ配合量が少なくて電気抵抗の小さい電子
供給層６ａを交互に積層する構造とした。これによりエ
ミッタ全体としての電気抵抗を下げて，Al配合量の大き
い電子放出層６ｂより効率的に電子を放出させている。

【００３１】又、電子放出効率を向上させるにはエミッ
タの層厚を小さくして，電界集中によりエミッタ上端部
の電界強度を大きくすることも有効である。この電子放
出層６ａへの電界集中を増大させるため、本実施例の素
子では電子放出層６ｂの層厚を電子供給層６ａより小さ
くするとともに、電子放出層６ｂを電子供給層６ａより
突出させている。例えば、電子放出層の厚さは数１０ｎ
ｍであり、電子供給層の厚さは数１００ｎｍである。こ
れにより、さらに電子放出効率を向上させている。

【００３２】そして、ポリイミドからなる第３絶縁層８
をスピンコート成層して表面の平坦化を行った後（図３
（ｆ）），再度ＲＩＥによるドライエッチングにより表
面部分をエッチングし、基板に垂直に延伸したエミッタ
６の上端部を露出させる（図３（ｇ））。この時，エミ
ッタの電子供給層６ａと電子放出層６ｂはAl配合量の違
いによりエッチング速度が異なり、電子放出層６ｂの上
端部は電子供給層６ａより突出して形成される。本実施
例の電界放射型素子は、この様にして作製される。

【００３３】上記のように作製された電界放射型素子
は，10^-5Ｐａの真空下においてエミッタ６に接続された
抵抗層２とゲート４間に電庄を印加すれば、エミッタ６
の上端部からトンネル現象により真空中に電子が放出さ
れる。本実施例では、印加電圧８Ｖでエミッション開始
電流が得られ，印加電圧４０Ｖでは１００Ａ／cm²もの
電流密度が得られた。これは、従来の10倍の電流密度に
相当する。

【００３４】電流密度の増大せられた電界放射型素子
は、高輝度ディスプレイに適用することができる。図４
に本実施例の電界放射型素子を利用した高輝度平面ディ
スプレイを示す。図は、その構成図である。この高輝度
平面ディスプレイは、図３の製造方法によって得られた
電界放射型素子に対向して発光パネル１０を有してい
る。発光パネル１０は、ガラス基板１１にアノード１２
を形成し、さらにその上にて蛍光体１３を塗布した構造
である。

【００３５】帯状に形成されたエミッタ６から放出され
た全ての電子は、発光パネル１０のアノード１２とエミ
ッタ６間に印加された高電界によって蛍光体１３に衝突
せられ、従来より高輝度に発光せられる。また、従来の
エミッタはシリコン等の可視光を透過させない材質であ
るため、ガラス基板１の下方側からは蛍光は取り出せ
ず、蛍光体からの発光は発光パネル１０上方側から取り
出していた。この場合、蛍光体１３自身による吸収、及
びアノード１２での吸収による損失が免れない。本実施
例の電界放射型素子は、窒化ガリウム系化合物半導体か
らなるエミッタ６、ＩＴＯからなる抵抗層２及びゲート
４、二酸化シリコンからなる第１絶縁層３、第２絶縁層
７等、全て可視光に付して透明な材質から構成されてい
る。従って、電流密度向上によって輝度が増大された蛍
光体からの発光を直接、本体基板下方から取り出すこと
ができる。このような構成によって、さらに平面ディス
プレイの輝度を向上させることができる。

【００３６】（第２実施例）図５に、第２実施例の電界
放射型素子を示す。図は、構成断面図である。本実施例
の電界放射型素子は、ガラス基板２１、ガラス基板２１
上に所定のパターンに形成された第１絶縁層２３、第１
絶縁層２３上に形成された電子放出を制御する第１制御
電極２４、第１制御電極２４上に形成された電極間絶縁
層２５、放出された電子の軌跡を制御する第２制御電極
２６、基板に垂直に延伸して上端部がゲートの第１制御
電極２４、第２制御電極２６と対向するエミッタ２８
ａ、第１絶縁層２３の側壁部に形成されエミッタ２８ａ
と上記第１制御電極と第２制御電極を隔離する第２絶縁
層２７ａとから構成されている。本実施例の電界放射型
素子は、ゲートを第１制御電極２４と第２制御電極２６
の２電極構造とし、第１制御電極２４によって放射され
た電子の軌道を第２制御電極２６によって修正するのが
特徴である。

【００３７】その製造方法は、図６に示す通りである。
先ずガラス基板２１の上にスパッタリングあるいはＣＶ
Ｄ法などの成膜法により二酸化シリコンまたは窒化シリ
コンからなる層厚約1 μｍの第１絶縁層２３を形成す
る。次いで、その上にチタンからなる層厚２００ｎｍの
第１制御電極２４、二酸化シリコンからなる層厚１００
ｎｍの電極間絶縁層２５、更にその上にニッケルからな
る層厚２００ｎｍの第２制御電極２６を形成する（図６
（ａ））。

【００３８】次にフォトリソグラフイ技術によって、例
えば円形状の所定パターンを描画し、異方性ドライエッ
チングにより上記４層を垂直方向にエッチングする。そ
して、その４層の側壁がガラス基板２１に垂直な円筒形
状の凸部を形成する（図６（ｂ））。続いて上記凸部が
形成されたガラス基板上２１にＣＶＤ法により、二酸化
シリコンからなる層厚５００ｎｍの第２絶縁層２７とモ
リブデンからなる層厚１００ｎｍのエミッタ層２８を順
次形成する（図６（ｃ））。

【００３９】その後、上記エミッタ層２８と第２絶縁層
２７に対してＲＩＥ技術による異方性ドライエッチング
を施す。これにより、垂直方向にのみエッチングが行わ
れる。その結果、ガラス基板２１に垂直に形成されたエ
ミッタ２８ａ及び第２絶縁層２７ａが残存する。これに
より、基板に垂直に延伸して上端部がゲート部に対向し
たエミッタ２８ａが形成される（図６（ｄ））。尚、図
示はしないがガラス基板２１上には、予めエッチング停
止層としてスパッタリングあるいはＣＶＤ法などの成膜
法により層厚２００ｎｍ酸化アルミニウムが形成されて
いる。これにより、ＲＩＥを十分施せば容易に図６
（ｅ）の最終形態の電界放射型素子が得られる。

【００４０】このような製造法で得られた電界放射型素
子に対しても、第１実施例と同様に10^-5ｐａの真空下に
おいて、ゲート電圧８Ｖでエミッションを開始し、電圧
４０Ｖで電流密度１００Ａ／cm²が得られ、従来の素子
の10倍の電流密度が得られた。また、第２制御電極２６
に第１制御電極２４と同様に正電圧を印加すれば、放出
された電子の軌道は内側に修正される。これは、平面デ
ィスプレイの輝度向上に有用である。

【００４１】図７に本実施例の電界放射型素子を利用し
た高輝度平面ディスプレイを示す。図は、その構成図で
ある。この高輝度平面ディスプレイは、第１実施例同様
に、本実施例の電界放射型素子に対向して発光パネル１
０を張り合わせた構造となっている。

【００４２】円環状に形成されたエミッタ２８ａから放
出された全ての電子は、アノード１２とエミッタ２８ａ
間に印加された高電界によって蛍光体１３に衝突せられ
る。この時、例えば第１制御電極２４に対して＋２０Ｖ
高い電位を第２制御電極２６に与えれば、容易に電子の
軌道を修正し、全ての放出電子を蛍光体１３に衝突させ
ることができる。これによっても、従来より高輝度な平
面ディスプレイとすることができる。

【００４３】（変形例）図８に第１実施例の変形例を示
す。図は構成断面図である。この変形例は、ゲートを第
２実施例と同様に２電極構造としたものである。第１制
御電極２４で、エミッタ２８ａから電子を引出し、図示
しないアノードに向かって飛行する電子の軌道を第２制
御電極２６によって制御する。この場合、ゲートはエミ
ッタ６の外側にあるので、第２実施例の場合とは異なり
第２制御電極２６の電位を第１制御電極２４のそれより
小とする。これにより、外側に拡散する電子軌道を中央
側に修正することができる。よって、蛍光表示板に適用
すれば、その蛍光体をより高輝度に発光させることがで
きる。

【００４４】又、第１実施例のエミッタ６はその底部で
連続して抵抗層２と接続していたが図９に示す様に離間
して、図示しない取り出し電極と外部で接続するように
してもよい。この構造は、最終工程のＲＩＥによる異方
性ドライエッチングを十分行う事によって得られる。要
は、エミッタ６の先端部が突出して、先端に高電界が印
加されればよい。その底部の形状、接続状態は問わな
い。

【００４５】又、第２実施例では第１制御電極２４と第
２制御電極２６を有するゲートと第１絶縁層を円柱形状
に作製し、その周囲にエミッタ２８ａを形成したが、ゲ
ート及び第１絶縁層は円柱形状に限らない。円柱形状で
もよいし、図１０に示す様に、上面の形状は２辺が蛇行
した曲線形状でもよい。要は、ゲートの周囲にエミッタ
が帯状に形成され、その結果単位面積当たりの電子放出
領域が増大して、放出電子密度が増大する構造であれば
よい。又、上記実施例ではゲートを第１制御電極２４と
第２制御電極２６が重なりあった層構造としたが、一方
をエミッタの内側、他方を外側に別々に構成してもよ
い。

【００４６】又、第１実施例では窒化ガリウム系化合物
半導体で電子供給層６ａを、Ａｌ配合量を多くしたシリ
コンドープの窒化ガリウム系化合物半導体で電子放出層
６ｂを形成したが、それに代えて金を３００ｎｍ積層さ
せて電子供給層６ａを、クロムを３０ｎｍ積層させ電子
放出層６ｂとしてもよい。クロムは電子放出効率がよく
金は電気抵抗が小さいので、効率よく電子を供給し効率
よく電子を放出することができる。このように形成して
も、電流密度の増大した電界放射型素子が得られる。

【図面の簡単な説明】

【図１】本発明の電界放射型素子の１実施例を示す構成
図。

【図２】本発明の第１実施例の電界放射型素子における
エミッタの構成断面図。

【図３】本発明の第１実施例における電界放射型素子の
製造工程説明図。

【図４】第１実施例の電界放射型素子を利用した蛍光表
示装置の斜視図。

【図５】本発明の第２実施例の電界放射型素子を説明す
る構成断面図。

【図６】本発明の第２実施例における電界放射型素子の
製造工程説明図。

【図７】第２実施例の電界放射型素子を利用した蛍光表
示装置の斜視図。

【図８】ゲート構成を変形させた第１実施例の電界放射
型素子の構成断面図。

【図９】エミッタを変形させた第１実施例の電界放射型
素子の構成断面図。

【図１０】エミッタとゲート形状を変形させた第２実施
例の電界放射型素子の斜視図。

【図１１】従来の電界放射型素子の構造を説明する構成
図。

【図１２】従来のエッチングによる製造方法を示した工
程図。

【符号の説明】

１ガラス基板２抵抗層３第１絶縁層４ゲート５凹部６エミッタ７第２絶縁層８第３絶縁層１０発光パネル１１ガラス基板１２アノード１３蛍光体２１ガラス基板２３第１絶縁層２４第１制御電極２５電極間絶縁層２６第２制御電極２７第２絶縁層２７ａ第２絶縁層２８エミッタ層２８ａエミッタ

Claims

【特許請求の範囲】

【請求項１】基板上に垂直方向に延出し電子を放出する
エミッタと、該エミッタに近接して第１絶縁層上に形成
されたゲートと、前記エミッタに対向して形成されたア
ノードとからなり、前記ゲートのゲート電圧によって前
記エミッタからの放出電子を制御する電界放射型素子に
おいて、前記エミッタは前記基板に垂直な側壁を有して帯状に形
成され、その上端部が基板と平行に直線状、又は曲線状
に形成されることを特徴とする電界放射型素子。
【請求項２】前記エミッタは、仕事関数の小さい電子放
出層と電気抵抗の小さい電子供給層が前記基板に対して
水平方向に交互に形成され、前記電子放出層の上端部は
前記電子供給層より突出して形成されることを特徴とす
る請求項１に記載の電界放射型素子。
【請求項３】前記ゲートは電子放出を制御する第１制御
電極と、その第１制御電極に対して絶縁層を挟んで形成
され、放出された電子の軌道を制御する第２制御電極の
２電極構造からなることを特徴とする請求項１又は請求
項２に記載の電界放射型素子。
【請求項４】前記エミッタは１対に形成され、前記第２
制御電極はその中央部又はその両側に形成されることを
特徴とする請求項１乃至請求項３の何れか１項に記載の
電界放射型素子。
【請求項５】前記エミッタはループ状に形成され、前記
ゲートはその内側又はその外側に形成されることを特徴
とする請求項１乃至請求項３の何れか１項に記載の電界
放射型素子。
【請求項６】前記エミッタの上端部は前記エミッタの側
面と前記第１絶縁層の側面との間に形成された第２絶縁
層厚さの空隙を挟んで前記ゲートと対向したことを特徴
とする請求項１乃至請求項５の何れか１項に記載の電界
放射型素子。
【請求項７】前記電界放射型素子を構成する構成要素
は、可視光に対して透明な材質であることを特徴とする
請求項１乃至請求項６の何れか１項に記載の電界放射型
素子。
【請求項８】基板上に垂直方向に延出し電子を放出する
エミッタと、該エミッタに近接して第１絶縁層上に形成
されたゲートと、前記エミッタに対向して形成されたア
ノードとからなり、前記ゲートのゲート電圧によって前
記エミッタからの放出電子を制御する電界放射型素子の
製造方法において、基板上の一部に前記第１絶縁層と前記ゲートを順に形成
して、エミッタの形成される部分が凹部となるゲート形
成工程と、前記ゲートが形成された基板にその全表面を覆うように
前記第２絶縁層とエミッタ層を順に形成するエミッタ層
形成工程と、異方性エッチングにより前記エミッタ層と前記第２絶縁
層を上方からエッチングして、前記凹部の側壁に沿った
側壁上端部が露出された前記エミッタを得るエミッタ形
成工程とからなることを特徴とする電界放射型素子の製
造方法。
【請求項９】基板上に垂直方向に延出し電子を放出する
エミッタと、該エミッタに近接して第１絶縁層上に形成
されたゲートと、前記エミッタに対向して形成されたア
ノードとからなり、前記ゲートのゲート電圧によって前
記エミッタからの放出電子を制御する電界放射型素子の
製造方法において、基板上の一部に前記第１絶縁層と前記ゲートを順に形成
して、エミッタの形成される部分が凹部となるゲート形
成工程と、前記ゲートが形成された基板にその全表面を覆うように
第２絶縁層を形成し、異方性エッチングにより、前記凹
部における前記第１絶縁層の側壁に前記第２絶縁層を形
成する第２絶縁層形成工程と、前記基板の全表面を覆うようにエミッタ層を形成するエ
ミッタ層形成工程と、異方性エッチングにより前記エミッタ層を上方からエッ
チングして、前記凹部の側壁に沿った側壁上端部が露出
された前記エミッタを得るエミッタ形成工程とからなる
ことを特徴とする電界放射型素子の製造方法。