JP3010306B2 - 電子放出装置の製造方法 - Google Patents
電子放出装置の製造方法Info
- Publication number
- JP3010306B2 JP3010306B2 JP27034690A JP27034690A JP3010306B2 JP 3010306 B2 JP3010306 B2 JP 3010306B2 JP 27034690 A JP27034690 A JP 27034690A JP 27034690 A JP27034690 A JP 27034690A JP 3010306 B2 JP3010306 B2 JP 3010306B2
- Authority
- JP
- Japan
- Prior art keywords
- electron
- thin film
- emitting device
- grid electrode
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/30—Cold cathodes
- H01J2201/316—Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
- H01J2201/3165—Surface conduction emission type cathodes
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、表面伝導形電子放出素子を用いた電子放出
装置の製造方法に関するものであり、特に、各部材が薄
膜によって形成される電子放出装置の製造方法に関す
る。
装置の製造方法に関するものであり、特に、各部材が薄
膜によって形成される電子放出装置の製造方法に関す
る。
［従来の技術］ 従来、簡単な構造で電子の放出が得られる素子とし
て、例えば、エム アイ エリンソン（M.I.Elinson）
等によって発表された冷陰極素子が知られている［ラジ
オ エンジニアリング エレクトロン フィジィッス
（Radio Eng.Electron.Phys.）第10巻、1290〜1296頁、
1965年］。
て、例えば、エム アイ エリンソン（M.I.Elinson）
等によって発表された冷陰極素子が知られている［ラジ
オ エンジニアリング エレクトロン フィジィッス
（Radio Eng.Electron.Phys.）第10巻、1290〜1296頁、
1965年］。
この種の表面伝導形電子放出素子としては、前記エリ
ンソン等により開発されたSnO2（Sb）薄膜を用いたもの
の、Au薄膜によるもの［ジー・ディトマー：“スイン
ソリド フィルムス”（G.Dittmer:“Thin Solid Film
s"）,9巻,317頁，（1972年）］、ITO薄膜によるもの
［エムハートウェル アンド シー ジー フォンスタ
ッド“アイ イー イー イー トランス”イー ディ
ー コンフ（M.Hartwell and C.G.Fonstad:“IEEE Tran
s.ED Conf."）519頁，（1975年）］、カーボン薄膜によ
るもの［荒木久他：“真空",第26巻，第１号,22頁，（1
983年）］などが報告されている。
ンソン等により開発されたSnO2（Sb）薄膜を用いたもの
の、Au薄膜によるもの［ジー・ディトマー：“スイン
ソリド フィルムス”（G.Dittmer:“Thin Solid Film
s"）,9巻,317頁，（1972年）］、ITO薄膜によるもの
［エムハートウェル アンド シー ジー フォンスタ
ッド“アイ イー イー イー トランス”イー ディ
ー コンフ（M.Hartwell and C.G.Fonstad:“IEEE Tran
s.ED Conf."）519頁，（1975年）］、カーボン薄膜によ
るもの［荒木久他：“真空",第26巻，第１号,22頁，（1
983年）］などが報告されている。
これらは、成膜技術やフォトリソグラフィー技術の進
歩とあいまって、基板上に多数の素子を形成することが
可能となりつつあり、マルチ電子源を用いた各種画像形
成装置等への応用が期待されている。
歩とあいまって、基板上に多数の素子を形成することが
可能となりつつあり、マルチ電子源を用いた各種画像形
成装置等への応用が期待されている。
［発明が解決しようとする課題］ しかしながら、表面伝導形電子放出素子は、小面積の
薄膜に電流を流すことにより電子放出が生ずる現象を利
用するもので、この放出現象は放出部表面の特性に大き
く左右される。かかる素子を用いた電子放出装置を製造
する場合に、放出部を形成する薄膜表面は種々のダメー
ジを受け易い。特に、放出部上に設けられた絶縁層の除
去時には、その影響が大きく、電子放出特性の劣化や放
出部の破壊等が生じるため、表面伝導形放出素子の応用
に著しく妨げとなっていた。
薄膜に電流を流すことにより電子放出が生ずる現象を利
用するもので、この放出現象は放出部表面の特性に大き
く左右される。かかる素子を用いた電子放出装置を製造
する場合に、放出部を形成する薄膜表面は種々のダメー
ジを受け易い。特に、放出部上に設けられた絶縁層の除
去時には、その影響が大きく、電子放出特性の劣化や放
出部の破壊等が生じるため、表面伝導形放出素子の応用
に著しく妨げとなっていた。
すなわち、本発明の目的とするところは、表面伝導形
電子放出素子を用いた電子放出装置を製造する場合に、
電子放出部が上述のような悪影響を受けない、電子放出
装置の製造方法を提供することにある。
電子放出素子を用いた電子放出装置を製造する場合に、
電子放出部が上述のような悪影響を受けない、電子放出
装置の製造方法を提供することにある。
［課題を解決するための手段］ 上記問題点を解決するために達成された本発明の特徴
とするところは、基板上に少なくとも１個の表面伝導形
電子放出素子を設け、その上方に該素子から放出された
電子を誘導するためのグリッド電極を設けて成る電子放
出装置の製造方法において、 基板上に表面伝導形電子放出素子を形成した後、少な
くとも電子放出部上に該電子放出部と異種の材料から成
る保護用の薄膜を設け、その後、基板上全面に表面伝導
形電子放出素子とグリッド電極を絶縁するための絶縁層
を設け、該絶縁層の上に電子通過孔を有したグリッド電
極を形成し、その後、前記電子放出部上方に設けた絶縁
層を、前記グリッド電極をマスクとしてエッチング除去
して前記保護用薄膜を露出させ、その後、前記露出した
保護用薄膜を、前記グリッド電極をマスクとしてエッチ
ング除去する電子放出装置の製造方法としている点にあ
る。
とするところは、基板上に少なくとも１個の表面伝導形
電子放出素子を設け、その上方に該素子から放出された
電子を誘導するためのグリッド電極を設けて成る電子放
出装置の製造方法において、 基板上に表面伝導形電子放出素子を形成した後、少な
くとも電子放出部上に該電子放出部と異種の材料から成
る保護用の薄膜を設け、その後、基板上全面に表面伝導
形電子放出素子とグリッド電極を絶縁するための絶縁層
を設け、該絶縁層の上に電子通過孔を有したグリッド電
極を形成し、その後、前記電子放出部上方に設けた絶縁
層を、前記グリッド電極をマスクとしてエッチング除去
して前記保護用薄膜を露出させ、その後、前記露出した
保護用薄膜を、前記グリッド電極をマスクとしてエッチ
ング除去する電子放出装置の製造方法としている点にあ
る。
ここで、本発明で用いられる保護用の薄膜材料として
は、金属、酸化物、カーボン、等種々のものが可能であ
り、保護用薄膜形成後の製造工程中でダメージを受けな
いものであればよい。
は、金属、酸化物、カーボン、等種々のものが可能であ
り、保護用薄膜形成後の製造工程中でダメージを受けな
いものであればよい。
［作 用］ 上述のような保護用薄膜を表面伝導形電子放出素子の
電子放出部上に設けて被覆することで、その後工程で発
生する種々の影響による放出素子へのダメージを抑えら
れ、最終的に得られる素子としては、極めて良好な放出
特性を維持することが可能となるものである。
電子放出部上に設けて被覆することで、その後工程で発
生する種々の影響による放出素子へのダメージを抑えら
れ、最終的に得られる素子としては、極めて良好な放出
特性を維持することが可能となるものである。
［実施例］ 以下、実施例により本発明を具体的に詳述する。
実施例１ 第１図は、本発明の製造方法を用いて作製した電子放
出装置の断面図である。同図において、１は絶縁性ガラ
ス基板、２はSiO2薄膜、３は表面伝導形放出素子の電
極、４は表面伝導形電子放出素子の電子放出部を形成す
るパラジウム微粒子、５は電子放出部保護用薄膜、６は
絶縁層、７は電子を引き出すためのグリッド電極であ
る。
出装置の断面図である。同図において、１は絶縁性ガラ
ス基板、２はSiO2薄膜、３は表面伝導形放出素子の電
極、４は表面伝導形電子放出素子の電子放出部を形成す
るパラジウム微粒子、５は電子放出部保護用薄膜、６は
絶縁層、７は電子を引き出すためのグリッド電極であ
る。
ここで、上記構成の製造工程について第２図に基づい
て説明する。
て説明する。
．先ず、絶縁性ガラス基板１上に、SiO2を真空蒸着に
よりほぼ5000Å形成（SiO2薄膜２）した後、ほぼ10μｍ
の間隔を有する一対の電極３を通常のフォトリソグラフ
ィ技術等を用いて形成する。
よりほぼ5000Å形成（SiO2薄膜２）した後、ほぼ10μｍ
の間隔を有する一対の電極３を通常のフォトリソグラフ
ィ技術等を用いて形成する。
．次に、通常の真空蒸着とフォトリソグラフィ技術を
用いて、クロム薄膜によるマスクを形成した後、電極間
のみに有機パラジウム化合物を含む有機溶媒（奥野製薬
工業製キャタペースト−ccp）を回転塗布し、さらに空
気中で300℃,10分間の焼成を行い、パラジウムを微粒子
化して電子放出部４を形成した。この後、パラジウムの
パターニングに使用したクロムマスクを全てエッチング
除去し、表面伝導形電子放出素子部を完成した。
用いて、クロム薄膜によるマスクを形成した後、電極間
のみに有機パラジウム化合物を含む有機溶媒（奥野製薬
工業製キャタペースト−ccp）を回転塗布し、さらに空
気中で300℃,10分間の焼成を行い、パラジウムを微粒子
化して電子放出部４を形成した。この後、パラジウムの
パターニングに使用したクロムマスクを全てエッチング
除去し、表面伝導形電子放出素子部を完成した。
．次に、電子を引き出すためのグリッド電極７を設け
るにあたり、図示のように放出部全体を保護するための
保護用薄膜５をアルミニウムを用いて形成した。かかる
アルミニウムの膜厚はほぼ3000Åであり、通常の蒸着及
びリソグラフィ技術を用いた。
るにあたり、図示のように放出部全体を保護するための
保護用薄膜５をアルミニウムを用いて形成した。かかる
アルミニウムの膜厚はほぼ3000Åであり、通常の蒸着及
びリソグラフィ技術を用いた。
．次に、上述工程で得られた基板上全面に、電子放出
素子とグリッド電極７とを電気的に絶縁するための絶縁
層６をSiO2により形成した。かかる絶縁層６の膜厚はほ
ぼ10μｍで、RFスパッタを用いて形成した。
素子とグリッド電極７とを電気的に絶縁するための絶縁
層６をSiO2により形成した。かかる絶縁層６の膜厚はほ
ぼ10μｍで、RFスパッタを用いて形成した。
．次に、上述工程で得られた絶縁層６上に、ニッケル
（厚さ5000Å）を用いてグリッド電極７を形成し、さら
に、グリッド電極７上に絶縁層６のエッチングに対する
保護層（図示せず）を設け、エッチングにより電子放出
部鉛直上にグリッド孔（約35μｍ×150μｍ）を空け
た。
（厚さ5000Å）を用いてグリッド電極７を形成し、さら
に、グリッド電極７上に絶縁層６のエッチングに対する
保護層（図示せず）を設け、エッチングにより電子放出
部鉛直上にグリッド孔（約35μｍ×150μｍ）を空け
た。
．次に、上述電子通過孔を有したグリッド電極７をマ
スクとして、電子放出部上に積層されたSiO2膜６をRIE
（Reactive Ion Etching）を用いてエッチング除去し、
保護用薄膜５を露出させ、最後に、かかる保護用薄膜た
るアルミニウム薄膜５を除去して電子放出装置を完成し
た。
スクとして、電子放出部上に積層されたSiO2膜６をRIE
（Reactive Ion Etching）を用いてエッチング除去し、
保護用薄膜５を露出させ、最後に、かかる保護用薄膜た
るアルミニウム薄膜５を除去して電子放出装置を完成し
た。
こうして得られた電子放出装置を真空容器中に入れ、
表面伝導形電子放出素子に14Vの電圧を印加し、グリッ
ド電極７に０〜＋100Vの電圧を印加して放出される電流
を測定したところ、グリッド電極（Vg）に比例した放出
電流が得られた。
表面伝導形電子放出素子に14Vの電圧を印加し、グリッ
ド電極７に０〜＋100Vの電圧を印加して放出される電流
を測定したところ、グリッド電極（Vg）に比例した放出
電流が得られた。
一方、保護用アルミニウム薄膜５を設けない他は、全
く上述同様の工程で作製した場合には、絶縁層６をエッ
チングした際に、電子放出部に設けたパラジウム微粒子
４がSiO2薄膜２とともに剥離し、電子放出装置としての
機能が得られなかった。
く上述同様の工程で作製した場合には、絶縁層６をエッ
チングした際に、電子放出部に設けたパラジウム微粒子
４がSiO2薄膜２とともに剥離し、電子放出装置としての
機能が得られなかった。
以上から、本発明による放出部保護用薄膜が有効に機
能していることが確認された。
能していることが確認された。
［発明の効果］ 以上説明したように、本発明の電子放出装置の製造方
法によれば、電子放出部上に保護用薄膜を設けておくこ
とで、他の工程における放出素子へのダメージを抑える
ことができ、極めて良好な特性を有する電子放出装置が
得られるという効果がある。
法によれば、電子放出部上に保護用薄膜を設けておくこ
とで、他の工程における放出素子へのダメージを抑える
ことができ、極めて良好な特性を有する電子放出装置が
得られるという効果がある。
第１図は、本発明を実施した電子放出装置の部分断面図
を示すものである。 第２図は、本発明の製造方法を示す工程図である。 １……ガラス基板、２……SiO2薄膜 ３……素子電極、４……パラジウム微粒子（電子放出
部） ５……保護用薄膜、６……絶縁層 ７……グリッド電極
を示すものである。 第２図は、本発明の製造方法を示す工程図である。 １……ガラス基板、２……SiO2薄膜 ３……素子電極、４……パラジウム微粒子（電子放出
部） ５……保護用薄膜、６……絶縁層 ７……グリッド電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金子 哲也 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 野村 一郎 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 小野 治人 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (56)参考文献 特開 平１−128332（ＪＰ，Ａ) 特開 平１−276530（ＪＰ，Ａ) 特開 昭63−13247（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01J 1/30,9/02 H01J 29/04,31/12
Claims (1)
- 【請求項１】基板上に表面伝導形電子放出素子を形成し
た後、少なくとも電子放出部上に該電子放出部と異種の
材料から成る保護用の薄膜を設け、その後、基板上全面
に表面伝導形電子放出素子とグリッド電極を絶縁するた
めの絶縁層を設け、該絶縁層の上に電子通過孔を有した
グリッド電極を形成し、その後、前記電子放出部上方に
設けた絶縁層を、前記グリッド電極をマスクとしてエッ
チング除去して前記保護用薄膜を露出させ、その後、前
記露出した保護用薄膜を、前記グリッド電極をマスクと
してエッチング除去することを特徴とする電子放出装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27034690A JP3010306B2 (ja) | 1990-10-11 | 1990-10-11 | 電子放出装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27034690A JP3010306B2 (ja) | 1990-10-11 | 1990-10-11 | 電子放出装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04147534A JPH04147534A (ja) | 1992-05-21 |
| JP3010306B2 true JP3010306B2 (ja) | 2000-02-21 |
Family
ID=17484983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27034690A Expired - Fee Related JP3010306B2 (ja) | 1990-10-11 | 1990-10-11 | 電子放出装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3010306B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7882380B2 (en) | 2006-04-20 | 2011-02-01 | Nvidia Corporation | Work based clock management for display sub-system |
| US7937606B1 (en) | 2006-05-18 | 2011-05-03 | Nvidia Corporation | Shadow unit for shadowing circuit status |
-
1990
- 1990-10-11 JP JP27034690A patent/JP3010306B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7882380B2 (en) | 2006-04-20 | 2011-02-01 | Nvidia Corporation | Work based clock management for display sub-system |
| US7937606B1 (en) | 2006-05-18 | 2011-05-03 | Nvidia Corporation | Shadow unit for shadowing circuit status |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04147534A (ja) | 1992-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6741026B2 (en) | Field emission display including carbon nanotube film and method for fabricating the same | |
| JP3235172B2 (ja) | 電界電子放出装置 | |
| US5192240A (en) | Method of manufacturing a microelectronic vacuum device | |
| US5445550A (en) | Lateral field emitter device and method of manufacturing same | |
| US5969467A (en) | Field emission cathode and cleaning method therefor | |
| US5777432A (en) | High breakdown field emission device with tapered cylindrical spacers | |
| US5656886A (en) | Technique to improve uniformity of large area field emission displays | |
| JP3246137B2 (ja) | 電界放出カソード及び電界放出カソードの製造方法 | |
| JP3010306B2 (ja) | 電子放出装置の製造方法 | |
| JP3151837B2 (ja) | 電界電子放出装置 | |
| JP3305151B2 (ja) | 画像表示装置 | |
| JPH05307930A (ja) | 冷陰極 | |
| US5857884A (en) | Photolithographic technique of emitter tip exposure in FEDS | |
| JP3010305B2 (ja) | 電子放出装置の製造方法 | |
| Kaneko et al. | Wedge-shaped field emitter arrays for flat display | |
| JP3407289B2 (ja) | 電子放出装置およびその駆動方法 | |
| JP3052845B2 (ja) | 集束電極を有する電界放出カソードの製造方法 | |
| JP3168353B2 (ja) | 画像表示装置 | |
| JP2617317B2 (ja) | 電子線発生装置 | |
| JP3084768B2 (ja) | 電界放出型陰極装置 | |
| JP3086445B2 (ja) | 電界放出素子の形成方法 | |
| JP2748128B2 (ja) | 電子線発生装置 | |
| JP3468299B2 (ja) | 電子放出装置 | |
| JP3023699B2 (ja) | 電子線発生装置とそれを用いた画像形成装置 | |
| KR940011723B1 (ko) | Fed의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |