JPH08287819A - 電界効果電子放出素子及びその製造方法 - Google Patents

電界効果電子放出素子及びその製造方法

Info

Publication number
JPH08287819A
JPH08287819A JP2710196A JP2710196A JPH08287819A JP H08287819 A JPH08287819 A JP H08287819A JP 2710196 A JP2710196 A JP 2710196A JP 2710196 A JP2710196 A JP 2710196A JP H08287819 A JPH08287819 A JP H08287819A
Authority
JP
Japan
Prior art keywords
mask
etching
layer
microchip
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2710196A
Other languages
English (en)
Other versions
JP3883227B2 (ja
Inventor
Shobai Kin
鍾 ▲ばい▼ 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SANSEI DENKAN KK
Samsung SDI Co Ltd
Original Assignee
SANSEI DENKAN KK
Samsung Display Devices Co Ltd
Samsung Electron Devices Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SANSEI DENKAN KK, Samsung Display Devices Co Ltd, Samsung Electron Devices Co Ltd filed Critical SANSEI DENKAN KK
Publication of JPH08287819A publication Critical patent/JPH08287819A/ja
Application granted granted Critical
Publication of JP3883227B2 publication Critical patent/JP3883227B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • H01J1/3042—Field-emissive cathodes microengineered, e.g. Spindt-type

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Abstract

(57)【要約】 【課題】 電界効果により電子を放出するマイクロチッ
プの形成を容易にしうる電界効果電子放出素子及びその
製造方法を提供する。 【解決手段】 タングステン陰極及びその下部のチタン
接着層と上部のアルミニウムマスク間の食刻速度の差及
び内部応力の差を極大化して接着層及びマスクを瞬間的
に食刻するとき、タングステンマイクロチップが内部応
力により跳ね上がるようにしてマイクロチップを形成す
る方法で工程上チップの端部のサイズを任意に調整する
ことができ、かつ、製造工程自体がタングステンの内部
応力とＢＯＥ法の特性を用いるので再現性も優れる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は電界効果により電子
を放出するマイクロチップの形成を容易にする電界効果
電子放出素子及びその製造方法に関する。
【０００２】
【従来の技術】現在のＴＶ受像機のＣＲＴを代替しうる
画像表示装置としての平板型画像表示素子の開発が壁掛
け用ＴＶ及びＨＤＴＶ用画像表示装置に適用するために
活発に行われている。このような平板型画像表示素子と
しては液晶表示素子、プラズマ表示パネル、電界効果放
出素子などがあり、このうち画面の明るさ及び低消費電
力の利点のため電界効果電子放出素子は注目の的になっ
ている。
【０００３】図１を参照して従来の垂直構造の電界効果
電子放出素子の構造を調べると次の通りである。
【０００４】垂直構造の電界効果電子放出素子は、背面
ガラス基板１と、該ガラス基板１上に形成された陰極２
と、該陰極２上に形成された電界放出用のマイクロチッ
プ４と、該マイクロチップ４を取り囲むように前記陰極
２上にホール３′を有するように形成された絶縁体層３
と、マイクロチップ４の上部に電界効果による電子放出
を可能にする開口５′を有するように絶縁体層３上に形
成されたゲート５と、前記マイクロチップ４から放出さ
れる電子が適当な運動エネルギーで蛍光体層７にぶつか
るように引っ張る陽極６と、そして蛍光体７が塗布され
陽極６がストライプ状に形成された前面ガラス基板１０
とより構成されている。
【０００５】また、図２Ａ及び図２Ｂに示したように、
従来の水平構造の電界効果電子放出素子は図１に示した
ような垂直構造の電界効果電子放出素子とは異なり電子
を基板１と水平に放出するように陰極２と陽極６が基板
１に水平な構造を有する。その実際の構造は次の通りで
ある。
【０００６】ガラス基板１上に絶縁体層３が形成されて
おり、該絶縁体層３上に適当な間隔離隔して陰極２及び
陽極６が積層されている。該陰極２及び陽極６間の絶縁
体層３には適当な深さにホール３′が形成されており、
該ホール３′内にゲート電極５が備えられて陰極２から
陽極６への電子放出を制御するようになっている。
【０００７】しかしながら、図１に示したような単一チ
ップを使用する垂直構造の電界放出素子で電子ビームの
流れはゲートの開口６′のサイズにより決められるの
で、数十ｎｍ単位のマイクロチップの形成技術が求めら
れる。すなわち、チップのサイブ（半径）及びゲートホ
ール開口のサイズによるゲート開口（gate aperature)
を形成する技術にはにサブミクロン単位の高度微細工程
を要するので、工程上の均一性及び大面積応用時の収率
に多くの問題が発生する。そして、マイクロチップの形
成時、開口が大きくなるとゲートバイアス電圧のレベル
が高くなり高電圧を要する。
【０００８】また、図２Ａの水平構造の電界効果電子放
出素子は製造工程において、垂直構造の電界効果電子放
出素子に比して収率が高く均一な構造としうるが、電界
効果の水平的な影響は多方向への電子ビーム放出の応用
を困難にする。すなわち、電子ビームの流れが同一な水
平面内に極度に制限されるので、電子ビームの応用がと
ても難しいという短所があった。
【０００９】
【発明が解決しようとする課題】本発明は前記のような
問題点を改善しようとして創案されたものであり、均一
に電子を放出することができ、大面積に製作する時も収
率の高い電界放出素子及びその製造方法を提供するにそ
の目的がある。
【００１０】
【課題を解決するための手段】前記のような目的を達成
するために本発明による電界効果電子放出素子は、背面
基板と、前記背面基板上にストライプ状に所定の食刻液
に対して所定の速度以上の第１食刻速度で食刻される物
質で形成された接着層と、前記接着層上にストライプ状
に前記食刻液に食刻されないと共に前記接着層との内部
応力が所定の大きさ以上の金属で形成された陰極と、前
記陰極の所定の部分がそれぞれ三角形に食刻されて上部
に曲がるように形成されたマイクロチップと、前記マイ
クロチップを除く陰極上に前記食刻液に対して少なくと
も前記第１食刻速度以下の第２食刻速度で食刻される物
質で形成されたマスク層と、前記マスク層上にストライ
プ状に形成された絶縁体層と、前記絶縁体層上にストラ
イプ状に形成されたゲートと、前記背面基板と所定の間
隔に離隔されて対向された前面基板と、前記背面基板と
対向される前面基板上に前記陰極と交叉する方向のスト
ライプ状に形成された陽極とを具備してなることを特徴
とする。
【００１１】本発明において、前記接着層はチタン又は
アルミニウムを２０００Åの厚さに形成し、前記マスク
は１５００〜２０００Åの厚さに形成し、前記はタング
ステンを１μｍの厚さに形成することが望ましく、前記
マイクロチップは前記背面基板から６０〜７０°の突出
角度を有することが望ましい。
【００１２】また、前記のような目的を達成するために
本発明による電界効果電子放出素子の製造方法は、基板
上に所定の食刻液に対して所定の速度以上の第１食刻速
度で食刻される物質よりなる接着層、前記接着層との内
部応力が所定の大きさ以上であり、前記食刻液に対して
食刻されない金属の陰極層び前記食刻液に対して前記第
１速度以下である第２食刻速度で食刻される物質よりな
るマスク層を順次に積層する段階と、前記マスク層をパ
タニングして三角形のマスクを形成する段階と、前記マ
スクを使用して陰極の露出された部分を食刻してマイク
ロチップとなる部分を形成する段階と、前記マスク及び
マイクロチップとなる部分の形成された基板上に絶縁体
層を形成する段階と、前記絶縁体層上にリフトオフ法で
蒸着しパタニングしてゲートを形成する段階と、前記ゲ
ートをマスクとして用いて絶縁体層を選択的に食刻して
前記マスク及びマイクロチップとなる部分を露出させる
段階と、前記マイクロチップとなる部分の下部及び上部
の前記接着層及びマスクを所定の時間以内に食刻するこ
とにより前記マイクロチップとなる部分が前記内部応力
により突出されるようにするマイクロチップ突出段階
と、前記マイクロチップの形成された背面基板と所定の
間隔に離隔されて相互対向されるように前記陰極と交叉
するストライプ状の陽極の形成された前面基板を設け、
その縁部を密封して内部空気を排気させて所定の真空度
以上の真空状態として素子を完成する段階とを含むこと
を特徴とする。
【００１３】本発明において、前記接着層を積層する段
階はチタン又はアルミニウムを２０００Åの厚さに蒸着
することが望ましく、前記陰極層を積層する段階はタン
グステンを１μｍの厚さにＤＣマグネトロンスパッタリ
ング法又は電子ビーム蒸着法で蒸着することが望まし
く、前記マスク層を積層する段階はアルミニウム又はチ
タンを１５００〜２０００Åの厚さにマグネトロンスパ
ッタリング法又は電子ビーム蒸着法で蒸着することが望
ましい。また、前記マスクを形成する段階は、前記マス
ク層に所定のフォトレジストマスクを形成する段階及び
該フォトレジストマスクを用いて塩素系列のリアクチブ
イオンエッチング法を使用して食刻する段階を含むこと
が望ましく、前記マスクを形成する段階はリフトオフ法
によりなることが望ましく、前記マイクロチップとなる
部分を形成する段階は前記マスクを用いて前記陰極をＣ
Ｆ4 ／Ｏ2 プラズマで食刻することが望ましく、前記ゲ
ートを形成する段階はゲート層を蒸着し写真食刻法で食
刻して形成することが望ましく、前記マイクロチップ突
出段階はＢＯＥ（buffered oxide etching) 法で食刻す
ることが望ましく、前記ＢＯＥ法はＨＦ：ＮＨ4 Ｆの比
が７：１〜１０：１である溶液を使用することが望まし
い。
【００１４】また、前記のような目的を達成するために
本発明によるさらに他の電界効果放出素子の製造方法
は、基板上に所定の食刻液に対して所定の速度以上の第
１食刻速度で食刻される物質よりなる接着層、前記接着
層との内部応力が所定の大きさ以上であり、前記食刻液
に対して食刻されない金属の陰極層、前記食刻液に対し
て前記第１速度以下である第２食刻速度で食刻される物
質よりなるマスク層、絶縁体層及びゲート電極層を順次
に積層する段階と、前記ゲート電極層をパタニングして
ストライプ状のゲートを形成する段階と、前記ゲートを
マスクとして絶縁層を選択的に食刻する段階と、前記マ
スク層をパタニングして三角形のマスクを形成する段階
と、前記マスクを使用して陰極の露出された部分を食刻
してマイクロチップとなる部分を形成する段階と、前記
マイクロチップとなる部分の下部及び上部の前記接着層
及びマスクを所定の時間以内に食刻することにより前記
マイクロチップとなる部分が前記内部応力により突出さ
れるようにするマイクロチップ突出段階と、前記マイク
ロチップの形成された背面基板と所定の間隔に離隔され
て相互対向されるように前記陰極と交叉するストライプ
状の陽極の形成された前面基板を設け、その縁部を密封
して内部の空気を排気させて所定の真空度以上の真空状
態として素子を完成する段階とを含むことを特徴とす
る。
【００１５】本発明において、前記接着層を積層する段
階はチタン又はアルミニウムを所定の厚さに蒸着するこ
とが望ましく、前記陰極層を積層する段階はタングステ
ンを所定の厚さにＤＣマグネトロンスパッタリング法又
は電子ビーム蒸着法で蒸着することが望ましい。かつ、
前記マスク層を形成する段階はアルミニウム又はチタン
を所定の厚さにマグネトロンスパッタリング法又は電子
ビーム蒸着法で蒸着することが望ましく、前記ゲートを
形成する段階はゲート層を蒸着し写真食刻法で食刻して
形成することが望ましく、前記マスクを形成する段階
は、前記マスク層上に所定のフォトレジストマスクを形
成する段階及び該フォトレジストマスクを用いて塩素系
列のリアクチブイオンエッチング法を使用して食刻する
段階を含むことが望ましく、前記マイクロチップとなる
部分を形成する段階は前記マスクを用いて前記陰極をＣ
Ｆ4 ／Ｏ2 プラズマで食刻することが望ましい。かつ、
前記マイクロチップ突出段階はＢＯＥ法で食刻すること
が望ましく、前記ＢＯＥ法はＨＦ：ＮＨ4 Ｈの比が７：
１〜１０：１の溶液を使用することが望ましい。
【００１６】
【発明の実施の形態】以下、添付した図面に基づき本発
明を詳細に説明する。
【００１７】まず、図３Ａ及び図３Ｂを参照して電界効
果電子放出素子の構造を調べると次の通りである。
【００１８】本発明の電界効果電子放出素子はガラス基
板１１上に接着層１２、陰極１３及びマイクロチップ１
３′、マスク１４、絶縁体層１５及びゲート１８がスト
ライプ状に順次に積層された構造よりなる。ここで、陰
極１３にはマイクロチップ１３′が連続的なアレイ形態
に上方に突出されるように形成される。接着層１２はチ
タン又はアルミニウムを２０００Åの厚さに蒸着して形
成し、チタンよりはアルミニウムで形成する方が有利で
ある。これはチタンの食刻速度がアルミニウムの食刻速
度より速いからである。陰極１３はタングステンを１μ
ｍの厚さに蒸着して形成され、マイクロチップ１３′は
陰極１３の一部を三角形にパタニングして６０〜７０°
角度に上方に突出されるように形成される。マスク層１
４は前記接着層１２と同様にチタン又はアルミニウムを
蒸着しパタニングして形成されるが、チタンよりは食刻
速度が若干遅いアルミニウムで形成することが有利であ
り、その厚さは１５００〜２０００Å程度に形成され
る。絶縁層１５は電気的に陰極１３とゲート１８を隔離
する。そして、ゲート１８はクロムを蒸着しパタニング
して形成される。
【００１９】チタン接着層１２及びアルミニウムマスク
層１４間の陰極１３物質であるタングステンＷはこれと
強い内部応力の差を有する。かつ、このＴｉ及びＡｌが
食刻される間、タングステンＷは殆ど食刻されない。Ｔ
ｉとＡｌはチタン側の食刻速度がより速いので下部の接
着層１２はチタンで、上部のマスクはアルミニウムで形
成することが望ましい。マイクロチップ１３′はこの陰
極及び接着層とマスク層の激しい食刻速度の差と内部応
力の差を用いてパタニングされた三角形のマイクロチッ
プ構造の下部接着層を瞬間的に食刻すると共にタングス
テンの強い応力により上方に突出して形成される。
【００２０】そして、マイクロチップ１３′の上部には
図３Ａに示されたように陰極１３と交叉するストライプ
状に陽極１６の形成された前面基板１９が備えられて素
子が完成される。
【００２１】この構造の電界効果電子放出素子の製造方
法は次の通りである。
【００２２】まず、図４Ａに示したように、ガラス基板
１１上にチタン（Ｔｉ）を２０００Å程度の厚さに蒸着
した接着層１２を形成した後、タングステン（Ｗ）をＤ
Ｃマグネトロンスパッタリング法を使用して１μｍの厚
さに蒸着して陰極層１３を形成する。その後、アルミニ
ウムをＤＣマグネトロンスパッタリング法又は電子ビー
ム蒸着法を使用して１５００〜２０００Åの厚さに蒸着
してマスク層１４を形成する。ここで、陰極層１３は工
程の条件に応じて非常に強い応力を有する層となり、こ
の強い内部応力は接着層により潜在的に内在されてから
接着層の急速な食刻時に陰極層１３のチップパターン１
３′を前記潜在されていた内部応力により非常に強く突
出させるに用いられる。
【００２３】次に、図４Ｂに示したように、アルミニウ
ムマスク層１４をＲＩＥ法（Reactive ion etching)
（リフトオフ法を使用する場合もある）で食刻してマイ
クロチップ形成用マスク１４′を形成する。この際、マ
スク１４′の平面積は図９に示したように鋭利な三角形
状に形成し、形成されるチップの鋭利な程度はこのマス
クの形状により左右される。
【００２４】次に、図５Ｃに示したようにアルミニウム
マスク１４′を用いてＣＦ4 ／Ｏ2プラズマでタングス
テン陰極層１３を選択的に食刻してマイクロチップ１
３′を形成する。
【００２５】図５Ｄに示したように前記三角形のマスク
１４′及びマイクロチップ１３′の上部に絶縁層１５を
形成した後、図６Ｅに示したようにクロムを蒸着しパタ
ニングしたゲート１８を形成する。
【００２６】次に、図６Ｆに示したようにゲート１８を
マスクとして用いて絶縁層１５を選択的に食刻して既に
形成されたアルミニウムマスク１４′及びマイクロチッ
プ１３′を露出させる。
【００２７】図３Ａ及び図３Ｂに示したように露出され
たマスク１４′及びマイクロチップ１３′をＢＯＥ法で
チタン接着層１２及びアルミニウムマスク１４′を瞬間
的に選択食刻してマイクロチップ１３′を形成する。こ
の際、接着層１２が瞬間的に食刻されれば、タングステ
ンの内部応力により分離されたチップ１３′が跳ね上が
ってマイクロチップ１３′が形成される。このチタン接
着層１２の食刻速度は非常に速いので、短時間に食刻を
完了するように制御することが大事である。この際、Ｂ
ＯＥに使用される食刻溶液はＨＦ：ＮＨ4 Ｆが７：１〜
１０：１の比率に混ぜられた溶液を使用する。
【００２８】次に、マイクロチップ１３′の形成された
背面基板１１と適当な間隔に離隔され、背面基板１１と
の対向面上に陰極１３と交叉するストライプ状の陽極１
６の形成された前面基板１９を配置し（陽極及び前面基
板上には蛍光体１７が塗布される）、その縁部を密封し
て内部空気を排気させて真空状態として素子を完成す
る。この際の真空度は１０-6ｔｏｒｒ以上になるように
する。
【００２９】また、前記のような構造の電界効果電子放
出素子のさらに他の製造方法は次の通りである。
【００３０】まず、図７Ａに示したようにガラス基板１
１上にチタンを２０００Å程度の厚さに蒸着した接着層
１２を形成する。次にタングステンＷをＤＣマグネトロ
ンスパッタリング法を使用して１μｍの厚さに蒸着して
陰極層１３を形成し、その後にアルミニウムをＤＣマグ
ネトロンスパッタリング法又は電子ビーム蒸着法を使用
して１５００〜２０００Åの厚さに蒸着してマスク層１
４を形成する。次に、絶縁体層１５を形成し、この絶縁
体層１５上にリフトオフ法を使用してクロムゲート１８
を形成したり、蒸着法でクロム層を形成してから写真食
刻法などでパタニングしてゲート１８を形成する。
【００３１】次に、図７Ｂに示したようにゲート１８を
マスクとして絶縁層１５を選択的に食刻してアルミニウ
ム層１４を露出させる。
【００３２】次に、図８Ｃに示したようにアルミニウム
マスク層１４をＲＩＥ法（リフトオフ法を使用する場合
もある）で食刻してマイクロチップ形成用マスク１４′
を形成する。この際、マスク１４′の平面的な形状は図
９のように三角形の鋭利な形状になるように食刻する。
マイクロチップの鋭利な程度はこのマスク１４′のパタ
ーン方法により決められる。
【００３３】次に、図８Ｄに示したようにアルミニウム
マスク１４′を用いてＣＦ4 ／Ｏ2プラズマでタングス
テン陰極層１３を食刻してマイクロチップ１３′を形成
する。
【００３４】次に、図３Ａ及び図３Ｂに示したように露
出されたマスク１４′及びマイクロチップ１３′を前記
の製造方法と同一にＢＯＥ法でチタン接着層１２及びア
ルミニウムマスク１４′を瞬間的に選択食刻してマイク
ロチップ１３′を形成した後、マイクロチップ１３′の
形成された背面基板１１と適当な間隔に離隔された前面
基板１９を配置し、その縁部を密封して内部空気を排気
して真空状態として素子を完成する。
【００３５】以上のような二つの方法で製作された電界
効果電子放出素子は、実際に図１０に示したように背面
基板１１上の陰極１３を接地とし、ゲート１８に適切な
制御電圧Ｖｇを印加してスキャニングしながら、陽極１
６に適当な電源電圧Ｖａを印加すれば、ゲート１８に加
えられた強い電気場の影響により突出されたタングステ
ンマイクロチップ１３′から量子力学的な貫通効果によ
り電子が放出される。この時、電子はその縁部の密封さ
れた陽極と陰極の離隔された真空空間を通過するように
なり、この真空状態を通過した放出電子が蛍光体１７を
打ちつけて発光するようになり所望の光を得ることがで
きる。このような原理により電界放出素子は多様な応用
に応じて任意に平板表示素子、高出力マイクロ波素子、
電子ビーム応用のＳＥＭ、Ｅービーム応用システム素子
及びマルチプルビーム放出による（圧力）センサとして
も使用することができる。
【００３６】
【発明の効果】以上説明したように、本発明による電界
効果電子放出素子及びその製造方法は、タングステン陰
極及びその下部のチタン接着層と上部のアルミニウムマ
スク間の食刻速度の差及び内部応力の差を極大化して接
着層及びマスクを瞬間的に食刻するとき、タングステン
マイクロチップが内部応力により跳ね上がるようにして
マイクロチップを形成する方法で工程上チップの端部の
サイズを任意に調整することができ、かつ、製造工程自
体がタングステンの内部応力とＢＯＥの特性を用いるの
で再現性も優れる。
【図面の簡単な説明】
【図１】従来の電界効果電子放出素子の垂直断面図であ
る。
【図２】（Ａ）は従来の水平構造の電界効果電子放出素
子の垂直断面図であり、（Ｂ）は（Ａ）の水平構造電界
効果電子放出素子の平面図である。
【図３】（Ａ）は本発明による水平構造電界効果電子放
出素子の垂直断面図であり、（Ｂ）は（Ａ）の電界効果
電子放出素子の抜粋斜視図である。
【図４】（Ａ）及び（Ｂ）は本発明による電界効果電子
放出素子の製造段階別の垂直断面図である。
【図５】（Ｃ）及び（Ｄ）は本発明による電界効果電子
放出素子の製造段階別の垂直断面図である。
【図６】（Ｅ）及び（Ｆ）は本発明による電界効果電子
放出素子の製造段階別の垂直断面図である。
【図７】（Ａ）及び（Ｂ）は本発明による電界効果電子
放出素子のさらに他の製造段階別垂直断面図である。
【図８】（Ｃ）及び（Ｄ）は本発明による電界効果電子
放出素子のさらに他の製造段階別垂直断面図である。
【図９】図６（Ｆ）及び図８（Ｄ）に示された素子の斜
視図であり、マイクロチップの突出前の形状を示す斜視
図である。
【図１０】本発明による電界効果電子放出素子のアレイ
構造を示す抜粋斜視図である。

Claims (26)

    【特許請求の範囲】
  1. 【請求項１】 背面基板と、 前記背面基板上にストライプ状に所定の食刻液に対して
    所定の速度以上の第１食刻速度で食刻される物質で形成
    された接着層と、 前記接着層上にストライプ状に前記食刻液に食刻されな
    いと共に前記接着層との内部応力が所定の大きさ以上の
    金属で形成された陰極と、 前記陰極の所定の部分がそれぞれ三角形に食刻されて上
    部に曲がるように形成されたマイクロチップと、 前記マイクロチップを除く陰極上に前記食刻液に対して
    少なくとも前記第１食刻速度以下の第２食刻速度で食刻
    される物質で形成されたマスク層と、 前記マスク層上にストライプ状に形成された絶縁体層
    と、 前記絶縁体層上にストライプ状に形成されたゲートと、 前記背面基板と所定の間隔に離隔されて対向された前面
    基板と、 前記背面基板と対向される前面基板上に前記陰極と交叉
    するストライプ状に形成された陽極とを具備してなるこ
    とを特徴とする電界効果電子放出素子。
  2. 【請求項２】 前記接着層はチタンまたはアルミニウム
    を所定の厚さに蒸着して形成されることを特徴とする請
    求項１に記載の電界効果電子放出素子。
  3. 【請求項３】 前記陰極はタングステンを所定の厚さに
    蒸着して形成されることを特徴とする請求項１に記載の
    電界効果電子放出素子。
  4. 【請求項４】 前記マイクロチップは所定の突出角度を
    有することを特徴とする請求項１に記載の電界効果電子
    放出素子。
  5. 【請求項５】 前記突出角度は６０〜７０°であること
    を特徴とする請求項４に記載の電界効果電子放出素子。
  6. 【請求項６】 前記マスクはアルミニウム又はチタンを
    所定の厚さに蒸着させて形成されることを特徴とする請
    求項１に記載の電界効果電子放出素子。
  7. 【請求項７】 前記ゲートはクロムを蒸着させて形成さ
    れることを特徴とする請求項１に記載の電界効果電子放
    出素子。
  8. 【請求項８】 基板上に所定の食刻液に対して所定の速
    度以上の第１食刻速度で食刻される物質よりなる接着
    層、前記接着層との内部応力が所定の大きさ以上であ
    り、前記食刻液に対して食刻されない金属の陰極層び前
    記食刻液に対して前記第１速度以下である第２食刻速度
    で食刻される物質よりなるマスク層を順次に積層する段
    階と、 前記マスク層をパタニングして三角形のマスクを形成す
    る段階と、 前記マスクを使用して陰極の露出された部分を食刻して
    マイクロチップとなる部分を形成する段階と、 前記マスク及びマイクロチップとなる部分の形成された
    基板上に絶縁体層を形成する段階と、 前記絶縁体層上にリフトオフ法で蒸着しパタニングして
    ゲートを形成する段階と、 前記ゲートをマスクとして用いて絶縁体層を選択的に食
    刻して前記マスク及びマイクロチップとなる部分を露出
    させる段階と、 前記マイクロチップとなる部分の下部及び上部の前記接
    着層及びマスクを所定の時間以内に食刻することにより
    前記マイクロチップとなる部分が前記内部応力により突
    出されるようにするマイクロチップ突出段階と、 前記マイクロチップの形成された背面基板と所定の間隔
    に離隔されて相互対向されるように前記陰極と交叉する
    ストライプ状の陽極の形成された前面基板を設け、その
    縁部を密封して内部空気を排気させて所定の真空度以上
    の真空状態として素子を完成する段階とを含むことを特
    徴とする電界効果電子放出素子の製造方法。
  9. 【請求項９】 前記接着層を積層する段階はチタン又は
    アルミニウムを所定の厚さに蒸着することを特徴とする
    請求項８に記載の電界効果電子放出素子の製造方法。
  10. 【請求項１０】 前記陰極層を積層する段階はタングス
    テンを所定の厚さにＤＣマグネトロンスパッタリング法
    又は電子ビーム蒸着法で蒸着することを特徴とする請求
    項８に記載の電界効果電子放出素子の製造方法。
  11. 【請求項１１】 前記マスク層を積層する段階はアルミ
    ニウム又はチタンを所定の厚さにマグネトロンスパッタ
    リング法又は電子ビーム蒸着法で蒸着することを特徴と
    する請求項８に記載の電界効果電子放出素子の製造方
    法。
  12. 【請求項１２】 前記マスク層を形成する段階は、前記
    マスク層に所定のフォトレジストマスクを形成する段階
    及び該フォトレジストマスクを用いて塩素系列のリアク
    チブイオンエッチング法を使用して食刻する段階を含む
    ことを特徴とする請求項８に記載の電界効果電子放出素
    子の製造方法。
  13. 【請求項１３】 前記マスクを形成する段階はリフトオ
    フ法によりなることを特徴とする請求項８に記載の電界
    効果電子放出素子の製造方法。
  14. 【請求項１４】 前記マイクロチップとなる部分を形成
    する段階は前記マスクを用いて前記陰極をＣＦ4 ／Ｏ2
    プラズマで食刻することを特徴とする請求項８に記載の
    電界効果電子放出素子の製造方法。
  15. 【請求項１５】 前記ゲートを形成する段階はゲート層
    を蒸着し写真食刻法で食刻して形成することを特徴とす
    る請求項８に記載の電界効果電子放出素子の製造方法。
  16. 【請求項１６】 前記マイクロチップ突出段階はＢＯＥ
    法で食刻することを特徴とする請求項８に記載の電界効
    果電子放出素子の製造方法。
  17. 【請求項１７】 前記ＢＯＥ法はＨＦ：ＮＨ4 Ｆの比が
    ７：１〜１０：１である溶液を使用することを特徴とす
    る請求項１６に記載の電界効果電子放出素子の製造方
    法。
  18. 【請求項１８】 基板上に所定の食刻液に対して所定の
    速度以上の第１食刻速度で食刻される物質よりなる接着
    層、前記接着層との内部応力が所定の大きさ以上であ
    り、前記食刻液に対して食刻されない金属の陰極層、前
    記食刻液に対して前記第１速度以下である第２食刻速度
    で食刻される物質よりなるマスク層、絶縁体層及びゲー
    ト電極層を順次に積層する段階と、 前記ゲート電極層をパタニングしてストライプ状のゲー
    トを形成する段階と、 前記ゲートをマスクとして絶縁層を選択的に食刻する段
    階と、 前記マスク層をパタニングして三角形のマスクを形成す
    る段階と、 前記マスクを使用して陰極の露出された部分を食刻して
    マイクロチップとなる部分を形成する段階と、 前記マイクロチップとなる部分の下部及び上部の前記接
    着層及びマスクを所定の時間以内に食刻することにより
    前記マイクロチップとなる部分が前記内部応力により突
    出されるようにするマイクロチップ突出段階と、 前記マイクロチップの形成された背面基板と所定の間隔
    に離隔されて相互対向されるように前記陰極と交叉する
    ストライプ状の陽極の形成された前面基板を設け、その
    縁部を密封して内部の空気を排気させて所定の真空度以
    上の真空状態として素子を完成する段階とを含むことを
    特徴とする電界効果電子放出素子の製造方法。
  19. 【請求項１９】 前記接着層を積層する段階はチタン又
    はアルミニウムを所定の厚さに蒸着することを特徴とす
    る請求項１８に記載の電界効果電子放出素子の製造方
    法。
  20. 【請求項２０】 前記陰極層を積層する段階はタングス
    テンを所定の厚さにＤＣマグネトロンスパッタリング法
    又は電子ビーム蒸着法で蒸着することを特徴とする請求
    項１８に記載の電界効果電子放出素子の製造方法。
  21. 【請求項２１】 前記マスク層を積層する段階はアルミ
    ニウム又はチタンを所定の厚さにマグネトロンスパッタ
    リング法又は電子ビーム蒸着法で蒸着することを特徴と
    する請求項１８に記載の電界効果電子放出素子の製造方
    法。
  22. 【請求項２２】 前記ゲートを形成する段階はゲート層
    を蒸着し写真食刻法で食刻して形成することを特徴とす
    る請求項１８に記載の電界効果電子放出素子の製造方
    法。
  23. 【請求項２３】 前記マスクを形成する段階は、前記マ
    スク層上に所定のフォトレジストマスクを形成する段階
    及び該フォトレジストマスクを用いて塩素系列のリアク
    チブイオンエッチング法を使用して食刻する段階を含む
    ことを特徴とする請求項１８に記載の電界効果電子放出
    素子の製造方法。
  24. 【請求項２４】 前記マイクロチップとなる部分を形成
    する段階は前記マスクを用いて前記陰極をＣＦ4 ／Ｏ2
    プラズマで食刻することを特徴とする請求項１８に記載
    の電界効果電子放出素子の製造方法。
  25. 【請求項２５】 前記マイクロチップ突出段階はＢＯＥ
    法で食刻することを特徴とする請求項１８に記載の電界
    効果電子放出素子の製造方法。
  26. 【請求項２６】 前記ＢＯＥ法はＨＦ：ＮＨ4 Ｆの比が
    ７：１〜１０：１の溶液を使用することを特徴とする請
    求項２５に記載の電界効果電子放出素子の製造方法。
JP2710196A 1995-03-29 1996-02-14 電界効果電子放出素子及びその製造方法 Expired - Fee Related JP3883227B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950006889A KR100343207B1 (ko) 1995-03-29 1995-03-29 전계효과전자방출소자및그제조방법
KR95P6889 1995-03-29

Publications (2)

Publication Number Publication Date
JPH08287819A true JPH08287819A (ja) 1996-11-01
JP3883227B2 JP3883227B2 (ja) 2007-02-21

Family

ID=19410814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2710196A Expired - Fee Related JP3883227B2 (ja) 1995-03-29 1996-02-14 電界効果電子放出素子及びその製造方法

Country Status (3)

Country Link
US (2) US5614795A (ja)
JP (1) JP3883227B2 (ja)
KR (1) KR100343207B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004503907A (ja) * 2000-06-01 2004-02-05 レイセオン・カンパニー 高効率の光放射発生用の光マグネトロンおよび１／２λ誘起πモード動作

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3042402B2 (ja) * 1996-04-26 2000-05-15 住友電気工業株式会社 窒化珪素系セラミックス摺動材料及びその製造方法
KR100250408B1 (ko) * 1996-11-30 2000-04-01 김영남 실링홈을 가지는 전계 방출형 표시장치
US6710539B2 (en) 1998-09-02 2004-03-23 Micron Technology, Inc. Field emission devices having structure for reduced emitter tip to gate spacing
US6387717B1 (en) 2000-04-26 2002-05-14 Micron Technology, Inc. Field emission tips and methods for fabricating the same
US6724146B2 (en) * 2001-11-27 2004-04-20 Raytheon Company Phased array source of electromagnetic radiation
US6903005B1 (en) 2000-08-30 2005-06-07 Micron Technology, Inc. Method for the formation of RuSixOy-containing barrier layers for high-k dielectrics
US6461909B1 (en) 2000-08-30 2002-10-08 Micron Technology, Inc. Process for fabricating RuSixOy-containing adhesion layers
JP3737696B2 (ja) * 2000-11-17 2006-01-18 株式会社東芝 横型の電界放出型冷陰極装置の製造方法
US6525477B2 (en) 2001-05-29 2003-02-25 Raytheon Company Optical magnetron generator
US6618555B2 (en) 2001-12-21 2003-09-09 Eastman Kodak Company Underwater one-time-use camera having camera frame assembly retained in front housing part at unloading
US6636697B2 (en) 2001-12-21 2003-10-21 Eastman Kodak Company Depressurized underwater one-time-use camera with seal integrity indicator and method
US6574435B1 (en) 2001-12-21 2003-06-03 Eastman Kodak Company Underwater camera housing having sealed pivotable shutter actuator and method
US6625394B2 (en) 2001-12-21 2003-09-23 Eastman Kodak Company Two-shot molded seal integrity indicator, underwater camera, and method
US6636695B2 (en) 2001-12-21 2003-10-21 Eastman Kodak Company Dual action shutter release with thumbwheel brake and methods
US7265360B2 (en) * 2004-11-05 2007-09-04 Raytheon Company Magnetron anode design for short wavelength operation
EP2109132A3 (en) * 2008-04-10 2010-06-30 Canon Kabushiki Kaisha Electron beam apparatus and image display apparatus using the same
JP2011082071A (ja) * 2009-10-08 2011-04-21 Canon Inc 電子放出素子、電子線装置、及び、画像表示装置
KR101615634B1 (ko) 2010-02-09 2016-04-26 삼성전자주식회사 테라헤르츠 발진기 및 전자방출원의 제조방법
JP2018152418A (ja) * 2017-03-10 2018-09-27 東芝メモリ株式会社 半導体装置の製造方法及びエッチング用マスク
CN110875165A (zh) * 2018-08-30 2020-03-10 中国科学院微电子研究所 一种场发射阴极电子源及其阵列

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0365630B1 (fr) * 1988-03-25 1994-03-02 Thomson-Csf Procede de fabrication de sources d'electrons du type a emission de champ, et son application a la realisation de reseaux d'emetteurs
US5063327A (en) * 1988-07-06 1991-11-05 Coloray Display Corporation Field emission cathode based flat panel display having polyimide spacers
US5217401A (en) * 1989-07-07 1993-06-08 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a field-emission type switching device
JP2574500B2 (ja) * 1990-03-01 1997-01-22 松下電器産業株式会社 プレーナ型冷陰極の製造方法
US5266155A (en) * 1990-06-08 1993-11-30 The United States Of America As Represented By The Secretary Of The Navy Method for making a symmetrical layered thin film edge field-emitter-array
JP3235172B2 (ja) * 1991-05-13 2001-12-04 セイコーエプソン株式会社 電界電子放出装置
US5382867A (en) * 1991-10-02 1995-01-17 Sharp Kabushiki Kaisha Field-emission type electronic device
US5457355A (en) * 1993-12-01 1995-10-10 Sandia Corporation Asymmetrical field emitter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004503907A (ja) * 2000-06-01 2004-02-05 レイセオン・カンパニー 高効率の光放射発生用の光マグネトロンおよび１／２λ誘起πモード動作

Also Published As

Publication number Publication date
US5614795A (en) 1997-03-25
US5675210A (en) 1997-10-07
KR960035720A (ko) 1996-10-24
KR100343207B1 (ko) 2002-11-22
JP3883227B2 (ja) 2007-02-21

Similar Documents

Publication Publication Date Title
JP3883227B2 (ja) 電界効果電子放出素子及びその製造方法
JP3895796B2 (ja) 多重チップ電界効果電子放出素子の製造方法
EP0501785A2 (en) Electron emitting structure and manufacturing method
JPH10289650A (ja) 電界電子放出素子及びその製造方法並びに電界電子放出型ディスプレイ装置
JP3740190B2 (ja) 電界放出表示装置の製造方法
KR100343214B1 (ko) 전계방출소자의제조방법
KR0133498B1 (ko) 전계방출형냉음극제조방법,그것을이용한전계방출형냉음극,및평판형화상표시장치
KR100322696B1 (ko) 전계효과전자방출용마이크로-팁및그제조방법
JP2969081B2 (ja) 水平電界効果を有する電子放出素子及びその製造方法
JPH07122179A (ja) 電界放出カソード及び電界放出カソードの製造方法
JP2000067736A (ja) 電子放出素子およびその製造方法、ならびにこれを用いたディスプレイ装置
JPH03295131A (ja) 電界放出素子およびその製造方法
JPH0574327A (ja) 電子放出素子
JP3184890B2 (ja) 電子放出素子及びその製造方法
JP2000182508A (ja) 電界放出型カソード、電子放出装置、および電子放出装置の製造方法
JP2000123713A (ja) 電子放出素子およびその製造方法、ならびにこれを用いたディスプレイ装置
KR100286450B1 (ko) 전계방출 이미터 및 그의 제조방법
KR100278745B1 (ko) 가속전극을 갖는 전계방출 표시소자 및 그 제조방법
JPH1031956A (ja) 集束電極を有する電界放出カソードの製造方法
KR100287117B1 (ko) 전계방출 표시장치 및 이의 제조방법
KR100278502B1 (ko) 더블 게이트를 갖는 화산형 금속 fea 제조방법
JP2000173512A (ja) 電界イオン放出方式表示装置及びその駆動方法
KR100464299B1 (ko) 전계효과전자방출소자의제조방법
JP2001068013A (ja) 電界放射型素子及びその製造方法
KR100343212B1 (ko) 수평전계효과전자방출소자및그제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050201

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050427

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050506

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061114

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091124

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111124

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111124

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121124

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees