KR0133498B1 - 전계방출형냉음극제조방법,그것을이용한전계방출형냉음극,및평판형화상표시장치 - Google Patents

전계방출형냉음극제조방법,그것을이용한전계방출형냉음극,및평판형화상표시장치

Info

Publication number
KR0133498B1
KR0133498B1 KR1019930013114A KR930013114A KR0133498B1 KR 0133498 B1 KR0133498 B1 KR 0133498B1 KR 1019930013114 A KR1019930013114 A KR 1019930013114A KR 930013114 A KR930013114 A KR 930013114A KR 0133498 B1 KR0133498 B1 KR 0133498B1
Authority
KR
South Korea
Prior art keywords
emitter
layer
substrate
electrode layer
insulating layer
Prior art date
Application number
KR1019930013114A
Other languages
English (en)
Other versions
KR940002892A (ko
Inventor
마사유끼 나까모또
도미오 오노
다다시 사까이
Original Assignee
사또 후미오
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사또 후미오, 가부시끼가이샤 도시바 filed Critical 사또 후미오
Publication of KR940002892A publication Critical patent/KR940002892A/ko
Application granted granted Critical
Publication of KR0133498B1 publication Critical patent/KR0133498B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • H01J1/3042—Field-emissive cathodes microengineered, e.g. Spindt-type

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

에미터의 형상 재현성이나 균일성, 또 게이트-에미터 사이의 거리 제어성을 높일 수 있고, 또 그 형성영역을 용이하게 대면적화할 수 있는 전계 방출형 냉음극의 제조 방법을 제공하는 것을 목적으로 한다.
저부를 뾰족하게 한 오목부(12)를 제1기판(11)에 열산화 절연층(13)을 형성한다. 오목부(12)내를 매립하면서 열산화 절연층(13) 상에 에미터 재료층(14)을 형성한다. 제1기판(11)과 구조 기판으로 이루어지는 제2기판을 접합한다. 제1기판(11)을 에칭 제거하고, 열산화 절연층(13)을 노출시킴과 동시에 오목부내에 충전된 에미터 재료에 상당하는 오목부(18)를 돌출시킨다. 노출된 열산화 절연층(13)상에 에미터 전극층(19)을 형성한 후, 볼록부 선단부(18a)가 노출하도록 열산화 절연층(13) 및 게이트 전극층(14)의 일부를 제거해서 에미터(18)를 형성한다.

Description

전계 방출용 냉음극 제조방법, 그것을 이용한 전계 방출형 냉음극, 및 평판형 화상 표시 장치
제1a도 내지 제1h도는 본 발명의 한 실시예에 따른 전계 방출형 냉음극의 제조공정을 도시한 단면도.
제2도는 본 발명의 한 실시예에 따른 전계 방출형 냉음극을 도시한 부분 단면 사시도.
제3도는 본 발명의 한 실시예에 따른 평판형 화상 표시 장치의 주요부를 도시한 단면도.
제4도는 제3도에 도시한 평판형 화상 표시 장치의 주요부 구성을 도시한 사시도.
제5도는 본 발명의 다른 실시예에 따른 평판형 화상 표시 장치의 주요부를 도시한 사시도.
제6도는 본 발명의 또 다른 실시예에 따른 평판형 화상 표시 장치의 주요부를 도시한 단면도.
제7a도 내지 제7d도는 본 발명의 또 다른 실시예에 따른 평판형 화상 표시 장치의 냉음극판의 제조 공정을 도시한 단면도.
제8도는 본 발명의 한 실시예에 따른 전계 방출형 냉음극을 이용한 전자선 묘화 장치의 개략구성도.
제9a도 내지 제9c도는 종래의 전계 방출형 냉음극의 제조 공정을 도시한 단면도.
제10도는 종래의 평판형 화상 표시 장치의 구성을 설명하기 위한 도면.
* 도면의 주요부분에 대한 부호의 설명
11 : Si 단결 기판으로 구성되는 제1기판 12 : 오목부
13 : SiO2열산화 절연층 14 : 에미터 재료층
17 : 유리 기판으로 구성되는 제1기판
18 : 에미터로 되는 피라미드 형상 볼록부
18a : 에미터 선단부 19 : 게이트 전극층
19b : 개구부 21 : 냉음극판
30, 40 : 평판형 화상 표시 장치 31 : 형광체층
32 : 애노드 전극층 33 : 유리면판
본 발명은 전계 방출형 냉음극의 제조방법, 그것을 이용한 전계 방출형 냉음극, 및 평판형 화상 표시 장치에 관한 것이다.
근래, 발달한 Si 반도체 가공 기술을 이용하여 전계 방출형 냉음극의 개발이 활발히 진행되어, 초고속 마이크로파 디바이스, 파워 디바이스, 전자선 디바이스, 평판형 화상 표시 장치 등에의 응용이 진행되고 있다. 그 대표적인 예로서는 스핀트(C.A. Spindt) 등이 Journal of Applied Physics, Vol. 47,5248(1976)에 기재한 것이 공지되어 있다.
여기에 기재되어 있는 전계 방출형 냉음극은, 제9도에 도시한 바와같이, Si단결정 기판(1)상에 절연층으로서 SiO2층(2)을 CVD등의 퇴적법으로 형성하고, 또 게이트 전극층인 Mo층(3) 및 Al층(4)를 스퍼터링법 등으로 형성한 후, 이들 층(2,3 및 4)에 에칭으로 직경 약 1.5㎛정도인 핀홀(5)을 내고[제9a도], 에미터로 되는 금속, 예를 들면 Mo를 수직 방향에서 Si단결정 기판(1)을 회전시키면서 진공 증착하고, 핀홀(5)의 직경이 MO(6)의 퇴적과 동시에 막히는 것을 이용해서 핀홀(5)내에 Mo를 원추형상으로 퇴적시키고[제9b도], 최종적으로 Mo층(4 및 6)을 제거함으로써, 원추형 에미터(7)를 제작했다[제9c도].
이와 같은 냉음극을 이용한 전자장치, 예를 들면 평판형 화상 표시 장치는, 제10도에 도시한 바와 같이, 상기 냉음극을 다수 형성한 Si단결정 기판(1)과 형광체층을 형성한 유리면판(8)을 소정 간격을 두고 대향배치시킴으로써 구성된다. 또 제10도중 A는 냉음극 형성 영역을 나타낸다. 이와 같은 전계 방출형 냉음극을 이용한 평판형 화상 표시 장치는 액정을 이용한 표시장치와는 달리 발광형이고 백라이트가 필요없어서 저소비 전력화가 가능하다는 점에서 주목되고 있다.
그러나, 상기한 바와 같은 종래의 전계 방출형 냉음극의 제조방법, 즉 이에 의해 생성된 전계 방출형 냉음극, 또는 그 냉음극을 이용한 전자 장치에 있어서는 이하와 같은 중요한 문제점이 있었다.
먼저, 첫째로, 상기 종래의 회전 증착법에서는 제9a도에 도시된 바와 같이, 층(2,3,4)에 형성한 핀홀(5)의 직경이 조금씩 작아지는 것을 이용하여 핀홀(5)내에 원추형의 에미터(7)를 퇴적해서 형성하고 있기 때문에, 핀홀(5)의 직경의 오차나, 각층의 두께 등의 오차에 의해서 에미터의 높이, 선단부의 형상 등이 오차가 생기기 쉽고, 생성된 냉음극은 전계 방출의 균일성이 나쁜데다, 전계 방출 효율을 향상시키는데 필요한 에미터 선단부의 예리함이 없어서 전계 방출 효율 저하, 소비전력 증대 등의 문제를 초래하였다. 또, 형상의 재현성이나 생산성이 나빠서 다수의 전계 방출형 냉음극을 동일 기판상에 제작하는 경우, 제조 비용이 매우 고가로 되는 문제가 있었다.
또, 둘째로 SiO2절연막을 CVD법에 의해 형성하고 있기 때문에, 전계 방출 효율을 크게 좌우하는 게이트-에미터 사이의 거리를 정확히 제어할 수 없어서 냉음극마다의 전계 방출이 불균일해지고, 예를 들면 평판형 화상 표시 장치를 제작한 경우에는 각각의 냉음극에 대응한 화소의 휘도에 오차가 발생해버린다. 또, 평판형 화상 표시 장치에 관해 설명하면, 게이트-에미터 사이의 거리나 에미터의 선단 형상의 근소한 오차 등에 따라 애노드-에미터 사이에 흐르는 전자류(電子流)에 대해 게이트-에미터 사이에 흐르는 전자류의 비율이 커지는 경우가 많고, 경우에 따라서는 게이트-에미터 사이에 흐르는 전자류가 전체 전류에 대해 60%나 되기 때문에, 각각의 냉음극에 대응한 화소(형광체)의 발광 효율이 저하함과 동시에 휘도 오차가 커지는 문제가 있었다.
셋째로, Si단결정 기판의 크기로는 전계 방출형 냉음극의 형성 영역, 즉 형성수가 제한되고 생산성도 낮다. 이것은, 다수의 냉음극을 사용하는 평판형 화상 표시 장치에서는 장치의 크기가 제된다는 것을 의미한다. 또, 평판형 화상 표시 장치에서는 Si단결정 기판을 장치 본체의 일부로서 이용하게 되지만, 진공 용기로서 강도적으로 매우 약해져 버린다. 특히, 화면이 대형화되면 강도 유지가 곤란해진다.
상기한 바와 같은 크기의 제한을 해소하거나 강도 향상을 도모하기 위해, Si 단결정 기판을 유리 기판 등의 구조 기판에 대응해서 이용하는 것이 고려되지만, 단지 대응시키는 것만으로는 냉음극부의 두께가 증대하기 때문에, 경량 박형화를 지향하는 전자 장치에는 부적당해진다. 또, Si단결정 기판 대신 유리 기판을 이용한 경우에는 상기 크기에 관한 문제는 해소되지만, 이 경우에는 에미터와의 도통을 유지하기 위해 유리 기판 상에 도전층을 형성할 필요가 있고, 따라서 SiO2절연층 형성에 CVD법을 이용하지 않고 전자비임 증착법이나 스퍼터링법 등으로 형성해야 한다. 그러나, 이들 방법으로 얻어지는 SiO2 절연층은 CVD법보다도 다공질로 핀홀이 많고, 전계 방출 효율을 좌우하는 게이트-에미터 사이의 거리에 한층 더 오차가 생겨버린다.
한편, 종래의 전계 방출형 냉음극을 이용한 평판형 화상 표시 장치에 관해서는 상기한 바와 같은 냉음극 제법상의 문제 이외에도 이하에 나타낸 바와 같은 문제가 있다. 즉, 전계 방출형 냉음극을 이용한 경우, 캐소드-애노드 사이의 인가 전압을 100V정도로 올려도 통상의 C-CRT에 비해 전자선 에너지가 작고, 형광체 표면에 전하가 모여서 전자선이 반발되는 경우도 있고, 형광체 표면의 수 mm밖에 전자가 침입할 수 없어서, 형광체의 발광효율이 낮다는 문제가 있었다. 인가 전압을 증가시키면 전자선 에너지가 증가해서 발광 효율이 향상됨과 동시에 높은 가속 전압에서도 휘도 포화를 일으키지 않고, 발광 효율이 높은 형광체를 사용할 수 있게 되지만, 불순물 개스의 전리(電離)에 의한 캐소드 표면의 스퍼터나 게이트-캐소드 사이의 브레이크 다운(breakdown) 등의 문제가 발생해버린다. 따라서, C-CRT에서 통상 사용되는 인가 전압보다도 낮은 인가 전압을 이용할 필요가 있어서 본래 얻어지는 발광 효율보다도 실제로는 발광 효율이 저하해버린다.
또, 이와 같은 발광 효율 저하를 조금이라도 보충하는 방법으로서, 형광체면판(face plate)의 관측면에 대한 반대측, 즉 형광체 배면에 알루미늄 등을 입혀서, 이른바 메탈 백(metal-back)으로서 형광체 배면측으로 방사시킨 광을 관측면측으로 반사시키는 방법이 있으며, 통상의 C-CRT에서는 널리 이용되고 있다. 그러나, 메탈 백을 실시하면 전자선을 Al층을 통과시키기 위해 6000V~8000V 이상의 고전압을 인가할 필요가 있고, 상기 캐소드의 스퍼터나 파괴 뿐만 아니라 애노드-캐소드 사이의 갭이 수 ㎛에서 1mm이하로 좁아지기 때문에, 절연성 유지가 매우 곤란해져 버린다.
상기한 바와 같이, 종래의 전계 방출형 냉음극 제조방법에서는 에미터 형상의 재현성이나 균일성이 매우 낮고, 전계 방출 효율의 저하나 불균일화, 소비 전력의 증대, 생산성 저하 등의 다양한 문제가 생기고, 또 전계 방출형 냉음극의 형성 영역이 Si단결정 기판의 크기게 제한되거나 Si단결정 기판을 장치 본체의 일부로서 사용해야 하는 등의 문제가 있었다.
또, 종래의 전계 방출형 냉음극을 이용한 평판형 화상 표시 장치에 관해서는 상술한 에미터에 관한 문제를 제외해도, 그 구조상의 문제로서 화소의 발광 효율(휘도)이 낮고 휘도의 오차가 큰 등의 문제가 있었다.
본 발명은 이와 같은 과제에 대처하기 위한 것으로, 형상의 재현성이나 균일성이 우수한 에미터가 용이하게 얻어짐과 동시에 게이트-에미터 사이의 거리를 정확히 제어할 수 있고, 또 그 형성 영역을 냉음극부의 두께를 두껍게 하지 않고 용이하게 대면적화할 수 있으며, 생산성이 우수한 전계 방출형 냉음극의 제조방법을 제공하는 것을 목적으로 하고, 또 전자 방출 효율 및 균일성 등이 우수해서 장치의 일부로서 이용한 경우에도 충분한 강도가 얻어지는 전계 방출형 냉음극을 제공하는 것을 목적으로 하며, 또 다른 목적은 화소의 발광 휘도를 증대시킴과 동시에 각 화소간에 있어서 휘도의 오차를 저감해서 표시 화면의 화질 개선을 도모한 평판형 화상 표시 장치를 제공하는 것이다.
본 발명의 전계 방출형 냉음극의 제조방법은 제1기판에 저부(低部)를 뾰족하게 한 오목부를 설치하는 공정과, 상기 오목부내를 포함해서 상기 제1기판 표면에 절연층을 형성하는 공정과, 상기 오목부내를 매립하면서 상기 절연층상에 에미터 재료층을 형성하는 공정과, 상기 제1기판과 구조 기판으로 이루어지는 제2기판을 상기 에미터 재료층이 개재하도록 접합하는 공정과, 상기 제1기판을 에칭으로 제거하고 상기 절연층을 노출시킴과 동시에 상기 오목부내에 충전된 상기 에미터 재료에 상당하는 볼록부를 돌출시키는 공정과, 상기 노출된 절연층상에 게이트 전극층을 형성하는 공정과, 상기 볼록부의 선단부가 노출하도록 상기 절연층 및 게이트 전극층의 일부를 제거하고 에미터를 형성하는 공정을 갖는 것을 특징으로 한다.
또, 본 발명의 전계 방출형 냉음극은 상기 제조 방법으로 얻어진 것으로, 구조 기판과, 상기 구조 기판상에 접합 형성되고 선단부가 첨예한 볼록부 형상의 에미터를 갖는 에미터 재료층과, 상기 에미터 재료층상에 상기 에미터의 선단부가 노출하도록 설치된 절연층과, 상기 절연층을 통해 상기 에미터의 형상을 따라 설치됨과 동시에 이 에미터의 선단부를 포위하는 개구부를 갖는 게이트 전극층을 구비하는 것을 특징으로 한다.
또, 본 발명의 평판형 화상 표시 장치는 형광체층과 애노드 전극층이 차례로 형성된 면판과, 상기 형광체층과 대향하여 배치되어 캐소드 전극층과, 이 캐소드 전극층상에 설치된 에미터와, 상기 에미터에서는 방출되는 전자류를 제어하는 게이트 전극층을 갖는 전계 방출형 냉음극판을 구비하고, 상기 에미터 주위의 상기 게이트 전극층상 및/또는 상기 게이트 전극층의 에미터 개구부에 제2형광체층이 형성되어 있는 것을 특징으로 한다.
본 발명의 전계 방출형 냉음극의 제조방법에 있어서는 오목부를 설치한 제1기판상에 먼저 절연층을 형성하고, 그후 에미터 재료층을 형성하고 있기 때문에 게이트-에미터 사이의 거리를 정밀하게 제어할 수 있다. 또, 에미터는 제1기판에 설치한 오목부내에 충전한 에미터 재료에 상당하기 때문에 미리 오목부를 정확히 형성해 둠으로써 선단부가 예리하게 돌출하고, 또 높이의 균일성이 우수한 에미터를 재현성 좋게 얻을 수 있다. 이와 같은 에미터는 전계 방출 효율 및 그 균일성이 대폭 향상된다. 또, 에미터 재료층을 제1기판상에 형성하고, 이것과 구조 기판을 접착한 후, 불필요한 제1기판을 용해 제거하고 있어서 에미터가 형성된 다수의 제1기판을 1장의 구조 기판에 퇴적할 수 있다. 따라서, 냉음극 형성 면적을 용이하게 크게 할 수 있고, 생산성의 향상을 도모할 수 있으며, 또 구조기판을 이용해도 그 두께를 얇게 유지할 수 있다.
또, 본 발명의 평판형 화상 표시 장치에 있어서는 에미터 주위의 게이트 전극층상 및/또는 게이트 전극층의 에미터 개구부에 제2형광체층을 설치하고, 통상은 발광에 기여하지 않는 게이트-캐소드 사이를 흐르는 전자류에 의해 상기 제2형광체를 효율좋게 발광시킬 수 있으며, 또 이러한 광은 금속성 게이트 자체에 의해 반사되어 게이트가 메탈 백 작용을 지니게 된다. 따라서, 게이트 전극층상의 형광체에서의 발광 및 면판상의 형광체에서 발광과 유사하게 높은 발광 효율 및 휘도가 얻어진다. 또, 게이트-캐소드 사이의 거리나 캐소드-애노드 사이의 거리의 변화에 따라 애노드-캐소드 사이의 전류에 오차가 생겨도 게이트 전극층상에 형성된 형광체의 발광에 의해 총 발광량의 오차(각 화소간에서의 휘도 오차)를 저감할 수 있다.
이하, 도면을 참조하여 본 발명의 실시예에 대해 설명하겠다.
제1도는 본 발명의 한 실시예에 의한 전계 방출형 냉음극의 제조 공정을 도시한 것으로, 이 도면에 기초하여 본 실시예에서의 전계 방출형 냉음극의 제조 방법을 설명한다.
먼저, 제1기판에 저부를 뾰족하게 한 오목부를 형성한다. 이와 같은 오목부의 형성방법으로서는 이하가 기재하는 바와 같은 Si 단결정 기판의 이방성 에칭을 이용하는 방법이 있다. 즉, 먼저 P형에서 (100) 결정면 방위의 Si 단결정 기판상에 두께 0.1㎛정도인 SiO2열산화막을 드라이 산화법으로 형성하고, 또 레지스트를 스핀 코트법에 의해 도포한다. 이어서, 스테퍼를 이용해서, 예를 들면 1㎛각의 정방형 개구부가 얻어지도록, 노광, 현상 등의 패터닝을 행한 후, NH4F·HF 혼합 용액에 의해 SiO2막을 에칭한다. 레지스트를 제거한 후, 30wt%의 KOH 수용액을 이용하여 이방성 에칭함으로써, 제1a도에 도시한 바와 같이 Si 단결정 기판(11)에, 예를 들면 0.71㎛인 벽 피라미드상의 오목부(12)가 형성된다.
다음에, NH4F·HF 혼합 용액을 이용해서 SiO2막을 일단 제거한 후, 제1b도에 도시한 바와 같이, Si 단결정 기판(11)상에 오목부(12)내를 포함해서 SiO2열산화 절연층(13)을 형성한다. 본 실시예에서는 두께 0.5㎛로 되도록 웨트 산화법에 의해 SiO2열산화 절연층(13)을 형성한다. 또, 절연층(13)은 CVD법 등에 의해 SiO2를 퇴적함으로써도 형성될 수 있지만, 열산화 SiO2층은 치밀질로 두께의 제어 등이 용이해서 바람직하다. 이어서, 상기 SiO2열산화 절연층(13)상에 에미터 재료층(14)으로서, 예를 들면 W층이나 Mo층 등을 형성한다. 에미터 재료층(14)은 오목부(12)가 충분히 매립됨과 동시에 오목부(12) 이외의 부분도 일정해지도록 형성한다. 본 실시예에서는 두께 2㎛로 되도록 에미터 재료층(14)을 스퍼터링법으로 형성했다. 또, ITO도전층(15)을 동일하게 스퍼터링법에 의해, 예를 들면 두께 1㎛로 되도록 형성했다. 또, 도전층(15)은 에미터 재료층(14) 의 재질에 따라서는 생략 가능하고, 그 경우에는 에미터 재료층(14)가 캐소드 전극층을 겸하게 된다.
한편, 제2기판으로 되는 구조 기판으로서, 배면에 두께 0.3㎛인 Al층(16)을 코팅한 파이렉스 유리기판(두께 1mm)(17)을 준비하고, 제1c도에 도시한 바와 같이, 유리 기판(17)과 상기 Si단결정 기판(11)을 에미터 재료층(14)을 통하도록 접착한다. 이 접착에는, 예를 들면 정전 접착법을 적용할 수 있다. 정전 접착법은 냉음극 장치의 경량화나 박형화에 기여한다.
유리기판(17) 배면의 Al층(61)을 HNO3·CH3COOH·HF의 혼합 용액으로 제거한 후, 에틸렌 디아민, 피로카테콜 및 피라진의 혼합 수용액(에틸렌 디아민 : 피로카테콜 : 피라진 : 물=75cc : 12g : 3mg : 10cc)으로 Si단결정 기판(11)만을 에칭 제거하고, 제1d도에 도시한 바와 같이, SiO2열산화 절연층(13)을 노출시킴과 동시에 SiO2열산화 절연층(13)으로 덮인 에미터 재료에 의한 피라미드 형상(4각추 모양)의 볼록부(18)를 돌출시킨다. 이 피라미드 형상 볼록부(18)는 Si단결정 기판(11)의 오목부(12)내에 충전된 에미터 재료에 상당한다.
다음에, 게이트 전극층(19)으로서, 예를 들면 W층을 제1e도에 도시한 바와 같이 SiO2열산화 절연막(13)으로 덮인 볼록부(18)의 형상에 따라 SiO2열산화 절연층(13)상에 W층(19)을 형성한다. 이 실시예에서는 두께 0.5㎛로 되도록 스퍼터링법에 의해 W층(19)을 형성했다. 또 SiO2열산화 절연층(13)을 덮고 있는 상기 게이트 전극층(19)의 볼록부가 가려지는 정도의 두께로 포토레지스트(20)를 형성한다. 본 실시예에서는 약 0.9㎛ 정도의 두께로 스핀 코트법에 의해 포트 레지스트(20)를 도포했다.
또, 산소 플라즈마에 의한 드라이 에칭을 행하고, 제2f도에 도시한 바와 같이, 피라미드 형상 볼록부(18)에 따른 게이트 전극층(19)의 선단(19a)[SiO2열산화 절연층(13)의 선단(13a)를 포함함]가 어느 정도, 예를 들면 0.7㎛ 정도 나타나도록 포토 레지스트(20)를 에칭 제거한다. 그후, 반응성 이온 에칭에 의해 피라미드 형상 볼록부(18)의 선단부(18a)상에 위치하는 게이트 전극층(19) 및 SiO2열산화 절연층(13)을 제거하고, 제1g도에 도시한 바와 같이, 게이트 전극층(19)의 피라미드 형상 볼록부(18)의 선단에 상당하는 부분을 개구시킨다.
레지스트(20)를 제거한 후, NH4F·HF 혼합 용액을 이용해서 다시 피라미드 형상 볼록부(18)가 선단부(18a)의 선단부(18a)주위의 SiO2열산화 절연층(13)을 선택적으로 에칭 제거한다. 따라서, 제1h도에 도시한 바와 같이, 게이트 전극층(19)의 개구부(19b)가 형성됨과 동시에 에미터 재료에 의한 피라미드 형상 볼록부(18)의 선단부(18a)가 노출되어 피라미드 형상의 냉음극, 즉 에미터가 형성된다.
상기 제조예에서 얻어진 전계 방출형 냉음극의 구성을 제2도에 도시한다.
또, 제2도는 ITO도전층(15)의 형성을 생략한 경우를 도시한 것이다. 전계 방출형 냉음극은 구조기판인 유리 기판(17)상에 캐소드 전극층을 겸하는 에미터 재료층(14)이 직접 접합 형성되고, 에미터 재료층(14)에는 피라미드 형상 볼록부(18)가 에미터(예를 들면, W에미터)로서 일체적으로 설치되어 있다. 피라미드 형상 에미터(18)는 Si단결정 기판(11)의 오목부(12)내에 충전된 에미터 재료에 상당하는 것이다.
피라미드 형상(18)은 전자 방출부로 되는 선단부(18a)를 제외하고 SiO2열산화 절연층(13)이 덮여 있고, 또 SiO2열산화 절연층(13)을 통해 게이트 전극층(19)으로 되는 W층이 형성되어 있다. 게이트 전극층(19)은 피라미드 형상 에미터(18)의 형상에 따라 형성되고, 또 에미터(18)의 선단부(18a)를 포위하도록 설치된 개구부(19b)를 가진다. 피라미드 형상 에미터(18)의 선단부(18a)는 상기 게이트 전극층(19)의 개구부(19b)내에 배치되고, 개구부(19b)를 통해 에미터 선단부(18a)에서 전계 방출에 의해 전자가 방출되도록 구성되어 있다.
상기 실시예에 있어서, 오목부(12)를 설치한 Si단결정 기판(11)상에 먼저 SiO2열산화 절연층(13)을 형성하고, 그후 에미터 재료층(14)을 퇴적함으로써 형성하고 있기 때문에, 절연층을 CVD법 등으로 형성하고 있는 종래의 전계 방출형 냉음극에 비래, 게이트-에미터 사이의 거리를 정밀하게 제어할 수 있다. 또, 에미터 재료로서는 Si에 한하지 않고, 일함수가 낮은 다양한 재료를 이용할 수 있다.
피라미드 형상 에미터(18)는 Si단결정 기판(11)에 설치한 오목부(12)내의 에미터 재료를 충전함으로써 형성되기 때문에, 오목부(12)의 형상에 따른 에미터(18)를 재현성 좋게 얻을 수 있다. 그리고, 상기 오목부(12)는 이방성 에칭에 의한 형상 재현성, 및 SiO2열산화 절연층(13)의 오목부(12) 내부로의 성장 작용에 의해 저부를 양호하게 뾰족하게 한 역피라미드 형상으로 할 수 있어서, 선단부(18a)가 예리해지고, 또 높이의 균일성이 우수한 피라미드 형상의 에미터(18)를 안정하게 얻을 수 있게 된다.
이와 같은 에미터(18)는 전계 방출 효율 및 그 균일성이 매우 향상되고, 각종 전계 방출형 냉음극을 이용한 전자장치의 효율이나 균일성 개선에 크게 기여한다. 또, 본 발명에 의한 전계 방출형 냉음극에 있어서는 SiO2열산화 절연층(13)이 에미터(18)의 피라미드 형상에 따라 형성되어 있어서, 전하가 방출되는 선단부 이외의 에미터 부분이 전기적으로 차단되어 선단부로의 집계 집중이 증가하고, 전계 방출 효율이 향상되며, 또 전계 방출 동작의 안정성이 향상한다.
또, 피라미드 형상 에미터(18)를 포함해서 에미터 재료층(14)을 Si단결정 기판(제1기판)(11)상에 형성하고, 이것과 구조 기판(유리 기판)(17)을 접착한 후, 불필요한 Si단결정을 통해 제거하고 있기 때문에, 피라미드 형상 에미터(18)가 형성된 다수의 Si단결정 기판(11)을 1장의 구조기판(17)에 집적할 수 있다.
따라서, 냉음극부의 형성 면적을 용이하게 크게 할 수 있어서 대면적의 전계 방출형 냉음극의 형성이 가능해진다. 또, 불필요한 Si 단결정을 용해 제거해서, 에미터 재료층(14)은 결과적으로 구조 기판(17)에 직접[또는 도전층(15)을 통해] 형성된 형태로 되기 때문에, 종래의 냉음극과 같이 두께가 증대하는 일이 없다. 따라서, 박형화한 냉음극을 대면적 내에 용이하게 형성할 수 있어서 생산성이 향상됨과 동시에 다양한 전자 장치에의 대응이 도모된다.
또, 상기 게이트-에미터 사이의 거리의 정확한 제어나, 에미터(18)의 형상 재현성 향상은 게이트-에미터 사이를 흐르는 전자류의 억제에도 기여한다. 따라서, 고 효율로 전자를 방출할 수 있게 된다. 예를 들면, 평판형 화상 표시 장치에 있어서는 개개의 냉음극부에 상당한 화소의 발광 효율을 높일 수 있고, 또 화소간의 휘도 오차를 저감할 수 있게 된다.
다음에, 상기 실시예에 따른 전계 방출형 냉음극을 이용한 평판형 화상 표시 장치에 대하여 설명한다.
본 실시예의 평판형 화상 표시 장치(30)는, 제3도에 도시한 바와 같이, 전계 방출형 피라미드 형상 에미터(18)가 다수 형성된 유리 기판(17)[이하, 냉음극부(21)로 기재]과, 형광체층(31)로 및 ITO로 이루어지는 투명 전극(애노드 전극)층(32)가 차례로 적층형성된 유리면판(33)이 소정 간격을 두고 대향 배치되고, 이들에 의한 진공 본체가 형성되어 있다. 즉, 냉음극관(21)은 진공 본체의 일부로서 이용된다.
냉음극판(21)에는, 제4도에 도시한 바와 같이, 캐소드 전극을 겸하는 에미터 재료층(14)과 게이트 전극층(19)이 서로 교차하는 네트워크로서 형성되고, 이들 각 교점에 각 화소를 형성하는 냉음극 형성 영역(22)이 각각 설정되어 있다. 1화소에 대응하는각 냉음극 형성 영역(22)은 각각 다수, 예를 들면 50개의 피라미드 형상 에미터(18)를 갖고 있다. 또, 유리 기판(33)에 형성된 형광체층(31)은 각 화소에 대응하는 적색 발광형광체층(31a), 녹색 발광 형광체층(31b) 및 청색 발광 형광체층(31c)에 의해 구성되고, 이들 각 냉음극 형성 영역(22)에 각각 대응 설치되어 있다. 각 색의 형광체층(31a,31b 및 31c)는 각각 수평 방향으로 차례로 반복 형성되어 있다.
상기한 바와 같은 평판형 화상 표시 장치(30)를 이용해서 화소 신호에 따라서 게이트-캐소드 사이에 30V의 전압, 및 애노드-캐소드 사이에 200V의 전압을 인가해서 구동시킨 바, 화소의 발광 휘도가 우수하고, 또 각 화소간의 휘도의 오차가 적고 양호한 화상을 얻을 수 있었다.
본 실시예의 평판형 화상 표시 장치에 있어서는, 상기 형상 정도 및 형상 균일성이 우수하고, 또 게이트-에미터 사이의 거리 정도가 우수한 피라미드 형상 전계 방출형 에미터(18)를 이용하기 때문에, 발광 휘도가 우수하고, 또 발광휘도의 오차가 적은 화상을 안정되게 얻을 수 있다. 또, 여기에서 이용한 전계 방출형 냉음극은 전자의 방출 효과가 우수하기 때문에 소비 전력 저감에도 기여한다.
또, 진공 본체의 일부로 되는 냉음극판(21)은 기재가 유리 기판(구조 기판(17)이기 때문에, 높은 진공에서 견딜 수 있는 강도를 갖고 있다. 또, 냉음극의 제조시에 유리 기판(17)상에 에미터(18)를 형성한 Si단결정 기판(11)을 다수 접착하면 대화면의 평판형 화상 표시 장치를 용이하게 얻을 수 있고, 이와 같은 경우에 있어서도 충분한 강도를 유지할 수 있다.
다음에, 본 발명의 다른 실시예의 평판형 화상 표시 장치에 대해 제5도를 참조하여 설명하겠다.
본 실시예의 평판형 화상 표시 장치(40)는 제2형광체층으로서 각 냉음극 형성 영역(22)에 상당하는 게이트 전극층(19)에도 각각 적색 발광 형광체층(41a), 녹색 발광 형광체층(41b) 및 청색 발광 형광체층(41c)가 설치되어 있다. 이들 게이트 전극층(19)측의 각 형광체층(41a,41b 및 41c)은 각각 대향하는 유리면판(33)측의 각 형광체층(31a,31b 및 31c)와 같은 색으로 되어 있다. 게이트 전극층(19)측의 각 형광체층(41a,41b 및 41c)는, 예를 들면 스퍼터링법으로 형성하거나, 또 1화소당 크기가 클때는 인쇄법에 의해 형성할 수도 있다. 또, 평판형 화상 표시 장치(40)의 상기한 이외의 구성은 상기 평판형 화상 표시 장치(30)와 동일하다.
상기 평판형 화상 표시 장치(40)를 이용해서 화소 신호에 따라 게이트-캐소드 사이에 30V의 전압 및 애노드-캐소드 사이에 200V의 전압을 인가해서 구동시킨 바, 화소의 발광 휘도가 보다 우수하고, 또 각 화소 사이에서의 휘도 오차가 적고 양호한 화성을 얻을 수 있었다.
여기에서, 일반적인 전계 방출형 냉음극에 있어서는 통상의 C-CRT에 비교해서 캐소드-애노드 사이의 방전 전류(전자전류)는 50-80% 정도이고, 남은 대부분의 방전전류는 게이트-캐소드 사이에 흐른다. 따라서, 본 실시예의 평판형 화상 표시 장치(40)와 같이 게이트 전극층(19) 상에도 각 색의 형광체층(41a,41b 및 41c)를 설치해 둠으로써, 이들이 효율좋게 발광하고, 또 이러한 광은 금속 재료로 이루어지는 게이트 전극층(19) 자체에 의해 반사되어 게이트 전극층(19)이 메탈 백 작용을 지니게 되므로, 게이트 전극층(19)상의 형광체층(41)에서의 발광과 면판(33)상의 형광체층(31)에서의 발광과 흡사해서 높은 발광 효율이 얻어진다.
또, 상기 실시예의 평판형 화상 표시 장치(40)에서는 본 발명에 따른 피라미드 형상 냉음극을 이용한 예에 대하여 설명했으나, 게이트 전극층 상의 형광체층은 이것에 한정되지 않고, 다양한 제조 방법에 의한 전계 방출형 냉음극에 대해서 유효하다. 특히, 게이트-캐소드 사이의 방전 전류가 크다고 생각되는 종래의 제9도에 도시한 회전 증착법에 의한 냉음극을 이용하는 경우에 있어서, 게이트 전극층 상의 제2형광체층은 더 한층 효과를 발휘한다.
즉, 제6도에 도시한 바와 같이, Si단결정 기판(11)상의 SiO2절연층(13)에 설치한 핀홀(5)내에 상기 회전 경사 증착법에 의해 형성한 에미터(7)를 이용하는 경우, 핀홀(5)의 주위의 게이트 전극층(3) 상에 각각 제2형광체층(41)을 설치한다. 이와 같이 함으로써, 게이트-에미터 사이의 거리나 오차나 에미터 형상의 오차가 크고, 게이트-캐소드 사이의 방전 전류가 증대하기 쉽고, 회전 경사 증착법에 의한 에미터(7)를 이용하는 경우에 있어서도 양호한 발광 효율이 얻어짐과 동시에 각 화소 사이에서의 휘도 오차를 저감할 수 있다.
다음에, 게이트 전극층의 에미터 개구부에도 형광체층을 형성한 본 발명의 다른 실시예에 의한 평판형 화상 표시 장치의 전계 방출형 냉음극판의 제조 공정에 대해 제7도를 참조해서 설명한다.
먼저, Si기판(51)상에 두께 1.2㎛의 SiO2절연층(52)을 CVD법에 의해 형성한다. 다음에, SiO2절연층(52)상에 전자 비임 증착에 의해 두께 0.5㎛인 Mo층(53)을형성한다. 또, 그 위에 레지스트를 스핀 코트법을 이용하여 도포하고, 전자비임을 조사해서 패터닝한다. 레지스트를 제거한 후, Mo층(53)을 선택 에칭해서 개구부(54)를 낸다. 또, 레지스트를 완전히 제거한 후, HF용액을 이용해서 SiO2절연층(52)을 에칭하고, SiO2절연층(52)에 오목부(55)를 설치한다. 다음에, Si기판(51)을 회전시키고 일정각도로 기울여서 Al을 Mo층(53)상에 증착함으로써 Al층(56)을 형성한다. 이 상태를 제7a도에 도시한다.
다음에, Si기판(51)을 회전시키면서 Si기판(51)에 수직으로 Mo(57)을 전자비임 증착에 의해 퇴적한다. 이때, Mo(57)은 Al층(56)상 및 Si 기판(51)상 뿐만 아니라 Al층(56)의 측면에도 퇴적하므로, 개구부(54)의 직경은 점차로 작아진다. 따라서, 홈부(55) 내의 Si기판(51)상에 퇴적한 Mo의 증착 범위도 작아져 가기 때문에, Si 기판(51)상에는 Mo로 이루어지는 원추 형상의 에미터(58)가 형성된다. 이 상태를 제7b도에 도시한다.
다음에, 퇴적한 Mo층(57) 및 Al층(56)을 제거한 후[제7c도], Si기판(51)을 회전시키면서, 적색, 녹색, 청색 등의 형광체층(59)을 경사 증착법 또는 경사 스퍼터링법으로 경사 방향, 예를 들면 회전축에 대해 75도인 방향에서 퇴적시킴으로써 개구부(54)로 밀어 올려 형성해서 본 실시예의 냉음극판을 완성한다. 이 상태를 제7d도에 도시한다.
이와 같이 해서 얻은 냉음극판을 이용한 평판형 화상 표시 장치에서는 게이트 전극층(Mo층 : 53)의 개구부(54)에도 형광체층이 형성되어 있기 때문에, 단지 게이트 전극층 상에 형광체층을 형성한 상기 실시예의 평판형 화상 표시 장치에 비교해서 게이트-캐소드 사이에 흐르는 전자류가 유효하게 형광체층(59)으로 입사한다. 따라서, 게이트와 캐소드 사이에 30V의 전압, 애노드와 캐소드 사이에 200V의 전압을 인가해서 구동시킨 바, 단지 게이트 전극층상에 형광체층을 형성한 평판형 화상 표시 장치에 비교해서 더욱 화소의 휘도가 크고, 또 휘도의 오차도 한층 적은 양호한 화상 특성을 얻을 수 있었다.
다음에, 본 발명에 의한 전자 장치의 다른 예로서 제8도를 참조하여 전자선 묘화 장치에 대하여 설명하겠다.
제8도는 상기 실시예에서 제작한 전계 방출형 냉음극을 이용한 전자선 묘화 장치의 개략도이다. 제8도 중, 참조번호(61)은 상기 실시예에서 제작한 피라미드 형상 에미터를 갖는 전계 방출형 냉음극이고, 참조번호(62)는 Si웨이퍼, 참조번호(63)은 스테이지, 참조번호(64)는 방진대(防振坮)이다. 전계 방출형 냉음극(61)에서 높은 진공(7×10-8Torr정도)으로 유지한 용기(65)내로 방사된 전자선(e)은 전자원 구동장치(66)에 의해 묘화 정보 신호에 따라 변조(온/오프 제어)되고 또 편향 전극(67)에 의해 전자원 구동 장치(66)의 경우와 같이 묘화정보신호에 따라 편향되며, Si웨이퍼(62)상에 패턴이 묘화된다. 이 실시예에서는 다시 방출된 전자선(e)의 수속성을 향상시키기 위해, 수속용 전자렌즈(68)를 설치하고, 전자렌즈 구동장치(69)로 제어했다. 또, 스테이지(63)와 편향 전극(67)은 동기 제어 기구(70)에 의해 동기시켰다.
이와 같은 전자선 묘화 장치에 있어서, 전계 방출형 냉음극(61)에 30V의 전압을 인가하고 전자선(e)을 방출시킴과 동시에 전자선(e)의 편향 및 스테이지(63)의 이동을 묘화 정보 신호에 따라 행한 바, 정밀한 패턴을 Si웨이퍼(62)상에 묘화할 수 있었다.
또, 상기 각 실시예에 있어서는 본 발명에 의한 전계 방출형 냉음극을 평판형 화상 표시 장치나 전자선 묘화 장치에 적용한 예에 대해 설명하였지만, 본 발명의 전계 방출형 냉음극은 이것에 한정되지 않고, 예를 들면 초고속 마이크로파 디바이스, 파워 디바이스, 전자선 디바이스 등의 각종 전자 장치에 유효하다.
이상 설명한 바와 같이, 본 발명의 전계 방출형 냉음극 제조방법에 따르면, 형상 재현성(선단부의 예리함 등)이나 균일성이 우수한 에미터가 안정되게 얻어짐과 동시에 게이트-에미터 사이의 거리를 정확히 제어할 수 있다. 따라서, 전계 방출 효율이 우수하고, 또 그 오차를 대폭 억제한 고성능 전계 방출형 냉음극을 재현성 좋게 제공할 수 있게 된다. 또, 냉음극을 얇게 유지하면서 그 형성 영역을 대면적화할수 있기 때문에, 생산성 향상을 도모할 수 있고, 또 여러 전자 장치에 대응 가능해진다. 또, 본 발명의 전계 방출형 냉음극은 그것을 장치 본체의 일부 등으로서 이용한 경우에 있어서도 충분한 강도가 얻어져서, 예를 들면 평판형 화상 표시 장치 등에 적당하다. 또, 본 발명에 따르면 화소의 발광 휘도를 증대할 수 있고, 또 각 화소간의 휘도 오차를 저감할 수 있게 된다.

Claims (3)

  1. 제1기판에 저부가 뾰족한 오목부를 설치하는 공정, 상기 오목부 내부를 포함해서 상기 제1기판 표면에 절연층을 형성하는 공정, 상기 오목부 내를 매립하면서 상기 절연층상에 에미터 재료층을 형성하는 공정, 상기 제1기판과 구조 기판으로 이루어지는 제2기판을 상기 에미터 재료층이 개재하도록 접합하는 공정, 상기 제1기판을 에칭하여 제거하고, 상기 절연층을 노출시킴과 동시에 상기 오목부내에 충전된 상기 에미터 재료에 상당하는 볼록부를 돌출시키는 공정, 상기 노출된 절연층상에 게이트 전극층을 형성하는 공정, 및 상기 볼록부의 선단부가 노출하도록 상기 절연층 및 게이트 전극층의 일부를 제거하고 에미터를 형성하는 공정을 포함하는 것을 특징으로 하는 전계 방출형 냉음극의 제조방법.
  2. 구조기판, 상기 구조 기판상에 접합 형성하고 선단부가 첨예한 볼록부 형상의 에미터를 갖는 에미터 재료층, 상기 에미터 재료층상에 상기 에미터의 선단부가 노출하도록 설치된 절연층, 및 상기 절연층을 통해 상기 에미터의 형상을 따라 설치됨과 동시에, 이 에미터의 선단부를 포위하는 개구부를 갖는 게이트 전극층을 구비하는 것을 특징으로 하는 전계 방출형 냉음극.
  3. 형광체층과 애노드 전극층이 차례로 형성된 면판, 및 상기 형광체층과 대향하여 배치되어 캐소드 전극층과, 이 캐소드 전극층상에 설치된 에미터와, 상기 에미터에서 방출되는 전자류를 제어하는 게이트 전극층을 갖는 전계 방출형 냉음극판을 구비하고, 상기 에미터 주위의 상기 게이트 전극층상 및 /또는 상기 게이트 전극층의 에미터 개구부에, 제2형광체층이 형성되어 있는 것은 특징으로 하는 평판형 화상 표시 장치.
KR1019930013114A 1992-07-14 1993-07-13 전계방출형냉음극제조방법,그것을이용한전계방출형냉음극,및평판형화상표시장치 KR0133498B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP18675392A JP3253683B2 (ja) 1992-07-14 1992-07-14 電界放出型冷陰極板の製造方法
JP92-186753 1992-07-14

Publications (2)

Publication Number Publication Date
KR940002892A KR940002892A (ko) 1994-02-19
KR0133498B1 true KR0133498B1 (ko) 1998-04-22

Family

ID=16194044

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930013114A KR0133498B1 (ko) 1992-07-14 1993-07-13 전계방출형냉음극제조방법,그것을이용한전계방출형냉음극,및평판형화상표시장치

Country Status (3)

Country Link
JP (1) JP3253683B2 (ko)
KR (1) KR0133498B1 (ko)
DE (1) DE4310604C2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3231528B2 (ja) * 1993-08-17 2001-11-26 株式会社東芝 電界放出型冷陰極およびその製造方法
JPH07241960A (ja) * 1994-03-08 1995-09-19 Nichiban Co Ltd 表面保護フィルム
US5795208A (en) * 1994-10-11 1998-08-18 Yamaha Corporation Manufacture of electron emitter by replica technique
US5599749A (en) * 1994-10-21 1997-02-04 Yamaha Corporation Manufacture of micro electron emitter
JP2874605B2 (ja) * 1995-07-27 1999-03-24 ヤマハ株式会社 電界放出型素子の製造方法
JP2782587B2 (ja) * 1995-08-25 1998-08-06 工業技術院長 冷電子放出素子
JP3079993B2 (ja) * 1996-03-27 2000-08-21 日本電気株式会社 真空マイクロデバイスおよびその製造方法
KR100287060B1 (ko) * 1997-11-25 2001-10-24 정선종 전계 방출 소자의 제조 방법
US6297586B1 (en) 1998-03-09 2001-10-02 Kabushiki Kaisha Toshiba Cold-cathode power switching device of field-emission type
US6794296B1 (en) * 1998-09-12 2004-09-21 Universitat Gesamthochschule Kassel Aperture in a semiconductor material, and the production and use thereof
DE19926601B4 (de) * 1998-09-12 2007-03-29 Witec Wissenschaftliche Instrumente Und Technologie Gmbh Apertur in einem Halbleitermaterial sowie Herstellung der Apertur und Verwendung
JP5145002B2 (ja) * 2007-10-02 2013-02-13 日本放送協会 画素基板及び空間光変調器並びに画素基板の製造方法
JP2011066273A (ja) * 2009-09-18 2011-03-31 Konica Minolta Holdings Inc 微細マスクパターンの形成方法、ナノインプリントリソグラフィ方法および微細構造体の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7604569A (nl) * 1976-04-29 1977-11-01 Philips Nv Veldemitterinrichting en werkwijze tot het vormen daarvan.

Also Published As

Publication number Publication date
DE4310604C2 (de) 2001-10-31
KR940002892A (ko) 1994-02-19
JP3253683B2 (ja) 2002-02-04
JPH0636682A (ja) 1994-02-10
DE4310604A1 (de) 1994-01-20

Similar Documents

Publication Publication Date Title
US6281621B1 (en) Field emission cathode structure, method for production thereof, and flat panel display device using same
KR0133498B1 (ko) 전계방출형냉음극제조방법,그것을이용한전계방출형냉음극,및평판형화상표시장치
KR100343207B1 (ko) 전계효과전자방출소자및그제조방법
US5723052A (en) Soft luminescence of field emission display
JPH04284327A (ja) 平面型電子放出素子の製造方法及び平面型電子放出素子
JPH08115654A (ja) 粒子放出装置、電界放出型装置及びこれらの製造方法
US6136621A (en) High aspect ratio gated emitter structure, and method of making
US6737792B2 (en) Field emission cathode, electron emission device and electron emission device manufacturing method
KR100351068B1 (ko) 전계방출표시장치및그제조방법
JP2969081B2 (ja) 水平電界効果を有する電子放出素子及びその製造方法
JP3898243B2 (ja) 電界効果電子放出用マイクロ・チップ及びその製造方法
JP2635879B2 (ja) 電子放出素子及びこれを用いた平面ディスプレイ装置
KR100343212B1 (ko) 수평전계효과전자방출소자및그제조방법
JP3184890B2 (ja) 電子放出素子及びその製造方法
KR100464306B1 (ko) 전계방출표시소자및그스페이서제조방법
KR970010990B1 (ko) 전계전자방출소자 및 그의 제조방법
JP2856672B2 (ja) 電界電子放出素子及びその製造方法
KR100343225B1 (ko) 전계방출소자의제조방법
KR100343206B1 (ko) 수평전계효과전자방출소자및그제조방법
JP3135131B2 (ja) 電子放出素子
KR100569269B1 (ko) 전계방출 표시소자의 제조방법
KR100278781B1 (ko) 전계방출이미터제조방법
KR100258800B1 (ko) 전계효과 전자방출 표시소자의 스페이서와 게이트 전극제조방법
KR19980034432A (ko) 강유전체 박막을 사용한 전자방출 진공소자
KR100627255B1 (ko) 전계방출구조 및 그 제조방법_

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031128

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee