JP2856672B2 - 電界電子放出素子及びその製造方法 - Google Patents
電界電子放出素子及びその製造方法Info
- Publication number
- JP2856672B2 JP2856672B2 JP5261794A JP5261794A JP2856672B2 JP 2856672 B2 JP2856672 B2 JP 2856672B2 JP 5261794 A JP5261794 A JP 5261794A JP 5261794 A JP5261794 A JP 5261794A JP 2856672 B2 JP2856672 B2 JP 2856672B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- cavity
- cathode
- forming
- negative electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は各種表示素子、光源、高
速スイッチング素子、マイクロセンサー等に用いられた
電子源の中で電界効果により電子放出される電界電子放
出素子とその製造方法に関わり、より詳しくは超微細先
端径を有する複数の円錐形状の陰極またはその列の構造
及び製造方法に関する。
速スイッチング素子、マイクロセンサー等に用いられた
電子源の中で電界効果により電子放出される電界電子放
出素子とその製造方法に関わり、より詳しくは超微細先
端径を有する複数の円錐形状の陰極またはその列の構造
及び製造方法に関する。
【０００２】
【従来の技術】従来テレビ受像機のＣＲＴに代わること
ができる表示装置として、壁掛テレビ用途の平面形画像
表示装置、例えば、液晶表示装置（ＬＣＤ）、プラズマ
表示装置（ＰＤＰ）、電界電子放出素子（ＦＥＤ）など
の開発が活発に検討されている。
ができる表示装置として、壁掛テレビ用途の平面形画像
表示装置、例えば、液晶表示装置（ＬＣＤ）、プラズマ
表示装置（ＰＤＰ）、電界電子放出素子（ＦＥＤ）など
の開発が活発に検討されている。
【０００３】電界電子放出素子は画像表示に必要な単位
画素、すなわち、画素当り電子発生源因陰極を約１０4
〜１０5Ｔｉｐｓ／ｍｍ2程度で高集積化させることによ
って非常に高い発光効率及び輝度を得ることができ、消
費電力が低いので向後壁掛テレビの実現に非常に適合し
た表示素子として期待を受けている。
画素、すなわち、画素当り電子発生源因陰極を約１０4
〜１０5Ｔｉｐｓ／ｍｍ2程度で高集積化させることによ
って非常に高い発光効率及び輝度を得ることができ、消
費電力が低いので向後壁掛テレビの実現に非常に適合し
た表示素子として期待を受けている。
【０００４】電子放出素子の従来の代表的な構造例は図
３に示している。参照符号３１は不純物が高濃度にドー
プされて高伝導率を有する基板であり、この基板上に形
成された絶縁層３４中に形成されたキャビティ３５内に
は電子放出部として、Ｍｏからなる陰極３６が形成され
ている。さらに、この陰極３６を取り囲み、Ｍｏ薄膜か
らなるゲート電極が絶縁層３８上に被着されている。
３に示している。参照符号３１は不純物が高濃度にドー
プされて高伝導率を有する基板であり、この基板上に形
成された絶縁層３４中に形成されたキャビティ３５内に
は電子放出部として、Ｍｏからなる陰極３６が形成され
ている。さらに、この陰極３６を取り囲み、Ｍｏ薄膜か
らなるゲート電極が絶縁層３８上に被着されている。
【０００５】この電子放出素子によると、例えば、基板
に対してゲート電極を数１０Ｖから数１００Ｖの範囲で
バイアスすることにより、超微細先端径を有する円錐形
の陰極チップとゲート電極の間に１０6〜１０7Ｖ／ｃｍ
程度の電界が発生され、その結果、陰極の先端から総数
百ｍＡ程度の電子放出を得ることができる。
に対してゲート電極を数１０Ｖから数１００Ｖの範囲で
バイアスすることにより、超微細先端径を有する円錐形
の陰極チップとゲート電極の間に１０6〜１０7Ｖ／ｃｍ
程度の電界が発生され、その結果、陰極の先端から総数
百ｍＡ程度の電子放出を得ることができる。
【０００６】図４にはこのような電子放出素子を電子源
として用いた従来の表示装置の概略的な斜視図を示して
いる。（日本国特開昭６１−２２１７８３号参照）。
として用いた従来の表示装置の概略的な斜視図を示して
いる。（日本国特開昭６１−２２１７８３号参照）。
【０００７】図４に於いて、下板ガラス４０上には、列
４１の方向によって複数の陰電極４２が設置され、この
陰電極上には円錐形電界放射陰極４６及び絶縁層４４が
設置されている。さらに、この絶縁層４４上には行４５
の方向に沿って複数のゲート電極４８が設置されてい
る。このゲート電極４８の円錐形電界放射陰極４６に対
面する位置にはキャビティまたは孔が形成されている。
４１の方向によって複数の陰電極４２が設置され、この
陰電極上には円錐形電界放射陰極４６及び絶縁層４４が
設置されている。さらに、この絶縁層４４上には行４５
の方向に沿って複数のゲート電極４８が設置されてい
る。このゲート電極４８の円錐形電界放射陰極４６に対
面する位置にはキャビティまたは孔が形成されている。
【０００８】一方、上板ガラス５０には前記下板ガラス
と対向する面に透明導電膜５４、蛍光体層５４がそれぞ
れストライプ形状で積層被着されている。かつ、下板ガ
ラス４０及び上板ガラス５０は示さない側面部材と共に
真空器の外部を構成している。
と対向する面に透明導電膜５４、蛍光体層５４がそれぞ
れストライプ形状で積層被着されている。かつ、下板ガ
ラス４０及び上板ガラス５０は示さない側面部材と共に
真空器の外部を構成している。
【０００９】以上のような構成である表示装置の動作は
次のとおりである。前記透明導電膜にはポジティブ電位
が印加されている。表示信号に応じ、列の陰電極と行の
ゲート電極の間に所定の電位差を与える。その電位差が
与えられたゲート電極と前記円錐形電界放射陰極の間に
適当な電界が形成され円錐形状の先端部から電子が放出
される。その電子はゲート電極の孔またはキャビティか
ら放出によって対面する蛍光体層に衝突し、その結果、
この蛍光体層は励起されて発光する。以上の動作によっ
て表示信号による画像が表示される。
次のとおりである。前記透明導電膜にはポジティブ電位
が印加されている。表示信号に応じ、列の陰電極と行の
ゲート電極の間に所定の電位差を与える。その電位差が
与えられたゲート電極と前記円錐形電界放射陰極の間に
適当な電界が形成され円錐形状の先端部から電子が放出
される。その電子はゲート電極の孔またはキャビティか
ら放出によって対面する蛍光体層に衝突し、その結果、
この蛍光体層は励起されて発光する。以上の動作によっ
て表示信号による画像が表示される。
【００１０】
【発明が解決しようとする課題】前記したような従来の
電子放出素子によると、陰極先端直径を数十ｎｍ程度で
形成させることにより陰極先端における電子放出に必要
な高電界を形成させることに於いては大きな問題がない
が、表示素子としての駆動条件に於いては次のような不
便さが生じる。
電子放出素子によると、陰極先端直径を数十ｎｍ程度で
形成させることにより陰極先端における電子放出に必要
な高電界を形成させることに於いては大きな問題がない
が、表示素子としての駆動条件に於いては次のような不
便さが生じる。
【００１１】すなわち、多くの陰極の先端から電子放出
が誘導される時、所定陰極における電流集中によりその
カソードの先端部（電界放射カソードチップ、陰極チッ
プ）が破壊または磨耗される問題点、及び陰極先端にお
ける電子放出強さが一定しないので蛍光体層の一定部位
の輝度が非常に大きく現れる、即ち、発光輝度の均一性
が不安定になる問題点がある。
が誘導される時、所定陰極における電流集中によりその
カソードの先端部（電界放射カソードチップ、陰極チッ
プ）が破壊または磨耗される問題点、及び陰極先端にお
ける電子放出強さが一定しないので蛍光体層の一定部位
の輝度が非常に大きく現れる、即ち、発光輝度の均一性
が不安定になる問題点がある。
【００１２】さらに、陰極チップアレー形成するための
段階別エッチング工程に於いて、エッチング材料が陰極
と陰電極との接触部位に浸透するので陰極が脱落されて
収率が落ちる問題点がある。
段階別エッチング工程に於いて、エッチング材料が陰極
と陰電極との接触部位に浸透するので陰極が脱落されて
収率が落ちる問題点がある。
【００１３】本発明の目的は均一な発光輝度を得ること
ができるそれぞれの電界電子放出陰極またはその列の構
造を製造するものである。
ができるそれぞれの電界電子放出陰極またはその列の構
造を製造するものである。
【００１４】本発明の他の目的は陰極チップにおける均
一な及び高効率な電子放出のために本発明の製造工程に
より形成された少なくとも一つの陰極を有する電界電子
放出素子を提供するものである。
一な及び高効率な電子放出のために本発明の製造工程に
より形成された少なくとも一つの陰極を有する電界電子
放出素子を提供するものである。
【００１５】さらに、本発明の他の目的は均一な先端径
を有する陰極チップの先鋭化を簡易な工程で行なうこと
であり、また、陰極の基部をなす抵抗体層の、陰電極と
接合性がよく、かつ、その上部の陰極チップとの結合力
に優れている、好ましい材質を提供するものである。
を有する陰極チップの先鋭化を簡易な工程で行なうこと
であり、また、陰極の基部をなす抵抗体層の、陰電極と
接合性がよく、かつ、その上部の陰極チップとの結合力
に優れている、好ましい材質を提供するものである。
【００１６】
【課題を解決するための手段】前記目的を達成するため
の手段は、（ａ）下部基板上部（１０）に列の方向に少
なくとも一つの陰電極（１２）を形成し、前記陰電極
（１２）上に絶縁層（１４）を形成し、及び前記絶縁層
（１４）上の行の方向に少なくとも一つのゲート電極
（１８）を順番に形成した後、前記ゲート電極（１８）
と前記絶縁層（１４）の所定部位をフォトエッチングし
て少なくとも一つのキャビティ（１５）を形成する第１
工程と、（ｂ）前記下部基板（１０）の水平面に対して
１５゜前後で金属を傾斜析着して、前記キャビティ（１
５）の開口径を狭めるように前記ゲート電極（１８）上
に分割層（２２）を形成する第２工程と、（ｃ）垂直入
射析着方法で、前記第２工程を通して開口径が小さくな
ったキャビティ（１５）内の前記陰電極（１２）上に、
平面状の先頂部を有しＳｉＯ２、Ｉｎ２Ｏ３またはＳｎ
Ｏ２のいずれか一つからなる截錐形抵抗体層（２４）を
形成すると共に、前記キャビティ（１５）の開口径を狭
めるように前記分割層（２２）上に前記抵抗体層（２
４’）を形成する第３工程と、（ｄ）垂直入射析着方法
で、前記第３工程を通して形成された前記截錐形抵抗体
層（２４）の平面状な先頂部に、超微細直径を有する円
錐形電界放射カソードチップ（２６）を形成すると共
に、前記キャビティ（１５）の開口径を狭めるように前
記分割層（２２）上の前記抵抗体層（２４’）上に前記
チップ成分からなる層（２６’）を形成する第４工程、
及び、（ｅ）前記分割層（２２）、前記第２工程で前記
分割層（２２）上に形成された前記抵抗体層（２４’）
及び前記第３工程で前記抵抗体層（２４）上に形成され
た前記チップ成分からなる層（２６’）を除去させる第
５工程とからなる。
の手段は、（ａ）下部基板上部（１０）に列の方向に少
なくとも一つの陰電極（１２）を形成し、前記陰電極
（１２）上に絶縁層（１４）を形成し、及び前記絶縁層
（１４）上の行の方向に少なくとも一つのゲート電極
（１８）を順番に形成した後、前記ゲート電極（１８）
と前記絶縁層（１４）の所定部位をフォトエッチングし
て少なくとも一つのキャビティ（１５）を形成する第１
工程と、（ｂ）前記下部基板（１０）の水平面に対して
１５゜前後で金属を傾斜析着して、前記キャビティ（１
５）の開口径を狭めるように前記ゲート電極（１８）上
に分割層（２２）を形成する第２工程と、（ｃ）垂直入
射析着方法で、前記第２工程を通して開口径が小さくな
ったキャビティ（１５）内の前記陰電極（１２）上に、
平面状の先頂部を有しＳｉＯ２、Ｉｎ２Ｏ３またはＳｎ
Ｏ２のいずれか一つからなる截錐形抵抗体層（２４）を
形成すると共に、前記キャビティ（１５）の開口径を狭
めるように前記分割層（２２）上に前記抵抗体層（２
４’）を形成する第３工程と、（ｄ）垂直入射析着方法
で、前記第３工程を通して形成された前記截錐形抵抗体
層（２４）の平面状な先頂部に、超微細直径を有する円
錐形電界放射カソードチップ（２６）を形成すると共
に、前記キャビティ（１５）の開口径を狭めるように前
記分割層（２２）上の前記抵抗体層（２４’）上に前記
チップ成分からなる層（２６’）を形成する第４工程、
及び、（ｅ）前記分割層（２２）、前記第２工程で前記
分割層（２２）上に形成された前記抵抗体層（２４’）
及び前記第３工程で前記抵抗体層（２４）上に形成され
た前記チップ成分からなる層（２６’）を除去させる第
５工程とからなる。
【００１７】なお、請求項中の参照符号は、本発明を実
施例のみに限定するものではなく、明確化のためであ
る。
施例のみに限定するものではなく、明確化のためであ
る。
【００１８】前記フォトエッチングの工程は、ゲート電
極をキャビティを取り囲むような所定パターンに形成す
る工程を含む。
極をキャビティを取り囲むような所定パターンに形成す
る工程を含む。
【００１９】傾斜析着とは、基板に対して垂直以外の入
射角度（方向性）を有する膜の形成手段をいい、例えば
基板に対する方向性を付与された蒸着（真空蒸着、電子
ビーム蒸着）あるいはスパッタリング（直流スパッタリ
ング、マグネトロンスパッタリング）等の手段である。
射角度（方向性）を有する膜の形成手段をいい、例えば
基板に対する方向性を付与された蒸着（真空蒸着、電子
ビーム蒸着）あるいはスパッタリング（直流スパッタリ
ング、マグネトロンスパッタリング）等の手段である。
【００２０】傾斜析着は１５゜前後で行うことが好まし
い。１５゜前後とは、１５゜を中心におおよそ±５゜の
範囲である。あまり入射角度が浅いと分割層がゲート電
極上に形成しにくい上に時間がかかり、あまり入射角度
が深いと金属でキャビティ内が汚染されて絶縁性が低下
する。
い。１５゜前後とは、１５゜を中心におおよそ±５゜の
範囲である。あまり入射角度が浅いと分割層がゲート電
極上に形成しにくい上に時間がかかり、あまり入射角度
が深いと金属でキャビティ内が汚染されて絶縁性が低下
する。
【００２１】第３及び４工程の垂直入射析着方法とは、
基板に対して方向性を有さない又は略垂直の入射角度を
有する膜（層）の形成手段をいい、例えば蒸着（真空蒸
着、電子ビーム蒸着）あるいはスパッタリング（直流ス
パッタリング、マグネトロンスパッタリング）等の手段
である。
基板に対して方向性を有さない又は略垂直の入射角度を
有する膜（層）の形成手段をいい、例えば蒸着（真空蒸
着、電子ビーム蒸着）あるいはスパッタリング（直流ス
パッタリング、マグネトロンスパッタリング）等の手段
である。
【００２２】本発明の他の特徴は均一な電子放出のため
に前述した製造工程を通して形成されるような構造を有
する少なくとも一つの電界電子放出陰極構造を含んだも
のである。
に前述した製造工程を通して形成されるような構造を有
する少なくとも一つの電界電子放出陰極構造を含んだも
のである。
【００２３】さらに、本発明の電子放出陰極構造はその
下部が平面先端を有する截錐形抵抗体層で形成され、そ
の上部は円錐形電界放射カソードチップ（陰極チップ）
で形成される。
下部が平面先端を有する截錐形抵抗体層で形成され、そ
の上部は円錐形電界放射カソードチップ（陰極チップ）
で形成される。
【００２４】また、前記抵抗体層は、その下部（基部）
が陰電極と接合性がよく、かつ、その上部の陰極チップ
との結合力に優れている好ましい材質、ＳｉＯ２、Ｉｎ
２Ｏ３またはＳｎＯ２などからなることを特徴とする。
が陰電極と接合性がよく、かつ、その上部の陰極チップ
との結合力に優れている好ましい材質、ＳｉＯ２、Ｉｎ
２Ｏ３またはＳｎＯ２などからなることを特徴とする。
【００２５】
【作用】本発明の電界電子放出素子の製造方法は、ゲー
ト電極上に直上から、金属成分からなる分割層及び抵抗
体成分からなる層を形成して、キャビティの開口部を狭
めた後に、金属からなる円錐形電界放射カソードチップ
（陰極チップ）形成を行なうので、前記チップを形成す
る金属成分がキャビティ側壁等に付着して絶縁性を低下
させることがない。さらに、円錐形電界放射カソードチ
ップ積層工程中に、前記３層（ゲート電極、分割層及び
抵抗体成分からなる層）と、この３層上にチップを形成
すると同じ金属成分の層によって、自然に円錐形のチッ
プがキャビティ内に形成されていく。即ち、前記工程が
進行するにつれてキャビティ開口径が一層狭められてい
き、非常に微細な先端を有する円錐形電界放射カソード
チップがキャビティ内に形成される。従って、従来必要
であった熱酸化又はエッチングによる陰極チップを先鋭
化するための工程が不要になった。そのため、前記エッ
チングによる陰極の脱落の危険性がなくなった。なお、
最終段階においては、前記先端が形成されるのと、、長
壁層２６’がキャビティ開口部を閉鎖するのとが同時で
あることが好ましい
ト電極上に直上から、金属成分からなる分割層及び抵抗
体成分からなる層を形成して、キャビティの開口部を狭
めた後に、金属からなる円錐形電界放射カソードチップ
（陰極チップ）形成を行なうので、前記チップを形成す
る金属成分がキャビティ側壁等に付着して絶縁性を低下
させることがない。さらに、円錐形電界放射カソードチ
ップ積層工程中に、前記３層（ゲート電極、分割層及び
抵抗体成分からなる層）と、この３層上にチップを形成
すると同じ金属成分の層によって、自然に円錐形のチッ
プがキャビティ内に形成されていく。即ち、前記工程が
進行するにつれてキャビティ開口径が一層狭められてい
き、非常に微細な先端を有する円錐形電界放射カソード
チップがキャビティ内に形成される。従って、従来必要
であった熱酸化又はエッチングによる陰極チップを先鋭
化するための工程が不要になった。そのため、前記エッ
チングによる陰極の脱落の危険性がなくなった。なお、
最終段階においては、前記先端が形成されるのと、、長
壁層２６’がキャビティ開口部を閉鎖するのとが同時で
あることが好ましい
【００２６】また、本発明では円錐形電界放射カソード
チップの形成を、垂直入射蒸着できることも利点の一つ
である。なお、第２〜４工程における析着は、電子ビー
ム蒸着法等の蒸着方法だけでなく（但し第２工程におい
ては方向性を有する蒸着方法）、マグネトロンスパッタ
リング等のスパッタリングによってもよい。
チップの形成を、垂直入射蒸着できることも利点の一つ
である。なお、第２〜４工程における析着は、電子ビー
ム蒸着法等の蒸着方法だけでなく（但し第２工程におい
ては方向性を有する蒸着方法）、マグネトロンスパッタ
リング等のスパッタリングによってもよい。
【００２７】一方、第２工程における傾斜析着も上記と
同様にスバッタリングでよい。金属成分の傾斜入射の方
法としては、下部基板を傾斜回転させて所定の角度で入
射してもよいし、水平に保持した下部基板に対して所定
の角度で入射してもよい。この場合には、入射装置が回
転してもよいし、基板が回転してもよい。
同様にスバッタリングでよい。金属成分の傾斜入射の方
法としては、下部基板を傾斜回転させて所定の角度で入
射してもよいし、水平に保持した下部基板に対して所定
の角度で入射してもよい。この場合には、入射装置が回
転してもよいし、基板が回転してもよい。
【００２８】この傾斜角度は、キャビティ内部（底面、
側壁）を汚染して絶縁性を低下させず、ゲート電極上の
みに分割層が形成されるような角度が好ましい。
側壁）を汚染して絶縁性を低下させず、ゲート電極上の
みに分割層が形成されるような角度が好ましい。
【００２９】本発明の電界電子放出素子は、実際電子放
出部である電界放出陰極（エミッタ）構造が、その下部
が平面先端を有する截錐形抵抗体層で形成され、その上
部は円錐形電界放射カソードチップ（陰極チップ）で形
成される。そのため、所定の金属（高融点で、電子放出
効率が高いものが好ましい）からなる陰極チップ部が、
截錐形抵抗体層の平面を有する先頂部（先端部）と、広
い面積で接合するので層の密着性が高く、この接合部分
の電気的な抵抗が小さくなるという利点を有する。従っ
て、電子放出効率も高くなる。
出部である電界放出陰極（エミッタ）構造が、その下部
が平面先端を有する截錐形抵抗体層で形成され、その上
部は円錐形電界放射カソードチップ（陰極チップ）で形
成される。そのため、所定の金属（高融点で、電子放出
効率が高いものが好ましい）からなる陰極チップ部が、
截錐形抵抗体層の平面を有する先頂部（先端部）と、広
い面積で接合するので層の密着性が高く、この接合部分
の電気的な抵抗が小さくなるという利点を有する。従っ
て、電子放出効率も高くなる。
【００３０】
【実施例】以下、本発明の好ましい実施例を添付した図
面を参照してより詳細に説明する。
面を参照してより詳細に説明する。
【００３１】図１は本発明による電界電子放出素子の断
面図を、図２（Ａ）〜（Ｅ）は図１の素子を製造するた
めの工程断面図を示したものとして、図面説明の重複を
逃れるために同一な部分は同一符号を与えた。
面図を、図２（Ａ）〜（Ｅ）は図１の素子を製造するた
めの工程断面図を示したものとして、図面説明の重複を
逃れるために同一な部分は同一符号を与えた。
【００３２】図１に於いて、下部基板１０上には、列の
方向によって複数の陰電極１２が形成され、この陰電極
１２上には電子放出陰極１６及び絶縁層１４が形成され
る。かつ、この絶縁層１４上には行の方向によって複数
のゲート電極１８が形成され、このゲート電極１８と陰
極１６に対面する位置にはキャビティ１５または孔が形
成されている。
方向によって複数の陰電極１２が形成され、この陰電極
１２上には電子放出陰極１６及び絶縁層１４が形成され
る。かつ、この絶縁層１４上には行の方向によって複数
のゲート電極１８が形成され、このゲート電極１８と陰
極１６に対面する位置にはキャビティ１５または孔が形
成されている。
【００３３】この際、前記電子放出陰極１６は単一成分
から構成された単一層でなく下端部と上端部が互いに違
う成分の多層構造を有する。多層陰極構造は後述するこ
とにする。
から構成された単一層でなく下端部と上端部が互いに違
う成分の多層構造を有する。多層陰極構造は後述するこ
とにする。
【００３４】図２（Ａ）〜（Ｅ）は本発明の多層陰極素
子を製造する好ましい実施例を示す。また、略環状の矢
印は回転を示し、基板または形成手段が回転移動して、
所望の位置に膜等が形成されることを示している。一方
鉛直又は斜めの直線的な矢印は、基板に対する物質の入
射角度を示す。
子を製造する好ましい実施例を示す。また、略環状の矢
印は回転を示し、基板または形成手段が回転移動して、
所望の位置に膜等が形成されることを示している。一方
鉛直又は斜めの直線的な矢印は、基板に対する物質の入
射角度を示す。
【００３５】図２（Ａ）は陰電極１２、絶縁層１４、ゲ
ート電極１８が下板ガラス１０上に順次積層された基板
からまず、キャビティ１５を形成させる第１工程を現し
たものである。
ート電極１８が下板ガラス１０上に順次積層された基板
からまず、キャビティ１５を形成させる第１工程を現し
たものである。
【００３６】前記陰電極１２は下部基板１０の上に列の
方向によって線幅約２００μｍ、線間隔約１００μｍの
パターンを有する線電極群で形成され、その成分はＡ
ｌ、ＣｒまたはＭｏなどの金属を２００〜４００ｎｍ
（２０００〜４０００Å）の厚さを有するように被着し
たものである。さらに、前記絶縁層１４はＳｉＯ２を１
〜１．５μｍの厚さを有するように半導体製造に一般的
に用いられるＰＥＣＶＤまたはスパッター装置を用いて
被着したものである。この絶縁層１２の厚さによって前
記ゲート電極１８と陰電極１２間の距離が決定され、陰
極チップの高さ設定に影響を及ぼすようになる。前記ゲ
ート電極１８は高融点金属、例えば、Ｍｏ、ＷまたはＮ
ｂなどを４００ｎｍ（４０００Å）程度の厚さで被着し
たものである。さらに、前記キャビティ１５はフォトエ
ッチング技術により形成されるが、例えば、図１（Ａ）
に示されたプロフィールで現れるように乾式または湿式
エッチングなどのエッチング技術を用いて選択的にエッ
チングされる。
方向によって線幅約２００μｍ、線間隔約１００μｍの
パターンを有する線電極群で形成され、その成分はＡ
ｌ、ＣｒまたはＭｏなどの金属を２００〜４００ｎｍ
（２０００〜４０００Å）の厚さを有するように被着し
たものである。さらに、前記絶縁層１４はＳｉＯ２を１
〜１．５μｍの厚さを有するように半導体製造に一般的
に用いられるＰＥＣＶＤまたはスパッター装置を用いて
被着したものである。この絶縁層１２の厚さによって前
記ゲート電極１８と陰電極１２間の距離が決定され、陰
極チップの高さ設定に影響を及ぼすようになる。前記ゲ
ート電極１８は高融点金属、例えば、Ｍｏ、ＷまたはＮ
ｂなどを４００ｎｍ（４０００Å）程度の厚さで被着し
たものである。さらに、前記キャビティ１５はフォトエ
ッチング技術により形成されるが、例えば、図１（Ａ）
に示されたプロフィールで現れるように乾式または湿式
エッチングなどのエッチング技術を用いて選択的にエッ
チングされる。
【００３７】図２（Ｂ）は前記第１工程を通して形成さ
れた下部基板の水平面に対して、１５°前後で基板を回
転させなから、前記キャビティ（１５）の開口径を狭め
るようにＮｉまたはＡｌを前記ゲート電極１８表面上に
傾斜析着させて分割層２２を形成させる第２工程を示し
たものである。斯かる第２工程を通して形成された分割
層２２はキャビティ１５の口径を調節することにより、
後工程で形成される陰極チップの直径を数十ｎｍで微細
に形成できるようになる。なお、上記角度を有していれ
ば分割層形成手段である析着装置が回転してもよい。
れた下部基板の水平面に対して、１５°前後で基板を回
転させなから、前記キャビティ（１５）の開口径を狭め
るようにＮｉまたはＡｌを前記ゲート電極１８表面上に
傾斜析着させて分割層２２を形成させる第２工程を示し
たものである。斯かる第２工程を通して形成された分割
層２２はキャビティ１５の口径を調節することにより、
後工程で形成される陰極チップの直径を数十ｎｍで微細
に形成できるようになる。なお、上記角度を有していれ
ば分割層形成手段である析着装置が回転してもよい。
【００３８】第３工程は前記第２工程を通して口径が小
さくなったキャビティ１５を通して垂直入射析着方法で
前記陰電極１２上部に平面状の先端を有する截錐形の抵
抗体層２４を形成する工程である（図２（Ｃ））。この
際、前記抵抗体層２４の形成と同時に分割層２２上部に
形成される長壁層２４’が形成される。抵抗体層２４は
ＳｉＯ２、Ｉｎ２Ｏ３またはＳｎＯ２が電子ビーム蒸着
される。または、スパッタリングでもよい。
さくなったキャビティ１５を通して垂直入射析着方法で
前記陰電極１２上部に平面状の先端を有する截錐形の抵
抗体層２４を形成する工程である（図２（Ｃ））。この
際、前記抵抗体層２４の形成と同時に分割層２２上部に
形成される長壁層２４’が形成される。抵抗体層２４は
ＳｉＯ２、Ｉｎ２Ｏ３またはＳｎＯ２が電子ビーム蒸着
される。または、スパッタリングでもよい。
【００３９】第４工程は陰極チップ２６形成工程とし
て、第３工程と同一な方法でキャビティ１５内の抵抗体
層２４上部に数十ｎｍ程度の直径を有する円錐形陰極チ
ップ２６を形成する（図２（Ｄ））。前記陰極チップ２
６の形成物質はＭｏまたはＷの高融点金属であり、その
直径は約２０〜５０ｎｍ程度である。この際、陰極チッ
プ２６の尖鋭化は、前記３層（ゲート電極１８、分割層
２２及び抵抗体成分からなる層（長壁層２４’））と、
この３層上にチップを形成する金属成分の層によって、
自然と行なわれる。即ち、前記工程が進行するにつれて
キャビティ開口径が一層狭められていき、非常に微細な
先端を有する円錐形電界放射カソードチップが形成され
る。最終段階においては、前記先端が形成されるのと、
長壁層２６’がキャビティ開口部を閉鎖するのとが同時
であることが好ましい。このように、従来必要であった
熱酸化又はエッチングによる陰極チップを先鋭化するた
めの工程が不要になった。
て、第３工程と同一な方法でキャビティ１５内の抵抗体
層２４上部に数十ｎｍ程度の直径を有する円錐形陰極チ
ップ２６を形成する（図２（Ｄ））。前記陰極チップ２
６の形成物質はＭｏまたはＷの高融点金属であり、その
直径は約２０〜５０ｎｍ程度である。この際、陰極チッ
プ２６の尖鋭化は、前記３層（ゲート電極１８、分割層
２２及び抵抗体成分からなる層（長壁層２４’））と、
この３層上にチップを形成する金属成分の層によって、
自然と行なわれる。即ち、前記工程が進行するにつれて
キャビティ開口径が一層狭められていき、非常に微細な
先端を有する円錐形電界放射カソードチップが形成され
る。最終段階においては、前記先端が形成されるのと、
長壁層２６’がキャビティ開口部を閉鎖するのとが同時
であることが好ましい。このように、従来必要であった
熱酸化又はエッチングによる陰極チップを先鋭化するた
めの工程が不要になった。
【００４０】最終的に、図２（Ｅ）は分割層２２とその
上部の長壁層２４’，２６’を除いた第５工程を示した
ものである。前記層２２，２４’，２６’は通常のリフ
トオフ（Ｌｉｆｔ−Ｏｆｆ）工程、即ち湿式エッチング
により全て除去される。なお、これらの層が除去されれ
ば、乾式エッチング等でもよい。
上部の長壁層２４’，２６’を除いた第５工程を示した
ものである。前記層２２，２４’，２６’は通常のリフ
トオフ（Ｌｉｆｔ−Ｏｆｆ）工程、即ち湿式エッチング
により全て除去される。なお、これらの層が除去されれ
ば、乾式エッチング等でもよい。
【００４１】なお、電界電子放出素子を形成する上部基
板には図４に示したように、前記下部基板１０と対向す
る面に透明導電膜５２、蛍光体層５４がそれぞれストラ
イプ形状で積層被着されている。かつ、下部基板及び上
部基板は示さない側面部材と同時に真空器の外部を構成
する。
板には図４に示したように、前記下部基板１０と対向す
る面に透明導電膜５２、蛍光体層５４がそれぞれストラ
イプ形状で積層被着されている。かつ、下部基板及び上
部基板は示さない側面部材と同時に真空器の外部を構成
する。
【００４２】副次的に、前記上部基板の製造工程を簡単
に説明すると、まず、上部基板の上にポジティブ電位が
印加される陽電極である透明導電膜が２００〜３００ｎ
ｍ（２０００〜３０００Å）程度の厚さでスパッター蒸
着される。その後、スクリーン印刷法かスラリー方式で
蛍光体層を形成する。この際、その応用分野がカラー表
示である場合は緑色蛍光体Ｚｎ0.65Ｃｄ0.35Ｓ：Ａｇ，
Ｃｌ、黄色蛍光体Ｚｎ0.2Ｃｄ0.8Ｓ：Ａｇ，Ｃｌ、青色
蛍光体ＺｎＳ：Ａｇ，Ｃｌをそれぞれ用いる。側面部材
は蛍光体層表面とゲート電極１８表面との間隔が２００
μｍ程度で維持できるように後膜スクリーン印刷方法で
形成させる。その後、フリットペーストを用いて上、下
板及び側面部材を機密封着させた後、熱塑性してフリッ
トを応用封着させる。前記工程を通して機密封着された
パネル内部は排気管を通して１．０×１０-6Ｔｏｒｒ程
度で高真空化された後、パネル外部の駆動回路部と電気
的に連結させると電子放出表示素子の製作が完了する。
に説明すると、まず、上部基板の上にポジティブ電位が
印加される陽電極である透明導電膜が２００〜３００ｎ
ｍ（２０００〜３０００Å）程度の厚さでスパッター蒸
着される。その後、スクリーン印刷法かスラリー方式で
蛍光体層を形成する。この際、その応用分野がカラー表
示である場合は緑色蛍光体Ｚｎ0.65Ｃｄ0.35Ｓ：Ａｇ，
Ｃｌ、黄色蛍光体Ｚｎ0.2Ｃｄ0.8Ｓ：Ａｇ，Ｃｌ、青色
蛍光体ＺｎＳ：Ａｇ，Ｃｌをそれぞれ用いる。側面部材
は蛍光体層表面とゲート電極１８表面との間隔が２００
μｍ程度で維持できるように後膜スクリーン印刷方法で
形成させる。その後、フリットペーストを用いて上、下
板及び側面部材を機密封着させた後、熱塑性してフリッ
トを応用封着させる。前記工程を通して機密封着された
パネル内部は排気管を通して１．０×１０-6Ｔｏｒｒ程
度で高真空化された後、パネル外部の駆動回路部と電気
的に連結させると電子放出表示素子の製作が完了する。
【００４３】以上の工程を通して製作された表示装置の
動作は次のとおりである。表示信号に応じ、列及び行の
各陰極電極群とゲート電極群の間に所定の電位差を与え
て画素または円錐形電界放射陰極をマトリックス駆動さ
せることにより、望む画素から放出された電子が対面す
る蛍光体層に衝突発光して表示信号による画像が表示さ
れる。ここで、前記ゲート電極と陰電極との電位差は通
常８０Ｖ前後に維持され、陽電極である透明導電膜には
約２２０Ｖ程度の電圧が印加されることができる。
動作は次のとおりである。表示信号に応じ、列及び行の
各陰極電極群とゲート電極群の間に所定の電位差を与え
て画素または円錐形電界放射陰極をマトリックス駆動さ
せることにより、望む画素から放出された電子が対面す
る蛍光体層に衝突発光して表示信号による画像が表示さ
れる。ここで、前記ゲート電極と陰電極との電位差は通
常８０Ｖ前後に維持され、陽電極である透明導電膜には
約２２０Ｖ程度の電圧が印加されることができる。
【００４４】
【発明の効果】以上説明したように、本発明によると、
第２〜４工程が進行するにつれてキャビティ開口径が一
層狭められていき、非常に微細な先端を有する円錐形電
界放射カソードチップが形成される。従って、従来必要
であった熱酸化又はエッチングによるによる陰極チップ
を先鋭化するための工程が不要になった。
第２〜４工程が進行するにつれてキャビティ開口径が一
層狭められていき、非常に微細な先端を有する円錐形電
界放射カソードチップが形成される。従って、従来必要
であった熱酸化又はエッチングによるによる陰極チップ
を先鋭化するための工程が不要になった。
【００４５】本発明の電界電子放出素子は、実際電子放
出部である電界放出陰極（エミッタ）構造が、その下部
が平面先端を有しＳｉＯ２、Ｉｎ２Ｏ３またはＳｎＯ２
のいずれか一つからなる截錐形抵抗体層で形成され、そ
の上部は円錐形電界放射カソードチップ（陰極チップ）
で形成される。そのため、所定の金属（高融点で、電子
放出効率が高いものが好ましい）からなる陰極チップ部
が、截錐形抵抗体層の平面を有する先頂部（先端部）
と、広い面積で接合するので層の密着性が高く、この接
合部分の電気的な抵抗が小さくなり、かつ陰極下部即ち
截錐形抵抗体層と陰電極との接合性が高いという利点を
有する。従って、電子放出効率も高くなり、均一な電子
放出もできる。
出部である電界放出陰極（エミッタ）構造が、その下部
が平面先端を有しＳｉＯ２、Ｉｎ２Ｏ３またはＳｎＯ２
のいずれか一つからなる截錐形抵抗体層で形成され、そ
の上部は円錐形電界放射カソードチップ（陰極チップ）
で形成される。そのため、所定の金属（高融点で、電子
放出効率が高いものが好ましい）からなる陰極チップ部
が、截錐形抵抗体層の平面を有する先頂部（先端部）
と、広い面積で接合するので層の密着性が高く、この接
合部分の電気的な抵抗が小さくなり、かつ陰極下部即ち
截錐形抵抗体層と陰電極との接合性が高いという利点を
有する。従って、電子放出効率も高くなり、均一な電子
放出もできる。
【００４６】また、截錐形抵抗体層により、陰極に流れ
る電流値を一定な範囲内で調節することにより、所定部
位に過度に印加される電流集中による陰極の先端破壊問
題点を解決して発光輝度の均一性と陰極先端の安定性を
図ることができる。
る電流値を一定な範囲内で調節することにより、所定部
位に過度に印加される電流集中による陰極の先端破壊問
題点を解決して発光輝度の均一性と陰極先端の安定性を
図ることができる。
【図１】図１は本発明による電界電子放出素子の断面図
である。
である。
【図２】図２（Ａ）〜（Ｅ）は図１の電界電子放出素子
の製造工程を説明するための工程断面図である。
の製造工程を説明するための工程断面図である。
【図３】図３は従来の電界電子放出素子の断面図であ
る。
る。
【図４】図４は図３の電界電子放出素子を用いた表示装
置の構造説明図である。
置の構造説明図である。
１０ 下部基板 １２ 陰電極 １４ 絶縁層 １６ 陰極 １８ ゲート電極 ２２ 分割層 ２４ 截錐形抵抗体層 ２６ 陰極チップ ２４’，２６’ 長壁層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−111131（ＪＰ，Ａ) 特開 平５−47296（ＪＰ，Ａ) 特開 平４−229922（ＪＰ，Ａ) 特開 平１−154426（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01J 9/02 H01J 1/30
Claims (2)
- 【請求項１】（ａ）下部基板上部（１０）に列の方向に
少なくとも一つの陰電極（１２）を形成し、前記陰電極
（１２）上に絶縁層（１４）を形成し、及び前記絶縁層
（１４）上の行の方向に少なくとも一つのゲート電極
（１８）を順番に形成した後、前記ゲート電極（１８）
と前記絶縁層（１４）の所定部位をフォトエッチングし
て少なくとも一つのキャビティ（１５）を形成する第１
工程と、 （ｂ）前記下部基板（１０）の水平面に対して金属を傾
斜析着して、前記キャビティ（１５）の開口径を狭める
ように前記ゲート電極（１８）上に分割層（２２）を形
成する第２工程と、 （ｃ）垂直入射析着方法で、前記第２工程を通して開口
径が小さくなったキャビティ（１５）内の前記陰電極
（１２）上に、平面状の先頂部を有しＳｉＯ ２ 、Ｉｎ ２
Ｏ ３ またはＳｎＯ ２ のいずれか一つからなる截錐形抵抗
体層（２４）を形成すると共に、前記キャビティ（１
５）の開口径を狭めるように前記分割層（２２）上に前
記抵抗体層（２４’）を形成する第３工程と、 （ｄ）垂直入射析着方法で、前記第３工程を通して形成
された前記截錐形抵抗体層（２４）の平面状な先頂部
に、超微細直径を有する円錐形電界放射カソードチップ
（２６）を形成すると共に、前記キャビティ（１５）の
開口径を狭めるように前記分割層（２２）上の前記抵抗
体層（２４’）上に前記チップ成分からなる層（２
６’）を形成する第４工程、及び、 （ｅ）前記分割層（２２）、前記第２工程で前記分割層
（２２）上に形成された前記抵抗体層（２４’）及び前
記第３工程で前記抵抗体層（２４）上に形成された前記
チップ成分からなる層（２６’）を除去させる第５工程
とからなることを特徴とする電界電子放出素子の製造方
法。 - 【請求項２】下部基板（１０）と、前記下部基板（１
０）上に列の方向に形成された陰電極（１２）と、前記
陰電極（１２）上に形成された絶縁層（１４）と、所定
部位の前記陰電極（１２）を露出するように前記絶縁層
（１４）内に形成されたキャビティ（１５）と、前記キ
ャビティ（１５）内の前記陰電極（１２）上に形成され
た電界放出陰極（１６）と、前記絶縁膜（１４）上で行
の方向に前記キャビティ（１５）の開口部を取り囲むよ
うに形成されたゲート電極（１８）とから構成され、前
記電界放出陰極（１６）は、その下部が、平面状な先頂
部を有する截錐形のＳｉＯ ２ 、Ｉｎ ２ Ｏ ３ またはＳｎＯ
２ のいずれか一つから成る抵抗体層（２４）で形成さ
れ、その上部が、前記先頂部上に形成された円錐形の電
界放射カソードチップ（２６）から成ることを特徴とす
る電界電子放出素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5261794A JP2856672B2 (ja) | 1994-02-28 | 1994-02-28 | 電界電子放出素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5261794A JP2856672B2 (ja) | 1994-02-28 | 1994-02-28 | 電界電子放出素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07249370A JPH07249370A (ja) | 1995-09-26 |
| JP2856672B2 true JP2856672B2 (ja) | 1999-02-10 |
Family
ID=12919768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5261794A Expired - Fee Related JP2856672B2 (ja) | 1994-02-28 | 1994-02-28 | 電界電子放出素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2856672B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100454479C (zh) * | 2004-09-22 | 2009-01-21 | 鸿富锦精密工业（深圳）有限公司 | 场发射照明光源 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2623013A1 (fr) * | 1987-11-06 | 1989-05-12 | Commissariat Energie Atomique | Source d'electrons a cathodes emissives a micropointes et dispositif de visualisation par cathodoluminescence excitee par emission de champ,utilisant cette source |
| FR2663462B1 (fr) * | 1990-06-13 | 1992-09-11 | Commissariat Energie Atomique | Source d'electrons a cathodes emissives a micropointes. |
| JPH0547296A (ja) * | 1991-08-14 | 1993-02-26 | Sharp Corp | 電界放出型電子源及びその製造方法 |
| JPH07111131A (ja) * | 1993-10-13 | 1995-04-25 | Sony Corp | 電界放出型ディスプレイ装置 |
-
1994
- 1994-02-28 JP JP5261794A patent/JP2856672B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07249370A (ja) | 1995-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6359383B1 (en) | Field emission display device equipped with nanotube emitters and method for fabricating | |
| US6448709B1 (en) | Field emission display panel having diode structure and method for fabricating | |
| US6590320B1 (en) | Thin-film planar edge-emitter field emission flat panel display | |
| US6541906B2 (en) | Field emission display panel equipped with a dual-layer cathode and an anode on the same substrate and method for fabrication | |
| US6445122B1 (en) | Field emission display panel having cathode and anode on the same panel substrate | |
| EP0501785A2 (en) | Electron emitting structure and manufacturing method | |
| US6750604B2 (en) | Field emission display panels incorporating cathodes having narrow nanotube emitters formed on dielectric layers | |
| US6211608B1 (en) | Field emission device with buffer layer and method of making | |
| US5723052A (en) | Soft luminescence of field emission display | |
| US6486599B2 (en) | Field emission display panel equipped with two cathodes and an anode | |
| US20070046165A1 (en) | Pixel structure for an edge-emitter field-emission display | |
| US5527200A (en) | Method for making a silicon field emission emitter | |
| US5880554A (en) | Soft luminescence of field emission display | |
| US6445125B1 (en) | Flat panel display having field emission cathode and manufacturing method thereof | |
| US6963159B2 (en) | Image-forming apparatus and spacer | |
| US5838103A (en) | Field emission display with increased emission efficiency and tip-adhesion | |
| US6068532A (en) | Method for fabricating vacuum display devices and structures fabricated | |
| US5480843A (en) | Method for making a field emission device | |
| JP2856672B2 (ja) | 電界電子放出素子及びその製造方法 | |
| JP3674844B2 (ja) | 同一基板上にカソードおよびアノードを備える電界放出型ディスプレイパネルおよびその製造方法 | |
| US6013974A (en) | Electron-emitting device having focus coating that extends partway into focus openings | |
| JPH07153369A (ja) | 電界放出形電子源 | |
| JP2003308798A (ja) | 画像表示装置および画像表示装置の製造方法 | |
| JP3663171B2 (ja) | Ｆｅｄパネル及びその製造方法 | |
| KR970010990B1 (ko) | 전계전자방출소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981027 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071127 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081127 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091127 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091127 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101127 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101127 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111127 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111127 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |