JP2000123713A

JP2000123713A - 電子放出素子およびその製造方法、ならびにこれを用いたディスプレイ装置

Info

Publication number: JP2000123713A
Application number: JP29414998A
Authority: JP
Inventors: Akio Kawasaki; 明朗川崎
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1998-10-15
Filing date: 1998-10-15
Publication date: 2000-04-28

Abstract

(57)【要約】【課題】駆動電圧が小さく、放出電子密度が大きい電
界放出型の電子放出素子およびその製造方法、ならびに
これを用いたディスプレイ装置を提供する。【解決手段】単位電子放出素子の電子放出部分となる
開口１７の平面形状を６角形とし、その底部にカーボン
膜１８を形成する。このカーボン膜１８の表面は微細突
起を有し、カソード電極ライン１３表面より基板１１側
に位置する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電子放出素子および
その製造方法、ならびにこれを用いたディスプレイ装置
に関し、さらに詳しくは、カソード電極に臨む開口の平
面形状に特徴を有する冷陰極型（電界放出型）電子放出
素子およびその製造方法、ならびにこれを用いたディス
プレイ装置に関する。

【０００２】

【従来の技術】薄型のフラットパネルディスプレイ装置
として、パネル内部に微小な電子放出素子をマトリクス
状に設け、ここに所定の駆動電圧を選択的に印加して放
出した電子を、対向するパネルの螢光面に照射し、画像
を形成する、冷陰極 (Cold Cathode) 型あるいは電界放
出 (Field Emission) 型のものが提案されている。

【０００３】従来の冷陰極型電子放出素子を図１３の概
略断面図を参照して説明する。ガラス等の基板１１表面
に、複数のストライプ状カソード電極ライン１３と、絶
縁層１４と、複数のストライプ状ゲート電極ライン１５
が形成されている。このカソード電極ラインとゲート電
極ラインとは交叉、すなわち通常は直交するように配列
されており、マトリクスを構成している。各カソード電
極ライン１３およびゲート電極ライン１５は、その接続
端部１３ｃ，１５ｃで制御手段１９に接続され、選択的
に駆動電圧が印加される。各カソード電極ライン１３お
よびゲート電極ライン１５の交叉領域は、ディスプレイ
装置の１画素に対応している。図１３はこの１画素部分
の概略断面図である。

【０００４】この交叉領域においては、カソード電極ラ
イン１３に臨む複数の微小な開口１７が、ゲート電極ラ
イン１５および絶縁層１４を貫通して形成されている。
開口１７の平面形状は円形である。この開口１７内に
は、円錐形状のマイクロチップ３１が埋め込まれ、カソ
ード電極ライン１３と電気的に一体化されている。マイ
クロチップ３１はＷやＭｏ等の高融点金属からなり、そ
の尖端はゲート電極ライン１５とほぼ同一面に位置す
る。

【０００５】この交叉領域に制御手段１９から所定の電
圧が印加されると、各マイクロチップ３１の尖端からト
ンネル効果により電子が放出される。この印加電圧は、
マイクロチップ３１の材料がＭｏの場合、尖端付近の電
界強度が１０⁸〜１０¹⁰Ｖ／ｍ程度に達する。

【０００６】図１３の電子放出素子をディスプレイ装置
に適用する場合には、ゲート電極ライン１５と所定の間
隔を隔てて設けられた透明なパネル基板（不図示）と組
み合わせ構成される。パネル基板には、やはりストライ
プ状のアノード電極ラインと、このアノード電極ライン
に対応して螢光ストライプが形成されている。アノード
電極ラインは、ＩＴＯ (Indium Tin Oxide) 等の透明導
電材料からなり、その接続端部においてやはり制御手段
１９に接続されている。基板１１とパネル基板間の空間
は高真空領域である。

【０００７】かかる構成により、マイクロチップ３１尖
端から放出された電子は、カソード電極ライン１３とア
ノード電極ラインとの間に印加された電圧により加速さ
れて螢光ストライプに入射し、可視光に変換される。こ
の可視光は、透明なアノード電極ラインやパネル基板を
介して観察される。なおカラーディスプレイ装置の場合
には、アノード電極ラインおよび螢光ストライプを、
Ｒ，Ｇ，Ｂの各色に対応して分割配置する。

【０００８】上述した図１３に示す電子放出素子は、次
の問題点を有する。その第１は、マイクロチップ３１、
特にその尖端を均一に製造することの困難性である。こ
の部分の形状が不均質であると、放出される電子、すな
わち電流量が各画素で不均一となり、ディスプレイ装置
のパネル基板上の光輝点も不均一なものとなり、画像品
質が劣化する。

【０００９】第２として、高真空領域に残存するガスが
イオン化し、マイクロチップ３１をスパッタリングする
ことにより、マイクロチップ３１の尖端形状が経時変化
で劣化し易く、放出電子量が減少する問題がある。

【００１０】第３に、マイクロチップ３１から放出され
る電子の飛行方向が、基板に立てた垂線に対し±３０°
程度の範囲で広がるため、螢光ストライプ面の発光領域
も拡大する。これはディスプレイ装置の高精彩化の点で
不利である。

【００１１】第４は製造プロセス上の問題である。マイ
クロチップ３１は、通常ゲート電極ライン１５上にリフ
トオフスペーサを残しておき、Ｍｏ等の高融点金属を真
空蒸着して形成される。真空蒸着法の特性であるステッ
プカバレッジの悪さを逆に利用することにより、円錐形
のマイクロチップ３１がセルフアラインで形成される。
この後、リフトオフスペーサ上にも堆積したＭｏ等の高
融点金属をリフトオフで除去する。このとき剥離した金
属片が、狭い開口１７内に付着すると短絡を発生する可
能性が高く、製造のスループットが低下する。

【００１２】これらの問題点を回避するため、平面の電
子放出面を用いた電子放出素子が特開平８−５５５６４
号公報に提案されている。図１４はその要部概略断面図
である。図１４では図１３の電子放出素子と同様の機能
を有する部分には同一の参照符号を付し、その説明は省
略する。すなわち、基板１１上に、ダイアモンド等の低
仕事関数物質層３２および金属等の導電接触層３３が形
成され、実質的にカソード電極ラインを構成している。
導電接触層３３は、低仕事関数物質層３２からＳｉＯ₂
等の絶縁層１４に電子が注入されることによる絶縁破壊
を防止する機能を有し、必要に応じて形成される。かか
る構成により、開口１７底部の平面状の低仕事関数物質
層３２表面から、電子が効率的に放出されるというもの
である。開口１７の平面形状は、やはり円形を主体とし
たものである。

【００１３】

【発明が解決しようとする課題】しかしながら、本発明
者らの検討によると、図１４に示す構造の電子放出素子
は、低仕事関数物質層３２を形成した後に、その上部構
造であるＳｉＯ₂等の絶縁層１４等を形成しなければな
らないという工程上の問題がある。すなわち、低仕事関
数物質層３２上にスパッタリングやプラズマＣＶＤ法に
よりＳｉＯ₂等の絶縁層１４等を形成すると、低仕事関
数物質層３２表面がプラズマに曝されダメージを受け
る。またさらに開口１７を形成する際にも、低仕事関数
物質層３２表面がＲＩＥ (Reactive Ion Etching) 等に
よるイオン入射に曝され、ダメージを受ける。このた
め、低仕事関数物質層３２が持つ本来の電子放出能力が
充分に発揮されない。また高輝度のために必要とされる
放出電子密度が得られたとしても、ゲート電極ライン１
５と低仕事関数物質層３２との間に印加する電圧が比較
的高くなり、絶縁破壊が懸念される等の問題点を有す
る。

【００１４】さらに、いずれの構造の電子放出素子にお
いても、開口の平面形状は円形である。したがって、カ
ソード電極ラインおよびゲート電極ライン１５の交叉領
域における開口の占有面積率が自ずから制限される。し
たがって、この交叉領域から放出される電子の量も制限
され、この面からもディスプレイ装置の輝度の向上に限
界が生じる。

【００１５】本発明はこのような従来技術の問題点に鑑
みてなされたものである。すなわち、本発明の課題は、
駆動電圧が低く、放出される電子量が多く均一であると
ともに電子ビームの拡がりが少なく、しかも長寿命であ
り、短絡の虞の少ない電子放出素子およびその製造方法
を提供することである。また本発明の他の課題は、かか
る電子放出素子を用いた、低電圧駆動で、画面の輝度が
高く均一であるとともに高精彩であり、製造歩留りが高
く、寿命も長いディスプレイ装置を提供することであ
る。

【００１６】

【課題を解決するための手段】本発明は上述した課題を
達成するために提案するものである。すなわち本発明の
電子放出素子は、基板上に、複数のカソード電極ライン
と、絶縁層と、このカソード電極ラインと直交する複数
のゲート電極ラインとを、この順に有するとともに、こ
のカソード電極ラインと前記ゲート電極ラインの交叉領
域において、ゲート電極ラインおよび絶縁層には、この
カソード電極ラインに臨む複数の開口を有する電子放出
素子であって、この開口の平面形状は、いずれも６角形
をなし、隣り合うこの開口は、開口の側壁を隣接して最
密充填配置されていることを特徴とする。側壁を隣接し
て最密充填するとは、開口同士がある間隔を空けて蜂の
巣状に規則的に配置されているという意味である。この
間隔は、６角形をなす開口の対辺長以下、好ましくは対
辺長の１／２以下が選ばれる。間隔の下限の制限は特に
ないが、製造技術上の限界、すなわちリソグラフィや、
ＲＩＥにおけるエッチングマスクの耐久性等により制限
される。このように６角形の開口を最密充填することに
より、カソード電極ラインとゲート電極ラインとの交叉
領域における開口の占有面積率を向上し、電子の放出量
を高めることができる。

【００１７】開口の平面形状は、いずれも正６角形であ
ることが望ましい。正６角形の対辺長は、通常０．５μ
ｍ〜５μｍ、望ましくは０．７μｍ〜２μｍ程度が選ば
れる。一例として、正６角形の対辺長を１．０μｍ、隣
接する正６角形の辺同士の間隔を０．２μｍとして最密
充填した場合の開口率は６９．５％である。一方、開口
平面形状を従来の円形とし、その直径を１．０μｍ、隣
接する円の円弧同士の間隔を０．２μｍとした場合の開
口率は６３．０％である。したがって、本発明の採用に
より、１０％以上の開口率向上が達成される。

【００１８】またこの開口は、ゲート電極ライン、絶縁
層、およびカソード電極ラインの厚さ方向の一部にわた
り形成されていることが望ましい。すなわち、開口の底
面は、カソード電極ラインの実質的な表面より基板側に
凹んだ位置にあることが望ましい。凹みの深さは、開口
の対辺長や絶縁膜の厚さによるが、通常はこれらの値の
５〜３０％程度、望ましくは１０％程度が選ばれる。

【００１９】かかる開口形状とすることにより、開口底
面の端部より、中心部に寄った位置にあるカソード電極
ライン表面に最大強度の電界が印加される。換言すれ
ば、電界放出電流は、開口底面端部より、中心に寄った
位置で最大となり、主としてこの位置で電子放出が生じ
る。このように、主たる電子放出が発生するカソード電
極ラインの露出位置は、開口底部端部から離間している
ので、放出される電子はゲート電極ラインに入射するこ
となく、アノード電極ラインに効率よく入射する。同様
に、放出された電子は絶縁層に入射することがないの
で、絶縁層のチャージアップによる異常放電等の事故の
虞もない。

【００２０】ところで、開口底部の周縁部では、カソー
ド電極ラインに段差が発生しているので、等電位面は大
きく曲がっている。したがって、開口底部の周縁部から
放出される電子は、ゲート電極ライン表面の垂直方向か
らずれた軌道を描き、アノード電極ラインに対しミスラ
ンディングする可能性がある。しかしながら、開口底部
の周縁部の電界強度は、中心部の電界強度に比して充分
小さいので、電子は放出されないか、放出されたとして
も非常に低い電子密度であるので、実用上の影響は無視
できる程度である。

【００２１】開口底部に露出するカソード電極ラインの
少なくとも表面は、カーボン膜であることが望ましい。
またこのカーボン膜表面は、複数の微細突起を有するこ
とが望ましい。微細突起の高さは、例えば５ｎｍ以上３
０ｎｍ程度以下が望ましい。この範囲に微細突起の高さ
を設定することにより、電子を効率的に、しかも異常放
電等の虞なく放出することができる。

【００２２】カーボン膜は、本来電子放出能力に優れる
ものであるが、その表面に複数の微細突起を高密度に有
するので、電子放出の機能がさらに向上する。これら微
細突起はカーボンナノチューブ構造や、グラファイト、
フラーレン等のフラグメントやポリマを含むものであ
る。この結果、５０Ｖ／μｍ程度あるいはこれ以下の低
電界強度であっても、高輝度のディスプレイ装置として
必要な電子密度をカーボン膜表面から取り出すことがで
きる。すなわち、絶縁層の厚さを１μｍ程度に設定すれ
ば、カソード電極ラインとゲート電極ラインとの間に印
加する駆動電圧は数十Ｖ程度以下の低電圧ですむ。

【００２３】カソード電極ラインとゲート電極ラインの
少なくとも交叉領域におけるカソード電極ラインは、格
子状の平面形状をなし、この格子状のカソード電極ライ
ンとカーボン膜との間に、カソード抵抗層を有すること
が望ましい。

【００２４】かかるカソード電極構造とすることによ
り、カソード電極ラインとゲート電極ラインとが短絡し
た場合でも、カーボン膜やゲート電極の放電破壊を防止
することができる。カソード抵抗層は、高抵抗金属やそ
の化合物、あるいはＰ、ＢやＡｓ等の不純物をドープし
たシリコン等の半導体が選ばれる。

【００２５】つぎに本発明の電子放出素子の製造方法
は、基板上に、カソード電極ラインと、絶縁層と、この
カソード電極ラインと交叉するゲート電極ラインとを、
この順に形成する工程と、このカソード電極ラインと前
記ゲート電極ラインの交叉領域において、該ゲート電極
ラインおよび前記絶縁層に、該カソード電極ラインに臨
む開口を形成する工程を有する電子放出素子の製造方法
であって、この開口の形成工程においては、開口の平面
形状が６角形をなすとともに、隣り合う開口が、開口の
側壁を隣接して最密充填配置されるようにパターニング
することを特徴とする。開口の形成工程においては、こ
の開口の平面形状を、いずれも正６角形にパターニング
することが望ましい。かかる形状へのパターニングは、
ゲート電極ライン上に同一平面形状のエッチングマスク
を形成し、これをマスクとしてゲート電極ラインと絶縁
膜を反応性イオンエッチングやスパッタエッチングする
ことによりなされる。

【００２６】この開口の形成工程においては、ゲート電
極ライン、絶縁層、および前記カソード電極ラインの厚
さ方向の一部にわたり、この開口をパターニングするこ
とが望ましい。これらは同一のエッチングマスクを用い
て連続的にエッチングすることにより形成される。

【００２７】またカソード電極ラインとゲート電極ライ
ンの少なくとも交叉領域におけるこのカソード電極ライ
ンを、格子状の平面形状をなすようにパターニングする
工程と、格子状のカソード電極ラインとカーボン膜との
間に、カソード抵抗層を形成する工程をさらに有するこ
とが望ましい。

【００２８】開口底部に露出するこのカソード電極ライ
ンの少なくとも表面に、カーボン膜を形成することが望
ましい。このカーボン膜の膜厚は５０ｎｍ以下であるこ
とが望ましい。かかる膜厚を選択することにより、後述
する製造工程において、蒸着法やレーザアブレーション
法によりカーボン膜を形成する際に、開口底部以外にも
堆積したカーボン膜を除去しなくても、必要な絶縁耐圧
が確保される。カーボン膜の膜厚の下限は特に限定され
ないが、電子放出効率とその耐久性の観点から５ｎｍ以
上、好ましくは１０ｎｍ以上が選ばれる。

【００２９】カーボン膜の形成工程は、蒸着法あるいは
レーザアブレーション法によることが望ましい。またレ
ーザアブレーション法を採用する場合には、そのターゲ
ットはグラファイトまたはフラーレンを含むものを採用
することが望ましい。かかる成膜法により、複数の微細
突起を有するカーボン膜を安定に製造することができ
る。

【００３０】カーボン膜は絶縁層の形成後、しかも開口
形成後に成膜されるので、成膜後にプラズマやイオンの
ダメージを受けることはない。また形成方法も蒸着法あ
るいはレーザアブレーション法を採用することにより、
形成工程においてもプラズマやイオンのダメージを受け
ることはない。このために、微細突起形状と合わせ、材
料本来が有する電子放出性の高さを利用することができ
る。さらに電子放出素子としての稼働時には、真空領域
に残存するガスによるスパッタリングを受けても、マイ
クロチップの尖端のように形状変化する虞は少ない。

【００３１】なおフラーレンは球状の骨格を持つＣ₆₀分
子であるが、これに近似したシェル構造を有するＣ₇₀等
や、Ｃ₅₉Ｂ、Ｃ₅₉Ｎのようなヘテロフラーレン、Ｍ＠Ｃ
₆₀で表される金属内包フラーレンを含むものをターゲッ
トとして用いてもよい（ＭはＬｉ等の金属原子を表
す）。

【００３２】本発明のディスプレイ装置は、これら電子
放出素子、あるいはその製造方法により得られた電子放
出素子を、マトリクス状に構成することにより得られ
る。

【００３３】

【発明の実施の形態】以下本発明の電子放出素子および
その製造方法、ならびにこれを用いたディスプレイ装置
につき、図面を参照して説明する。

【００３４】〔実施形態例１〕まず、本発明の電子放出
素子の基本構成の要部を図１〜図５を参照して説明す
る。これらのうち図１は電子放出素子の単位素子の概略
断面図、図２はその概略平面図、図３は電子放出素子の
単位画素領域の概略断面図、図４はその概略平面図、図
５は図４の一部拡大平面図である。これらの図では、図
１３の電子放出素子と同様の機能を有する部分には同一
の参照符号を付している。

【００３５】すなわち図１の断面図に示すように、ガラ
ス等の基板１１表面に、複数のストライプ状カソード電
極ライン１３と、絶縁層１４と、複数のストライプ状ゲ
ート電極ライン１５が形成されている。カソード電極ラ
イン１３とゲート電極ライン１５の交叉領域において
は、ゲート電極ライン１５、絶縁膜１４およびカソード
電極ライン１３の厚さ方向の一部にわたり、開口１７が
形成され、単一の電子放出素子を構成している。開口１
７の底部には、望ましくはカーボン膜１８が形成され、
電子放出面を形成している。カーボン膜１８の表面は、
カソード電極ライン１３表面よりも基板１１側に位置す
る。

【００３６】図１の電子放出素子の単位素子の平面形状
を図２に示す。開口１７の平面形状は６角形、望ましく
は正６角形である。開口の底面はカソード電極ラインで
あり、その露出面には望ましくはカーボン膜１８が形成
されている。

【００３７】このカーボン膜は、蒸着法あるいはレーザ
アブレーション法により形成されたものであり、その表
面には複数の微細突起を有する。走査型電子顕微鏡によ
る観察では、この微細突起は５ｎｍ〜３０ｎｍ程度、平
均１０ｎｍ程度の高さである。

【００３８】単位画素領域の電子放出素子の断面形状を
図３に示す。複数の単位画素がその開口１７壁面を隣接
して並んでおり、後述するアノード電極ラインとともに
トライオード型のディスプレイ装置を構成している。各
カソード電極ライン１３およびゲート電極ライン１５
は、その接続端部１３ｃ，１５ｃで制御手段１９に接続
され、選択的に駆動電圧が印加される。

【００３９】カソード電極ライン１３とゲート電極ライ
ン１５が交叉する単位画素領域の電子放出素子の平面形
状を図４に示す。複数の単位電子放出素子が、その開口
１７を見せてマトリクスを構成している。

【００４０】図４のマトリクス状の開口の一部、すなわ
ち図４に円で囲った部分の拡大平面図を図５に示す。６
角形、望ましくは正６角形の平面形状を有する開口１７
が、隣り合う開口１７とその側壁を隣接して最密充填配
置されている。

【００４１】カソード電極ライン１３およびゲート電極
ライン１５は、Ｎｂ、Ｍｏ、ＷあるいはＣｒ等の金属を
スパッタリング、蒸着法あるいはＣＶＤ(Chemical Vapo
r Deposition) 法等により形成し、これをパターニング
することにより形成される。絶縁層１４はＳｉＯ₂やＳ
ｉ₃Ｎ₄等の絶縁材料やその積層あるいは複合材料から
なり、これもスパッタリング、蒸着法あるいはＣＶＤ法
等により形成される。

【００４２】かかる電子放出素子において、制御手段１
９がカソード電極ライン１３およびゲート電極ライン１
５を選択し、これら電極間に所定の電圧を印加すると、
対応する画素領域の電子放出素子のカーボン膜１８表面
とゲート電極ライン１５間に電界が形成される。カーボ
ン膜１８表面には多数の微細突起が形成されているの
で、その尖端に大きな電界が形成され、トンネル効果に
より尖端から効率的に電子が放出される。

【００４３】図１〜５に示した電子放出素子をディスプ
レイ装置に適用した場合の部分斜視図を図６に示す。図
６のディスプレイ装置は、図１〜５に示した電子放出素
子がマトリクス状に形成されたカソード電極パネル１０
と、アノード電極パネル２０とが所定の間隔を隔てて設
けられ、構成されている。アノード電極パネル２０は、
ガラス等の透明基板２１上に複数のアノード電極ライン
２２が形成されている。このアノード電極ライン２２に
対応して不図示の螢光ストライプが形成されている。ア
ノード電極ライン２２は、ＩＴＯ等の透明導電材料から
なり、その接続端部においてやはり制御手段（不図示）
に接続されている。カソード電極パネル１０と、アノー
ド電極パネル２０との間の空間は高真空領域であり、や
はり不図示の隔壁やシール機構により封止されている。

【００４４】かかる構成により、カソード電極パネル１
０に形成された電子放出素子のカーボン膜から放出され
た電子は、制御手段によりカソード電極ライン１５とア
ノード電極ライン２２間に印加された電圧により加速さ
れて螢光ストライプに入射し、可視光に変換される。こ
の可視光はアノード電極ラインやパネル基板を介して観
察される。なおカラーディスプレイ装置の場合は、アノ
ード電極ラインおよび螢光ストライプを、Ｒ，Ｇ，Ｂの
各色に対応して分割配置する。

【００４５】つぎに図１〜図５に示す電子放出素子の製
造方法につき説明する。ガラス等の基板１１上に、Ｎｂ
等の金属膜をスパッタリング法により４００ｎｍ程度の
厚さに形成する。この後レジスト膜を塗布形成し、露光
および現像により所定のラインアンドスペースパターン
状のレジストマスクを形成する。このレジストマスクを
エッチングマスクとして、ＲＩＥ (Reactive Ion Etchi
ng) により金属膜をパターニングしてカソード電極ライ
ン１３を得る。エッチングガスは例えばＣｌ₂とＯ₂の
混合ガスを用いることにより、下地の基板１１とのエッ
チング選択比を確保する。

【００４６】レジストマスクを剥離後、ＳｉＯ₂をＣＶ
Ｄ法により例えば１μｍの厚さに形成し、絶縁層１４と
する。

【００４７】さらに絶縁層１４上にＮｂ等の金属膜をス
パッタリング法により１００ｎｍ程度の厚さに形成し、
カソード電極ラインと同様にパターニングしてカソード
電極ラインと直交するラインアンドスペースパターン状
のゲート電極ライン１５を得る。なおカソード電極ライ
ンおよびゲート電極ラインのそれぞれの幅および間隔
は、ディスプレイ装置のパネルサイズや解像度により決
定される。

【００４８】レジストマスクを剥離後、あらたにレジス
ト膜を形成し、ゲート電極ライン１５との交叉領域に複
数の正６角形の開口パターンを有するレジストマスクと
する。レジストマスクの複数の開口パタ−ンの平面形状
は、対辺が１μｍであり、隣合う開口の辺との間隔は例
えば０．３５μｍであり、その辺を隣り合う正６角形の
辺と接して最密充填された蜂の巣状とする。これをエッ
チングマスクとし、ゲート電極ライン１５、絶縁層１４
およびカソード電極ライン１３の厚さ方向の一部をＲＩ
Ｅによりパターニングし、複数の正６角形の開口１７を
得る。カソード電極ライン１３は、全厚の約半分、２０
０ｎｍ程度エッチングして開口１７の底面とする。この
開口１７の底面は、カソード電極ライン１３の表面と平
行な平面となるようにパターニングする。開口１７のＲ
ＩＥは、異なる材料の積層膜のエッチングであるので、
エッチングガスを切り換えて開口を完成する。絶縁層１
４は例えばＣＨＦ₃とＣＨ₂Ｆ₂との混合ガスにより異
方性エッチングすることができる。なおゲート電極ライ
ン１５への、開口１７の上部のパターニングは、ゲート
電極ライン１５のストライプ状パターニング時に同時に
おこなってもよい。

【００４９】レジストマスクを剥離後、カーボン膜を５
０ｎｍ以下、例えば３０ｎｍの厚さに形成する。この結
果、開口１７の底面にはカーボン膜１８が形成される。
カーボン膜１８表面はカソード電極ライン１３表面より
基板１１側に位置する。カーボン膜１８は、例えばフラ
ーレンを圧縮成形したターゲットをレーザアブレーショ
ンすることにより形成される。

【００５０】カーボン膜は、ゲート電極ライン１５表面
にも形成される。しかしながら、レーザアブレーション
法あるいは蒸着法の成膜特性として、入射粒子の指向性
が鋭いので、開口１７の側面にはカーボン膜はほとんど
付着しない。また仮に付着したとしても、開口１７底部
等の平面部での膜厚が５０ｎｍ以下、本実施形態例では
３０ｎｍ程度と薄く、開口１７の側面への付着はさらに
薄く不連続膜となるので、ゲート電極ライン１５とカソ
ード電極ライン１３とが短絡する虞はない。ゲート電極
ライン１５表面に形成されたカーボン膜（不図示）は除
去する必要はなく、そのままゲート電極ライン１５の一
部として用いてよい。以上で実施形態例１の電子放出素
子が完成する。

【００５１】本実施形態例の電子放出素子は、開口１７
の平面形状が正６角形で、画素領域内に最密充填されて
いるので、画素領域の単位面積あたりから放出される電
子密度が原理的に大きい。またカーボン膜１８表面には
微小突起が密に形成されているので、カーボン膜１８の
単位面積あたりから放出される電子密度も大きい。

【００５２】カーボン膜１８の表面がカソード電極ライ
ン１３の表面より基板１１側に凹んで位置している。こ
の構造のため、開口１７底面の最端部から離れた位置に
最大の電界がかかり、微細突起を有するカーボン膜１８
から放出された電子は効率よく開口１７から引き出され
る。さらに開口１７底部近傍の等電位面は、カソード電
極ライン１３表面と平行であり、放出された電子はカー
ボン膜１８表面に対し垂直方向に揃って飛行する。した
がって、開口１７の側面やゲート電極ライン１５に電子
が入射する虞はなく、異常放電等の事故は発生しない。

【００５３】なお本実施形態例では開口１７の平面形状
は正６角形であったが、図７に示す長６角形であっても
よい。また図８に示すように６角形の開口の角部を面取
りして、なだらかな形状とすることにより、電子放出特
性をより安定化することができる。

【００５４】〔実施形態例２〕本実施形態例の電子放出
素子は、カソード電極ライン１３を、材料あるいは膜質
の異なる２層で形成したものであり、このカソード電極
ライン１３以外の構造は前実施形態例１に準じた構造を
有する。したがって、本実施形態例の特徴部分のみを説
明し、重複する説明は省略する。

【００５５】図９は実施形態例２の電子放出素子の単位
素子の概略断面図を示す。図９において、カソード電極
ライン１３は上層カソード電極ライン１３１と下層カソ
ード電極ライン１３２の２層で構成されている。各層の
厚さは、ともに２００ｎｍ程度である。開口１７は、ゲ
ート電極ライン１５、絶縁層１４および上層カソード電
極ライン１３１を穿って形成されている。したがって、
カーボン膜１８は下層カソード電極ライン１３２表面に
形成されており、その表面は上層カソード電極ライン１
３１の表面より基板１１側に位置する。

【００５６】積層カソード電極ライン材料の組み合わせ
としては、エッチング特性の異なる組み合わせが好まし
い。すなわち、異種の金属材料、例えばＮｂとＣｒとの
組み合わせや、金属材料とその化合物の組み合わせ、例
えばＷとＷＮ、ＷとＷＳｉ₂等が可能である。また膜質
の異なる材料の組み合わせとしては、多結晶膜と非晶質
膜の組み合わせ、あるいは多孔質膜の採用等が可能であ
る。

【００５７】かかる電子放出素子構造により、上層カソ
ード電極ライン１３１への開口形成を、下層カソード電
極ライン１３２に対し、選択比の良いエッチング条件で
施すことが可能となる。したがって、カソード電極ライ
ン１３とカーボン膜１８表面との段差を、広いカソード
電極パネルの全面に渡り均一に制御することができる。

【００５８】したがって、カソード電極パネルの広い範
囲に渡り均一な電界強度をカーボン膜１８表面近傍に形
成することができ、均一な放出電流密度を得ることがで
きる。その他の構成や効果は前実施形態例１と同様であ
る。なお本実施形態例において、カソード電極ライン１
３を３層以上の積層膜に形成してもよい。

【００５９】〔実施形態例３〕本実施形態例は単位画素
領域のカソード電極ラインを格子状に形成した例であ
る。このカソード電極ライン１３周辺以外の構造は前実
施形態例１に準じた構造を有する。したがって、本実施
形態例でも特徴部分のみを説明し、重複する説明は省略
する。

【００６０】図１０は実施形態例３の電子放出素子の単
位画素領域の概略平面図を示す。また図１１は、図１０
の単位格子部分の概略断面図、すなわちＡ−Ａ断面図で
ある。図１０および図１１に示すように、カソード電極
ライン１３とゲート電極ライン１５との交叉領域におい
て、カソード電極ライン１３は複数の格子状に分割され
ている。単位格子の平面形状は正方形、長方形あるいは
６角形等任意の形状でよい。図１０は正方形の例を示
す。カソード電極ライン１３の材料は、同じくＮｂ、Ｍ
ｏ、ＷあるいはＣｒ等の金属でよい。

【００６１】格子状のカソード電極ライン１３上には薄
膜１３ａが形成され、電気的に実質的に同電位となって
カソード電極ライン１３の一部を構成している。単位格
子内には、６角形の平面形状を有する複数の開口１７が
形成されている。したがって、開口１７はゲート電極ラ
イン１５、絶縁層１４および薄膜１３ａの厚さ方向の一
部を穿って形成されている。開口１７の底面にはカーボ
ン膜１８が形成されており、その表面は薄膜１３ａの表
面より基板１１側に位置する。

【００６２】薄膜１３ａの材料は比較的高抵抗な金属や
金属化合物、あるいは半導体、例えば不純物をドープし
たＳｉやＧｅ等が選ばれる。

【００６３】実施形態例３の電子放出素子構造によれ
ば、格子状のカソード電極ライン１３と開口１７との距
離を充分にとることができる。したがって、開口１７内
に導体粒子等のごみが入り込んでカソード電極ライン１
５とゲート電極ライン１３が短絡しても、カーボン膜１
８や薄膜１３ａの放電破壊あるいは絶縁破壊を防止する
ことができる。これは薄膜１３ａを高抵抗材料で構成し
た場合に特に有利に得られる効果である。その他の構成
や効果は前実施形態例１と同様である。なお、カソード
電極ライン１３は薄膜１３ａの上に接して格子状に形成
してもよい。

【００６４】〔実施形態例４〕本実施形態例の電子放出
素子は、前実施形態例３における薄膜１３ａを、材料あ
るいは膜質の異なる２層で形成したものであり、この薄
膜１３ａ以外の構造は前実施形態例３に準じた構造を有
する。すなわちカソード電極ライン１３は格子状に形成
されている。したがって、本実施形態例の特徴部分のみ
を説明し、重複する説明は省略する。

【００６５】図１２は実施形態例４の電子放出素子の単
位格子部分の概略断面図を示す。図１２において、カソ
ード電極ライン１３は、ゲート電極ライン１５との交叉
領域において前実施形態例３と同様に格子状に分割され
ている。格子状のカソード電極ライン１３上には、薄膜
１３１ａおよび薄膜１３２ａの積層からなる薄膜１３ａ
が形成され、電気的に実質的に同電位となってカソード
電極ライン１３の一部を構成している。単位格子内に
は、６角形の平面形状を有する複数の開口１７が最密充
填で形成されている。開口１７はゲート電極ライン１
５、絶縁層１４および薄膜１３１ａを穿って形成されて
いる。開口１７の底面にはカーボン膜１８が形成されて
おり、その表面は薄膜１３１ａの表面より基板１１側に
位置する。

【００６６】薄膜１３ａの材料は比較的高抵抗な金属や
その化合物、あるいは半導体、不純物をドープしたＳｉ
やＧｅ等が選ばれる。特に薄膜１３１ａおよび薄膜１３
２ａの材料を、ＳｉとＧｅ、あるいは不純物濃度の異な
るＳｉ等、いずれも高抵抗材料で構成した場合には、前
実施形態例３と同様な絶縁破壊あるいは放電破壊防止効
果が得られる。

【００６７】また薄膜１３１ａおよび薄膜１３２ａをエ
ッチング特性の異なる異種の材料で構成すれば、開口１
７を形成する場合に、エッチング選択比の違いによるエ
ッチングストップ効果を利用して、開口１７の深さ精度
をカソード電極パネル全面で均一に形成することができ
る。

【００６８】したがって、カソード電極パネルの広い範
囲に渡り均一な電界強度をカーボン膜１８表面近傍に形
成することができ、均一な放出電流密度を得ることがで
きる。その他の構成や効果は前実施形態例１と同様であ
る。なお本実施形態例においても、格子状のカソード電
極ライン１３を薄膜１３ａの上に接して形成してもよ
く、薄膜１３１ａと薄膜１３２ａの間に形成してもよ
い。また薄膜１３ａを３層以上に形成してもよい。

【００６９】以上本発明を詳細に説明したが、電子放出
素子の各構成部分の材料、形成方法等は適宜変更が可能
である。特にカーボン膜の形成方法はフラーレンのレー
ザアブレーション法の他に、グラファイトのレーザアブ
レーション法や、グラファイトやフラーレンを含む炭素
材料の蒸着法を採用することができる。すなわち、カー
ボン膜表面に微小突起を有する形成方法であれば本発明
に採用することができる。これらの成膜方法はプラズマ
あるいはイオン照射を伴わないので、形成されるカーボ
ン膜にダメージが入る虞がない。

【００７０】カーボン膜を形成するにあたり、カーボン
粒子の直進性の強いレーザアブレーション法や蒸着法を
用いること、およびその膜厚が充分に薄いことにより、
ゲート電極ライン上にも形成されるカーボン膜と開口底
部に形成されるカーボン膜とは分断される。したがっ
て、カソード電極ラインとゲート電極ライン間の電気的
絶縁性を確保することができる。この電気的絶縁性の確
保を一層確実なものとするためには、ゲート電極ライン
上にリフトオフスペーサを形成しておき、この状態でカ
ーボン膜を形成し、ゲート電極ライン上にも形成された
カーボン膜をリフトオフすればよい。リフトオフスペー
サは、開口エッチング用のレジストマスクをそのまま用
いてもよい。またゲート電極ラインをエッチング選択比
の異なる積層で構成しておき、下層をオーバハング状に
アンダカットするようにエッチングすれば、このオーバ
ハング部分でカーボン膜を確実に分断することができ
る。この他に、絶縁層の側面にサイドエッチングを入れ
てこの部分でカーボン膜を分断してもよい。

【００７１】本発明の電子放出素子は、ディスプレイ装
置の他に、微小な増幅素子や整流素子、あるいは電子線
を用いる通信装置、記録装置、画像処理装置等、各種電
子装置に適用することができる。

【００７２】

【発明の効果】以上の説明から明らかなように、本発明
によれば、駆動電圧が低く、放出される電子量が多く均
一であるとともに電子ビームの拡がりが少なく、しかも
長寿命であり、短絡の虞の少ない電子放出素子およびそ
の製造方法を提供することができる。

【００７３】また本発明によれば、かかる電子放出素子
を用いた、低電圧駆動で、画面の輝度が高く均一である
とともに高精彩であり、製造歩留りが高く、寿命も長い
ディスプレイ装置を提供することが可能となる。

【図面の簡単な説明】

【図１】本発明の電子放出素子の基本構成の要部を示
し、単位素子の概略断面図である。

【図２】本発明の電子放出素子の基本構成の要部を示
し、単位素子の概略平面図である。

【図３】本発明の電子放出素子の基本構成の要部を示
し、単位画素領域の概略断面図である。

【図４】本発明の電子放出素子の基本構成の要部を示
し、単位画素領域の概略平面図である。

【図５】本発明の電子放出素子の基本構成の要部を示
し、単位画素領域の概略平面図の部分拡大図ある。

【図６】本発明のディスプレイ装置の部分斜視図であ
る。

【図７】本発明の電子放出素子の基本構成の要部を示
し、単位画素領域の概略平面図の部分拡大図の他の例で
ある。

【図８】本発明の電子放出素子の基本構成の要部を示
し、単位画素領域の概略平面図の部分拡大図のさらに他
の例である。

【図９】本発明の他の電子放出素子の要部を示し、単位
素子の概略断面図である。

【図１０】本発明のさらに他の電子放出素子の要部を示
し、単位画素領域の概略平面図である。

【図１１】図１０の電子放出素子の単位格子部分の概略
断面図である。

【図１２】本発明のまたさらに他の電子放出素子の要部
を示し、単位格子部分の概略断面図である。

【図１３】従来の電子放出素子の概略断面図である。

【図１４】従来の他の電子放出素子の概略断面図であ
る。

【符号の説明】

１０…カソード電極パネル、１１…基板、１３…カソー
ド電極ライン、１３ａ…薄膜、１４…絶縁層、１５…ゲ
ート電極ライン、１７…開口、１８…カーボン膜、１９
…制御手段、２０…アノード電極パネル、２１…透明基
板、２２…アノード電極ライン、３１…マイクロチッ
プ、３２…低仕事関数物質層、３３…導電接触層

Claims

【特許請求の範囲】

【請求項１】基板上に、複数のカソード電極ライン
と、絶縁層と、該カソード電極ラインと直交する複数の
ゲート電極ラインとを、この順に有するとともに、前記
カソード電極ラインと前記ゲート電極ラインの交叉領域
において、該ゲート電極ラインおよび前記絶縁層には、
該カソード電極ラインに臨む複数の開口を有する電子放
出素子であって、前記開口の平面形状は、いずれも６角形をなし、隣り合
う該開口は、該開口の側壁を隣接して最密充填配置され
ていることを特徴とする電子放出素子。
【請求項２】前記開口の平面形状は、いずれも正６角
形であることを特徴とする請求項１記載の電子放出素
子。
【請求項３】前記開口は、前記ゲート電極ライン、前
記絶縁層、および前記カソード電極ラインの厚さ方向の
一部にわたり形成されていることを特徴とする請求項１
記載の電子放出素子。
【請求項４】前記開口底部に露出する前記カソード電
極ラインの少なくとも表面は、カーボン膜であることを
特徴とする請求項１記載の電子放出素子。
【請求項５】前記カーボン膜表面は、複数の微細突起
を有することを特徴とする請求項４記載の電子放出素
子。
【請求項６】前記カソード電極ラインと前記ゲート電
極ラインの少なくとも交叉領域における該カソード電極
ラインは、格子状の平面形状をなし、該格子状のカソード電極ラインと前記カーボン膜との間
に、カソード抵抗層を有することを特徴とする請求項４
記載の電子放出素子。
【請求項７】基板上に、カソード電極ラインと、絶縁
層と、該カソード電極ラインと交叉するゲート電極ライ
ンとを、この順に形成する工程と、前記カソード電極ラインと前記ゲート電極ラインの交叉
領域において、該ゲート電極ラインおよび前記絶縁層
に、該カソード電極ラインに臨む開口を形成する工程を
有する電子放出素子の製造方法であって、前記開口の形成工程においては、該開口の平面形状が６
角形をなすとともに、隣り合う該開口が、該開口の側壁
を隣接して最密充填配置されるようにパターニングする
ことを特徴とする電子放出素子の製造方法。
【請求項８】前記開口の形成工程においては、該開口
の平面形状を、いずれも正６角形にパターニングするこ
とを特徴とする請求項７記載の電子放出素子の製造方
法。
【請求項９】前記開口の形成工程においては、前記ゲ
ート電極ライン、前記絶縁層、および前記カソード電極
ラインの厚さ方向の一部にわたり該開口をパターニング
することを特徴とする請求項７記載の電子放出素子の製
造方法。
【請求項１０】前記開口底部に露出する前記カソード
電極ラインの少なくとも表面に、カーボン膜を形成する
ことを特徴とする請求項７記載の電子放出素子の製造方
法。
【請求項１１】前記カーボン膜の形成工程は、蒸着法によることを特徴とする請求項１０記載の電子放
出素子の製造方法。
【請求項１２】前記カーボン膜の形成工程は、レーザアブレーション法によることを特徴とする請求項
１０記載の電子放出素子の製造方法。
【請求項１３】前記レーザアブレーション法における
ターゲットは、グラファイトおよびフラーレンのいずれか一方を含むこ
とを特徴とする請求項１２記載の電子放出素子の製造方
法。
【請求項１４】前記カソード電極ラインと前記ゲート
電極ラインの少なくとも交叉領域における該カソード電
極ラインを、格子状の平面形状をなすようにパターニングする工程
と、該格子状のカソード電極ラインとカーボン膜との間に、
カソード抵抗層を形成する工程をさらに有することを特
徴とする請求項１０記載の電子放出素子の製造方法。
【請求項１５】請求項１記載の電子放出素子をマトリ
クス状に構成したことを特徴とするディスプレイ装置。
【請求項１６】請求項７記載の電子放出素子の製造方
法により製造された電子放出素子をマトリクス状に構成
したことを特徴とするディスプレイ装置。