JP2000067736A - 電子放出素子およびその製造方法、ならびにこれを用いたディスプレイ装置 - Google Patents

Abstract

(57)【要約】 【課題】 駆動電圧が小さい、電界放出型の電子放出素
子およびその製造方法、ならびにこれを用いたディスプ
レイ装置を提供する。 【解決手段】 電子放出部分となる開口１７底部に、カ
ーボン膜１８を形成する。このカーボン膜１８の表面は
微細突起を有し、カソード電極ライン１３表面より基板
１１側に位置する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電子放出素子および
その製造方法、ならびにこれを用いたディスプレイ装置
に関し、さらに詳しくは、カソード電極の電子放出面の
材料および形状に特徴を有する冷陰極型（電界放出型）
電子放出素子およびその製造方法、ならびにこれを用い
たディスプレイ装置に関する。

【０００２】

【従来の技術】薄型のフラットパネルディスプレイ装置
として、パネル内部に微小な電子放出素子をマトリクス
状に設け、ここに所定の駆動電圧を選択的に印加して放
出した電子を、対向するパネルの螢光面に照射し、画像
を形成する、冷陰極 (Cold Cathode) 型あるいは電界放
出 (Field Emission) 型のものが提案されている。

【０００３】従来の冷陰極型電子放出素子を図９の概略
断面図を参照して説明する。ガラス等の基板１１表面
に、複数のストライプ状カソード電極ライン１３と、絶
縁層１４と、複数のストライプ状ゲート電極ライン１５
が形成されている。このカソード電極ラインとゲート電
極ラインとは交叉、すなわち通常は直交するように配列
されており、マトリクスを構成している。各カソード電
極ライン１３およびゲート電極ライン１５は、その接続
端部１３ｃ，１５ｃで制御手段１９に接続され、選択的
に駆動電圧が印加される。各カソード電極ライン１３お
よびゲート電極ライン１５の交叉領域は、ディスプレイ
装置の１画素に対応している。図９はこの１画素部分の
概略断面図である。

【０００４】この交叉領域においては、カソード電極ラ
イン１３に臨む複数の微小な開口１７が、ゲート電極ラ
イン１５および絶縁層１４を貫通して形成されている。
この開口１７内には、円錐形状のマイクロチップ３１が
埋め込まれ、カソード電極ライン１３と電気的に一体化
されている。マイクロチップ３１はＷやＭｏ等の高融点
金属からなり、その尖端はゲート電極ライン１５とほぼ
同一面に位置する。

【０００５】この交叉領域に制御手段１９から所定の電
圧が印加されると、各マイクロチップ３１の尖端からト
ンネル効果により電子が放出される。この印加電圧は、
マイクロチップ３１の材料がＭｏの場合、尖端付近の電
界強度が１０⁸ 〜１０¹⁰Ｖ／ｍ程度に達する。

【０００６】図９の電子放出素子をディスプレイ装置に
適用する場合には、ゲート電極ライン１５と所定の間隔
を隔てて設けられた透明なパネル基板（不図示）と組み
合わせ構成される。パネル基板には、やはりストライプ
状のアノード電極ラインと、このアノード電極ライン上
の螢光ストライプが形成されている。アノード電極ライ
ンは、ＩＴＯ (Indium Tin Oxide) 等の透明導電材料か
らなり、その接続端部においてやはり制御手段１９に接
続されている。基板１１とパネル基板間の空間は高真空
領域である。

【０００７】かかる構成により、マイクロチップ３１尖
端から放出された電子は、カソード電極ライン１３とア
ノード電極ラインとの間に印加された電圧により加速さ
れて螢光ストライプに入射し、可視光に変換される。こ
の可視光は、透明なアノード電極ラインやパネル基板を
介して観察される。なおカラーディスプレイ装置の場合
は、アノード電極ラインおよび螢光ストライプを、Ｒ，
Ｇ，Ｂの各色に対応して分割配置する。

【０００８】上述した図９に示す電子放出素子は、次の
問題点を有する。その第１は、マイクロチップ３１、特
にその尖端を均一に製造することの困難性である。この
部分の形状が不均質であると、放出される電子、すなわ
ち電流量が各画素で不均一となり、ディスプレイ装置の
パネル基板上の光輝点も不均一なものとなり、画像品質
が劣化する。

【０００９】第２として、高真空領域に残存するガスが
イオン化し、マイクロチップ３１をスパッタリングする
ことにより、マイクロチップ３１の尖端形状が経時変化
で劣化し易く、放出電子量が減少する問題がある。

【００１０】第３に、マイクロチップ３１から放出され
る電子の飛行方向が基板にたてた垂線に対し±３０°程
度の範囲で広がるため、螢光ストライプ面の発光領域も
拡大する。これはディスプレイ装置の高精彩化の点で不
利である。

【００１１】第４は製造プロセス上の問題である。マイ
クロチップ３１は、通常ゲート電極ライン１５上にリフ
トオフスペーサを残しておき、Ｍｏ等の高融点金属を真
空蒸着して形成される。真空蒸着法の特性であるステッ
プカバレッジの悪さを逆に利用することにより、円錐形
のマイクロチップ３１がセルフアラインで形成される。
この後、リフトオフスペーサ上にも堆積したＭｏ等の高
融点金属をリフトオフで除去する。このとき剥離した金
属片が、狭い開口１７内に付着すると短絡を発生する可
能性が高く、製造のスループットが低下する。

【００１２】これらの問題点を回避するため、平面の電
子放出面を用いた電子放出素子が特開平８−５５５６４
号公報に提案されている。図１０はその要部概略断面図
である。図１０では図９の電子放出素子と同様の機能を
有する部分には同一の参照符号を付し、その説明は省略
する。すなわち、基板１１上にダイアモンド等の低仕事
関数物質層３２および金属等の導電接触層３３が形成さ
れている。導電接触層３３は、低仕事関数物質層３２か
らＳｉＯ₂ 等の絶縁層１４に電子が注入されることによ
る絶縁破壊を防止する機能を有し、必要に応じて形成さ
れる。かかる構成により、開口１７底部の平面状の低仕
事関数物質層３２表面から、電子が効率的に放出される
というものである。

【００１３】

【発明が解決しようとする課題】しかしながら、本発明
者らの検討によると、図１０に示す構造の電子放出素子
は、低仕事関数物質層３２を形成した後に、その上部構
造であるＳｉＯ₂ 等の絶縁層１４等を形成しなければな
らないという工程上の問題がある。すなわち、低仕事関
数物質層３２上にスパッタリングやプラズマＣＶＤ法に
よりＳｉＯ₂ 等の絶縁層１４等を形成すると、低仕事関
数物質層３２表面がプラズマに曝されダメージを受け
る。またさらに開口１７を形成する際にも、低仕事関数
物質層３２表面がＲＩＥ (Reactive Ion Etching) によ
るイオン入射に曝され、ダメージを受ける。このため、
低仕事関数物質層３２が持つ本来の電子放出能力が充分
に発揮されない。また高輝度のために必要とされる放出
電子密度が得られたとしても、ゲート電極ライン１５と
低仕事関数物質層３２との間に印加する電圧が比較的高
くなり、絶縁破壊が懸念される等の問題点を有する。

【００１４】本発明はこのような従来技術の問題点に鑑
みてなされたものである。すなわち、本発明の課題は、
駆動電圧が低く、放出される電子量が均一であるととも
に電子ビームの拡がりが少なく、しかも長寿命であり、
短絡の虞の少ない電子放出素子およびその製造方法を提
供することである。また本発明の他の課題は、かかる電
子放出素子を用いた、低電圧駆動で、画面の輝度が均一
であるとともに高精彩であり、製造歩留りが高く、寿命
も長いディスプレイ装置を提供することである。

【００１５】

【課題を解決するための手段】本発明は上述した課題を
達成するために提案するものである。すなわち本発明の
電子放出素子は、基板上に、カソード電極ラインと、絶
縁層と、このカソード電極ラインと交叉するゲート電極
ラインとを、この順に有するとともに、このカソード電
極ラインとゲート電極ラインの交叉領域において、これ
らゲート電極ライン、絶縁層およびカソード電極ライン
の厚さ方向の一部には、該カソード電極ラインに臨む開
口を有する電子放出素子であって、この開口の底面はゲ
ート電極ライン表面と平行な平面をなし、この開口の底
部にはカーボン膜を有し、このカーボン膜表面は、複数
の微細突起を有するとともに、このカーボン膜表面は、
カソード電極ライン表面より基板側に位置することを特
徴とする。

【００１６】微細突起の高さは、例えば５ｎｍ以上３０
ｎｍ程度以下が望ましい。この範囲に微細突起の高さを
設定することにより、電子を効率的に、しかも異常放電
等の虞なく放出することができる。

【００１７】つぎに本発明の電子放出素子の製造方法
は、基板上に、カソード電極ラインと、絶縁層と、この
カソード電極ラインと交叉するゲート電極ラインとを、
この順に形成する工程と、このカソード電極ラインとゲ
ート電極ラインの交叉領域において、これらゲート電極
ライン、絶縁層およびカソード電極ラインの厚さ方向の
一部に、このカソード電極ラインに臨む開口を形成する
工程を有する電子放出素子の製造方法であって、この開
口の形成工程は、開口の底面を前記ゲート電極ライン表
面と平行な平面に形成するものであり、さらに、この開
口底部にカーボン膜を形成する工程を有し、このカーボ
ン膜表面は、複数の微細突起を有するとともに、このカ
ーボン膜表面は、カソード電極ライン表面より基板側に
位置することを特徴とする。

【００１８】このカーボン膜の膜厚は５０ｎｍ以下であ
ることが望ましい。かかる膜厚を選択することにより、
後述する製造工程において、蒸着やレーザアブレーショ
ンによりカーボン膜を形成する際に、開口底部以外にも
堆積したカーボン膜を除去しなくても、必要な絶縁耐圧
が確保される。カーボン膜の膜厚の下限は特に限定され
ないが、電子放出効率とその耐久性の観点から５ｎｍ以
上、好ましくは１０ｎｍ以上が選ばれる。

【００１９】カーボン膜の形成工程は、蒸着法あるいは
レーザアブレーション法によることが望ましい。またレ
ーザアブレーション法を採用する場合には、そのターゲ
ットはグラファイトまたはフラーレンを含むものを採用
することが望ましい。かかる成膜法により、複数の微細
突起を有するカーボン膜を安定に製造することができ
る。

【００２０】本発明のディスプレイ装置は、これら電子
放出素子、あるいはその製造方法により得られた電子放
出素子を、マトリクス状に構成することにより得られ
る。

【００２１】本発明で採用するカーボン膜は、その表面
に複数の微細突起を高密度に有するので、電子放出の機
能に優れる。これら微細突起はカーボンナノチューブ構
造や、グラファイト、フラーレン等のフラグメントやポ
リマを含むものである。この結果、５０Ｖ／μｍ程度あ
るいはこれ以下の低電界強度であっても、高輝度のディ
スプレイ装置として必要な電子密度をカーボン膜表面か
ら取り出すことができる。すなわち、絶縁層の厚さを１
μｍ程度に設定すれば、カソード電極ラインとゲート電
極ラインとの間に印加する駆動電圧は数十Ｖ程度以下の
低電圧ですむ。

【００２２】なおフラーレンは球状の骨格を持つＣ₆₀分
子であるが、これに近似したシェル構造を有するＣ₇₀等
や、Ｃ₅₉Ｂ、Ｃ₅₉Ｎのようなヘテロフラーレン、Ｍ＠Ｃ
₆₀で表される金属内包フラーレンを含むものをターゲッ
トとして用いてもよい（ＭはＬｉ等の金属原子を表
す）。

【００２３】本発明の電子放出素子は、複数の微細突起
を有するカーボン膜表面（微細突起表面）が、カソード
電極ライン表面より凹んだ位置にある。このため開口底
面の端部より、中心部に寄った位置にあるカーボン膜の
微細突起に最大強度の電界が印加される。換言すれば、
電界放出電流は、開口底面端部より、中心に寄った位置
で最大となり、主としてこの位置で電子放出が生じる。

【００２４】このように、主たる電子放出が発生するカ
ーボン膜の微細突起の位置は、開口底部端面から離間し
ているので、電子はゲート電極ラインに入射することな
く、アノード電極ラインに効率よく入射する。同様に、
放出された電子は絶縁層に入射することがないので、絶
縁層のチャージアップによる異常放電等の事故の虞もな
い。

【００２５】ところで、開口底部の周縁部では、カソー
ド電極ラインに段差が発生しているので、等電位面は大
きく曲がっている。したがって、開口底部の周縁部から
放出される電子は、ゲート電極ライン表面の垂直方向か
らずれた軌道を描き、アノード電極ラインに対しミスラ
ンディングする可能性がある。しかしながら、開口底部
の周縁部の電界強度は、中心部の電界強度に比して充分
小さいので、電子は放出されないか、放出されたとして
も非常に低い電子密度であるので、実用上の影響は無視
できる程度である。

【００２６】また、カーボン膜は絶縁層の形成後、しか
も開口形成後に成膜されるので、成膜後にプラズマやイ
オンのダメージを受けることはない。また形成方法も蒸
着法あるいはレーザアブレーション法を採用することに
より、形成工程においてもプラズマやイオンのダメージ
を受けることはない。このために、微細突起形状と合わ
せ、材料本来が有する電子放出性の高さを利用すること
ができる。さらに電子放出素子としての稼働時には、真
空領域に残存するガスによるスパッタリングを受けて
も、マイクロチップの尖端のように形状変化する虞は少
ない。

【００２７】

【発明の実施の形態】以下本発明の電子放出素子および
その製造方法、ならびにこれを用いたディスプレイ装置
につき、図面を参照して説明する。

【００２８】〔実施形態例１〕まず、本発明の電子放出
素子の基本構成の要部を図１〜図３を参照して説明す
る。これらのうち図１は電子放出素子の単位素子の概略
断面図、図２は電子放出素子の単位画素領域の概略断面
図、そして図３は電子放出素子の単位画素部分の概略平
面図である。これらの図では、図１０の電子放出素子と
同様の機能を有する部分には同一の参照符号を付してい
る。

【００２９】すなわち、ガラス等の基板１１表面に、複
数のストライプ状カソード電極ライン１３と、絶縁層１
４と、複数のストライプ状ゲート電極ライン１５が形成
されている。このカソード電極ラインとゲート電極ライ
ンとは交叉、すなわち通常は図３に示すように直交する
ように配列されて単位画素を形成している。この単位画
素はさらにマトリクスを構成し、後述するアノード電極
ラインとともにトライオード型のディスプレイ装置を構
成している。各カソード電極ライン１３およびゲート電
極ライン１５は、その接続端部１３ｃ，１５ｃで制御手
段１９に接続され、選択的に駆動電圧が印加される。

【００３０】カソード電極ライン１３およびゲート電極
ライン１５は、Ｎｂ、Ｍｏ、ＷあるいはＣｒ等の金属を
スパッタリング、蒸着あるいはＣＶＤ(Chemical Vapor
Deposition) 法等により形成し、これをパターニングす
ることにより形成される。絶縁層１４はＳｉＯ₂ やＳｉ
₃ Ｎ₄ 等の絶縁材料やその積層あるいは複合材料からな
り、これもスパッタリング、蒸着法あるいはＣＶＤ法等
により形成される。

【００３１】カソード電極ライン１３とゲート電極ライ
ン１５との交叉領域においては、ゲート電極ライン１
５、絶縁層１４およびカソード電極ライン１３の厚さ方
向の一部を貫通して開口１７が形成されている。図１は
一つの開口１７を拡大して示す概略断面図である。

【００３２】この開口１７の底面には、カーボン膜１８
が形成されている。しかもカーボン膜１８の表面は、カ
ソード電極ライン１３表面よりも基板１１側に位置す
る。

【００３３】カーボン膜１８は蒸着法あるいはレーザア
ブレーション法により形成されたものであり、その表面
には複数の微細突起を有する。走査型電子顕微鏡による
観察では、この微細突起は５ｎｍ〜３０ｎｍ程度、平均
１０ｎｍ程度の高さである。

【００３４】かかる電子放出素子において、制御手段１
９がカソード電極ライン１３およびゲート電極ライン１
５を選択し、これら電極間に所定の電圧を印加すると、
対応する画素領域の電子放出素子のカーボン膜１８表面
とゲート電極ライン１５間の電界が形成される。カーボ
ン膜１８表面には多数の微細突起が形成されているの
で、その尖端に大きな電界が形成され、トンネル効果に
より尖端から効率的に電子が放出される。

【００３５】図１〜３に示した電子放出素子をディスプ
レイ装置に適用した場合の部分斜視図を図４に示す。図
４のディスプレイ装置は、図１〜３に示した電子放出素
子がマトリクス状に形成されたカソード電極パネル１０
と、アノード電極パネル２０とが所定の間隔を隔てて設
けられ、構成されている。アノード電極パネル１０は、
ガラス等の透明基板２１上に複数のアノード電極ライン
２２が形成されている。このアノード電極ライン２２の
表面には不図示の螢光ストライプが形成されている。ア
ノード電極ライン２２は、ＩＴＯ等の透明導電材料から
なり、その接続端部においてやはり制御手段（不図示）
に接続されている。カソード電極パネル１０と、アノー
ド電極パネル２０との間の空間は高真空領域であり、や
はり不図示の隔壁やシール機構により封止されている。

【００３６】かかる構成により、カソード電極パネル１
０に形成された電子放出素子のカーボン膜から放出され
た電子は、制御手段によりカソード電極ライン１５とア
ノード電極ライン２２間に印加された電圧により加速さ
れて螢光ストライプに入射し、可視光に変換される。こ
の可視光はアノード電極ラインやパネル基板を介して観
察される。なおカラーディスプレイ装置の場合は、アノ
ード電極ラインおよび螢光ストライプを、Ｒ，Ｇ，Ｂの
各色に対応して分割配置する。

【００３７】つぎに図１〜図３に示す電子放出素子の製
造方法につき説明する。ガラス等の基板１１上に、Ｎｂ
等の金属膜をスパッタリング法により２００ｎｍ程度の
厚さに形成する。この後レジスト膜を塗布形成し、露光
および現像により所定のラインアンドスペースパターン
状のレジストマスクを形成する。このレジストマスクを
エッチングマスクとして、ＲＩＥ (Reactive Ion Etchi
ng) により金属膜をパターニングしてカソード電極ライ
ン１３を得る。エッチングガスは例えばＣｌ₂ とＯ₂ の
混合ガスを用いることにより、下地の基板１１とのエッ
チング選択比を確保する。

【００３８】レジストマスクを剥離後、ＳｉＯ₂ をＣＶ
Ｄ法により例えば１μｍの厚さに形成し、絶縁層１４と
する。

【００３９】さらに絶縁層１４上にＮｂ等の金属膜をス
パッタリング法により１００ｎｍ程度の厚さに形成し、
カソード電極ラインと同様にパターニングしてカソード
電極ラインと直交するラインアンドスペースパターン状
のゲート電極ライン１５を得る。なおカソード電極ライ
ンおよびゲート電極ラインのそれぞれの幅および間隔
は、ディスプレイ装置のパネルサイズや解像度により決
定される。

【００４０】レジストマスクを剥離後、あらたにレジス
ト膜を形成し、ゲート電極ライン１５との交叉領域に複
数の円形開口パターンを有するレジストマスクとする。
これをエッチングマスクとし、ゲート電極ライン１５、
絶縁層１４およびカソード電極ライン１３の厚さ方向の
一部をＲＩＥによりパターニングし、複数の円形の開口
１７を得る。カソード電極ライン１３は、全厚の約半
分、１００ｎｍ程度エッチングして開口１７の底面とす
る。この開口１７の底面は、カソード電極ライン１３の
表面と平行な平面となるようにパターニングする。開口
１７のＲＩＥは、異なる材料の積層膜のエッチングであ
るので、エッチングガスを切り換えて開口を完成する。
絶縁層１４は例えばＣＨＦ₃ とＣＨ₂ Ｆ₂との混合ガス
によりパターニングすればよい。なおゲート電極ライン
１５への開口１７の上部のパターニングは、ゲート電極
ライン１５のストライプ状パターニング時に同時におこ
なってもよい。

【００４１】レジストマスクを剥離後、カーボン膜を５
０ｎｍ以下、例えば４０ｎｍの厚さに形成する。この結
果、開口１７の底面にはカーボン膜１８が形成される。
カーボン膜１８表面はカソード電極ライン１３表面より
基板１１側に位置する。カーボン膜１８は、例えばフラ
ーレンを圧縮成形したターゲットをレーザアブレーショ
ンすることにより形成される。

【００４２】カーボン膜は、ゲート電極ライン１５表面
にも形成される。しかしながら、レーザアブレーション
法あるいは蒸着法の成膜特性として、指向性が鋭いので
開口１７の側面にはカーボン膜はほとんど付着しない。
また仮に付着したとしても、開口１７底部等の平面部で
の膜厚が５０ｎｍ以下と薄く、開口１７の側面への付着
はさらに薄く不連続膜となるので、ゲート電極ライン１
５とカソード電極ライン１３とが短絡する虞はない。ゲ
ート電極ライン１５表面に形成されたカーボン膜（不図
示）は除去する必要はなく、そのままゲート電極ライン
１５の一部として用いてよい。以上で実施形態例１の電
子放出素子が完成する。

【００４３】本実施形態例の電子放出素子は、カーボン
膜１８の表面がカソード電極ライン１３の表面より基板
１１側に凹んで位置している。この構造のため、開口１
７底面の最端部から離れた位置に最大の電界がかかり、
微細突起を有するカーボン膜１８から放出された電子は
効率よく開口１７から引き出される。さらに開口１７底
部近傍の等電位面は、カソード電極ライン１３表面と平
行であり、放出された電子はカーボン膜１８表面に対し
垂直方向に揃って飛行する。したがって、開口１７の側
面やゲート電極ライン１５に電子が入射する虞はなく、
異常放電等の事故は発生しない。

【００４４】なお本実施形態例では開口１７の平面形状
は円形であったが、楕円形、正方形、長方形、多角形あ
るいはスリット形状等であってもよい。スリット形状を
採用する場合には、カソード電極ラインとゲート電極ラ
インとの交叉領域の単位面積あたり、多数の開口を形成
することができる。

【００４５】〔実施形態例２〕本実施形態例の電子放出
素子は、カソード電極ライン１３を、材料あるいは膜質
の異なる２層で形成したものであり、このカソード電極
ライン１３以外の構造は前実施形態例１に準じた構造を
有する。したがって、本実施形態例の特徴部分のみを説
明し、重複する説明は省略する。

【００４６】図５は実施形態例２の電子放出素子の単位
素子の概略断面図を示す。図５において、カソード電極
ライン１３は上層カソード電極ライン１３１と下層カソ
ード電極ライン１３２の２層で構成されている。各層の
厚さは、ともに１００ｎｍ程度である。開口１７は、ゲ
ート電極ライン１５、絶縁層１４および上層カソード電
極ライン１３１を穿って形成されている。したがって、
カーボン膜１８は下層カソード電極ライン１３２表面に
形成されており、その表面は上層カソード電極ライン１
３１の表面より基板１１側に位置する。

【００４７】積層カソード電極ライン材料の組み合わせ
としては、エッチング特性の異なる組み合わせが好まし
い。すなわち、異種の金属材料、例えばＮｂとＣｒとの
組み合わせや、金属材料とその化合物の組み合わせ、例
えばＷとＷＮ、ＷとＷＳｉ₂ 等が可能である。また膜質
の異なる材料の組み合わせとしては、多結晶膜と非晶質
膜の組み合わせ、あるいは多孔質膜の採用等が可能であ
る。

【００４８】かかる電子放出素子構造により、上層カソ
ード電極ライン１３１への開口形成を、下層カソード電
極ライン１３２に対し、選択比の良いエッチングを施す
ことが可能となる。したがって、カソード電極ライン１
３とカーボン膜１８表面との段差を、広いカソード電極
パネルの全面に渡り均一に制御することができる。

【００４９】したがって、カソード電極パネルの広い範
囲に渡り均一な電界強度をカーボン膜１８表面近傍に形
成することができ、均一な放出電流密度を得ることがで
きる。その他の構成や効果は前実施形態例１と同様であ
る。なお本実施形態例において、カソード電極ライン１
３を３層以上の積層膜に形成してもよい。

【００５０】〔実施形態例３〕本実施形態例は単位画素
領域のカソード電極ラインを格子状に形成した例であ
る。このカソード電極ライン１３周辺以外の構造は前実
施形態例１に準じた構造を有する。したがって、本実施
形態例でも特徴部分のみを説明し、重複する説明は省略
する。

【００５１】図６は実施形態例３の電子放出素子の単位
画素領域の概略平面図を示す。また図７は、図６の単位
格子部分の概略断面図、すなわちＡ−Ａ断面図である。
図６および図７に示すように、カソード電極ライン１３
とゲート電極ライン１５との交叉領域においてカソード
電極ライン１３は複数の格子状に分割されている。単位
格子の平面形状は任意の形状でよいが、好ましくは正方
形あるいは長方形が選ばれる。カソード電極ライン１３
の材料は、同じくＮｂ、Ｍｏ、ＷあるいはＣｒ等の金属
でよい。

【００５２】格子状のカソード電極ライン１３上には薄
膜１３ａが形成され、電気的に同電位となってカソード
電極ライン１３ａの一部を構成している。単位格子内に
は、１個あるいは複数の開口１７が形成されている。し
たがって、開口１７はゲート電極ライン１５、絶縁層１
４および薄膜１３ａの厚さ方向の一部を穿って形成され
ている。開口１７の底面にはカーボン膜１８が形成され
ており、その表面は薄膜１３ａの表面より基板１１側に
位置する。

【００５３】薄膜１３ａの材料は金属あるいは半導体、
例えばＡｌ系金属や不純物をドープしたＳｉやＧｅ等が
選ばれる。

【００５４】実施形態例３の電子放出素子構造によれ
ば、格子状のカソード電極ライン１３と開口１７との距
離を充分にとることができる。したがって、開口１７内
に導体粒子等のごみが入り込んでカソード電極ライン１
５とゲート電極ライン１３が短絡しても、カーボン膜１
８や薄膜１３ａの放電破壊あるいは絶縁破壊を防止する
ことができる。これは薄膜１３ａを高抵抗材料で構成し
た場合に特に有利に得られる効果である。その他の構成
や効果は前実施形態例１と同様である。なお、カソード
電極ライン１３は薄膜１３ａの上に接して格子状に形成
してもよい。

【００５５】〔実施形態例４〕本実施形態例の電子放出
素子は、前実施形態例３における薄膜１３ａを、材料あ
るいは膜質の異なる２層で形成したものであり、この薄
膜１３ａ以外の構造は前実施形態例３に準じた構造を有
する。すなわちカソード電極ライン１３は格子状に形成
されている。したがって、本実施形態例の特徴部分のみ
を説明し、重複する説明は省略する。

【００５６】図８は実施形態例４の電子放出素子の単位
格子部分の概略断面図を示す。図８において、カソード
電極ライン１３は、ゲート電極ライン１５との交叉領域
において前実施形態例３と同様に格子状に分割されてい
る。格子状のカソード電極ライン１３上には、薄膜１３
１ａおよび薄膜１３２ａの積層からなる薄膜１３ａが形
成され、電気的に同電位となってカソード電極ライン１
３の一部を構成している。単位格子内には、１個あるい
は複数の開口１７が形成されている。開口１７はゲート
電極ライン１５、絶縁層１４および薄膜１３１ａを穿っ
て形成されている。開口１７の底面にはカーボン膜１８
が形成されており、その表面は薄膜１３１ａの表面より
基板１１側に位置する。

【００５７】薄膜１３ａの材料は金属あるいは半導体、
例えばＡｌ系金属や不純物をドープしたＳｉやＧｅ等が
選ばれる。特に薄膜１３１ａおよび薄膜１３２ａの材料
を、ＳｉとＧｅ、あるいは不純物濃度の異なるＳｉ等、
いずれも高抵抗材料で構成した場合には、前実施形態例
３と同様な絶縁破壊あるいは放電破壊防止効果が得られ
る。

【００５８】また薄膜１３１ａおよび薄膜１３２ａをエ
ッチング特性の異なる異種の材料で構成すれば、開口１
７を形成する場合に、エッチング選択比の違いによるエ
ッチングストップ効果を利用して、開口１７の深さ精度
をカソード電極パネル全面で均一に形成することができ
る。

【００５９】したがって、カソード電極パネルの広い範
囲に渡り均一な電界強度をカーボン膜１８表面近傍に形
成することができ、均一な放出電流密度を得ることがで
きる。その他の構成や効果は前実施形態例１と同様であ
る。なお本実施形態例においても、格子状のカソード電
極ライン１３を薄膜１３ａの上に接して形成してもよ
く、薄膜１３１ａと薄膜１３２ａの間に形成してもよ
い。また薄膜１３ａを３層以上に形成してもよい。

【００６０】以上本発明を詳細に説明したが、電子放出
素子の各構成部分の材料、形成方法等は適宜変更が可能
である。特にカーボン膜の形成方法はフラーレンのレー
ザアブレーション法の他に、グラファイトのレーザアブ
レーション法や、グラファイトやフラーレンを含む炭素
材料の蒸着法を採用することができる。すなわち、カー
ボン膜表面に微小突起を有する形成方法であれば本発明
に採用することができる。これらの成膜方法はプラズマ
あるいはイオン照射を伴わないので、形成されるカーボ
ン膜にダメージが入る虞がない。

【００６１】カーボン膜を形成するにあたり、カーボン
粒子の直進性の強いレーザアブレーション法や蒸着法を
用いること、およびその膜厚が充分に薄いことにより、
ゲート電極ライン上にも形成されるカーボン膜と開口底
部に形成されるカーボン膜とは分断される。したがっ
て、カソード電極ラインとゲート電極ライン間の電気的
絶縁性を確保することができる。この電気的絶縁性の確
保を一層確実なものとするためには、ゲート電極ライン
上にリフトオフスペーサを形成しておき、この状態でカ
ーボン膜を形成し、ゲート電極ライン上にも形成された
カーボン膜をリフトオフすればよい。リフトオフスペー
サは、開口エッチング用のレジストマスクをそのまま用
いてもよい。またゲート電極ラインをエッチング選択比
の異なる積層で構成しておき、下層をオーバハング状に
アンダカットするようにエッチングすれば、このオーバ
ハング部分でカーボン膜を確実に分断することができ
る。この他に、絶縁層の側面にサイドエッチングを入れ
てこの部分でカーボン膜を分断してもよい。

【００６２】本発明の電子放出素子は、ディスプレイ装
置の他に、微小な増幅素子や整流素子、あるいは電子線
を用いる通信装置、記録装置、画像処理装置等、各種電
子装置に適用することができる。

【００６３】

【発明の効果】以上の説明から明らかなように、本発明
によれば、駆動電圧が低く、放出される電子量が均一で
あるとともに電子ビームの拡がりが少なく、しかも長寿
命であり、短絡の虞の少ない電子放出素子およびその製
造方法を提供することができる。

【００６４】また本発明によれば、かかる電子放出素子
およびその製造方法を用いた、低電圧駆動で、画面の輝
度が均一であるとともに高精彩であり、製造歩留りが高
く、寿命も長いディスプレイ装置を提供することが可能
となる。

【図面の簡単な説明】

【図１】本発明の電子放出素子の基本構成の要部を示
し、単位素子の概略断面図である。

【図２】本発明の電子放出素子の基本構成の要部を示
し、単位画素領域の概略断面図である。

【図３】本発明の電子放出素子の基本構成の要部を示
し、単位画素領域の概略平面図である。

【図４】本発明のディスプレイ装置の部分斜視図であ
る。

【図５】本発明の他の電子放出素子の要部を示し、単位
素子の概略断面図である。

【図６】本発明のさらに他の電子放出素子の要部を示
し、単位画素領域の概略平面図である。

【図７】図６の電子放出素子の単位格子部分の概略断面
図である。

【図８】本発明のまたさらに他の電子放出素子の要部を
示し、単位格子部分の概略断面図である。

【図９】従来の電子放出素子の概略断面図である。

【図１０】従来の他の電子放出素子の概略断面図であ
る。

【符号の説明】

１０…カソード電極パネル、１１…基板、１３…カソー
ド電極ライン、１３ａ…薄膜、１４…絶縁層、１５…ゲ
ート電極ライン、１７…開口、１８…カーボン膜、１９
…制御手段、２０…アノード電極パネル、２１…透明基
板、２２…アノード電極ライン、３１…マイクロチッ
プ、３２…低仕事関数物質層、３３…導電接触層

Claims (12)

【特許請求の範囲】
1. 【請求項１】 基板上に、カソード電極ラインと、絶縁
   層と、該カソード電極ラインと交叉するゲート電極ライ
   ンとを、この順に有するとともに、 前記カソード電極ラインと前記ゲート電極ラインの交叉
   領域において、該ゲート電極ライン、前記絶縁層および
   該カソード電極ラインの厚さ方向の一部には、該カソー
   ド電極ラインに臨む開口を有する電子放出素子であっ
   て、 前記開口の底面は前記ゲート電極ライン表面と平行な平
   面をなし、 前記開口の底面にはカーボン膜を有し、 前記カーボン膜表面は、複数の微細突起を有するととも
   に、 前記カーボン膜表面は、前記カソード電極ライン表面よ
   り前記基板側に位置することを特徴とする電子放出素
   子。
2. 【請求項２】 前記カーボン膜の膜厚は５０ｎｍ以下で
   あることを特徴とする請求項１記載の電子放出素子。
3. 【請求項３】 前記開口の平面形状は、円形、楕円形、
   多角形およびスリット形状のうちのいずれか１種の形状
   をなすことを特徴とする請求項１記載の電子放出素子。
4. 【請求項４】 前記カソード電極ラインと前記ゲート電
   極ラインの少なくとも交叉領域における該カソード電極
   ラインは、複数の層を有することを特徴とする請求項１
   記載の電子放出素子。
5. 【請求項５】 前記カソード電極ラインと前記ゲート電
   極ラインの少なくとも交叉領域における該カソード電極
   ラインは、 格子状の平面形状をなし、 該格子状のカソード電極ラインとカーボン膜との間に、
   抵抗層を有することを特徴とする請求項１記載の電子放
   出素子。
6. 【請求項６】 基板上に、カソード電極ラインと、絶縁
   層と、該カソード電極ラインと交叉するゲート電極ライ
   ンとを、この順に形成する工程と、 前記カソード電極ラインと前記ゲート電極ラインの交叉
   領域において、該ゲート電極ライン、前記絶縁層および
   該カソード電極ラインの厚さ方向の一部に、該カソード
   電極ラインに臨む開口を形成する工程を有する電子放出
   素子の製造方法であって、 前記開口の形成工程は、該開口の底面を前記ゲート電極
   ライン表面と平行な平面に形成するものであり、 さらに、前記開口底部にカーボン膜を形成する工程を有
   し、 前記カーボン膜表面は、複数の微細突起を有するととも
   に、 前記カーボン膜表面は、前記カソード電極ライン表面よ
   り前記基板側に位置することを特徴とする電子放出素子
   の製造方法。
7. 【請求項７】 前記カーボン膜の膜厚は５０ｎｍ以下で
   あることを特徴とする請求項６記載の電子放出素子の製
   造方法。
8. 【請求項８】 前記カーボン膜の形成工程は、 蒸着法によることを特徴とする請求項６記載の電子放出
   素子の製造方法。
9. 【請求項９】 前記カーボン膜の形成工程は、 レーザアブレーション法によることを特徴とする請求項
   ６記載の電子放出素子の製造方法。
10. 【請求項１０】 前記レーザアブレーション法における
    ターゲットは、 グラファイトおよびフラーレンのいずれか一方を含むこ
    とを特徴とする請求項９記載の電子放出素子の製造方
    法。
11. 【請求項１１】 請求項１記載の電子放出素子をマトリ
    クス状に構成したことを特徴とするディスプレイ装置。
12. 【請求項１２】 請求項６記載の電子放出素子の製造方
    法により製造された電子放出素子をマトリクス状に構成
    したことを特徴とするディスプレイ装置。