JP2000348602A - 電子放出源およびその製造方法ならびに電子放出源を用いたディスプレイ装置 - Google Patents

電子放出源およびその製造方法ならびに電子放出源を用いたディスプレイ装置

Info

Publication number
JP2000348602A
JP2000348602A JP16004499A JP16004499A JP2000348602A JP 2000348602 A JP2000348602 A JP 2000348602A JP 16004499 A JP16004499 A JP 16004499A JP 16004499 A JP16004499 A JP 16004499A JP 2000348602 A JP2000348602 A JP 2000348602A
Authority
JP
Japan
Prior art keywords
cathode electrode
electron emission
emission source
gate electrode
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16004499A
Other languages
English (en)
Other versions
JP4228256B2 (ja
Inventor
Eisuke Negishi
英輔 根岸
Satoshi Nakada
諭 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP16004499A priority Critical patent/JP4228256B2/ja
Publication of JP2000348602A publication Critical patent/JP2000348602A/ja
Application granted granted Critical
Publication of JP4228256B2 publication Critical patent/JP4228256B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

(57)【要約】 【課題】 低い電圧で駆動でき、電子ビームの広がりが
小さく、しかも長寿命で効率がよく、さらに電極間の短
絡のおそれの少ない、製造歩留まりの高い電子放出源を
提供する。 【解決手段】 下部基板1上に形成したカソード電極ラ
イン2と、カソード電極ライン1及び下部基板1の露出
上面に絶縁層3を介して形成したゲート電極ライン4と
を有し、ゲート電極ライン4の上面に開口し絶縁層3を
貫通してカソード電極ライン2に至る複数の微細孔5が
形成された電子放出源10において、微細孔5に臨むカ
ソード電極ライン2の上面には、この上面からカソード
電極ライン2の厚さ方向に所定の深さで延在し、かつ微
細孔5の開口面積より大きい開口面積の凹部6を形成す
る。そして、凹部6の底面に電子放出薄膜7を形成した
ものである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えば極薄型のデ
ィスプレイ装置に使用して好適な電子放出源、およびそ
の製造方法、ならびに同電子放出源を用いたディスプレ
イ装置に関するものである。
【0002】
【従来の技術】一般に、例えば極薄型のディスプレイ装
置としては、画面の内側の箇所にパネル状の電子放出源
を設け、その画素領域内に電子放出材料から成る多数の
マイクロチップを形成し、所定の電気信号に応じて対応
する画素領域のマイクロチップを励起することでスクリ
ーンの蛍光面を光らせるものが提案されている。この電
子放出源では、帯状に形成された複数本のカソード電極
ラインと、このカソード電極ラインの上部においてカソ
ード電極ラインと交差して帯状に形成された複数本のゲ
ート電極ラインとが設けられ、上記カソード電極ライン
の上記ゲート電極ラインとの各交差領域がそれぞれディ
スプレイ装置における画素に対応し、これらの領域に上
記マイクロチップが配設されている。
【0003】次に、図7及び図8により従来の電子放出
源とディスプレイ装置について説明する。従来の電子放
出源19は、図7に示したように、例えば、ガラス材料
より成る下部基板21の表面上に帯状の複数本のカソー
ド電極ライン22が形成されている。これらのカソード
電極ライン22上には絶縁層23が成膜され、その上に
各カソード電極ライン22と交差して帯状に形成された
複数本のゲート電極ライン24が形成され、このゲート
電極ライン24とカソード電極ライン22でマトリクス
構造を構成している。各カソード電極ライン22のおよ
び各ゲート電極ライン24は制御手段25にそれぞれ接
続されている。
【0004】各カソード電極ライン22と各ゲート電極
ライン24との各交差領域には、ゲート電極ライン24
と上記絶縁層23とを貫通してカソード電極ライン22
の表面に至る多数の微細孔26が形成され、この各微細
孔26の底部となるカソード電極ライン22の表面にマ
イクロチップ27が設けられている。このマイクロチッ
プ27が冷陰極を構成する。これらのマイクロチップ2
7は、例えばモリブデンなどの電子放出材料より成り、
ほぼ円錐体に形成されている。そして、各マイクロチッ
プ27の円錐体の先端部は、ゲート電極ライン24に形
成されている電子通過用のゲート部24aの高さにほぼ
位置している。このように、各カソード電極ライン22
の各ゲート電極ライン24との各交差領域には多数のマ
イクロチップ27が設けられて画素領域が形成され、個
々の画素領域がディスプレイ装置の1つの画素(ピクセ
ル)に対応している。
【0005】このような電子放出源においては、上記制
御手段25により所定のカソード電極ライン22および
ゲート電極ライン24を選択し、これらの間に所定の電
圧をかけることで、カソード電極ライン22とゲート電
極ライン24との交差領域、すなわち画素領域内の全て
のマイクロチップ27とゲート部24aとの間に上記所
定の電界が生じ、各マイクロチップ27の先端からトン
ネル効果によって電子が放出される。なお、このときの
印加電圧は、各マイクロチップ27がモリブデンの場
合、各マイクロチップ27の円錐体の先端部付近の電界
の強さがおおむね108ないし1010V/m程度となる
値にする。
【0006】上述した構成の電子放出源を用いたディス
プレイ装置の例を図8に示す。この図8において、ディ
スプレイ装置20は、電子放出源19を画面が構成され
るように多数配列した部材30と、この部材30の電子
放出方向に所定の間隔を持って配置された上部基板28
を備える。上部基板28の電子放出源19と対向する下
面には、蛍光体を塗布することで形成される帯状の蛍光
ストライブ29が部材30の各カソード電極ライン24
毎に平行に形成されている。また、部材30と上部基板
28との間は真空に保持される構成になっている。
【0007】次に、ディスプレイ装置20の動作につい
て説明する。画素を構成する所定の画素領域の電子放出
源19を、その電子放出源19と一致する交差領域を有
するカソード電極ライン22とゲート電極ライン24を
制御手段25により選択し、所定の電圧をかける。これ
により、電子放出源19は励起され、その電子放出源1
9のマイクロチップ27から放出された電子は、制御手
段109によりカソード電極ライン22とアノードであ
る上部基板28間に印加された電圧によって加速され、
ゲート電極ライン24と上部基板28間の真空領域を通
って蛍光ストライプ29に衝突する。これにより、蛍光
ストライプ29から可視光が放出され、この可視光を上
部基板28を通して見ることにより画像として観察する
ことができる。
【0008】
【発明が解決しようとする課題】しかし、上記電子放出
源には次のような問題点がある。第1に、各マイクロチ
ップ27、特にその円錐尖端を均一に製造することが困
難である。この部分の形状が不均一であると、各マイク
ロチップ27から放出され上部基板上に形成される光輝
点が不均質となって、画像品質が劣化する。
【0009】第2に、部材30と上部基板28との間の
高真空領域に残存するガスがイオン化し、マイクロチッ
プ27をスパッタリングすることにより、マイクロチッ
プ27の先端形状が経時的に劣化し易く、放出電子量が
減少するという問題ある。
【0010】第3に、マイクロチップ27から放出され
る電子の飛翔方向は、カソード(上部基板28)面に垂
直な方向に対して±30度程度の範囲に広がっているた
め、蛍光ストライプ面の発光領域も拡大する。これはデ
ィスプレイの高精細化において不利である。
【0011】第4は製造工程上の問題である。マイクロ
チップ27は、通常、ゲート電極ライン24上にリフト
オフ層を成膜し、モリブデンなどの高融点金属を真空蒸
着することで形成される。その後、リフトオフ層に堆積
したモリブデンなどの高融点金属をリフトオフで除去す
る。しかし、このとき剥離した金属片が微細孔26内に
入り込み、マイクロチップ27とゲート電極ライン24
とを短絡し、ひいてはカソード電極ライン22とゲート
電極ライン24とが短絡されてしまうことがあり、その
結果、製造歩留まりが低下する。
【0012】これらの問題を回避すべく、特開平8−1
55564号公報には、電子放出面を用いた電子放出源
が開示されている。図9は、この従来技術における電子
放出源の要部の断面図を示している。この図9におい
て、図7と同一の構成要素には同一符号を付して説明す
ると、下部基板21上にはダイヤモンド等の低仕事関数
物質層32と金属等の導電接触層33が順に積層して形
成され、さらに、導電接触層33上には二酸化珪素等の
絶縁層23及びゲート電極層24が順に形成され、そし
て、低仕事関数物質層32とゲート電極層24との交差
領域には、ゲート電極層24と絶縁層23及び導電接触
層33を貫通して低仕事関数物質層32に達する孔26
が形成されている。導電接触層33は、低仕事関数物質
層32から二酸化珪素等の絶縁層23に電子が注入され
ることによる絶縁破壊を防止する機能を有し、必要に応
じて形成される。この機能を備えることにより、孔26
の底部における平面状の低仕事関数物質層32の表面か
ら電子が効率的に放出されるようになっている。
【0013】また、平面状の電子放出面を用いた従来の
電子放出源としては、特開平8−11564号公報に開
示されている。図10は、この従来技術における電子放
出源の要部の断面図を示している。この図10におい
て、図7に示す場合と同様に下部基板21上には、カソ
ード電極層22、絶縁層23及びゲート電極層24が順
に積層して形成され、そして、カソード電極層22とゲ
ート電極層24との交差領域には、ゲート電極層24と
絶縁層23を貫通してカソード電極層22の表面内部ま
で達する孔26が形成されている。また、孔26の底部
に相当するカソード電極層22の凹部221には、ダイ
ヤモンド等の低仕事関数物質層32が形成され、この低
仕事関数物質層32が平面状の電子放出面を構成する。
このように孔26の底部に相当するカソード電極層22
の凹部221にプラズマ等のダメージに曝されずに形成
された低仕事関数物質層32の表面から電子を効率的に
放出することが可能となる。
【0014】しかしながら、上記図9に示す構造の電子
放出源では、低仕事関数物質層32が形成された後に、
その上部構造である二酸化珪素等の絶縁層23などを形
成しなければならないという工程上の問題がある。すな
わち、低仕事関数物質層32上にスパッタリングやプラ
ズマCVD法により二酸化珪素等の絶縁層23等を形成
すると、低仕事関数物質層32の表面がプラズマに曝さ
れるため、ダメージを受けてしまう。また、孔26を形
成する際にも、低仕事関数物質層32の表面がRIE
(Reactive Ion Etching)によるプラズマに曝されるた
め、ダメージを受けてしまう。このため、低仕事関数物
質層32が持つ本来の電子放出能力を充分に発揮するこ
とができない。また、高輝度のために必要とされる放出
電子密度が得られたとしても、ゲート電極ライン24と
低仕事関数物質層32との間に印加される電圧が比較的
高くなり、絶縁破壊が懸念されるなどの新たな問題が発
生する。
【0015】また、上記図10に示す構造の電子放出源
では、低仕事関数物質層32が凹部221の底部に形成
された場合、凹部221のエッジ部221Aにも低仕事
関数物質が付着し、かつ低仕事関数物質表面の中でその
表面に最大強度の電界が印加される可能性がある。この
場合、電界放出電流は、微細孔26の中央付近より、凹
部221のエッジ部221Aで最大となり、主として、
この位置で電子放出が生じる。そして、凹部221のエ
ッジ部221Aからの電界放出した電子は微細孔26の
中央付近から放出される電子と比較して、ゲート電極ラ
イン24に、より到達し易い。換言すれば、凹部221
のエッジ部221Aに低仕事関数物質が付着すると、ゲ
ート電極ライン24に到達する電子量に対して、アノー
ドに到達する電子量の比が小さくなり、電子の効率が悪
くなる。また、低仕事関数物質層32を形成した時に、
孔26の絶縁層23の内壁に生成される低仕事関数物質
によりゲート電極ライン24とカソード電極ライン22
とが高抵抗で短絡されるという問題がある。
【0016】本発明は、このような従来技術の課題を解
決しようとするものであり、その目的とするところは、
低い電圧で駆動でき、電子ビームの広がりが小さく、し
かも長寿命で効率がよく、さらに電極間の短絡のおそれ
の少ない、製造歩留まりの高い電子放出源を提供し、か
つ同電子放出源の製造方法、ならびに同電子放出源を用
いたディスプレイ装置を提供することにある。
【0017】
【課題を解決するための手段】本発明は上記目的を達成
するため、基板上に形成したカソード電極と、前記カソ
ード電極の上面に絶縁層を介して形成したゲート電極と
を有し、前記ゲート電極の上面に開口し前記絶縁層を貫
通して前記カソード電極に至る1つまたは複数の微細孔
が形成された電子放出源であって、前記微細孔に臨む前
記カソード電極の上面には該上面からカソード電極の厚
さ方向に所定の深さで延在し、かつ前記微細孔の開口面
積より大きい開口面積の凹部が形成され、前記凹部の底
面に電子放出薄膜が形成されていることを特徴とする。
【0018】また、本発明は、基板上にカソード電極
と、絶縁層と、ゲート電極とをこの順に形成し、前記ゲ
ート電極の上面に開口するとともに前記絶縁層を貫通し
て前記カソード電極の上面に至る1つまたは複数の微細
孔を形成する工程を含む電子放出源の製造方法であっ
て、前記微細孔に臨む前記カソード電極の上面に該上面
からカソード電極の厚さ方向に所定の深さに延在させ
て、前記微細孔の開口面積より大きい開口面積の凹部を
形成する第1の工程と、前記凹部の底面に電子放出薄膜
を形成する第2の工程とを有することを特徴とする。
【0019】また、本発明のディスプレイ装置は、基板
上に形成したカソード電極と、前記カソード電極の上面
に絶縁層を介して形成したゲート電極とを有し、前記ゲ
ート電極の上面に開口し前記絶縁層を貫通して前記カソ
ード電極に至る1つまたは複数の微細孔が形成され、前
記微細孔に臨む前記カソード電極の上面には該上面から
カソード電極の厚さ方向に所定の深さで延在し、かつ前
記微細孔の開口面積より大きい開口面積の凹部が形成さ
れ、前記凹部の底面に電子放出薄膜が形成されている電
子放出源と、前記電子放出源との間に間隔をおき前記電
子放出源に対向して配設されたアノード電極および蛍光
面とを有し、前記カソード電極及び前記ゲート電極の間
に電圧を印加して前記電子放出部より電子を放出させ、
前記電子を前記蛍光面に入射させて前記蛍光面を発光さ
せることを特徴とする。
【0020】このように、本発明の電子放出源およびそ
の製造方法ならびに電子放出源を用いたディスプレイ装
置においては、微細孔に臨むカソード電極の上面に、こ
の上面からカソード電極の厚さ方向に所定の深さで延在
し、かつ微細孔の開口面積より大きい開口面積の凹部を
形成し、この凹部の底面に電子放出薄膜を形成する構成
にすることにより、微細孔の底面内周部より、中央部付
近の電子放出薄膜の表面に最大強度の電界が印加される
ことになり、電界放出電流は微細孔の底面内周部より中
央部付近で最大となり、主として、この中央部付近の位
置で電子が放出される。これにより、微細孔を通してア
ノード電極に到達する電子量が多くなり、放出電子の効
率を向上できる。
【0021】また、凹部を、微細孔の開口面積より大き
くなるように微細孔5の外周方向へ拡大された開口面積
に形成することにより、カソード電極とゲート電極とが
短絡されることがなく、電子放出源の製造のスループッ
トを向上でき、製造歩留まりが向上し、ディスプレイ装
置の製造コストも低減できる。また、電子放出薄膜にカ
ーボン膜を用いることにより、数十V/μm程度もしく
はそれ以下の電界強度であっても、高輝度のディスプレ
イ装置として必要な電子密度を電子放出薄膜から取り出
すことができる。これにより、カソード電極およびゲー
ト電極の間に印加する電圧は数十V以下で済み、低電圧
駆動が可能となるとともに、電子放出源により構成した
ディスプレイ装置も低電圧で駆動することができる。ま
た、カーボン膜で構成される電子放出薄膜は、稼動時に
真空領域に残存するガスがイオン化して電子放出薄膜に
対するスパッタリングが生じたとしても、電子放出薄膜
の形状変化は起こらず、スパッタリングを受けにくいた
め、安定したエミッションが長い時間維持でき、長寿命
化が可能になり、かつこの電子放出源により構成される
ディスプレイ装置の長寿命化も可能になる。
【0022】
【発明の実施の形態】次に本発明の実施の形態例につい
て図面を参照して説明する。 [第1の実施の形態例]まず、本発明の第1の実施の形
態例について説明する。図1は本発明の第1の実施の形
態例における電子放出源を拡大して示す要部の縦断側面
図、図2は本発明の第1の実施の形態例における電子放
出源の平面図、図3は本発明によるディスプレイ装置の
一例を示す斜視図である。図3において、ディスプレイ
装置の一例を示す斜視図であり、このディスプレイ装置
100は、図1及び図2に示した本実施の形態例の電子
放出源10と、高真空領域101を介して電子放出源1
0の上部に配設された上部基板102(特許請求の範囲
のガラス基板に相当)とを含んで構成されている。上部
基板102は透明なガラス基板から構成される。
【0023】電子放出源10は、図1〜図3に示したよ
うに、例えばガラス材よりなる下部基板1を含み、その
表面上には帯状の複数本のカソード電極ライン2(特許
請求の範囲のカソード電極に相当)が所定の間隔離して
平行に形成されている。下部基板1とカソード電極ライ
ン2の露出表面上には絶縁層3が形成され、この絶縁層
3の上面には、カソード電極ライン2と交差する帯状の
複数本のゲート電極ライン4(特許請求の範囲のゲート
電極に相当)が所定の間隔離して平行に形成されてい
る。そして、各カソード電極ライン2の端部および各ゲ
ート電極ライン4の端部は制御手段12にそれぞれ接続
されている。
【0024】カソード電極ライン2とゲート電極ライン
4との各交差箇所には、図1及び図2に示すように、多
数の微細孔5が形成され、ディスプレイ装置100にお
ける1つの画素に対応する領域を構成している。各微細
孔5は、図1に示したように、上記ゲート電極ライン4
と絶縁層3とを貫通してカソード電極ライン2の上面に
到達しており、さらに、微細孔5に臨むカソード電極ラ
イン2の上面には、その上面からカソード電極ライン2
の厚さ方向に所定の深さで延在し、かつ微細孔5の開口
面積より大きくなるように微細孔5の外周方向へ拡大さ
れた開口面積の凹部6が形成されている。そして、凹部
6の底面には、カーボン等の低電界で電子が放出される
材料からなる円形状の電子放出薄膜7が形成されてい
る。この円形電子放出薄膜7の上面面積は、凹部6の開
口面積より小さく(微細孔5の開口面積と略同一)、か
つその厚さは凹部6の深さ寸法より小さく設定されてい
る。
【0025】また、図3に示したディスプレイ装置10
0では、上部基板102は、高真空領域101を介して
電子放出源10と対向して配置されている。上部基板1
02の下面部には、ゲート電極ライン4に対してそれぞ
れ平行な帯状の複数のアノード電極ライン103(特許
請求の範囲のアノード電極に相当)が延設され、各アノ
ード電極ライン103の表面にはそれぞれ蛍光ストライ
プがアノード電極ライン103とともに延在している。
【0026】上述のように構成された電子放出源10に
おいて、上記制御手段12により所要のカソード電極ラ
イン2およびゲート電極ライン4を選択して、これらの
電極間に所定の電圧をかけると、カソード電極ライン2
とゲート電極ライン4との交差領域、すなわち画素領域
内の電子放出薄膜7に所定の電界がかかり、電子放出薄
膜7からトンネル効果によって電子が放出される。
【0027】また、電子放出源10により構成したディ
スプレイ装置100では、所定の画素領域の電子放出源
10を励起することで各微細孔5内の電子放出薄膜7か
ら放出された電子は、ゲート電極ライン24上部基板1
02のアノード電極ライン103との間に印加された電
圧によって加速され、ゲート電極ライン4と上部基板2
との間の高真空領域3を通って上記蛍光ストライプに到
達する。そして、電子が入射することで蛍光ストライプ
から可視光が発せられ、この可視光は、透明なアノード
電極ライン103や上部基板102を通して見ることに
より画像として観察することができる。
【0028】このような本実施の形態例の電子放出源1
0によれば、微細孔5の底部において、電子放出薄膜7
が形成されるカソード電極ライン2の凹部6は、所定の
深さで、かつ微細孔5の開口面積より大きくなるように
微細孔5の外周方向へ拡大された開口面積に形成され、
しかも、円形電子放出薄膜7の上面面積は、凹部6の開
口面積より小さく、かつその厚さは凹部6の深さ寸法よ
り小さく設定されているため、電子放出薄膜7の外周面
は凹部6の内周面から離間され、かつ凹部6の内周面は
絶縁層3に形成された微細孔5の内周面より外周方向へ
引っ込んだ状態におかれる。このため、凹部6の内周部
の電界強度は中央付近の電界強度を比較して充分に小さ
い。その結果、電子は放出されないか、放出されたとし
ても非常に低い電子密度であり、実用上の影響は無視で
きる程度である。
【0029】したがって、微細孔5の底面内周部より、
中央部付近の電子放出薄膜7の表面に最大強度の電界が
印加されることになり、その結果、電界放出電流は微細
孔5の底面内周部より中央部付近で最大となり、主とし
て、この中央部付近の位置で電子が放出される。これに
より、微細孔5を通してアノード電極ラインに到達する
電子量が多くなり、放出電子の効率を向上できるととも
に、アノード電極ラインへの電子ビームの広がりを小さ
くできる。また、凹部6を、微細孔5の開口面積より大
きくなるように微細孔5の外周方向へ拡大された開口面
積に形成することにより、絶縁層3の下端部3Aが凹部
6の開口側へ張り出された構造になっているため、凹部
6の底面に電子放出薄膜7を形成する時、絶縁層3の内
壁面にカーボンの層が形成されても、このカーボンの層
は絶縁層3の下端部3Aに形成されることがない。この
ため、カソード電極ライン2とゲート電極ライン3とが
短絡されることがなく、電子放出源の製造のスループッ
トを向上できる。その結果、製造歩留まりが向上し、デ
ィスプレイ装置100の製造コストも低減できる。
【0030】また、本実施の形態例によれば、電子放出
薄膜7にカーボン膜を用いることにより、50V/μm
程度もしくはそれ以下の電界強度であっても、高輝度の
ディスプレイ装置として必要な電子密度を電子放出薄膜
7から取り出すことができる。すなわち、絶縁層3の厚
さを1μm程度に設定すれば、カソード電極ライン2お
よびゲート電極ライン4の間に印加する電圧は数十V以
下で済み、低電圧駆動が可能となる。したがって、電子
放出源10により構成したディスプレイ装置100も低
電圧で駆動することができる。また、カーボン膜で構成
される電子放出薄膜7は、稼動時に真空領域に残存する
ガスがイオン化して電子放出薄膜7に対するスパッタリ
ングが生じたとしても、電子放出薄膜7の形状変化は起
こらず、スパッタリングを受けにくいため、安定したエ
ミッションが長い時間維持でき、長寿命化が可能にな
る。そのため、電子放出源10により構成したディスプ
レイ装置100も長寿命となる。
【0031】なお、本実施の形態例における電子放出源
の微細孔5の形状は、図2に示したように円形である場
合について説明したが、この形状は円形に限らず多角形
や楕円形などであってもかまわない。
【0032】次に、電子放出源10の製造方法につい
て、図1を参照して説明する。まず、図1に示したよう
に、ガラスなどから成る下部基板11上にニオビウム、
モリブデンまたはクロムなどを厚さ約200nm程度に
成膜して導体膜を形成する。その後、写真製版法および
反応性イオンエッチング法によりこの導体膜をライン形
状に形成してカソード電極ライン2とする。
【0033】次に、例えば二酸化珪素をスパッタリング
あるいは化学蒸着法により、上記下部基板1とカソード
電極ライン2の露出表面上に成膜して絶縁層3を形成
し、さらに絶縁層14上に、例えばニオビウムまたはモ
リブデンのゲート電極用導電膜を成膜する。その後、写
真製版法および反応性イオンエッチング法により、この
導体膜をカソード電極ライン2と交差するようなライン
形状にしてゲート電極ライン4を形成する。
【0034】次に、ゲート電極ライン4と絶縁層3とを
貫通してカソード電極ライン2の表面から厚さ方向へ所
定の深さに達する平面視円形の微細孔5を写真製版法お
よびプラズマエッチング法等により形成する。次いで、
ゲート電極ライン4及び絶縁層3はそのまま残した状態
で、微細孔5の底部に相当するカソード電極ライン2の
凹部6を、微細孔5の開口面積より大きくなるように外
周方向へ拡大された開口面積にエッチングにより形成す
る。この微細孔5のエッチング工程及び凹部6の拡径エ
ッチング工程は、請求項9の第1の工程を構成する。
【0035】次に、炭素を主体とするターゲット基板に
レーザ光を照射して成膜するレーザアブレーション法ま
たはスパッタリング法により、凹部6内の中央箇所にカ
ーボン膜を成膜して、冷陰極の電子放出薄膜7を形成す
る。この電子放出薄膜7の形成工程が請求項9の第2の
工程を構成している。また、ゲート電極ライン4とカソ
ード電極ライン2との間の短絡をなくすために、電子放
出薄膜7の形成後に、絶縁層3の微細孔5の内壁面を必
要に応じてウェットエッチングによりエッチングする。
【0036】上記のような製造方法により構成された電
子放出源においても、上記第1の実施の形態例に示した
電子放出源と同様な作用効果が得られることは勿論であ
る。
【0037】[第2の実施の形態例]図4及び図5によ
り本発明の第2の実施の形態例について説明する。図4
は本発明の第2の実施の形態例における電子放出源を拡
大して示す要部の縦断側面図、図2は本発明の第2の実
施の形態例における電子放出源の平面図である。この図
4及び図5において、図1及び図2と同一の構成要素に
は同一符号を付して説明すると、電子放出源10は、ガ
ラス材等からなる下部基板1を含み、その表面上には帯
状の複数本のカソード電極ライン2が所定の間隔離して
平行に形成されている。下部基板1とカソード電極ライ
ン2の露出表面上には絶縁層3が形成され、この絶縁層
3の上面には、カソード電極ライン2と交差する帯状の
複数本のゲート電極ライン4が所定の間隔離して平行に
形成されている。そして、各カソード電極ライン2の端
部および各ゲート電極ライン4の端部は制御手段12に
それぞれ接続されている。
【0038】カソード電極ライン2とゲート電極ライン
4との各交差箇所には、図4及び図5に示すように、一
方向に延在する多数のスリット状の微細孔5Aが形成さ
れ、ディスプレイ装置100における1つの画素に対応
する領域を構成している。各スリット状の微細孔5A
は、図4に示したように、上記ゲート電極ライン4と絶
縁層3とを貫通してカソード電極ライン2の上面に到達
しており、さらに、スリット状の微細孔5Aに臨むカソ
ード電極ライン2の上面には、その上面からカソード電
極ライン2の厚さ方向に所定の深さで延在し、かつ微細
孔5Aの開口面積より大きくなるように微細孔5Aの外
周方向へ拡大された開口面積の凹部6Aが形成されてい
る。そして、凹部6Aの底面には、カーボン等の低電界
で電子が放出される材料からなるスリット状の微細孔5
Aに対応する長方形状の電子放出薄膜7Aが形成されて
いる。この電子放出薄膜7Aの上面面積は、凹部6Aの
開口面積より小さく(微細孔5Aの開口面積と略同
一)、かつその厚さは凹部6Aの深さ寸法より小さく設
定されている。
【0039】このような第2の実施の形態例において
も、上記第1の実施の形態例と同様な作用効果が得られ
るほか、微細孔5Aをスリット状にしたことにより、円
形の微細孔5に比較してエミッション領域を大きくでき
るので、同一の電圧で駆動しても、より大きな電流密度
を得ることができる。そして、このようなスリット状の
微細孔5Aを有する冷陰極は、低い電圧の印加で、より
大きな放出電流を獲得することができる。
【0040】[第3の実施の形態例]図6により本発明
の第3の実施に形態例について説明する。図6は本発明
の第3の実施に形態例における電子放出源の単位素子を
拡大して示す要部の縦断側面図である。この図6におい
て、図1と同一の構成要素には同一符号を付して説明す
ると、電子放出源10の単位素子は、ガラス材等からな
る下部基板1を含み、その表面上には、二層構造のカソ
ード電極ライン2が形成されている。下部基板1とカソ
ード電極ライン2の露出表面上には絶縁層3が形成さ
れ、この絶縁層3の上面にはゲート電極ライン4が形成
されている。
【0041】上記二層構造のカソード電極ライン2は、
上層カソード電極ライン201と下層カソード電極ライ
ン202から構成されている。そして、上層カソード電
極ライン201の厚さは200nmであり、下層カソー
ド電極ライン201の厚さは200nmである。また、
二層構造のカソード電極ライン2とゲート電極ライン4
との交差箇所には、図6に示すように、図1に示した場
合と同様な円形の微細孔5(または、図5に示したスリ
ット状の微細孔5A)が、ゲート電極ライン4と絶縁層
3とを貫通して上層カソード電極ライン201の上面に
到達して形成され、さらに、上層カソード電極ライン2
01には、微細孔5(または、図5に示したスリット状
の微細孔5A)の開口面積より大きい面積の開口203
が上層カソード電極ライン201の厚さ方向に貫通して
形成され、この開口203と該開口203の下端を塞ぐ
下層カソード電極ライン202の上面で凹部6Bが形成
されている。そして、凹部6B内の下層カソード電極ラ
イン202上にはカーボン等の低電界で電子が放出され
る材料からなる円形の微細孔5(またはスリット状の微
細孔5A)に対応する形状の電子放出薄膜7が形成され
ている。
【0042】上記二層カソード電極ライン2の材料の組
み合わせとしては、エッチング特性の異なる組み合わせ
が好ましい。すなわち、異種の金属材料としては、例え
ばニオビウムとクロムとの組み合わせや、金属材料とそ
の化合物の組み合わせ、例えばタングステンと珪素タン
グステン等がある。また、二層カソード電極ライン2の
膜質の異なる材料の組み合わせとしては、多結晶膜と非
結晶膜の組み合わせ等が可能である。
【0043】このような第3の実施の形態例に示す構造
の電子放出源においては、凹部6Bを形成するために上
層カソード電極ライン201へ開口203を形成する
時、下層カソード電極ライン202に対して、選択比の
良いエッチングを施すことが可能になる。これに伴い、
上層カソード電極ライン201の表面と電子放出薄膜7
の表面との段差を、広い電子放出源の全面にわたり均一
にすることができる。この第3の実施の形態例に示す電
子放出源においても、第1の実施の形態例に示した場合
と同様な作用効果が得られることは勿論である。
【0044】なお、本発明においては、カソード電極ラ
イン2は二層構造のものに限定されず、三層以上の積層
膜で形成するよにしてもよい。また、第3の実施の形態
例においても、ゲート電極ライン4とカソード電極ライ
ン2との間の短絡をなくすために、電子放出薄膜7の形
成後に、絶縁層3の微細孔5の内壁面を必要に応じてウ
ェットエッチングによりエッチングしてもよい。
【0045】
【発明の効果】以上説明したように本発明は、基板上に
形成したカソード電極と、前記カソード電極の上面に絶
縁層を介して形成したゲート電極とを有し、前記ゲート
電極の上面に開口し前記絶縁層を貫通して前記カソード
電極に至る1つまたは複数の微細孔が形成された電子放
出源であって、前記微細孔に臨む前記カソード電極の上
面には該上面からカソード電極の厚さ方向に所定の深さ
で延在し、かつ前記微細孔の開口面積より大きい開口面
積の凹部が形成され、前記凹部の底面に電子放出薄膜が
形成されていることを特徴とする。
【0046】また、本発明は、基板上にカソード電極
と、絶縁層と、ゲート電極とをこの順に形成し、前記ゲ
ート電極の上面に開口するとともに前記絶縁層を貫通し
て前記カソード電極の上面に至る1つまたは複数の微細
孔を形成する工程を含む電子放出源の製造方法であっ
て、前記微細孔に臨む前記カソード電極の上面に該上面
からカソード電極の厚さ方向に所定の深さに延在させ
て、前記微細孔の開口面積より大きい開口面積の凹部を
形成する第1の工程と、前記凹部の底面に電子放出薄膜
を形成する第2の工程とを有することを特徴とする。
【0047】また、本発明のディスプレイ装置は、基板
上に形成したカソード電極と、前記カソード電極の上面
に絶縁層を介して形成したゲート電極とを有し、前記ゲ
ート電極の上面に開口し前記絶縁層を貫通して前記カソ
ード電極に至る1つまたは複数の微細孔が形成され、前
記微細孔に臨む前記カソード電極の上面には該上面から
カソード電極の厚さ方向に所定の深さで延在し、かつ前
記微細孔の開口面積より大きい開口面積の凹部が形成さ
れ、前記凹部の底面に電子放出薄膜が形成されている電
子放出源と、前記電子放出源との間に間隔をおき前記電
子放出源に対向して配設されたアノード電極および蛍光
面とを有し、前記カソード電極及び前記ゲート電極の間
に電圧を印加して前記電子放出部より電子を放出させ、
前記電子を前記蛍光面に入射させて前記蛍光面を発光さ
せることを特徴とする。
【0048】このように、本発明の電子放出源およびそ
の製造方法ならびに電子放出源を用いたディスプレイ装
置によれば、微細孔に臨むカソード電極の上面に、この
上面からカソード電極の厚さ方向に所定の深さで延在
し、かつ微細孔の開口面積より大きい開口面積の凹部を
形成し、この凹部の底面に電子放出薄膜を形成する構成
にすることにより、微細孔の底面内周部より、中央部付
近の電子放出薄膜の表面に最大強度の電界が印加される
ことになり、電界放出電流は微細孔の底面内周部より中
央部付近で最大となり、主として、この中央部付近の位
置で電子が放出される。これにより、微細孔を通してア
ノード電極に到達する電子量が多くなり、放出電子の効
率を向上できる。
【0049】また、凹部を、微細孔の開口面積より大き
くなるように微細孔5の外周方向へ拡大された開口面積
に形成することにより、カソード電極とゲート電極とが
短絡されることがなく、電子放出源の製造のスループッ
トを向上でき、製造歩留まりが向上し、ディスプレイ装
置の製造コストも低減できる。また、電子放出薄膜にカ
ーボン膜を用いることにより、数十V/μm程度もしく
はそれ以下の電界強度であっても、高輝度のディスプレ
イ装置として必要な電子密度を電子放出薄膜から取り出
すことができる。これにより、カソード電極およびゲー
ト電極の間に印加する電圧は数十V以下で済み、低電圧
駆動が可能となるとともに、電子放出源により構成した
ディスプレイ装置も低電圧で駆動することができる。ま
た、カーボン膜で構成される電子放出薄膜は、稼動時に
真空領域に残存するガスがイオン化して電子放出薄膜に
対するスパッタリングが生じたとしても、電子放出薄膜
の形状変化は起こらず、スパッタリングを受けにくいた
め、安定したエミッションが長い時間維持でき、長寿命
化が可能になり、かつこの電子放出源により構成される
ディスプレイ装置の長寿命化も可能になる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態例における電子放出
源を拡大して示す要部の縦断側面図である。
【図2】本発明の第1の実施の形態例における電子放出
源の平面図である。
【図3】本発明によるディスプレイ装置の一例を示す斜
視図である。
【図4】本発明の第2の実施の形態例における電子放出
源を拡大して示す要部の縦断側面図である。
【図5】本発明の第2の実施の形態例における電子放出
源の平面図である。
【図6】本発明の第3の実施に形態例における電子放出
源の単位素子を拡大して示す要部の縦断側面図である。
【図7】従来における電子放出源の要部の断面図であ
る。
【図8】従来におけるディスプレイ装置の一例を示す斜
視図である。
【図9】従来における電子放出源の要部の断面図であ
る。
【図10】従来における電子放出源の要部の断面図であ
る。
【符号の説明】
1……下部基板、2……カソード電極ライン、3……絶
縁層、4……ゲート電極ライン、5、5A……微細孔、
6、6A……凹部、7……電子放出薄膜、10……電子
放出源、12……制御手段、100……ディスプレイ装
置、101……高真空領域、102……上部基板、10
3……アノード電極ライン、201……上層カソード電
極ライン、202……下層カソード電極ライン。

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 基板上に形成したカソード電極と、前記
    カソード電極の上面に絶縁層を介して形成したゲート電
    極とを有し、前記ゲート電極の上面に開口し前記絶縁層
    を貫通して前記カソード電極に至る1つまたは複数の微
    細孔が形成された電子放出源であって、 前記微細孔に臨む前記カソード電極の上面には該上面か
    らカソード電極の厚さ方向に所定の深さで延在し、かつ
    前記微細孔の開口面積より大きい開口面積の凹部が形成
    され、 前記凹部の底面に電子放出薄膜が形成されている、 ことを特徴とする電子放出源。
  2. 【請求項2】 前記電子放出薄膜は、低電界で電子が放
    出されるカーボン膜その他の薄膜であることを特徴とす
    る請求項1記載の電子放出源。
  3. 【請求項3】 前記電子放出薄膜の面積は前記凹部の開
    口面積より小さく、かつ前記電子放出薄膜の厚さは前記
    凹部の深さより小さいことを特徴とする請求項1記載の
    電子放出源。
  4. 【請求項4】 前記微細孔の開口の形状は平面視略円
    形、楕円形、角形、スリットのいずれかであることを特
    徴とする請求項1記載の電子放出源。
  5. 【請求項5】 前記凹部の形状は平面視略円形、楕円
    形、角形、スリットのいずれかであることを特徴とする
    請求項1記載の電子放出源。
  6. 【請求項6】 前記カソード電極は、上層と下層のカソ
    ード電極からなり、前記上層カソード電極には前記微細
    孔の開口面積より大きい面積の開口が上層カソード電極
    の厚さ方向に貫通して形成され、この開口と該開口の下
    端を塞ぐ前記下層カソード電極の上面で前記凹部が形成
    されることを特徴とする請求項1記載の電子放出源。
  7. 【請求項7】 前記上層と下層のカソード電極は、エッ
    チング特性の異なる材料からなることを特徴とする請求
    項6記載の電子放出源。
  8. 【請求項8】 前記カソード電極は、3層以上の積層膜
    からなることを特徴とする請求項1記載の電子放出源。
  9. 【請求項9】 基板上にカソード電極と、絶縁層と、ゲ
    ート電極とをこの順に形成し、前記ゲート電極の上面に
    開口するとともに前記絶縁層を貫通して前記カソード電
    極の上面に至る1つまたは複数の微細孔を形成する工程
    を含む電子放出源の製造方法であって、 前記微細孔に臨む前記カソード電極の上面に該上面から
    カソード電極の厚さ方向に所定の深さに延在させて、前
    記微細孔の開口面積より大きい開口面積の凹部を形成す
    る第1の工程と、 前記凹部の底面に電子放出薄膜を形成する第2の工程
    と、 を有することを特徴とする電子放出源の製造方法。
  10. 【請求項10】 前記第1の工程は、前記ゲート電極と
    絶縁層とを貫通してカソード電極の表面から厚さ方向へ
    所定の深さに達する微細孔を形成する工程と、 次いで、前記ゲート電極及び絶縁層はそのまま残した状
    態で、前記微細孔の底部に相当するカソード電極の前記
    凹部を微細孔の開口面積より大きくなるように外周方向
    へ拡大された開口面積に形成する工程と、 から構成されることを特徴とする請求項9記載の電子放
    出源の製造方法。
  11. 【請求項11】 前記電子放出薄膜の形成後に、前記絶
    縁層の微細孔の内壁面をウェットエッチングによりエッ
    チングすることを特徴とする請求項9記載の電子放出源
    の製造方法。
  12. 【請求項12】 基板上に形成したカソード電極と、前
    記カソード電極の上面に絶縁層を介して形成したゲート
    電極とを有し、前記ゲート電極の上面に開口し前記絶縁
    層を貫通して前記カソード電極に至る1つまたは複数の
    微細孔が形成され、前記微細孔に臨む前記カソード電極
    の上面には該上面からカソード電極の厚さ方向に所定の
    深さで延在し、かつ前記微細孔の開口面積より大きい開
    口面積の凹部が形成され、前記凹部の底面に電子放出薄
    膜が形成されている電子放出源と、 前記電子放出源との間に間隔をおき前記電子放出源に対
    向して配設されたアノード電極および蛍光面とを有し、 前記カソード電極及び前記ゲート電極の間に電圧を印加
    して前記電子放出部より電子を放出させ、前記電子を前
    記蛍光面に入射させて前記蛍光面を発光させる、 ことを特徴とするディスプレイ装置。
  13. 【請求項13】 前記基板上に、複数の帯状の前記カソ
    ード電極が幅方向に間隔をおいてほぼ同一方向に配設さ
    れ、複数の帯状の前記ゲート電極が幅方向に間隔をおき
    前記カソード電極に交差して配設され、前記カソード電
    極及びゲート電極が交差する箇所に前記微細孔が形成さ
    れ、複数の帯状の前記アノード電極が各ゲート電極にそ
    れぞれ対向して配設されていることを特徴とする請求項
    12記載のディスプレイ装置。
  14. 【請求項14】 前記電子放出源との間に間隔をおいて
    ガラス基板が設けられ、前記アノード電極は前記ガラス
    基板の前記電子放出源に対向する面に形成され、前記蛍
    光面は前記アノード電極の前記電子放出源に対向する面
    に形成されていることを特徴とする請求項12記載のデ
    ィスプレイ装置。
JP16004499A 1999-06-07 1999-06-07 電子放出源およびその製造方法ならびに電子放出源を用いたディスプレイ装置 Expired - Fee Related JP4228256B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16004499A JP4228256B2 (ja) 1999-06-07 1999-06-07 電子放出源およびその製造方法ならびに電子放出源を用いたディスプレイ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16004499A JP4228256B2 (ja) 1999-06-07 1999-06-07 電子放出源およびその製造方法ならびに電子放出源を用いたディスプレイ装置

Publications (2)

Publication Number Publication Date
JP2000348602A true JP2000348602A (ja) 2000-12-15
JP4228256B2 JP4228256B2 (ja) 2009-02-25

Family

ID=15706721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16004499A Expired - Fee Related JP4228256B2 (ja) 1999-06-07 1999-06-07 電子放出源およびその製造方法ならびに電子放出源を用いたディスプレイ装置

Country Status (1)

Country Link
JP (1) JP4228256B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100199A (ja) * 2001-09-26 2003-04-04 Canon Inc 電子放出素子、電子源及び画像形成装置
JP2005340220A (ja) * 2004-05-29 2005-12-08 Samsung Sdi Co Ltd 電界放出表示装置及びその製造方法
KR100846705B1 (ko) * 2002-10-21 2008-07-16 삼성에스디아이 주식회사 전계 방출 표시장치
KR100869787B1 (ko) * 2002-09-04 2008-11-21 삼성에스디아이 주식회사 전계 방출 표시 장치 및 전계 방출 표시 장치의 제조방법
KR100879292B1 (ko) 2002-12-20 2009-01-19 삼성에스디아이 주식회사 전자 방출 특성을 향상시킬 수 있는 에미터 배열 구조를갖는 전계 방출 표시 장치
US7504768B2 (en) 2004-05-22 2009-03-17 Samsung Sdi Co., Ltd. Field emission display (FED) and method of manufacture thereof

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100199A (ja) * 2001-09-26 2003-04-04 Canon Inc 電子放出素子、電子源及び画像形成装置
KR100869787B1 (ko) * 2002-09-04 2008-11-21 삼성에스디아이 주식회사 전계 방출 표시 장치 및 전계 방출 표시 장치의 제조방법
KR100846705B1 (ko) * 2002-10-21 2008-07-16 삼성에스디아이 주식회사 전계 방출 표시장치
KR100879292B1 (ko) 2002-12-20 2009-01-19 삼성에스디아이 주식회사 전자 방출 특성을 향상시킬 수 있는 에미터 배열 구조를갖는 전계 방출 표시 장치
US7504768B2 (en) 2004-05-22 2009-03-17 Samsung Sdi Co., Ltd. Field emission display (FED) and method of manufacture thereof
JP2005340220A (ja) * 2004-05-29 2005-12-08 Samsung Sdi Co Ltd 電界放出表示装置及びその製造方法
US7486015B2 (en) 2004-05-29 2009-02-03 Samsung Sdi Co., Ltd. Field emission display (FED) and method of manufacture thereof

Also Published As

Publication number Publication date
JP4228256B2 (ja) 2009-02-25

Similar Documents

Publication Publication Date Title
JP2000285795A (ja) 電子放出源およびその製造方法ならびにディスプレイ装置
JPH08115654A (ja) 粒子放出装置、電界放出型装置及びこれらの製造方法
JPH04284327A (ja) 平面型電子放出素子の製造方法及び平面型電子放出素子
JPH08264109A (ja) 粒子放出装置、電界放出型装置及びこれらの製造方法
JP3409468B2 (ja) 粒子放出装置、電界放出型装置及びこれらの製造方法
JP3066573B2 (ja) 電界放出型表示素子
JP4228256B2 (ja) 電子放出源およびその製造方法ならびに電子放出源を用いたディスプレイ装置
JPH0896704A (ja) 粒子放出装置、電界放出型装置及びこれらの製造方法
JP2000348601A (ja) 電子放出源及びその製造方法、並びにその電子放出源を用いたディスプレイ装置
JP2000067736A (ja) 電子放出素子およびその製造方法、ならびにこれを用いたディスプレイ装置
JP2001023506A (ja) 電子放出源およびその製造方法ならびにディスプレイ装置
JP4220122B2 (ja) マイクロチップ型電子ソースの製造方法
JP2001035359A (ja) 電子放出源の製造方法および電子放出源ならびにディスプレイ装置
JPH1092294A (ja) 電子放出源およびその製造方法ならびにこの電子放出源を用いたディスプレイ装置
JP4247649B2 (ja) 電子放出源及びその製造方法、並びにその電子放出源を用いたディスプレイ装置
JP4217933B2 (ja) 電子放出源及びその製造方法、並びにその電子放出源を用いたディスプレイ装置
JP2004087158A (ja) 表示装置
JP2003203554A (ja) 電子放出素子
JP2000123713A (ja) 電子放出素子およびその製造方法、ならびにこれを用いたディスプレイ装置
JP2001052600A (ja) 電子放出源、その製造方法、及びディスプレイ装置
JPH1092298A (ja) 電子放出源およびその製造方法ならびにこの電子放出源を用いたディスプレイ装置
JP2000048707A (ja) 電子放出源およびその製造方法ならびにこの電子放出源を用いたディスプレイ装置
JP2000285794A (ja) 電子放出源およびその製造方法ならびにディスプレイ装置
JP2000306498A (ja) 荷電粒子放出装置の製造方法、及び電界放出型ディスプレイ装置の製造方法
KR100260259B1 (ko) 전계방출 표시소자의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060221

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060222

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20070125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080925

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees