JP4217933B2 - 電子放出源及びその製造方法、並びにその電子放出源を用いたディスプレイ装置 - Google Patents
電子放出源及びその製造方法、並びにその電子放出源を用いたディスプレイ装置 Download PDFInfo
- Publication number
- JP4217933B2 JP4217933B2 JP17198799A JP17198799A JP4217933B2 JP 4217933 B2 JP4217933 B2 JP 4217933B2 JP 17198799 A JP17198799 A JP 17198799A JP 17198799 A JP17198799 A JP 17198799A JP 4217933 B2 JP4217933 B2 JP 4217933B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode line
- electron emission
- cathode electrode
- emission source
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Cold Cathode And The Manufacture (AREA)
- Electrodes For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
Description
【発明の属する技術分野】
本発明は、例えば極薄型のディスプレイ装置に使用して好適な電子放出源及びその製造方法、並びにその電子放出源を用いたディスプレイ装置に関するものである。
【0002】
【従来の技術】
一般に、例えば極薄型のディスプレイ装置としては、画面の内側の箇所にパネル状の電子放出源を設け、その各画素領域内に電子放出材料からなる多数のマイクロチップを形成し、所定の電気信号に応じて対応する画素領域のマイクロチップを励起することにより、スクリーンの蛍光面を光らせるものが知られている。
【0003】
この電子放出源では、帯状に形成された複数本のカソード電極ラインと、このカソード電極ラインの上部においてカソード電極ラインと交差して帯状に形成された複数本のゲート電極ラインとが設けられ、上記カソード電極ラインの上記ゲート電極ラインとの各交差領域がそれぞれディスプレイ装置における画素に対応し、これらの領域に上記マイクロチップが配設されている。
【0004】
図面に基づいて具体的に説明すると、従来の電子放出源100は、図15に示すように、例えばガラス材料よりなる下部基板101の表面に帯状の複数本のカソード電極ライン103が形成されている。これらのカソード電極ライン103上には各接続部103aを除いて絶縁層104が成膜され、その上に各カソード電極ライン103と交差して帯状に形成された複数本のゲート電極ライン105が形成されている。各カソード電極ライン103の接続端部103a及び各ゲート電極ライン105の接続端部105aは制御手段109にそれぞれ接続されている。
【0005】
各カソード電極ライン103の各ゲートライン105との各交差領域には、ゲート電極ライン105と絶縁層104とを貫通してカソード電極ライン103の表面に至る多数の微細孔17が形成され、これらの微細孔17内に円錐体状のマイクロチップ106が突設されている。これらのマイクロチップ106は、例えばモリブデンなどの電子放出材料よりなり、ほぼ円錘体に形成され、それぞれカソード電極ライン103上に配されている。そして、カソード電極ライン103とゲート電極ライン105との各交差領域には、上記多数のマイクロチップ106を含む画素領域が形成され、個々の画素領域がディスプレイ装置の1つの画素(ピクセル)に対応している。
【0006】
この電子放出源100において、制御手段109により所定のカソード電極ライン103およびゲート電極ライン105を選択してこれらの間に所定の電圧をかけると、対応する画素領域内の各マイクロチップ106に所定の電圧が印加され、各マイクロチップ106の先端からトンネル効果によって電子が放出される。なお、この所定電圧は、各マイクロチップ106がモリブデンの場合、各マイクロチップ106の円錘体の先端部付近の電界の強さがおおむね108 〜1010V/m程となる程度の値である。
【0007】
この電子放出源100をディスプレイ装置に用いる場合には、ゲート電極ライン105との間に間隔をおいて設けた透明な上部基板(図示せず)を電子放出源100に対して組み合わせる。上部基板の下面には帯状のアノード電極ラインとアノード電極ライン上の蛍光ストライプとが形成されている。アノード電極ラインは、ITO(Induim Tin Oxide) などの透明導電材料からなり、その接続端部において制御手段109に接続されている。上部基板と下部基板101の間の空間は高真空領域となっている。
【0008】
このようなディスプレイ装置において、所定の画素領域を励起することによって各マイクロチップ106から放出された電子は、制御手段109によりカソード電極ライン103と上記アノード電極ライン間に印加された電圧によって加速され、ゲート電極ライン105とアノード電極ライン間の高真空領域を通って上記蛍光ストライプに到達する。そして、電子の入射箇所において蛍光ストライプから可視光が発せられ、この可視光が、透明なアノード電極ラインや上部基板を通して観察されることになる。
【0009】
【発明が解決しようとする課題】
しかし、上記電子放出源には次のような問題点がある。
第1に、マイクロチップ106は、特にその先端部をマイクロチップ106間で均一に製造することが困難である。マイクロチップ106の形状がマイクロチップ106ごとに異なると、各マイクロチップ106から放出される電子の量すなわち電流量が画素内および画素ごとに変化してしまい、ディスプレイ装置の上部基板上に形成される光輝点が不均質となって、画像品質が劣化する。
【0010】
また、もし前記開口の径がばらつくとマイクロチップの高さがばらつくことになる。即ち、ゲート電極の開口の縁とマイクロチップ先端との位置関係が変わることになり、このことは各マイクロチップから放出される電子の量が画素内でも画素間でも変化してしまい、ディスプレイ装置の上部基板上に形成される光輝点が不均質となって、画像品質が劣化する。
【0011】
第2に、下部基板101と上部基板との間の高真空領域に残存するガスがイオン化し、マイクロチップ106をスパッタリングすることにより、マイクロチップ106の先端形状が経時的に劣化しやすく、電流量が減少する。
【0012】
第3に、マイクロチップ106から放出される電子の飛翔方向は、カソード面垂直な方向に対して±30度程度の範囲に拡がっているため、蛍光ストライプ面の発光領域も拡大する。これはディスプレイの高精細化において不利である。
【0013】
第4は、製造工程上の問題である。マイクロチップ106は通常、ゲート電極ライン105上にリフトオフスペーサを残して、モリブデンなどの高融点金属を真空蒸着することで形成される。真空蒸着法の特性であるステップカバレッジの悪さを逆に利用することにより、円錐形のマイクロチップ106がセルフアラインで形成される。その後、リフトオフスペーサ上にも堆積したモリブデンなどの高融点金属をリフトオフで除去する。しかし、このとき剥離した金属片が微細孔内に入り込み、マイクロチップ106とゲート電極ライン105とが短絡され、従って、カソード電極ライン103とゲート電極ライン105とが短絡してしまうことがあり、その結果、製造歩留まりが低下する。
【0014】
また、マイクロチップ106からの電子放出を低電圧で生じさせるには開口17の径を例えば0.5μm以下に小さくしなければならず、そのパターンを形成するには縮小露光装置(ステッパ)を使用しなければならないほどである。
【0015】
これらの問題を回避すべく特開平8−55564号公報には、電子放出面を用いた電子放出源が開示されている。この従来技術では、マイクロチップ106に関わる上記問題は回避することができる。
【0016】
しかし、この技術ではカソード電極ライン103とゲート電極ライン105との間の距離が、マイクロチップ106を用いた場合より長くなり、したがって、ディスプレイ装置において高輝度を得るために充分な電流量を確保しようとすると、上記電極間に高い電圧を印加する必要があり、絶縁破壊が懸念されるなどの新たな問題が発生する。
【0017】
本発明は、このような従来技術の課題を解決しようとするものであり、その目的とするところは、低い電圧で駆動でき、電流量が均一であるとともに電子ビームの拡がりが少なく、しかも長寿命であり、さらに電極間の短絡の虞の少ない電子放出源とその製造方法、ならびに同電子放出源を用いたディスプレイ装置を提供することにある。
【0018】
【課題を解決するための手段】
即ち、本発明の電子放出源は、基体上に、カソード電極ラインと、絶縁層と、前記カソード電極ラインに交差するゲート電極ラインとがこの順に形成されていて、
前記ゲート電極ラインと前記カソード電極ラインとが交差する領域において、前記ゲ ート電極ライン及び前記絶縁層を通して前記カソード電極ラインに達する微細孔を有す る
電子放出源であって、
前記微細孔の底部に縦断面が台形状の金属からなる突出部を電子放出部として有し、 この突出部の表面に、前記金属の結晶粒径を反映した平均表面粗さ(Ra)10〜10 0nmの微小な凹凸がエッチングによって形成され、
前記微小な凹凸が膜厚10〜100nmの電子放出物質からなる膜で被覆され、
前記膜の表面は、前記微小な凹凸上にこの凹凸に追随した形状の微小な凹凸を有する と共に、前記絶縁層の表面より前記カソード電極ライン側に位置する
ことを特徴とする。
【0019】
また、本発明の電子放出源の製造方法は、
基体上にカソード電極ラインを形成する工程と、
前記基体及び前記カソード電極ラインを被覆する絶縁層を形成する工程と、
前記絶縁層上に前記カソード電極ラインと交差するゲート電極ラインを形成する工程 と、
前記カソード電極ラインと前記ゲート電極ラインとが交差する領域において、前記ゲ ート電極ライン及び前記絶縁層を貫通して前記カソード電極ラインに達する微細孔を形 成する工程と、
前記微細孔の底部に縦断面が台形状の金属からなる突出部を電子放出部として形成す る工程と、
反応性エッチングによって、前記金属の結晶粒径を反映した平均表面粗さ(Ra)1 0〜100nmの微小な凹凸を前記突出部の表面に形成する工程と、
前記突出部の表面に、前記絶縁層の表面より前記カソード電極ライン側に表面が位置 し、前記微小な凹凸を被覆し、前記微小な凹凸上に微小な凹凸を表面に有する、電子放 出物質からなる膜を10〜100nmの膜厚に形成する工程と
を有することを特徴とする。
【0020】
また、本発明のディスプレイ装置は、基体上に、カソード電極ラインと、絶縁層と、前記カソード電極ラインに交差するゲート電極ラインとがこの順に形成されていて、
前記ゲート電極ラインと前記カソード電極ラインとが交差する領域において、前記ゲ ート電極ライン及び前記絶縁層を通して前記カソード電極ラインに達する微細孔を有す る
電子放出源であって、
前記微細孔の底部に縦断面が台形状の金属からなる突出部を電子放出部として有し、 この突出部の表面に、平均表面粗さ(Ra)10〜100nmの微小な凹凸がエッチン グによって形成され、
前記微小な凹凸が膜厚10〜100nmの電子放出物質からなる膜で被覆され、
前記膜の表面は、前記微小な凹凸上に微小な凹凸を有すると共に、前記絶縁層の表面 より前記カソード電極ライン側に位置する
ように構成された電子放出源と;この電子放出源と対向する位置に配された蛍光面及びアノード電極と;を有し、前記電子放出源の冷陰極から放出される電子により前記蛍光面を発光させるように構成されたことを特徴とする。
【0021】
本発明によれば、微細孔内のカソード電極ライン上に縦断面が台形状の突出部が電子放出部として形成されているので、電子放出面を用いた従来の電子放出源に比べ、電子放出部とゲート電極ラインとの間の距離が大幅に短縮し、従ってこれらの電極間に印加する電圧を低くしても充分な電流量を確保することができる。この電子放出部の表面に設ける電子放出物質として例えば炭素を用いた場合、数十V/μm程度もしくはそれ以下の電界強度を電子放出部に印加すれば、ディスプレイ装置として必要な電流量を確保することでき、そのため、カソード電極ラインとゲート電極ラインの間に印加する電圧は数十V/μm以下で済み、低電圧駆動が可能となる。
【0022】
さらに、前記突出部の表面に微小な凹凸が形成されていて、電子放出部を形成する炭素などの薄膜表面もこれを反映して微小な凹凸を形成し(或いは、薄膜表面に微小な凹凸を加工し)、その結果、突出部の突起先端部に電界が集中し、さらに低い印加電圧でも電界放出を生じさせることができる。即ち、低電圧駆動が可能であり、その結果、消費電力を抑えることができる。
この場合、前記突出部が金属からなり、その表面に、平均表面粗さ(Ra)10〜100nm(前記金属の結晶粒径を反映した寸法)の微小な凹凸がエッチングによって形成され、この凹凸を被覆する膜厚10〜100nmの電子放出物質からなる膜の表面が、前記微小な凹凸に追随した微小な凹凸を有することが重要である。
【0023】
さらに、ゲート電極ラインの開口縁と突出部の先端部の位置関係は、突出部の高さでのみ決定されるので、突出部を均一に形成することが容易である。また、主として電子放出が生じるのはゲ−ト電極ラインに近い突出部上面の端部であり、ゲート電極ラインとの位置関係は開口の大きさにそれほど依存しない。つまり、開口の大きさがばらついても、電子放出量がばらつくことが少ない。従って、画素内および画素によって電流量がばらつくという問題が生じにくい。
【0024】
そして、マイクロチップの場合より、ゲート電極ラインと電子放出部との間の距離を長くとることができるので、電極間の短絡は生じ難く、その結果、製造歩留まりが向上する。
【0025】
【発明の実施の形態】
本発明においては、前記突出部の表面に前記微小な凹凸が存在し、この凹凸に追従して前記電子放出物質の膜の表面に、微小な凹凸が形成されているが、この凹凸の粗さは平均表面粗さ(Ra)で10〜100nmとし、前記電子放出物質の膜厚は10〜100nmとする。
【0026】
そして、前記膜がカーボン膜であり、さらにこのカーボン膜はダイヤモンド状炭素膜又はアモルファスカーボン膜であることが望ましい。
【0027】
成膜的には前記カーボン膜が、炭素を主体とするターゲット基板にレーザ光、電子、イオン等を照射して成膜した薄膜であり、また、前記カーボン膜が、炭素イオンを用いて成膜した薄膜であるのがよい。
【0028】
なお、前記微細孔は略円形か、又はスリット状であることが望ましい。
【0029】
一方、前記カソード電極ラインは、相対的に抵抗値の小さい電極本体と、この電極本体に重ねて延設された相対的に抵抗値の大きい導体とからなり、前記電極本体には、1カ所または複数箇所において部分的な欠除領域が形成され、前記微細孔は前記欠除領域内に前記欠除領域の縁部との間に間隔をおいて形成されていることが好ましい。
【0030】
さらに、前記電極本体の前記欠除領域は矩形に形成されているのがよい。
【0031】
そして、前記電極本体に複数の前記欠除領域が形成され、これらの複数の欠除領域はマトリクス状に配列されているのがよい。
【0032】
なお、前記突出部の材料は前記カソード電極ラインの材料とは異なっていることが望ましい。
【0033】
次に、本発明の製造方法としては、基本的に前記の諸工程からなり(工程の順序は限定されるものではなく、必要に応じて変更したり、或いは同時に複数工程を行うこともできる。)その実施には種々のバリエーションが採用できるが、たとえば、前記ゲート電極ラインを形成したのち、このゲート電極ライン上に金属などの犠牲層を蒸着又はスパッタリングなどにより形成し、つづいて前記微細孔の底部に前記突出部を形成し、この突出部の上面に前記微小な凹凸を形成し、しかるのち、前記犠牲層を酸又はアルカリ溶液などによりリフトオフする、製造方法が好ましい。
【0034】
また、炭素固形物をアーク放電によってイオン化させ、炭素イオンおよび荷電炭素クラスターのいずれか一方または両者を、磁場によって屈曲した軌道に沿って飛翔させて基板に入射せしめ、前記微細孔内の前記突出部の微小な凸凹の上面に被着させて電子放出部を形成するのがよい。
【0035】
或いは、レンズにより収束させたレーザー光を真空中において炭素固形物のターゲット表面に入射させて炭素イオン、中性炭素原子、ならびに炭素クラスターのいずれか1つまたは複数を前記ターゲットに対向配置した基板に入射させ、前記微細孔内の前記突出部の微小な凸凹の上面に被着させて電子放出部を形成するのがよい。
【0036】
或いは、真空中にて炭素固形物に電子ビームを照射して炭素を加熱蒸発させ、発生した炭素原子、炭素イオンならびに炭素クラスターのいずれか1つまたは複数を前記微細孔内の前記突出部の微小な凸凹の上面に被着させて電子放出部を形成するのがよい。
【0037】
或いは、真空中にメタン、アセトン、アルコール等の炭素源を導入し、これを加熱したフィラメントに接触させて加熱分解し、発生した炭素原子、炭素のイオンならびに炭素クラスターを前記微細孔内の前記突出部の微小な凸凹の上面に被着させて電子放出部を形成するのがよい。
【0038】
また、本発明のディスプレイ装置としては、前記の電子放出源以外は従来の機器構成を採用することができる。
【0039】
また、基板上に、複数の帯状の前記カソード電極ラインが側方に間隔をおいてほぼ同一方向に延設され、複数の帯状の前記ゲート電極ラインが側方に間隔をおき前記カソード電極ラインに交差して延設され、前記両電極ラインが交差する箇所に前記微細孔が形成され、複数の帯状の前記アノード電極が各ゲート電極ラインにそれぞれ対向して延設されているのがよい。
【0040】
また、基板上に、複数の帯状の前記カソード電極ラインが側方に間隔をおいてほぼ同一方向に延設され、複数の帯状の前記ゲート電極ラインが側方に間隔をおき前記カソード電極ラインに交差して延設され、前記両電極ラインが交差する箇所に前記微細孔が形成され、前記電子放出源に対向して、蛍光面と、蛍光面の上に蒸着によって形成した前記アノード電極が配設されているのがよい。
【0041】
以下、極薄型のディスプレイ装置に適用される好ましい実施形態に基づいて、本発明をさらに具体的に説明する。
【0042】
<第1の実施の形態>
本発明の第1の実施形態のディスプレイ装置は、図1に示すように、電子放出源1と、その上部のアノードとなる上部基板2とが高真空部3を介して組立てられている。
【0043】
図2と図5は上記電子放出源の部分断面、図3はその部分平面を示す。
【0044】
前記電子放出源1は、例えばガラス材よりなる下部基板11の表面上に帯状の複数本のカソード電極ライン13が形成されている。これらのカソード電極ライン13上には、絶縁層14を介して各カソード電極ライン13と交差する帯状の複数本のゲート電極ライン15が形成されて、各カソード電極ライン13とともにマトリクス構造を構成している。さらに、各カソード電極ライン13の接続端部及び各ゲート電極ライン15の接続端部が図示しない制御手段にそれぞれ接続されている。
【0045】
そして、ゲート電極ライン15と絶縁層14とを貫通して微細孔17がカソード電極13の表面に到達しており、さらにこの微細孔17内にはカソード電極13に接して縦断面が台形状の金属製の突出部161が形成されており、その上面には微小な凹凸162が形成されており、その上に電子放出部16が形成されている。
【0046】
電子放出部16は、たとえば炭素薄膜16aよりなる。そしてこの炭素薄膜16a表面は上記凹凸162を反映して凹凸に形成される。
【0047】
上部基板2は、その一主面である下面部において高真空部3を介して電子放出源1の主面部と対向して設けられている。この上部基板2の下面部には、蛍光材料が塗布されて前記各カソード電極ライン13とそれぞれ平行に帯状の蛍光面が形成されている。
【0048】
前記電子放出源1においては、前記制御手段が所定のカソード電極ライン13及びゲート電極ライン15を選択して、これらの間に所定の電圧をかける。これにより、対応する画素領域内の炭素薄膜16aの表面に所定の電界がかかり、その表面からトンネル効果によって電子が放出される。
【0049】
このとき、この炭素薄膜16aの表面には微小な凹凸が形成されているため、その凹凸の突起部162に電界が集中し、低い印加電圧でも充分な電界強度が達成され、電子が放出される。
【0050】
このとき、前記電子放出源1を内蔵したディスプレイ装置においては、所定の画素領域を励起することによって各微細孔17内の炭素薄膜16aから放出された電子が、前記制御手段によりカソード電極ライン13と上部基板(アノード)2間に印加された電圧によってさらに加速され、ゲート電極ライン15と上部基板2間の高真空部3を通って蛍光面に到達する。そして、この電子線により蛍光面から可視光が放出される。
【0051】
次に前記電子放出源1の製造方法について説明する。まず、ガラス等よりなる下部基板11上に、ニオビウム、モリブデンまたはクロム等を材料として厚さ約2000オングストローム程の導体膜を成膜する。その後、写真製版法および反応性イオンエッチング法によりこの導体膜をライン形状にし、カソード電極ライン13とする。
【0052】
次に、例えば二酸化珪素を用いてスパッタリングあるいは化学蒸着法により前記カソード電極ライン13上に絶縁層14を成膜し、さらにその上にゲート電極材料、例えばニオビウムまたはモリブデンからなる導体膜を成膜する。その後、写真製版法及び反応性イオンエッチング法によりこの導体膜をカソード電極ライン13と交差するようにライン形状にし、これをゲート電極ライン15とする。
【0053】
そうしてから、ゲート電極ライン15と絶縁層14を貫通し、カソード電極13に達する円形の微細孔17を写真製版法および反応性イオンエッチング法により形成する。
【0054】
次に、基板を回転させながら、図6に示すように斜め蒸着によりリフトオフの犠牲層40としてアルミニウム膜を形成する。斜め方向から蒸着するのは、微細孔17の底部にアルミニウム膜が付着しないようにするためである。
【0055】
それから、図7に示すように、タングステン等の金属を蒸着することにより、微細孔内部に断面が台形状の突出部161をゲート電極ライン15の上面より300〜500nm低く形成する。
【0056】
このとき、金属膜50は微細孔17の底部と犠牲層40の上部に成長するが、成長とともに犠牲層40の上部に成長する金属膜50は微細孔の縁からせり出すように成長し、微細孔17の口径を狭めていく。
【0057】
それに伴って、微細孔17の底部に成長する金属膜50aは上部が徐々に狭まって成長していき、その縦断面形状は台形状となる。突出部161が一定の高さまで成長し、また微細孔17の口が完全に閉じられる前に蒸着を完了する。
【0058】
そして、特願平11−058956号に示すように、エッチングガスとしてSF6 を用いて、タングステンの結晶粒と粒界との間でエッチング速度の差が大きくなるような条件に設定して、反応性エッチングを実施する。この結果、図8に示すように、タングステンの結晶粒径をほぼ反映した寸法を有する平均表面粗さ(Ra)が10〜100nmの微小な凹凸162が前記突出部161の上面に形成される。
【0059】
次に、電子放出部である炭素薄膜16aを図9に示すようにアーク放電法またはレーザーアブレーション法によって厚さ10〜100nmに形成する。
【0060】
この時、炭素薄膜16aの表面には突出部161上面の微小な凹凸162を反映して、微小な凹凸が形成される。
【0061】
最後に、図10に示すように塩酸等の酸溶液もしくは、水酸化ナトリウム等のアルカリ溶液によって犠牲層40であるアルミニウム膜をエッチングするとともに、その上部の金属膜とカーボン膜をリフトオフにより除去する。
【0062】
なお、この実施形態では、電子放出源1となる微細孔17の形状は円形だけでなく多角形や楕円形であっても構わず、さらに図4に示すように1方向に伸びた溝状(スリット状)であっても良い。
【0063】
この実施形態の電子放出源1においては、微細孔17内部の突出部161の縦断面が台形状になっており、その上端はカソード電極ライン13表面よりゲート電極ライン15に近づいているため、電界が有効に突出部161上面の炭素薄膜16aの表面に印加する。さらに、炭素薄膜16aの表面に微小な凹凸が形成され、その凸部の先端部に電界が集中するので、より低い電圧でフィールドエミッション電流を得ることができる。
【0064】
また、図9のように断面が台形状の突出部161を形成した後は、金属膜50のせり出しの分の距離だけ微細孔17の口径が狭まっているため、炭素が入り込むのを抑制でき、炭素薄膜によるゲート電極、カソード電極間の電気的接触のトラブルが減少し、信頼性が向上する。
【0065】
<第2の実施の形態>
次に、本発明の第2の実施形態について説明する。
【0066】
この実施形態の電子放出源は、前記の第1の実施形態の電子放出源と同様の構成及び効果を有するが、犠牲層であるアルミニウム膜の生成法が異なる。
【0067】
即ち、図11に示すようにゲート電極ライン15と絶縁層14及びカソード電極ラインが形成された後に、犠牲層40であるアルミニウム薄膜が蒸着またはスパッタリングにより形成される。
【0068】
そして、図12に示す如く、写真製版法とエッチングにより微細孔17をアルミニウムの犠牲層40、ゲート電極15、絶縁層14を貫通して形成する。
【0069】
以降の微細孔17内部の突出部161および電子放出部である炭素薄膜16の生成法は第1の実施形態と同様である。
【0070】
この第2の実施形態においても、電子放出源となる微細孔の形状は円形だけでなく多角形んや楕円形であっても構わず、さらに図4に示すように1方向に伸びた溝状であっても良い。
【0071】
<第3の実施の形態>
次に、本発明の第3の実施形態を図13及び図14について説明する。
【0072】
この第3の実施形態の電子放出源は、前述した第1の実施形態の電子放出源とほぼ同様の構成と効果を有するが、特徴的なのはカソード電極ライン13aの1画素に対応する領域が格子状構造であり、さらに、このカソード電極ラインに接して導体もしくは半導体の薄膜18が形成されていることである。格子のメッシュは任意の形にすることができるが、好ましくは、長方形、もしくは正方形がよい。
【0073】
この実施の形態では、格子状構造を有するカソード電極ライン13aの上部に薄膜18が形成されている。そして、ゲート電極ライン15と絶縁層14を貫通して薄膜18の表面に達する円形の微細孔17が網目の内部にそれぞれ1個もしくは複数個形成される。そして、微細孔17の内部に、前記薄膜18に接して上面に微小な凹凸が形成されているタングステン製の突出部161と、さらにその上面に電子放出炭素薄膜16とが形成される。
【0074】
このとき、薄膜18は導体もしくは半導体からなり、カソード電極ライン13aと電気的に接しているので、カソード電極と同電位となり、カソード電極として機能する。
【0075】
このようにカソード電極ライン13aが格子状構造であると、それと微細孔17との間に十分な距離をとることができ、金属粒子等が微細孔17に入り込んでカソード電極ライン13aとゲート電極ライン15とが仮に短絡しても、電子放出用の炭素薄膜16の抵抗破壊を防ぐことができる。
【0076】
この実施の形態においても、電子放出源となる微細孔の形状は円形だけでなく多角形や楕円形であっても構わず、さらに1方向に伸びた溝状であっても良い。
【0077】
なお、この第3の実施の形態においては、カソード電極ライン13aは、薄膜18の上部に形成しても良い。
【0078】
また、カソード電極ライン13aと薄膜18の形成以降の製造工程は、第1の実施の形態及び第2の実施の形態で述べた製造工程と同様である。
【0079】
【発明の作用効果】
以上説明したように、本発明によれば、カソード電極ラインの上に台形状の突出部が設けられ、その上に電子放出用の膜が形成されているので、電子放出面を用いた従来の電子放出源に比べ電子放出部とゲート電極ラインとの間の距離は大幅に短縮し、従ってこれらの電極間に印加する電圧を低くしても充分な電流量を確保することができ、ディスプレイ装置として必要な電流量を確保することができ、低電圧駆動が可能となる。さらに、前記突出部の上面に微小な凹凸が形成されているので、この凹凸の突起先端部に電界が集中し、さらに低い印加電圧でも電界放出を生じさせることができる。
この場合、前記突出部が金属からなり、その表面に、平均表面粗さ(Ra)10〜100nm(前記金属の結晶粒径を反映した寸法)の微小な凹凸がエッチングによって形成され、この凹凸を被覆する膜厚10〜100nmの電子放出物質からなる膜の表面が、前記微小な凹凸に追随した微小な凹凸を有することが重要である。
【0080】
さらに、ゲート電極ラインの開口の縁と突出部上面の端部との位置関係は、突出部の高さでのみ決定されるので、突出部を均一に形成することが容易である。また、主として電子放出が生じるのはゲート電極に近い突出部上面の端部であり、ゲート電極ラインとの位置関係は開口の大きさにそれほどよらない。つまり開口の大きさがばらついても、電子放出量がばらつくことが少ない。したがって画素内および画素によって電流量がばらつくという問題が生じにくい。
【0081】
そして、マイクロチップの場合より、ゲート電極ラインと電子放出部との間の距離を長くとることができるので、電極間の短絡は生じ難く、製造歩留まりが向上する。特に大型のディスプレイ装置では、電子放出源も大型化することから、その製造歩留まりが大きく、電子放出源の歩留まり向上の効果は大きい。
【0082】
また、このような電子放出源により構成した本発明のディスプレイ装置は低電圧で駆動することができる。そして、電子放出源において画素ごとの電流量がばらつくという問題が小さいので、高画質である。そして、電子放出源の製造歩留まりが良好であることから、低コストで製造できる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態による電子放出源を適用したディスプレイ装置を模式的に示す斜視図である。
【図2】同、電子放出源の部分断面の概略図である。
【図3】同、電子放出源の部分平面図である。
【図4】同、電子放出源の部分平面図である。
【図5】同、電子放出源の部分断面の拡大図である。
【図6】同、電子放出源の製造過程の説明図である。
【図7】同、電子放出源の製造過程の説明図である。
【図8】同、電子放出源の製造過程の説明図である。
【図9】同、電子放出源の製造過程の説明図である。
【図10】同、電子放出源の製造過程の説明図である。
【図11】本発明の第2の実施の形態による電子放出源の製造過程の説明図である。
【図12】同、電子放出源の製造過程の説明図である。
【図13】本発明の第3の実施の形態による電子放出源の部分平面図である。
【図14】同、電子放出源の部分平面図である。
【図15】従来の電子放出源の部分断面を模式的の示す断面図である。
【符号の説明】
1…電子放出源、2…上部基板、3…高真空部、11…下部基板、
13…カソード電極ライン、13a…格子構造を有するカソード電極ライン、
14…絶縁層、15…ゲート電極ライン、16…電子放出部、
16a…炭素薄膜、161…突出部、162…突出部上面の微小な凹凸、
17…微細孔、18…導体もしくは半導体の薄膜、21…蛍光面、
40…犠牲層、50…金属膜
Claims (16)
- 基体上に、カソード電極ラインと、絶縁層と、前記カソード電極ラインに交差するゲート電極ラインとがこの順に形成されていて、
前記ゲート電極ラインと前記カソード電極ラインとが交差する領域において、前記ゲ ート電極ライン及び前記絶縁層を通して前記カソード電極ラインに達する微細孔を有す る
電子放出源であって、
前記微細孔の底部に縦断面が台形状の金属からなる突出部を電子放出部として有し、 この突出部の表面に、前記金属の結晶粒径を反映した平均表面粗さ(Ra)10〜10 0nmの微小な凹凸がエッチングによって形成され、
前記微小な凹凸が膜厚10〜100nmの電子放出物質からなる膜で被覆され、
前記膜の表面は、前記微小な凹凸上に微小な凹凸を有すると共に、前記絶縁層の表面 より前記カソード電極ライン側に位置する
ことを特徴とする電子放出源。 - 前記カソード電極ラインは、相対的に抵抗値の小さい電極本体と、この電極本体に重ねて延設された相対的に抵抗値の大きい導体とから成り、前記電極本体には、1カ所または複数箇所において部分的な欠除領域が形成され、前記微細孔は前記欠除領域内に前記欠除領域の縁部との間に間隔をおいて形成されている、請求項1に記載の電子放出源。
- 前記突出部の材料は前記カソード電極ラインの材料とは異なっている、請求項1に記載の電子放出源。
- 基体上にカソード電極ラインを形成する工程と、
前記基体及び前記カソード電極ラインを被覆する絶縁層を形成する工程と、
前記絶縁層上に前記カソード電極ラインと交差するゲート電極ラインを形成する工程 と、
前記カソード電極ラインと前記ゲート電極ラインとが交差する領域において、前記ゲ ート電極ライン及び前記絶縁層を貫通して前記カソード電極ラインに達する微細孔を形 成する工程と、
前記微細孔の底部に縦断面が台形状の金属からなる突出部を電子放出部として形成す る工程と、
反応性エッチングによって、前記金属の結晶粒径を反映した平均表面粗さ(Ra)1 0〜100nmの微小な凹凸を前記突出部の表面に形成する工程と、
前記突出部の表面に、前記絶縁層の表面より前記カソード電極ライン側に表面が位置 し、前記微小な凹凸を被覆し、前記微小な凹凸上に微小な凹凸を表面に有する、電子放 出物質からなる膜を10〜100nmの膜厚に形成する工程と
を有することを特徴とする、電子放出源の製造方法。 - 前記ゲート電極ラインを形成したのち、このゲート電極ライン上に犠牲層を形成し、つづいて前記微細孔の底部に前記突出部を形成し、この突出部の上面に前記微小な凹凸を形成し、しかるのち、前記犠牲層をリフトオフする、請求項4に記載の電子放出源の製造方法。
- 前記カソード電極ラインを、相対的に抵抗値の小さい電極本体と、この電極本体に重ねて延設された相対的に抵抗値の大きい導体とから構成し、前記電極本体には、1カ所または複数箇所において部分的な欠除領域を形成し、前記微細孔は前記欠除領域内に前記欠除領域の縁部との間に間隔をおいて形成する、請求項4に記載の電子放出源の製造方法。
- 前記突出部の材料は前記カソード電極ラインの材料とは異なるものとする、請求項4に記載の電子放出源の製造方法。
- 炭素固形物をアーク放電によってイオン化させ、炭素イオンおよび荷電炭素クラスターのいずれか一方または両者を、磁場によって屈曲した軌道に沿って飛翔させて基板に入射せしめ、前記微細孔内の前記突出部の微小な凹凸の上面に被着させて電子放出部を形成する、請求項4に記載の電子放出源の製造方法。
- レンズにより収束させたレーザー光を真空中において炭素固形物のターゲット表面に入射させて炭素イオン、中性炭素原子、ならびに炭素クラスターのいずれか1つまたは複数を前記ターゲットに対向配置した基板に入射させ、前記微細孔内の前記突出部の微小な凹凸の上面に被着させて電子放出部を形成する、請求項4に記載の電子放出源の製造方法。
- 真空中にて炭素固形物に電子ビームを照射して炭素を加熱蒸発させ、発生した炭素原子、炭素イオンならびに炭素クラスターのいずれか1つまたは複数を前記微細孔内の前記突出部の微小な凹凸の上面に被着させて電子放出部を形成する、請求項4に記載の電子放出源の製造方法。
- 真空中にメタン、アセトン、アルコール等の炭素源を導入し、これを加熱したフィラメントに接触させて加熱分解し、発生した炭素原子、炭素イオンならびに炭素クラスターのいずれか1つまたは複数を前記微細孔内の前記突出部の微小な凹凸の上面に被着させて電子放出部を形成する、請求項4に記載の電子放出源の製造方法。
- 基体上に、カソード電極ラインと、絶縁層と、前記カソード電極ラインに交差するゲート電極ラインとがこの順に形成されていて、
前記ゲート電極ラインと前記カソード電極ラインとが交差する領域において、前記ゲ ート電極ライン及び前記絶縁層を通して前記カソード電極ラインに達する微細孔を有す る
電子放出源であって、
前記微細孔の底部に縦断面が台形状の金属からなる突出部を電子放出部として有し、 この突出部の表面に、前記金属の結晶粒径を反映した平均表面粗さ(Ra)10〜10 0nmの微小な凹凸がエッチングによって形成され、
前記微小な凹凸が膜厚10〜100nmの電子放出物質からなる膜で被覆され、
前記膜の表面は、前記微小な凹凸上に微小な凹凸を有すると共に、前記絶縁層の表面 より前記カソード電極ライン側に位置する
ように構成された電子放出源と;この電子放出源と対向する位置に配された蛍光面及びアノード電極と;を有し、前記電子放出源の冷陰極から放出される電子により前記蛍光面を発光させるように構成されたことを特徴とするディスプレイ装置。 - 前記カソード電極ラインは、相対的に抵抗値の小さい電極本体と、この電極本体に重ねて延設された相対的に抵抗値の大きい導体とから成り、前記電極本体には、1カ所または複数箇所において部分的な欠除領域が形成され、前記微細孔は前記欠除領域内に前記欠除領域の縁部との間に間隔をおいて形成されている、請求項12に記載のディスプレイ装置。
- 前記突出部の材料は前記カソード電極ラインの材料とは異なっている、請求項12に記載のディスプレイ装置。
- 基板上に、複数の帯状の前記カソード電極ラインが側方に間隔をおいてほぼ同一方向に延設され、複数の帯状の前記ゲート電極ラインが側方に間隔をおき前記カソード電極ラインに交差して延設され、前記両電極ラインが交差する箇所に前記微細孔が形成され、複数の帯状の前記アノード電極が各ゲート電極ラインにそれぞれ対向して延設されている、請求項12に記載のディスプレイ装置。
- 基板上に、複数の帯状の前記カソード電極ラインが側方に間隔をおいてほぼ同一方向に延設され、複数の帯状の前記ゲート電極ラインが側方に間隔をおき前記カソード電極ラインに交差して延設され、前記両電極ラインが交差する箇所に前記微細孔が形成され、前記電子放出源に対向して、蛍光面と、蛍光面の上に蒸着によって形成した前記アノード電極が配設されている、請求項12に記載のディスプレイ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17198799A JP4217933B2 (ja) | 1999-06-18 | 1999-06-18 | 電子放出源及びその製造方法、並びにその電子放出源を用いたディスプレイ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17198799A JP4217933B2 (ja) | 1999-06-18 | 1999-06-18 | 電子放出源及びその製造方法、並びにその電子放出源を用いたディスプレイ装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001006525A JP2001006525A (ja) | 2001-01-12 |
JP2001006525A5 JP2001006525A5 (ja) | 2006-03-30 |
JP4217933B2 true JP4217933B2 (ja) | 2009-02-04 |
Family
ID=15933443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17198799A Expired - Fee Related JP4217933B2 (ja) | 1999-06-18 | 1999-06-18 | 電子放出源及びその製造方法、並びにその電子放出源を用いたディスプレイ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4217933B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4649739B2 (ja) * | 2001-01-09 | 2011-03-16 | ソニー株式会社 | 冷陰極電界電子放出素子の製造方法 |
JP4528926B2 (ja) * | 2004-05-20 | 2010-08-25 | 高知県 | 電界放出型素子の駆動装置及びその駆動方法 |
-
1999
- 1999-06-18 JP JP17198799A patent/JP4217933B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001006525A (ja) | 2001-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5243252A (en) | Electron field emission device | |
JP2000285795A (ja) | 電子放出源およびその製造方法ならびにディスプレイ装置 | |
EP0501785A2 (en) | Electron emitting structure and manufacturing method | |
JP2006502555A (ja) | カーボンナノチューブ・フラットパネルディスプレイのバリア金属層 | |
JPH08115654A (ja) | 粒子放出装置、電界放出型装置及びこれらの製造方法 | |
KR101009983B1 (ko) | 전자 방출 표시 소자 | |
JPH08264109A (ja) | 粒子放出装置、電界放出型装置及びこれらの製造方法 | |
JP3776314B2 (ja) | 側方に分割された表面電極を含むスペーサを有するフラットパネル型ディスプレイの構造及び製造 | |
KR20050116088A (ko) | 전계방출소자 및 이를 이용한 전계 방출 표시장치 | |
JP4217933B2 (ja) | 電子放出源及びその製造方法、並びにその電子放出源を用いたディスプレイ装置 | |
JPH0896704A (ja) | 粒子放出装置、電界放出型装置及びこれらの製造方法 | |
JP4228256B2 (ja) | 電子放出源およびその製造方法ならびに電子放出源を用いたディスプレイ装置 | |
JP2001023506A (ja) | 電子放出源およびその製造方法ならびにディスプレイ装置 | |
JP2000067736A (ja) | 電子放出素子およびその製造方法、ならびにこれを用いたディスプレイ装置 | |
JP2000348601A (ja) | 電子放出源及びその製造方法、並びにその電子放出源を用いたディスプレイ装置 | |
JP2000285794A (ja) | 電子放出源およびその製造方法ならびにディスプレイ装置 | |
JP2001035359A (ja) | 電子放出源の製造方法および電子放出源ならびにディスプレイ装置 | |
JP2000123713A (ja) | 電子放出素子およびその製造方法、ならびにこれを用いたディスプレイ装置 | |
JP2003203554A (ja) | 電子放出素子 | |
JP2004087158A (ja) | 表示装置 | |
KR100286450B1 (ko) | 전계방출 이미터 및 그의 제조방법 | |
JP2001052600A (ja) | 電子放出源、その製造方法、及びディスプレイ装置 | |
JPH0428138A (ja) | 電子放出素子およびその製造方法 | |
JP4247649B2 (ja) | 電子放出源及びその製造方法、並びにその電子放出源を用いたディスプレイ装置 | |
KR100260259B1 (ko) | 전계방출 표시소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060202 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060202 |
|
RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20070125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080717 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080812 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080917 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081016 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081029 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |