KR100260259B1 - 전계방출 표시소자의 제조방법 - Google Patents

Abstract

본 발명은 전계방출 표시소자의 제조방법에 관한 것으로서, 원뿔기둥 모양의 금속 팁 상단부에 원추형의 DLC 박막이 형성된 에미터 구조를 가지도록 하여 DLC 박막의 뛰어난 방출특성을 살리면서 DLC 의 단점인 방출특성의 불균일한 점을 개선하고, 이로 인해 낮은 구동전압과 방출특성의 안정성을 구비한 에미터의 제작이 가능하도록 하며, 또한 금속팁의 상부에만 DLC 가 원추형으로 증착되고 나머지 영역은 게이트 전극 상부의 희생층 제거시 자연스럽게 제거되므로 공정의 단순화를 동시에 기할 수 있어 방출특성의 향상등 소자동작의 신뢰성과 공정의 단순화에 의한 공정수율을 향상시킬 수 있다.

Description

전계방출 표시소자의 제조방법

본 발명은 전계방출 표시소자(Field Emission Display; 이하 FED라 칭함)의 제조방법에 관한 것으로서, 특히 디.엘.시(Diamind-Like Carbon ; 이하 DLC 라 칭함) 박막의 방출특성을 유지하면서 종래의 DLC 박막 코팅에 따른 공정성의 복잡성을 제거하여 구조적으로 뛰어난 방출특성을 지닌 전계 방출표시 소자의 제조방법에 관한 것이다.

박막형 전계 방출소자는 팁의 날카로운 부분에 전계가 집중되는 현상을 이용하여 비교적 낮은 전압, 예를 들어 5∼10V 정도의 전압을 인가하여 터널효과에 의한 냉전자를 방출시키는 소자로서, 이를 이용하여 형성되는 FED는 CRT의 고선명성과 액정표시장치(liquid crystal display; 이하 LCD라 칭함)의 경박형의 장점을 모두 갖추고 있어 차세대 표시장치로서 주목받고 있다.

특히 FED는 경박형의 제작이 가능할 뿐만 아니라, LCD의 결정적인 단점인 공정수율, 제조단가 및 대형화의 문제점들을 해결할 수 있다.

즉 LCD는 하나의 단위화소라도 불량이 발생되면 제품전체가 불량 처리되지만, FED는 하나의 화소 그룹에 그보다 작은 다수개의 단위화소들이 형성되어 있어 한 두개의 단위화소에 불량이 발생하여도 화소 그룹의 동작에는 이상이 없어 제품 전체의 수율이 향상된다.

또한 FED는 LCD에 비해 구조가 간단하고, 소비전력이 작아 단가가 낮고, 휴대형 표시장치에 적합한 등의 이점이 있다.

초기의 FED는 공동에 의해 외부로 노출되어 있으며, 날카로운 부분을 갖는 원뿔형 캐소드와, 상기 캐소드의 양측에 정렬되어 있는 게이트와 상기 게이트와 일정간격 이격되어 있는 애노드로 구성되어 각각이 CRT의 캐소드, 케이트 및 애노드와 대응된다.

상기의 FED는 애노드에 전압, 예를들어 500∼10㎸ 정도의 전압이 인가되어 케소드의 꼭지부에 집중된 전계에 의해 전자가 방출되며, 상기 방출된 전자는 양의 전압이 인가된 애노드에 의해 인도되어 애노드에 도포되어있는 형광물질을 발광시키고, 상기 게이트는 전자의 방향 및 양을 조절한다.

그러나 상기와 같은 원뿔형 캐소드를 구비하는 초기의 FED는 방출된 전자들중의 일부가 게이트로 유도되어 게이트 전류가 흘러 전자의 제어가 어렵고, 캐소드와 애노드의 사이에서 전자와 충돌하여 형성된 양이온이 캐소드와 충돌하여 소자가 파괴되므로, 이를 방지하기 위하여 소자의 내부를 고진공 상태로 유지하여야하며, 날카로운 원뿔형 캐소드의 균일한 제작이 어려운 등의 문제점이 있다.

또한 애노드 및 게이트 전극에 고전압이 필요하므로 휴대용 표시장치에의 적용이 어려운 문제점이 있다.

이러한 문제점들을 해결하기 위하여 박막형 전계 방출소자가 제안되어 있는데, 기판 도체 상에 서로 절연되어 있는 세개의 도전박막을 순차적으로 설치하고, 세개의 도전박막의 일부가 공동을 통하여 돌출되도록 형성한 후, 그 상측에 외부 전극을 설치하여 애노드의 구실을 하는 구조를 제안하였다.

이러한 구조의 박막형 전계 방출소자는 중앙에 위치하는 도전박막인 캐소드에 음의 전압을 인가하고, 상기 캐소드의 양측에 위치하는 게이트 도전박막에는 교류전압을 인가하여 전자를 방출시키고, 상기 기판 도체에는 강한 음의 전압을 인가하여 상기 캐소드로 부터 방출되는 전자가 외부 전극인 애노드를 때리게 한다.

상기의 종래기술에 따른 박막형 전계방출 표시소자로서, 제조방법 및 재료선택이 용이하여 실리콘을 기판 및 전극으로 사용하는 소자가 주목받고 있는데, 이러한 실리콘소자는 실리콘기판상에 다결정실리콘으로된 캐소드 팁을 질화막 패턴을 식각 마스크로 사용한 습식식각방법으로 형성하고, 전면에 산화막과 금속막을 도포하고, 상기의 질화막 패턴을 리프트 오프(lift off) 방법으로 제거하여 상기의 캐소드와 절연된 게이트를 구성하는 방법을 사용하였다.

상기와 같은 종래 기술에 따른 실리콘 재료를 사용한 리프트 오프 공정에 의한 전계방출표시소자의 제조방법은 팁과 게이트간의 단락이 발생하기 쉽고, 팁이 손상되며, 공정의 재현성 및 균일성이 떨어져 공정수율 및 소자동작의 신뢰성을 떨어뜨리는 등의 문제점이 있다.

상기 문제를 해결하기 위하여 또한 종래에는 다이아몬드나 DLC 물질이 화학적 안정성, 낮은 전자 친화도, 이온에 대한 높은 저항성등의 특성을 가진 것을 이용하여 이를 전계방출소자에 적용하여 팁의 상부에 코팅하는 방법을 사용하여 왔다.

도 1a 는 종래 기술에 따른 스핀트 타입(Spindt Type) 메탈팁 에미터의 구조를 도시한 단면도이고,

도 1b 는 종래 기술에 따른 DLC 다이오드형 에미터의 구조를 도시한 단면도이다.

상기 도면에 도시된 바와 같이, 다이오드 타입으로 개발된 도 1a 의 구조는 DLC 박막(8)이 불균일한 방출특성을 가진 것으로 인해 방출 불균일도의 문제를 가지고 있으며, 또한 상기의 경우를 응용한 DLC(6) 코팅된 금속팁(5)의 경우인 도 1b 에서는, 팁(5)의 상부 영역을 제외한 나머지 영역에 쌓여 있는 DLC(6) 를 제거해야 하므로 그 공정이 복잡해지는 문제점이 있다.

즉, 상기 DLC 박막은 뛰어난 전자 방출특성, 높은 열전도도 그리고 화학적 안정성 및 내구성등으로 전자 방출재료로서 각광 받아 왔지만 박막의 방출특성 불균일도 문제로 다이오드(diode) 타입이나 트라이오드(triode type)에서의 응용에 한계를 드러내고 있다. 따라서 상기의 문제를 해결하기 위한 방법의 하나로서 원추형의 금속 팁상에 DLC 박막을 코팅하는 연구가 진행되고 있으나 이 경우 공정단계가 증가하여 제조공정이 복잡해짐으로 제조공정 수율을 저하시키는 문제점을 초래하고 있다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 DLC 박막의 방출특성을 살리면서 DLC 박막의 단점인 방출특성의 불균일도 문제를 해결하여 낮은 구동전압과 안정된 방출특성을 가진 전계방출소자의 제조방법을 제공함에 있다.

도 1a 는 종래 기술에 따른 스핀트 타입(Spindt Type) 메탈팁 에미터의 구조를 도시한 단면도

도 1b 는 종래 기술에 따른 DLC 다이오드(diode)형 에미터의 구조를 도시한 단면도

도 2a 내지 도 2g 는 본 발명에 따른 전계방출 표시소자의 제조 공정도.

〈도면의 주요 부분에 대한 부호의 설명〉

1,11 : 하부기판 2,12 : 캐소드층

3,14: 게이트 절연층 4,15 : 게이트 전극층

5,17 : 금속팁 6,20 : DLC(Diamind-Like Carbon)

7 : 애노드 전극 8 : DLC 박막

16 : 알루미늄 희생층 18 : 구멍

19 : 실리콘층

상기와 같은 목적을 달성하기 위한 본발명에 따른 전계방출표시소자 제조방법의 특징은,

하부기판상에 전극라인인 캐소드층을 형성하는 단계와,

캐소드층 위에 산화막을 증착하여 게이트 절연막을 형성하고, 그 상부에 소정금속을 증착하여 게이트 전극을 형성하는 단계와,

홀(hole) 패턴을 형성한 후, 상기 게이트 전극을 식각하고 상기 게이트 절연막을 등방성 식각하는 단계와,

상기 게이트 전극 상부에 알루미늄 금속을 경사증착하여 희생층을 형성하는 단계와,

전체구조 상부에 전자-빔을 증착시키되, 증착된 전자-빔에 의해 형성된 층의 상부 구멍이 막히기 직전까지 증착시켜 원뿔기둥 모양의 금속팁을 형성하는 단계와,

소정 두께의 실리콘층을 증착한 후, 상기 전자-빔에 의해 형성된 층의 상부 구멍이 완전히 막히기 까지 DLC 를 증착시켜 상기 금속 팁의 상부에 작은 원추형의 DLC 박막을 형성하는 단계와,

상기 희생층 상부의 DLC와 실리콘층 및 상기 알루미늄 희생층을 차례로 제거하여 게이트 전극과 금속팁의 상부를 노출시키는 단계를 포함함에 있다.

이하, 본발명에 따른 전계 방출표시소자의 제조방법에 관하여 첨부 도면을 참조하여 상세히 설명한다.

도 2a 내지 도 2c 는 본 발명에 따른 전계 방출표시소자의 제조공정도이다.

먼저 하부기판(11)상에 전극라인인 캐소드층(12)을 형성한다.(도 2a 참조)

상기 캐소드층(12) 위에 산화막을 증착하여 게이트 절연막(14)을 형성하고 금속을 증착하여 게이트 전극(15)을 형성한다.(도 2b 참조)

다음 홀(hole) 패턴을 형성한 후에 상기 게이트 전극(15)을 식각하고 상기 게이트 절연막(14)을 등방성 식각한다.(도 2c 참조)

상기 게이트 전극(15) 위에 알루미늄 금속을 경사증착하여 희생층(16)을 형성한다(도 2d 참조)

다음 전체구조 상부에 전자-빔을 증착시키되, 증착된 전자-빔에 의해 형성된 금속층의 상부 구멍이 막히기 직전까지 증착시켜 금속 원뿔기둥(17)을 형성한다.

이때 상기 원뿔기둥(17)의 상부면은 일정길이의 평탄면이 존재하게 된다.(도 2e 참조)

다음 실리콘을 증착시켜 얇은 두께의 실리콘층(18)을 형성한 후, DLC 박막(19)을 방향성 증착방법에 의해 상부의 금속층 구멍(18)이 완전히 막히기 까지 증착시켜 원뿔기둥(17)의 금속 포스트 상부에 작은 원추형의 DLC 박막(20)이 형성된다.

이때 상기 얇은 실리콘층(19)의 형성은 전자선 증착방법으로 방향성 증착으로 형성되며, 특히 상기 실리콘층(19)은 상기 금속 원뿔기둥(17)의 말단에 증착되는 DLC 박막(20) 금속과의 표면 접착력이 양호하지 못하기 때문에 완충층으로 삽입되어 소자의 안정성을 향상시키는 역할을 한다.

한편, 상기 DLC 박막(20) 증착시 레이져 어블레이션(Laser Ablation ; 이하 LA 라 칭함) 방법으로 증착하여 방향성 수직증착이 가능하도록 하고, 동시에 DLC 박막(20)의 방출특성이 양호하도록 한다.(도 2f 참조)

다음 상기 희생층(16) 상부의 DLC 층(20)과 실리콘층(19) 및 상기 알루미늄 희생층(16)을 차례로 제거하여 게이트 전극(15)과 금속팁(17)의 상부를 노출시킨다.

이때 상기 알루미늄 희생층(16)을 제거(lift off)한 후에는, 도 2g 에서 알 수 있듯이 금속팁(17)의 상부에만 DLC 가 원추형으로 증착되고, 나머지 영역은 상기 희생층(16) 제거 공정에 의해 자연스럽게 제거되므로 공정이 매우 단순해짐을 알 수 있다.

이상에서 설명한 바와 같이, 본 발명에 따른 전계 방출표시소자의 제조방법은, 원뿔기둥 모양의 금속 팁 상단부에 원추형의 DLC 박막이 형성된 에미터 구조를 가지도록 하여 DLC 박막의 뛰어난 방출특성을 살리면서 DLC 의 단점인 방출특성의 불균일한 점을 개선하고, 이로 인해 낮은 구동전압과 방출특성의 안정성을 구비한 에미터의 제작이 가능하도록 한다.

또한 금속 팁 상부에 DLC 박막이 형성된 종래의 경우 팁의 상부 영역을 제외한 나머지 영역에 쌓여 있는 DLC 를 제거하기 위해 추가의 공정이 필요하게 되나 본 공정에서는 금속 팁의 상부에만 DLC 가 원추형으로 증착되고 나머지 영역은 게이트 전극 상부의 희생층 제거시 자연스럽게 제거되므로 공정의 단순화를 기할 수 있다.

Claims (5)

1. 하부기판(11)상에 전극라인인 캐소드층(12)을 형성하는 단계와,

   캐소드층(12) 위에 산화막을 증착하여 게이트 절연막(14)을 형성하고, 그 상부에 소정금속을 증착하여 게이트 전극(15)을 형성하는 단계와,

   홀(hole) 패턴을 형성한 후, 상기 게이트 전극(15)을 식각하고 상기 게이트 절연막(14)을 등방성 식각하는 단계와,

   상기 게이트 전극(15) 상부에 알루미늄 금속을 경사증착하여 희생층(16)을 형성하는 단계와,

   전체구조 상부에 전자-빔을 증착시키되, 증착된 전자-빔에 의해 형성된 층의 상부 구멍이 막히기 직전까지 증착시켜 원뿔기둥 모양의 금속팁(17)을 형성하는 단계와,

   소정 두께의 실리콘층을 증착한 후, 상기 전자-빔에 의해 형성된 층의 상부 구멍(18)이 완전히 막히기 까지 DLC 를 증착시켜 상기 금속 팁의 상부에 작은 원추형의 DLC 박막(20)을 형성하는 단계와,

   상기 희생층(16) 상부의 DLC (20)와 실리콘층(19) 및 상기 알루미늄 희생층(16)을 차례로 제거하여 게이트 전극(15)과 금속팁(17)의 상부를 노출시키는 단계를 포함하는 것을 특징으로 하는 전계방출 표시소자의 제조방법.
2. 제 1 항에 있어서, 상기 기판은 유리, 실리콘, 세라믹중 어느 하나의 재질로 형성된 것을 특징으로 하는 전계방출 표시소자의 제조방법.
3. 제 1 항에 있어서, 상기 전자-빔에 의한 금속 팁 형성 후, DLC 증착시 방향성 증착방법인 Laser Ablation 방법 또는 이온 샤워(ion shower) 방법으로 증착하는 것을 특징으로 하는 전계방출 표시소자의 제조방법.
4. 제 1 항에 있어서, 상기 실리콘층 형성시 실리콘 박막을 전자선 증착방법으로 방향성 증착하는 것을 특징으로 하는 전계방출 표시소자의 제조방법.
5. 제 1 항에 있어서, 상기 금속층을 Mo, Nb, W, Cr, Ta 또는 Ti로 이루어지는 군에서 임의로 선택되는 하나의 물질로 형성하는 것을 특징으로 하는 전계방출 표시소자의 제조방법.

Images