KR19990043862A - 몰드 트랜스퍼 기술을 이용한 전계방출소자의 제조방법 - Google Patents

Abstract

본 발명은 몰드 트랜스퍼 기술을 이용한 전계방출 표시소자의 제조방법에 관한 것으로, 몰드 트랜스퍼 기술을 이용하여 에미터 팁의 단부에만 게이트에 저전압을 인가하여도 전계방출이 쉽게 이루어지는 물질 예컨데, DLC 물질을 코팅함으로써 케이트로의 누설전류를 줄일 수 있고, 팁 끝단의 마모현상을 줄일 수 있으며, 게이트에 인가된 전압이 팁 주위로 최대의 전기장을 형성할 수 있는 기술이다.

Description

몰드 트랜스퍼 기술을 이용한 전계방출소자의 제조방법

본 발명은 몰드 트랜스퍼 기술을 이용한 전계방출 표시소자(Field Emission Display; 이하 FED라 칭함)의 제조방법에 관한 것으로서, 특히 몰드 트랜스퍼 기술을 이용하여 에미터 팁(emitter tip)의 단부에만 다이아몬드상 카본(Diamind-Like Carbin ; 이하 DLC 라 칭함)을 코팅함으로써 케이트로의 누설전류를 줄일 수 있고, 팁 끝단의 마모현상을 줄일 수 있으며, 게이트에 인가된 전압이 팁 주위로 최대의 전기장을 형성할 수 있는 몰드 트랜스퍼 기술을 이용한 FED 제조방법에 관한 것이다.

일반적으로 전계 방출소자는 팁의 날카로운 부분에 전계가 집중되는 현상을 이용하여 비교적 낮은 전압, 예를 들어 5∼10V 정도의 전압을 인가하여 터널효과에 의한 냉전자를 방출시키는 소자로서, 이를 이용하여 형성되는 FED는 CRT의 고선명성과 액정표시장치(liquid crystal display; 이하 LCD라 칭함)의 경박형의 장점을 모두 갖추고 있어 차세대 표시장치로서 주목받고 있다.

특히 FED는 경박형의 제작이 가능할 뿐만 아니라, LCD의 결정적인 단점인 공정수율, 제조단가 및 대형화의 문제점들을 해결할 수 있다.

즉 LCD는 하나의 단위화소라도 불량이 발생되면 제품전체가 불량 처리되지만, FED는 하나의 화소 그룹에 그보다 작은 다수개의 단위화소들이 형성되어 있어 한 두개의 단위화소에 불량이 발생하여도 화소 그룹의 동작에는 이상이 없어 제품 전체의 수율이 향상된다.

또한 FED는 LCD에 비해 구조가 간단하고, 소비전력이 작아 단가가 낮고, 휴대형 표시장치에 적합한 등의 이점이 있다.

초기의 FED는 공동에 의해 외부로 노출되어 있으며, 날카로운 부분을 갖는 원뿔형 에미터(emitter)와, 상기 에미터의 양측에 정렬되어 있는 게이트와, 상기 게이트와 일정간격 이격되어 형광판이 부착되어 있는 전극으로 구성되어 각각이 CRT의 캐소드, 그리드 및 애노드와 대응된다.

상기의 FED는 소정전압, 예를들어 500∼10㎸ 정도의 전압이 인가되어 에미터의 꼭지부에 집중된 전계에 의해 전자가 방출되며, 상기 방출된 전자는 양의 전압이 인가된 애노드에 의해 인도되어 애노드에 도포되어있는 형광물질을 발광시키고, 상기 게이트는 전자의 방향 및 양을 조절한다.

그러나 상기와 같은 원뿔형 캐소드를 구비하는 초기의 FED는 방출된 전자들중의 일부가 게이트로 유도되어 게이트 전류가 흘러 전자의 제어가 어렵고, 캐소드와 애노드의 사이에서 전자와 충돌하여 형성된 양이온이 캐소드와 충돌하여 소자가 파괴되므로, 이를 방지하기 위하여 소자의 내부를 고진공 상태로 유지하여야하며, 날카로운 원뿔형 캐소드의 균일한 제작이 어려운 등의 문제점이 있다.

또한 애노드 및 게이트 전극에 고전압이 필요하므로 휴대용 표시장치에의 적용이 어려운 문제점이 있다.

이러한 문제점들을 해결하기 위하여 박막형 전계 방출소자가 제안되어 있는데, 기판 도체 상에 서로 절연되어 있는 세개의 도전박막을 순차적으로 설치하고, 세개의 도전박막의 일부가 공동을 통하여 돌출되도록 형성한 후, 그 상측에 외부 전극을 설치하여 애노드의 구실을 하는 구조를 제안하였다.

이러한 구조의 박막형 전계 방출소자는 중앙에 위치하는 도전박막인 캐소드에 음의 전압을 인가하고, 상기 캐소드의 양측에 위치하는 게이트 도전박막에는 교류전압을 인가하여 전자를 방출시키고, 상기 기판 도체에는 강한 음의 전압을 인가하여 상기 캐소드로 부터 방출되는 전자가 외부 전극인 애노드를 때리게 한다.

상기의 종래기술에 따른 박막형 전계방출표시소자로서, 제조방법 및 재료선택이 용이하여 실리콘을 기판 및 전극으로 사용하는 소자가 주목받고 있는데, 이러한 실리콘소자는 실리콘기판상에 다결정실리콘으로된 캐소드 팁을 질화막 패턴을 식각 마스크로 사용한 습식식각방법으로 형성하고, 전면에 산화막과 금속막을 도포하고, 상기의 질화막 패턴을 리프트 오프(lift off) 방법으로 제거하여 상기의 캐소드와 절연된 게이트를 구성하는 방법을 사용하였다.

상기와 같은 종래 기술에 따른 실리콘 재료를 사용한 리프트 오프 공정에 의한 전계방출표시소자의 제조방법은 팁과 게이트간의 단락이 발생하기 쉽고, 팁이 손상되며, 공정의 재현성 및 균일성이 떨어져 공정수율 및 소자동작의 신뢰성을 떨어뜨리는 등의 문제점이 있다.

상기 문제를 해결하기 위하여 또한 종래에는 미국특허 525866 호에서 기술한 바와 같이, 다이아몬드나 DLC 물질이 화학적 안정성, 낮은 전자 친화도, 이온에 대한 높은 저항성등의 특성을 가진 것을 이용하여 이를 전계방출소자에 적용하여 팁의 상부에 코팅하는 방법을 사용하여 왔다.

즉 전자 에미터에 다이아몬드를 코팅한 경우는 내재적으로 낮은, 음의 전자 친화력으로부터 유도되어지는 훨씬 낮은 일함수를 보이고, 일반적인 에미터물질에 비해 훨씬 안정된 결정구조를 가지게 된다.

그러나 상기 종래의 다이아몬드 코팅공정은 핵생성 사이트가 균일하지 않아 형성되는 막의 두께가 균일하지 않게 되고, 이로 인해 에미터 방출특성에 문제를 나타낸다.

상기 미국특허 525866호에서 제시되고 있는 이온주입방법을 통한 다이아몬드 코팅의 경우는 소자의 동작이 향상되고, 안정성 및 소자의 수명이 향상되나 이온주입방식 또는 레이저 어블레이션(Laser Ablation) 방식등을 이용하여 에미터 팁에 막을 형성할 시에는 기존의 팁의 반경이나 표면형상과 같은 주요 전계방출 인자에 영향을 줄 수 있는 문제점이 있다.

또한 층-바이-층(Layer-by-Layer) 방식으로 수소를 제거하여 낮은 일함수를 갖는 필름을 형성하는 방식도 상기와 동일하게 전계방출 특성을 향상시킬 수 있으나 완성된 팁의 모양 또한 중요한 인자로서 전계 방출원에 영향을 줄 수 있다.

그러나 상기와 같은 종래의 방법들에 있어서는 팁의 끝단에만 게이트에 저전압을 인가하여도 전계방출이 쉽게되는 재료, 예컨데 DLC 를 코팅할 수 없는 기술상의 어려움이 있다.

따라서 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 팁의 끝 단부에만 DLC를 코팅함으로써 게이트로의 누설전류를 줄일 수 있고, 팁 끝단의 마모를 줄이고 게이트에 인가된 전압이 팁 주위로 최대의 전기장을 형성할 수 있는 몰드 트랜스퍼 기술을 이용한 전계방출소자의 제조방법을 제공함에 있다.

도 1a 내지 도 1g 는 본 발명의 기술에 따른 몰드 트랜스퍼 기술을 이용한 전계방출소자의 제조공정단계를 도시한 단면도

〈도면의 주요 부분에 대한 부호의 설명〉

1 : 실리콘 기판 3 : 열산화막

5 : 감광막 7 : 게이트 산화막

9 : 금속막 10 : 다이아몬드상 카본(DLC)

11 : 유리기판 13 : 게이트 금속막

상기와 같은 목적을 달성하기 위해, 본 발명에 따른 몰드 트랜스퍼를 이용한 전계방출소자의 제조방법은,

실리콘 기판상에 열산화막을 형성하는 단계와,

상기 열산화막의 상부에 감광막 패턴을 형성하는 단계와,

상기 감광막 패턴을 이용하여 하부의 열산화막을 건식식각한 후 감광막을 제거하는 단계와,

상기 잔류한 산화막을 식각 마스크로 하여 노출된 실리콘 기판을 습식식각하여 몰드를 형성하는 단계와,

상기 노출된 구조물의 상부면상에 게이트 산화막을 형성하는 단계와,

DLC막을 도포한 후 팁의 단부외의 위치에 있는 DLC를 제거하는 단계와,

상기 구조물의 상부에 금속막을 형성한 후, 상기 금속막에 유리기판을 부착시키는 단계와,

상기 실리콘 기판을 백-사이드 식각하여 제거하는 단계와,

전체 구조 상부에 게이트 금속막을 증착하는 단계와,

리소그라피 공정으로 하부의 게이트 금속막과 절연막을 차례로 식각하여 팁을 노출시키는 단계로 구성되는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 기술에 따라 몰드 트랜스퍼를 이용한 전계방출소자의 제조방법에 대한 상세한 설명을 하기로 한다.

도 1a 내지 도 1g를 참조하여 몰드 트랜스퍼 기술을 이용하여 전계방출소자를 제조하는 본 발명의 기술을 첨부도면을 참조하여 살펴 보면 다음과 같다.

도 1a 를 참조하면, 먼저 실리콘 기판(1)의 외관 및 상태를 검사한 후 세척을 실시한다. 그 후 상기 실리콘 기판(1) 상부에 열산화막(3)을 형성한다.

도 1b 를 참조하면, 상기 열산화막(3)의 상부에 감광막 패턴(5)을 형성한다.

도 1c 를 참조하면, 상기 감광막 패턴(5)을 이용하여 하부의 열산화막(3)을 건식식각한 후 감광막(5)을 제거한다.

그리고 상기 잔류한 산화막(3)을 식각 마스크로 하여 노출된 실리콘 기판(1)을 습식식각하여 몰드를 형성한다. 이때 습식식각액은 KOH를 사용한다.

도 1d 를 참조하면, 노출된 상부 구조면상에 게이트 산화막(7)을 형성한다.(샤프닝 산화를 실시함) 그 후 DLC막(10)을 증착한 다음, 팁의 단부에만 잔류하도록 한다.

이때 상기 DLC 막(10) 증착시 PECVD(Plasma Enhancd Chemical Vapor Deposition) 법을 이용한다.

그리고 구조물의 상부에 금속막(9)을 형성한 후, 상기 금속막(9)에 유리기판(11)을 부착시킨다.

도 1e 를 참조하면, 실리콘 기판(1)을 백-사이드(Back-side) 식각하여 제거한다.

도 1f 도 를 참조하면, 전체 구조 상부에 게이트 금속막(13)을 증착한다.

도 1g 를 참조하면, 상기 게이트 금속막(13) 상부에 감광막을 도포한 후 패터닝하여 패턴(미도시)을 형성하고, 상기 감광막 패턴을 이용하여 하부의 게이트 금속막(13)과 절연막(7)을 차례로 식각하여 필드 에미터 소자를 완성한다.

이때 팁의 단부에 기 증착된 DLC(10) 가 노출되게 된다.

이상에서 설명한 바와 같이, 몰드 트랜스퍼 기술을 이용한 본 발명의 전계방출소자의 제조방법은 몰드 트랜스퍼 공정을 이용함으로써 팁의 단부에만 DLC를 코팅할 수 있고, 이로 인해 케이트로의 누설전류를 줄일 수 있고, 팁 끝단의 마모현상을 줄일 수 있으며, 게이트에 인가된 전압이 팁 주위로 최대의 전기장을 형성할 수 있다.

Claims (2)

1. 실리콘 기판상에 열산화막을 형성하는 단계와,

   상기 열산화막의 상부에 감광막 패턴을 형성하는 단계와,

   상기 감광막 패턴을 이용하여 하부의 열산화막을 건식식각한 후 감광막을 제거하는 단계와,

   상기 잔류한 산화막을 식각 마스크로 하여 노출된 실리콘 기판을 습식식각하여 몰드를 형성하는 단계와,

   상기 노출된 구조물의 상부면상에 게이트 산화막을 형성하는 단계와,

   DLC막을 도포한 후 팁의 단부외의 위치에 있는 DLC를 제거하는 단계와,

   상기 구조물의 상부에 금속막을 형성한 후, 상기 금속막에 유리기판을 부착시키는 단계와,

   상기 실리콘 기판을 백-사이드 식각하여 제거하는 단계와,

   전체 구조 상부에 게이트 금속막을 증착하는 단계와,

   리소그라피 공정으로 하부의 게이트 금속막과 절연막을 차례로 식각하여 팁을 노출시키는 단계로 구성되는 것을 특징으로 하는 몰드 트랜스퍼 기술을 이용한 전계방출소자의 제조방법.
2. 제 1 항에 있어서, 상기 DLC 막의 증착공정은 PECVD 법을 이용하는 것을 특징으로 하는 몰드 트랜스퍼 기술을 이용한 전계방출소자의 제조방법.