KR100257569B1 - 화산형 금속필드 에미터 어레이 형성방법 - Google Patents

Abstract

본 발명은 화산형 금속 필드 에미터 어레이 형성방법에 관한 것으로, 집속전극을 이용하여 화산형의 필드 에미터를 제조함으로써 종래의 에미터 팁 구조에 있어서의 전자 빔의 퍼짐으로 인해 발생되는 화소간 크로스-토크 현상을 최소화시킬 수 있으며, 또한 종래의 상단부가 뾰족한 단일 에미터 팁 구조에서 용이하게 발생되는 팁의 파손으로 인한 FED 소자의 기능 저하를 방지할 수 있고, 대면적 FEA 의 제조가 가능한 기술이다.

Description

화산형 금속 필드 에미터 어레이 형성방법

본 발명은 화산형 금속 필드 에미터 어레이(Field Emitter Array; 이하 FEA 라 칭함.) 형성방법에 관한 것으로, 특히 집속전극(Focusing Gate)을 이용하여 FEA 제조시 전자빔의 퍼짐을 억제하여 화소간 크로소 토크(cross-talk) 현상을 최소화하는 화산형 FEA 형성방법에 관한 것이다.

일반적으로 박막형 전계 방출소자(Field Emitter Display ; 이하 FED 라 칭함)는 팁의 날카로운 부분에 전계가 집중되는 현상을 이용하여 비교적 낮은 전압, 예를 들어 5∼10V 정도의 전압을 인가하여 터널효과에 의한 냉전자를 방출시키는 소자로서, 이를 이용하여 형성되는 FED는 CRT의 고선명성과 액정표시장치(liquid crystal display; 이하 LCD라 칭함)의 경박형의 장점을 모두 갖추고 있어 차세대 표시장치로서 주목받고 있다.

특히 FED는 경박형의 제작이 가능할 뿐만 아니라, LCD의 결정적인 단점인 공정수율, 제조단가 및 대형화의 문제점들을 해결할 수 있다.

즉 LCD는 하나의 단위화소라도 불량이 발생되면 제품전체가 불량 처리되지만, FED는 하나의 화소 그룹에 그보다 작은 다수개의 단위화소들이 형성되어 있어 한 두개의 단위화소에 불량이 발생하여도 화소 그룹의 동작에는 이상이 없어 제품 전체의 수율이 향상된다.

또한 FED는 LCD에 비해 구조가 간단하고, 소비전력이 작아 단가가 낮고, 휴대형 표시장치에 적합한 등의 이점이 있다.

초기의 FED는 공동에 의해 외부로 노출되어 있으며, 날카로운 부분을 갖는 원뿔형 캐소드와, 상기 캐소드의 양측에 정렬되어 있는 게이트와 상기 게이트와 일정간격 이격되어 있는 애노드로 구성되어 각각이 CRT의 캐소드, 케이트 및 애노드와 대응된다.

상기의 FED는 애노드에 전압, 예를들어 500∼10㎸ 정도의 전압이 인가되어 케소드의 꼭지부에 집중된 전계에 의해 전자가 방출되며, 상기 방출된 전자는 양의 전압이 인가된 애노드에 의해 인도되어 애노드에 도포되어있는 형광물질을 발광시키고, 상기 게이트는 전자의 방향 및 양을 조절한다.

그러나 상기와 같은 원뿔형 캐소드를 구비하는 초기의 FED는 방출된 전자들중의 일부가 게이트로 유도되어 게이트 전류가 흘러 전자의 제어가 어렵고, 캐소드와 애노드의 사이에서 전자와 충돌하여 형성된 양이온이 캐소드와 충돌하여 소자가 파괴되므로, 이를 방지하기 위하여 소자의 내부를 고진공 상태로 유지하여야하는 어려움이 따른다.

아울러 FEA 제작시 날카로운 원뿔형 캐소드의 균일한 제작이 어려울 뿐만 아니라, 내구성이 약하여 손쉽게 팁의 단부가 손상될 소지가 있으며, 또한 방출되는 전자빔이 퍼짐으로 인해 화소간 크로스-토크(cross-talk) 되는 현상이 발생하는 등의 문제점이 있다.

따라서 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 집속전극을 이용하여 화산형의 필드 에미터를 제조함으로써 종래의 에미터 팁 구조에 있어서의 전자 빔의 퍼짐으로 인해 발생되는 화소간 크로스-토크 현상을 최소화시킬 수 있으며, 또한 종래의 상단부가 뾰족한 단일 에미터 팁 구조에서 용이하게 발생되는 팁의 파손으로 인한 FED 소자의 기능 저하를 방지할 수 있고, 대면적 FEA 의 제조가 가능하게하는 화산형 FEA 형성방법을 제공함에 있다.

도 1a 내지 도 1g 는 본 발명의 기술에 따른 화산형 금속 필드 에미터 어레이를 형성하기 위한 제조 공정단계를 도시한 단면도

도 2 는 본 발명의 방법에 의해 제조된 화산형 금속 필드 에미터 어레이의 단면도

〈도면의 주요 부분에 대한 부호의 설명〉

11 : 유리기판 13 : 캐소드 라인

15 : 게이트 절연막 17 : 게이트 전극

19 : 집속전극 절연막 21 : 집속전극

23 : 홀 25 : 질화막

27 : 캐소드 전극 29 : 감광막

31 : 전자 방출원

상기와 같은 목적을 달성하기 위한 본 발명의 화산형 금속 필드 에미터 어레이 형성방법은,

유리기판 상부에 캐소드 라인 형성용 금속을 소정 두께 증착하는 단계와,

상기 캐소드 라인 금속막 상부에 게이트 절연막, 게이트 금속막, 집속전극 절연막, 집속전극 금속막을 차례로 증착하는 단계와,

포토 리소그라피 공정으로 상기 집속전극 금속막으로부터 그 하부의 게이트 절연막 까지 차례로 건식식각하여 소정 크기의 홀을 형성하는 단계와,

전체구조 상부에 질화막을 전면 증착하는 단계와,

상기 질화막을 건식식각하여 상기 홀의 하부 바닥면인 캐소드 금속막이 드러나도록 하는 단계와,

전체구조 상부에 캐소 금속을 소정 두께로 증착하는 단계와,

CMP 공정을 이용하여 상기 집속전극 상부의 물질을 제거하는 단계와,

노출된 질화막을 제거한 후, 감광막을 전면 코팅하는 단계와,

상기 감광막을 부분적으로 제거하여 잔류하는 감광막의 두께가 상기 게이트 전극의 상단부위까지 위치하도록 하는 단계와,

상기 감광막 상부로 드러난 금속을 식각하여 캐소드 전자 방출원을 형성한 후 잔류 감광막을 제거하는 단계와,

노출된 절연막을 내측으로 부분 식각하여 집속전극과 게이트 전극을 돌출시키는 단계로 구성되는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 화산형 금속 필드 에미터 어레이 형성방법의 실시예에 대해 상세히 설명하기로 한다.

도 1a 내지 도 1g 는 본 발명의 방법에 따른 화산형 금속 필드 에미터 어레이의 제조 공정단계를 도시한 단면도이다.

먼저, 유리기판(11) 상부에 캐소드 라인(13)으로 사용할 금속을 소정 두께로 증착하고, 상기 캐소드 라인(13) 상부로 게이트 절연막(15), 게이트 금속막(17), 집속전극 절연막(19), 집속전극 금속막(21)을 차례로 증착한다.

이때 상기 캐소드 라인 금속막(13)의 두께는 2500∼3000Å 의 두께로 형성하고, 게이트 절연막(15)의 두께는 0.5∼1.0㎛, 게이트 금속막(17)의 두께는 2500∼3000Å로, 집속전극 절연막(19)은 1.5∼2.0㎛, 집속전극 금속막(21)은 2500∼30000Å 의 두께로 각각 형성한다.

그 후 포토 리소그라피(Photo Rithography) 공정으로 상기 집속전극 금속막(21)으로부터 그 하부의 게이트 절연막(15) 까지 차례로 건식식각하여 2.0∼3.0㎛ 크기의 홀(23)을 형성한다. 이때 상기 홀(23)의 저부면은 캐소드 라인 의 상부면이 된다. (도 1a 참조)

다음, 전체구조 상부에 질화막(25)을 전면 증착한다. 이때 상기 질화막(25) 증착은 PECVD(Plasma Enhanced Chemical Vapor Deposition)법으로 증착하고, 상기 증착된 질화막(25)중 홀(23)의 바닥 부분에 증착되는 질화막(25) 두께가 얇도록 형성한다.(도 1b 참조)

다음, 상기 증착된 질화막(25)을 건식식각하여 홀(23)의 하부 바닥면인 캐소드 금속막(13)이 드러나도록 한다. (도 1c 참조)

그리고 전체구조 상부에 캐소 금속(27)을 소정 두께로 스텝커버리지가 양호한 상태가 되도록 증착한다.(도 1d 참조)

그 다음 화학-기계적 연마(Chemical Mechanical Polishing; 이하 CMP 라 칭함) 공정을 이용하여 집속전극(21) 상부의 물질을 모두 제거하고, 노출된 질화막(25)도 스트립한다.(도 1e 참조)

다음 감광막(29)을 전면 코팅한 후 애쉬(asher)에서 상기 감광막(29)을 부분적으로 제거하여 잔류하는 감광막의 두께가 게이트 전극(17)의 상단부위까지 위치하도록 한다. (도 1f 참조)

감광막(29) 상부로 드러난 금속을 식각하여 캐소드 전자 방출원(31)을 형성하고, 잔류 감광막(29)을 제거한다.

그 후 집속전극(21)과 게이트 전극(17)의 돌출을 위해 절연막(15,19)을 내측으로 조금 식각하여(언더-컷을 형성함) 소자를 완성한다.

이상 상술한 바와 같이, 본 발명의 방법에 따라 집속전극을 이용하여 화산형의 필드 에미터를 제조함으로써 종래의 에미터 팁 구조에 있어서의 전자 빔의 퍼짐으로 인해 발생되는 화소간 크로스-토크 현상을 최소화시킬 수 있으며, 또한 종래의 상단부가 뾰족한 단일 에미터 팁 구조에서 용이하게 발생되는 팁의 파손으로 인한 FED 소자의 기능 저하를 방지할 수 있고, 대면적 FEA 의 제조가 가능하다.

Claims (3)

1. 유리기판 상부에 캐소드 라인 형성용 금속을 소정 두께 증착하는 단계와,

   상기 캐소드 라인 금속막 상부에 게이트 절연막, 게이트 금속막, 집속전극 절연막, 집속전극 금속막을 차례로 증착하는 단계와,

   포토 리소그라피 공정으로 상기 집속전극 금속막으로부터 그 하부의 게이트 절연막 까지 차례로 건식식각하여 소정 크기의 홀을 형성하는 단계와,

   전체구조 상부에 질화막을 전면 증착하는 단계와,

   상기 질화막을 건식식각하여 상기 홀의 하부 바닥면인 캐소드 금속막이 드러나도록 하는 단계와,

   전체구조 상부에 캐소 금속을 소정 두께로 증착하는 단계와,

   CMP 공정을 이용하여 상기 집속전극 상부의 물질을 제거하는 단계와,

   노출된 질화막을 제거한 후, 감광막을 전면 코팅하는 단계와,

   상기 감광막을 부분적으로 제거하여 잔류하는 감광막의 두께가 상기 게이트 전극의 상단부위까지 위치하도록 하는 단계와,

   상기 감광막 상부로 드러난 금속을 식각하여 캐소드 전자 방출원을 형성한 후 잔류 감광막을 제거하는 단계와,

   노출된 절연막을 내측으로 부분 식각하여 집속전극과 게이트 전극을 돌출시키는 단계로 구성되는 것을 특징으로 하는 화산형 금속 필드 에미터 어레이 형성방법.
2. 제 1 항에 있어서,

   상기 캐소드 라인 금속막 두께는 2500∼3000Å, 상기 게이트 절연막의 두께는 0.5∼1.0㎛, 상기 게이트 금속막의 두께는 2500∼3000Å로, 상기 집속전극 절연막의 두께는 1.5∼2.0㎛, 집속전극 금속막의 두께는 2500∼30000Å 로 각각 형성하는 것을 특징으로 하는 화산형 금속 필드 에미터 어레이 형성방법.
3. 제 1 항에 있어서,

   상기 소자분리 질화막 증착시 PECVD 법을 이용하는 것을 특징으로 하는 화산형 금속 필드 에미터 어레이 형성방법.

Images