KR100288078B1 - 몰드트랜스퍼기술을이용한필드에미터어레이형성방법 - Google Patents

Abstract

본 발명은 몰드 트랜스퍼 기술을 이용한 필드 에미터 어레이 형성방법에 관한 것으로, 실리콘 기판 상부에 증착된 A1 금속을 열처리할 시 실리콘이 A1 금속 내부로 녹아들어가는 현상을 몰드-트랜스퍼 기술을 이용한 FEA 제조 공정에 적용함에 의해 마스크 없이도 팁 형성을 용이하게 할 수 있어 원가 절감을 기할 수 있고, 동시에 열처리 온도에 따라 팁의 형상을 조절할 수 있는 특징이 있으며, 대면적의 FEA 제조를 가능하게 할 수 있다.

Description

몰드 트랜스퍼 기술을 이용한 필드 에미터 어레이 형성방법

본 발명은 몰드 트랜스(Mold-Transfer) 기술을 이용한 필드 에미터 어레이(Field emitter array; 이하 FEA라 칭함)형성방법에 관한 것으로, 특히 실리콘 기판 상부에 즈착된 A1 금속을 열처리할 시 실리콘이 A1 금속 내부로 녹아들어가는 현상과 몰드-트랜스퍼 기술을 이용하여 마스크 없이도 팁 형성을 용이하게 할 수있고, 대면적의 FEA 제조를 가능하게 할 수 있는 몰드 트랜스퍼 기술을 이용한 FEA 형성방법에 관한 것이다.

일반적으로 박막형 전계방출표시소자(Field Emitter Display; 이하 FED라 칭함)는 팁의 날카로운 부분에 전계가 집중되는 현상을 이용하여 비교적 낮은 전압을 인가하여 터널효과에 의한 냉전자를 방출시키는 소자로서, 이를 이용하여 형성되는 FED는 CRT의 고선명성과 액정표시장치(liquid crystal display; 이하 LCD라 칭함)의 경박형의 장점을 모두 갖추고 있어 차세대 표시장치로서 주목받고 있다.

특히 FED는 경박형의 제작이 가능할 뿐만 아니라, LCD의 결정적인 단점인 공정수율, 제조단가 및 대형화의 문제점드을 해결할 수 있다.

즉, LCD는 하나의 단위화소라도 불량이 발생되면 제품전체가 불량 처리되지만, FED는 하나의 화소 그룹에 그보다 작은 다수개의 단위화소들이 형성되어 있어 한 두 개의 단위화소에 불량이 발생하여도 화소 그룹의 동작에는 이상이 없어 제품 전체의 수율이 향상된다.

또한 FED는 LCDDP 비해 구조가 간단하고, 소비전력이 작아 단가가 낮고, 휴대형 표시장치에 적합한 등의 이점이 있다.

초기의 FED는 공동에 의해 외부로 노출되어 있으며, 날카로운 에지부분을 갖는 원뿔형 캐소드와, 상기 캐소드의 양측에 정렬되어 있는 게이트와, 상기 게이트와 일정간격 이격되어 있는 애노드로 구성되어 각각이 CRT의 캐소드, 그리드 및 애노드와 대응된다.

상기의 FED는 캐소드에 전압, 예를들어 500∼10kV 정도의 전압이 인가되어 캐소드의 꼭지부에 집중된 전계에 의해 전자가 방출되며, 상기 방출된 전자는 양의 전압이 인가된 애노드에 의해 인도되어 애노드에 도포되어있는 형광물질을 발광시키고, 상기 게이트는 전자의 방향 및 양을 조절한다.

그러나 상기와 같은 원뿔형 캐소드를 구비하는 초기의 FED는 방출된 전자들중의 일부가 게이트로 유도되어 게이트 전류가 흘러 전자의 제어가 어렵고, 캐소드와 애노드의 사이에서 전자와 충돌하여 형성된 양이온이 캐소드와 충돌하여 소자가 파괴되므로, 이를 방지하기 위하여 소자의 내부를 고진공 상태로 유지하여야하는 어려움이 따른다.

아울러 FEA 제작시 날카로운 원뿔형 캐소드의 균일한 제작이 어려울 뿐만아니라, 내구성이 약하여 손쉽게 팁의 단부가 손상될 소지가 있으며, 또한 방출되는 전자빔이 퍼짐으로 인해 화소간 크로스-토크(cross-talk) 현상이 발생하는 등의 문제점이 있다.

한편, 실리콘 위에 증착된 A1금속을 열처리할 경우 실리콘이 A1 금속 내부로 녹아들어가게 된다. 이와 같은 현상은 MOS 소자 제조시 치명적인 결점을 초래하게 된다. 따라서 상기의 현상을 방지하기 위하여 MOS 공정에서는 A1 타켓에 약1%의 실리콘을 첨가시킨다.

도 1 은 종래의 방법에 따라 실리콘 기판(1)상에 팁 형성을 위한 스파이크(5) 형성상태를 도시한 단면도이다.

상기 도면에 도시된 바와 같이, 실리콘 기판(1)상에 팁 형성 홈(5)을 형성하기 위해선 별도의 산화막 마스크(3)를 이용하여야 하기 때문에 마스크 형성에 따른 공정이 복잡해지는 문제점이 있다.

한편, 열처리에 의해 실리콘이 A1 금속내로 녹아들어가는 현상은 MOS 소자제조에는 결점이 되는 요인이지만, 이를 전계방출소자의 에미터 팁 제조에 적용할 경우 매우 유용하게 활용될 수 있다.

따라서 본 발명은 상기와 같은 사항을 감안하여 보다 효율적인 공정과 유용한 특성을 가진 FEA를 형성하고자 하는 것으로서, 본 발명의 목적은 실리콘 기판 상부에 증착된 A1 금속을 열처리할 시 실리콘이 A1 금속 내부로 녹아들어가는 현상과 몰드-트랜스퍼 기술을 이용한 FEA 제조 공정에 적용함에 의해 마스크 없이도 팁을 용이하게 형성하여 원가 절감과 대며적의 FEA 제조를 가능하게 하는 몰드 트랜스퍼 기술을 용이한 FEA 형성방법을 제공함에 있다.

도 1은 종래의 방법에 따라 실리콘 기판상에 팁 형성을 위한 스파이크 형성 상태를 도시한 단면도.

도 2a 내지 도 2h는 본 발명의 기술에 따른 분화구형 집속전극을 구비한 금속 필드 에미터 어레이를 형성하기 위한 제조 공정단계를 도시한 단면도.

<도면의 주요 부분에 대한 부호의 설명>

11 : 실리콘 기판 13 : A1 금속층

15 : 스파이크(홈) 17 : 열산화막

19 : 캐소드 금속 21 : 게이트 금속

23 : 감광막 25 : 팁

상기와 같은 목적을 달성하기 위한 본 발며의 몰드 트랜스퍼 기술을 이용한 FEA 형성방법은,

실리콘 기판 상부에 A1 금속층을 증착하는 단계와,

상기 증착된 A1 금속층을 열처리하여 실리콘 기판에 스파이크를 형성하는 단계와

상기 증착된 A1 금속층을 제거한 후, 노출된 실리콘 표면에 열산화막을 형성하는 단계와,

전체구조 상부에 캐소드 금속을 소정 두께로 증착하는 단계와,

상기 전체 구조물을 180˚ 회전시켜 상부의 실리콘 몰드를 제거하는 단계와,

전체구조 상부에 게이트 금속을 증착하는 단계와,

상기 구조물 상부에 감광막을 도포한 후 애싱하여 팁 상부의 금속만 노출시키는 단계와,

상기 감광막을 마스크로 하여 상기 게이트 금속과 게이트 산화막을 차례로 식각하는 단계와,

잔류한 감광막을 제거하여 팁을 노출시키는 단계로 구성되는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 몰드 트랜스퍼 기술을 이용한 FEA 제조의 일실시예에 대해 상세히 설명하기로 한다.

도 2a 내지 도 2h는 본 발명의 방법에 따른 몰드 트랜스퍼 기술을 이용한 FEA 제조 공정단계를 도시한 단면도이다.

먼저, 실리콘 기판(11) 상부에 A1 금속층(13)을 증착한다.(도 2a 참조)

다음 상기 증착된 A1금속층(13)을 열처리한다. 이때 상기 열처리 공정시 Si A1 금속(13)내로 녹아들어가게(석출되게) 되는 데, 이 경우 실리콘 기판(11)상에는 스파이크(15)가 형성되고, 상기 스파이크(15)내로 A1 금속층(13)이 채워지게 된다. 이때 상기 실리콘 기판(11)상에 형성되는 스파이크(15)의 폭은 1.0∼1.5㎛로 한다.(도2b 참조)

상기 증착된 A1 금속층(13)을 제거한 후, 노출된 실리콘 표면을 열산화시켜 열산화막(17)을 형성한다.(도 2c 참조)

다음 전체구조 상부에 캐소드 금속층(19)을 소정 두께로 증착한다. (도 2d 참조)

그리고 상기 전체 구조물을 180˚회전시켜 상부의 몰드인 실리콘 기판(11)을 제거한다.(도 2e 참조)

상기 전체구조 상부에 게이트 금속층(21)을 증착한다.(도2f 참조)

상부 구조에 감광막을 도포한 후, 애싱(ashing)하여 팁 상부의 금속층(21)만 노출되게 한다.(도 2g 참조)

상기 감광막(23)을 마스크로 하여 하부의 게이트 금속층(21)과 게이트 산화막(17)을 차례로 식각하고 잔류한 감광막(23)을 제거하여 팁(25)을 노출시켜 소자를 완성한다.(도 2h 참조).

이상 상술한 바와 같이, 본 발명의 방법에 따라 실리콘 기판 상부에 증착된 A1 금속을 열처리할 시 실리콘이 A1 금속 내부로 녹아들어가는 현상을 이용하여 이를 FEA 제조 공정에 적용함에 따라 마스크 없이도 팁 형성을 용이하게 할 수 있고, 동시에 열처리 온도에 따라 팁의 형상을 조절할 수 있는 특징이 있으며, 대면적의 FEA 제조를 가능하게 한다.

Claims (2)

1. 실리콘 기판 상부에 A1 금속층을 증착하는 단계와

   상기 증착된 A1 금속층을 열처리하여 실리콘 원자가 A1금속층으로 석출되어 실리콘 기판에 스파이크를 형성하는 단계와,

   상기 증착된 A1금속층을 제거한 후, 노출된 실리콘 표면에 열산호막을 형성하는 단계와,

   전체구조 상부에 캐소드 금속층을 소정 두께로 증착하는 단계와,

   상기 전체 구조물을 180˚회전시켜 상부의 실리콘 기판을 제거하는 단계와,

   전체구조 상부에 게이트 금속층을 증착하는 단계와,

   상기 구조물 상부에 감광막을 도포한 후 애싱하여 상부의 금속층의 팁 상부만 노출시키는 단계와,

   상기 감광막을 마스크로 하여 노출되어있는 상기 게이트 금속층과 게이트 산화막을 차례로 식각하는 단계와,

   잔류한 감광막을 제거하여 팁을 노출시키는 단계로 구성되는 것을 특징으로 하는 몰드 트랜스퍼 기술을 이용한 FEA 제조방법.
2. 제 1 항에 있어서,

   상기 실리콘 기판상에 형성되는 스파이크의 폭은 1.0∼1.5㎛ 인 것을 특징으로 하는 몰드 트랜스퍼 기술을 이용한 FEA 형성방법.

Images