KR100260261B1 - 전계방출소자의 캐소드 어레이 형성방법 - Google Patents

전계방출소자의 캐소드 어레이 형성방법 Download PDF

Info

Publication number
KR100260261B1
KR100260261B1 KR1019970064887A KR19970064887A KR100260261B1 KR 100260261 B1 KR100260261 B1 KR 100260261B1 KR 1019970064887 A KR1019970064887 A KR 1019970064887A KR 19970064887 A KR19970064887 A KR 19970064887A KR 100260261 B1 KR100260261 B1 KR 100260261B1
Authority
KR
South Korea
Prior art keywords
glass substrate
photosensitive glass
layer
metal
substrate
Prior art date
Application number
KR1019970064887A
Other languages
English (en)
Other versions
KR19990043841A (ko
Inventor
한석윤
Original Assignee
김영남
오리온전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영남, 오리온전기주식회사 filed Critical 김영남
Priority to KR1019970064887A priority Critical patent/KR100260261B1/ko
Publication of KR19990043841A publication Critical patent/KR19990043841A/ko
Application granted granted Critical
Publication of KR100260261B1 publication Critical patent/KR100260261B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/022Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2229/00Details of cathode ray tubes or electron beam tubes
    • H01J2229/86Vessels and containers
    • H01J2229/8623Substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/02Electrodes other than control electrodes
    • H01J2329/04Cathode electrodes
    • H01J2329/0407Field emission cathodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

본 발명은 전계방출소자의 캐소드 어레이 형성방법에 관한 것으로, 감광 유리기판내 소정깊이의 홈을 형성한 후, 상기 홈내에 Al 금속을 메운 다음, 양극산화법으로 노출된 Al 금속표면을 산화시켜 알루미나층을 형성하고, 그 후 가스 플라즈마를 이용한 표면처리로 표면을 거칠게함으로써 전계방출을 안정화시키고, 전체 상층부에 Au를 도포하여 패터닝하는 단계로 이뤄지는 본 발명의 방법은 전체적으로 평탄한 패널내에서 패터닝할 수 있도록 하여 미세패턴 구현이 가능토록 하여 고해상력의 MIM 구조의 캐소드 어레이를 형성할 수 있으며, 상,하부 패널을 부착하여 패키징하는 과정에서 내부에 복잡한 구조물이 없으므로 표면흡착에 의한 아웃-개싱(out-gassing)을 줄일 수 있어 진공-펌핑공정시 매우 유리한 효과를 얻을 수 있으며, 아울러, 하부기판을 감광 유리기판을 사용하므로 약 350℃ 이하의 저온에서도 작업진행이 가능하여 캐소드 어레이의 대면적화를 가능하게 한다.

Description

전계방출소자의 캐소드 어레이 형성방법
본 발명은 전계방출소자(field emission display; 이하 FED라 칭함)의 캐소드 어레이(Cathode Array) 형성방법에 관한 것으로서, 특히 종래의 엠.아이.엠(MIM : Metal Insulator Metal) 구조의 캐소드 영역을 미세패턴 구현을 위해 평판 패널에서 패턴할 수 있도록 한 전계방출소자의 캐소드 어레이 형성방법에 관한 것이다.
일반적으로 박막형 전계 방출소자는 팁의 날카로운 부분에 전계가 집중되는 현상을 이용하여 비교적 낮은 전압, 예를 들어 5∼10V 정도의 전압을 인가하여 터널효과에 의한 냉전자를 방출시키는 소자로서, 이를 이용하여 형성되는 FED는 CRT의 고선명성과 액정표시장치(liquid crystal display; 이하 LCD라 칭함)의 경박형의 장점을 모두 갖추고 있어 차세대 표시장치로서 주목받고 있다.
특히 FED는 경박형의 제작이 가능할 뿐만 아니라, LCD의 결정적인 단점인 공정수율, 제조단가 및 대형화의 문제점들을 해결할 수 있다.
즉 LCD는 하나의 단위화소라도 불량이 발생되면 제품전체가 불량 처리되지만, FED는 하나의 화소 그룹에 그보다 작은 다수개의 단위화소들이 형성되어 있어 한 두개의 단위화소에 불량이 발생하여도 화소 그룹의 동작에는 이상이 없어 제품 전체의 수율이 향상된다.
또한 FED는 LCD에 비해 구조가 간단하고, 소비전력이 작아 단가가 낮고, 휴대형 표시장치에 적합한 등의 이점이 있다.
초기의 FED는 공동에 의해 외부로 노출되어 있으며, 날카로운 부분을 갖는 원뿔형 캐소드와, 상기 캐소드의 양측에 정렬되어 있는 게이트와 상기 게이트와 일정간격 이격되어 있는 애노드로 구성되어 각각이 CRT의 캐소드, 케이트 및 애노드와 대응된다.
상기의 FED는 애노드에 전압, 예를들어 500∼10㎸ 정도의 전압이 인가되어 케소드의 꼭지부에 집중된 전계에 의해 전자가 방출되며, 상기 방출된 전자는 양의 전압이 인가된 애노드에 의해 인도되어 애노드에 도포되어있는 형광물질을 발광시키고, 상기 게이트는 전자의 방향 및 양을 조절한다.
그러나 상기와 같은 원뿔형 캐소드를 구비하는 초기의 FED는 방출된 전자들중의 일부가 게이트로 유도되어 게이트 전류가 흘러 전자의 제어가 어렵고, 캐소드와 애노드의 사이에서 전자와 충돌하여 형성된 양이온이 캐소드와 충돌하여 소자가 파괴되므로, 이를 방지하기 위하여 소자의 내부를 고진공 상태로 유지하여야하며, 날카로운 원뿔형 캐소드의 균일한 제작이 어려운 등의 문제점이 있다.
종래의 MIM 구조의 캐소드 어레이를 형성하기 위한 공정을 살펴보면 다음과 같다.
먼저, 실리콘 웨이퍼 기판 상부에 실리콘 산화막(SiO2)을 쌓은 기판을 사용하여 Al 금속을 스퍼터링하여 증착한다.
그 후 소정길이의 피치와 폭으로 패터닝한 후, 양극 산화법을 이용하여 상기 Al 금속층의 노출된 상부면의 일정깊이를 산화시켜 절연물질로 만든다.
그 후 전체구조 상부에 Au 금속을 스퍼터링하여 소정두께만큼 증착시키고, 전면에 노출된 Au 금속의 상층부를 일정 피치와 폭으로 패터닝하여 캐소드 영역을 갖는 MIM 구조의 캐소드 어레이를 형성한다.
한편, 상기 캐소드 영역에서 방출 사이트(Emitting Site)를 향상시키고 안정화시키기 위해 절연 표면을 플라즈마 처리를 한다.
상기와 같은 종래의 MIM 구조의 캐소드 어레이를 형성방법에 있어서, 형성되는 캐소드 영역의 면적은 0.3×0.3 mm2이므로 상부전극을 형성하기 위한 미세 패터닝 형성시 기판위의 요철부위 즉, 캐소드 영역의 돌출이 상층 금속을 패터닝 과정에서 단락(short)되고, 또한 두께의 균일성(uniformity)에 문제를 야기할 수 있는 소지가 있다.
따라서 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은, 평탄한 구조의 패털 위에서 패터닝할 수 있도록 캐소드 영역을 평탄한 구조로 하여 미세패턴 구현시 해상력을 높일 수 있는 전계방출소자의 캐소드 어레이 형성방법을 제공함에 있다.
도 1 내지 도 10 은 본 발명의 방법에 따른 전계방출소자의 캐소드 어레이 형성공정단계를 도시한 도면
〈도면의 주요 부분에 대한 부호의 설명〉
11 : 감광 유리기판(Photosensitive Glass) 13 : 마스크 패턴
14 : 노광부위 15 : Al 금속층
16 : 홈(trench) 17 : 알루미나(Al2O3)
19 : Au 층 21 : 캐소드 영역
상기와 같은 목적을 달성하기 위한 본발명에 따른 전계방출 표시소자의 제조방법의 특징은,
감광 유리기판상에 마스크 패턴을 위치시킨 후 1차 노광을 실시하여 소정형상의 잠재 영상을 형성하는 단계와,
열처리 공정으로 상기 감광 유리기판상의 노광된 부위를 결정화시키는 단계와,
결정화의 예비단계로 상기 감광 유리기판의 노광되지 않은 부분에 원자외선을 주사시켜 2차 노광을 실시하는 단계와,
감광 유리기판상의 결정화된 부분을 식각하여 감광 유리기판내로 내로 소정깊이 파여진 홈을 형성하는 단계와,
상기 감광 유리기판의 물리적, 화학적 내구성 향상을 위한 열처리 공정을 실시하는 단계와,
전체구조 상부에 Al 금속을 스퍼터링하여 상기 감광 유리기판상에 형성된 홈을 메우는 단계와,
CMP 법으로 상기 증착된 Al 금속층을 평탄화시키는 단계와,
상기 감광 유리기판 상부로 노출된 Al 금속을 산화시켜 소정깊이의 알루미나층(Al2O3)을 형성하는 단계와,
가스 플라즈마에 의한 표면처리로 상기 알루미나층의 표면을 거칠게 하는 단계와,
감광 유리기판 전체구조 상부에 금(Au)을 스퍼터링하여 소정두께의 Au 층을 형성하는 단계와,
상기 Au 층을 패터닝하여 캐소드 영역을 형성하는 단계로 구성됨에 있다.
이하, 첨부 도면을 참조하여 본 발명의 전계방출소자의 캐소드 어레이 형성방법에 관하여 상세히 설명한다.
도 1 내지 도 10 은 본 발명에 따른 전계방출표시소자의 캐소드 어레이 형성공정단계를 도시한 단면도이다.
먼저, 감광 유리(Photosensitive Glass ; 이하 PG 라 칭함) 기판(11)상에 마스크 패턴(13)을 위치시킨 후 노광을 실시하여 PG 기판(11)상에 잠재 영상(latent image)을 형성한다.
이때 상기 노광시는 원자외선(ultraviolet ray)을 조사시킨다.(도 1 참조)
다음 열처리 공정으로 상기 PG 기판(11)상의 노광된 부위(잠재 이미지부)가 결정화되도록 한다. (도 2 참조).
그 다음 결정화의 예비단계로 PG 기판(11)의 노광되지 않은 부분에 원자외선을 주사시켜 2차 노광을 실시한다.(도 3 참조)
다음 PG 기판(11)상의 결정화 부분(14)을 식각하여 PG 기판(11) 내로 소정깊이 파여진 홈(16)을 형성한다.
이때 상기 PG 기판(11)의 결정화부(14)는 식각액 예컨데, 산(Acid)에 의해 분해되며, 식각시간의 조정에 의해 식각깊이(etching depth) 조절도 가능하다. 상기 PG 기판(11)상에 형성된 홈(16)의 깊이는 2,500∼3,000Å로 하고, 그 폭은 8∼10㎛ 로 한다.
이후 적절한 열처리 공정으로 PG 기판(11)을 결정화하여 이후 공정에서 PG 기판(11)이 빛에 대해 민감하게 반응되지 않도록 한다. 즉, PG 기판(11)의 물리적, 화학적 내구성을 향상시킨다.(도 4 참조)
전체구조 상부에 Al 금속(15)을 스퍼터링하여 상기 PG 기판(11)상에 형성된 홈(16)이 메워지도록 한다. (도 5 참조)
화학적-기계적 연마법(Chemical Mechanical Polishing; 이하 CMP 라 칭함)으로 상기 Al 금속(15)의 상부층을 연마하여 PG 기판(11)의 상부면과 만날 때 까지 평탄화시킨다.(도 6 참조)
다음 양극 산화법으로 PG 기판(11) 상층부로 노출된 Al (15)을 산화시켜 소정깊이의 알루미나층(17)을 형성한다.
이때, 상기 Al 금속(15)을 산화시키기 위한 양극산화는 에틸렌 글리콜(ethylene glycol), 암모니아, 약 3%의 타타릭 산(tartaric acid)의 혼합용액내에서 실시하고, 상기 알루미나층(17)의 두께는 5∼6mm 가 되게 한다.(도 7 참조)
다음 가스 플라즈마로 PG 기판(11)의 상부면을 표면처리하되, 특히 알루미나층(Al2O3) 표면을 거칠게 하여 전계전자 방출을 안전화시킨다.
이때 플라즈마 형성 가스로는 He, Ar, N2, O2중 임의의 어느 한가스를 이용한다.(도 8 참조)
다음 PG 기판(11) 전체구조 상부에 금(Au)을 스퍼터링하여 8∼10nm 두께의 Au 층(19)을 형성한다. (도 9 참조)
도 10 은 상기 Au 층(19)의 패턴이 형성된 후의 사시도이다.
즉, 상기 Au 층(19)을 패터닝하여 Au 층(19)이 일정 간격으로 배열된 줄띠 모양의 패턴이 형성되도록 한다.
이때 상기 Au 층(19)과 그 하부의 Al 층(15)이 서로 겹치는 부위가 캐소드 영역(21)이 된다.
한편, 본 발명의 실시예에서는 캐소드 영역(21)의 크기는 10㎛×10㎛ 로 하고, PG 기판(11)상에 형성되는 Al 금속층(15)의 배열간격도 동일한 크기, 즉 10㎛ 로 한다.
이상에서 설명한 바와 같이, 본 발명에 따른 전계 방출소자의 캐소드 어레이 형성방법은, PG 기판내 소정깊이의 홈을 형성한 후, 상기 홈내에 Al 금속을 메움으로써 전체적으로 평탄한 패널내에서 패터닝할 수 있도록 하여 미세패턴 구현이 가능토록 하여 고 해상력의 MIM 구조의 캐소드 어레이를 형성할 수 있다.
또한 상,하부 패널을 부착하여 패키징(packaging)하는 과정에서 내부에 복잡한 구조물이 없으므로 표면흡착에 의한 아웃-개싱(out-gassing)을 줄일 수 있어 진공-펌핑공정시 매우 유리한 효과가 있다.
아울러, 하부기판을 PG 기판을 사용하므로 약 350℃ 이하의 저온에서도 작업진행이 가능하여 캐소드 어레이의 대면적화를 가능하게 하고, 상,하부 패널을 정전결합(anodic bonding) 기술로 간단히 접합시킬 수 있는 효과가 있다.

Claims (9)

  1. 감광 유리기판상에 마스크 패턴을 위치시킨 후 1차 노광을 실시하여 소정형상의 잠재 영상을 형성하는 단계와,
    열처리 공정으로 상기 감광 유리기판상의 노광된 부위를 결정화시키는 단계와,
    결정화의 예비단계로 상기 감광 유리기판의 노광되지 않은 부분에 원자외선을 주사시켜 2차 노광을 실시하는 단계와,
    감광 유리기판상의 결정화된 부분을 식각하여 감광 유리기판내로 내로 소정깊이 파여진 홈을 형성하는 단계와,
    상기 감광 유리기판의 물리적, 화학적 내구성 향상을 위한 열처리 공정을 실시하는 단계와,
    전체구조 상부에 Al 금속을 스퍼터링하여 상기 감광 유리기판상에 형성된 홈을 메우는 단계와,
    CMP 법으로 상기 증착된 Al 금속층을 평탄화시키는 단계와,
    상기 감광 유리기판 상부로 노출된 Al 금속을 산화시켜 소정깊이의 알루미나층(Al2O3)을 형성하는 단계와,
    가스 플라즈마에 의한 표면처리로 상기 알루미나층의 표면을 거칠게 하는 단계와,
    감광 유리기판 전체구조 상부에 금(Au)을 스퍼터링하여 소정두께의 Au 층을 형성하는 단계와,
    상기 Au 층을 패터닝하여 캐소드 영역을 형성하는 단계로 구성되는 것을 특징으로 하는 전계방출소자의 캐소드 어레이 형성방법.
  2. 제 1 항에 있어서, 상기 노광공정에서 사용되는 광은 원자외선인 것을 특징으로 하는 전계방출소자의 캐소드 어레이 형성방법.
  3. 제 1 항에 있어서, 상기 감광 유리기판상에 형성된 홈의 깊이는 2,500∼3,000Å로 하고, 그 폭은 8∼10㎛ 로 하는 것을 특징으로 하는 전계방출소자의 캐소드 어레이 형성방법.
  4. 제 1 항에 있어서, 상기 Al 금속을 산화시켜 알루미나를 형성시키기 위한 방법으로 양극산화법을 이용하는 것을 특징으로 하는 전계방출소자의 캐소드 어레이 형성방법.
  5. 제 1 항에 있어서, 상기 양극 산화법은 에틸렌 글리콜(ethylene glycol), 암모니아, 약 3%의 타타릭 산(tartaric acid)의 혼합용액내에서 실시하는 것을 특징으로 하는 전계방출소자의 캐소드 어레이 형성방법.
  6. 제 1 항에 있어서, 상기 알루미나층의 두께는 5∼6mm 인 것을 특징으로 하는 전계방출소자의 캐소드 어레이 형성방법.
  7. 제 1 항에 있어서, 상기 플라즈마 형성 가스로는 He, Ar, N2, O2중 임의의 어느 한가스를 이용하는 것을 특징으로 하는 전계방출소자의 캐소드 어레이 형성방법.
  8. 제 1 항에 있어서, 상기 Au 층의 두께는 8∼10nm 인 것을 특징으로 하는 전계방출소자의 캐소드 어레이 형성방법.
  9. 제 1 항에 있어서, 상기 형성된 캐소드 영역의 크기는 10㎛×10㎛ 인 것을 특징으로 하는 전계방출소자의 캐소드 어레이 형성방법.
KR1019970064887A 1997-11-29 1997-11-29 전계방출소자의 캐소드 어레이 형성방법 KR100260261B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970064887A KR100260261B1 (ko) 1997-11-29 1997-11-29 전계방출소자의 캐소드 어레이 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970064887A KR100260261B1 (ko) 1997-11-29 1997-11-29 전계방출소자의 캐소드 어레이 형성방법

Publications (2)

Publication Number Publication Date
KR19990043841A KR19990043841A (ko) 1999-06-15
KR100260261B1 true KR100260261B1 (ko) 2000-07-01

Family

ID=19526128

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970064887A KR100260261B1 (ko) 1997-11-29 1997-11-29 전계방출소자의 캐소드 어레이 형성방법

Country Status (1)

Country Link
KR (1) KR100260261B1 (ko)

Also Published As

Publication number Publication date
KR19990043841A (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR100260261B1 (ko) 전계방출소자의 캐소드 어레이 형성방법
KR19990043840A (ko) 전계방출소자의 캐소드 어레이 형성방법
KR100260262B1 (ko) 전계방출소자의 메탈 팁 어레이 형성방법
KR100260258B1 (ko) 필드 에미터 소자의 제조방법
KR20020031819A (ko) 전계방출표시소자의 제조방법
KR100288077B1 (ko) 집속전극을구비한분화구형금속필드에미터어레이형성방법
KR100260270B1 (ko) 전계방출소자의 필드 에미터 어레이 형성방법
KR19990043882A (ko) 측면 에미터 팁이 구비된 전계방출소자 및 그 제조방법
KR100288078B1 (ko) 몰드트랜스퍼기술을이용한필드에미터어레이형성방법
KR19990043854A (ko) 측면형 에미터를 구비한 전계방출표시 소자의 제조방법
KR20010046803A (ko) 전계방출 표시장치 및 이에 구비되는 애노드 플레이트의제조방법
KR100302183B1 (ko) 전계방출표시소자의필드에미터어레이형성방법
KR100257570B1 (ko) 분화구형 금속 필드 에미터 어레이 형성방법
KR940011723B1 (ko) Fed의 제조방법
KR19990043881A (ko) 측면 에미터를 이용한 전계방출소자 및 그 제조방법
KR100260256B1 (ko) 전계방출 표시소자의 제조방법
KR20000002662A (ko) 평면형 에미터를 구비한 전계방출표시소자 및 그 형성방법
KR20000002660A (ko) 투명진사구를 이용한 홀 형성 마스크 및 그 형성방법
KR100260257B1 (ko) 필드 에미터 소자의 제조방법
KR19990043876A (ko) 화산형 전계방출소자의 에미터 제조방법
KR19990043883A (ko) 측면 에미터 팁이 구비된 전계방출소자의 제조방법
KR19990031023A (ko) 전계효과 전자방출 표시소자의 스페이서 제조방법
KR20000002658A (ko) 전계방출표시소자의 금속팁 제조방법
KR20000002650A (ko) 전계방출표시소자의 제조방법
KR20000002652A (ko) 전계방출표시소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee