KR19990043883A - 측면 에미터 팁이 구비된 전계방출소자의 제조방법 - Google Patents

Abstract

본 발명은 측면 에미터 팁이 구비된 전계방출소자 및 그 제조방법에 관한 것으로, 유리기판 상부에 게이트전극용 비정질 실리콘층을 패터닝하고 이를 열산화시켜 표면에 산화막을 형성하는 동시에 내측의 상기 비정질 실리콘층을 결정화시킨 다음, 전체표면상부에 캐소드용 금속을 증착하고 상기 실리콘층이 노출될때까지 CMP 공정을 실시한 다음, 상기 유리기판이 노출되지않도록 상기 실리콘층 측면의 산화막을 일정두께 식각하여 전계방출소자의 하측기판을 형성하는 공정을 포함하는 자기정렬형 측면 에미터가 구비된 전계방출소자의 제조함으로써 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 기술이다.

Description

측면 에미터 팁이 구비된 전계방출소자의 제조방법

본 발명은 자기정렬형 측면 에미터가 구비된 전계방출소자(field emission display; 이하 FED라 칭함)의 제조방법에 관한 것으로, 특히 산화공정을 이용하여 자기정렬적으로 측면 에미터형 전계방출소자를 형성하는 기술에 관한 것이다.

일반적으로, 전계방출소자는 팁의 날카로운 부분에 전계가 집중되는 현상을 이용하여 비교적 낮은 전압, 예를 들어 500∼10㎸ 정도의 전압을 인가하여 터널효과에 의한 냉전자를 방출시키는 소자로서, 이를 이용하여 형성되는 FED는 CRT의 고선명성과 액정표시장치 ( liquid crystal display; 이하 LCD 라 칭함 ) 의 경박형의 장점을 모두 갖추고 있어 차세대 표시장치로서 주목받고 있다.

특히, FED는 경박형의 제작이 가능할 뿐만 아니라, LCD의 결정적인 단점인 공정수율, 제조단가 및 대형화의 문제점들을 해결할 수 있다. 즉, LCD는 하나의 단위화소라도 불량이 발생되면 제품전체가 불량 처리되지만, FED는 하나의 화소 그룹에 그보다 작은 다수개의 단위화소들이 형성되어 있어 한 두개의 단위화소에 불량이 발생하여도 화소 그룹의 동작에는 이상이 없어 제품 전체의 수율이 향상된다. 또한 FED는 LCD에 비해 구조가 간단하고, 소비전력이 작아 단가가 낮고, 휴대형 표시장치에 적합한 등의 이점이 있다.

초기의 FED는 공동에 의해 외부로 노출되어 있으며, 날카로운 부분을 갖는 원뿔형 에미터(캐소드)와, 상기 에미터의 양측에 정렬되어 있는 게이트와 상기 게이트와 일정간격 이격되어 있는 애노드(Anode)로 구성되어 각각이 CRT의 캐소드, 게이트 및 애노드와 대응된다.

상기의 FED는 애노드에 전압, 예를들어 5∼10 V 정도의 전압이 인가되어 케소드의 꼭지부에 집중된 전계에 의해 전자가 방출되며, 상기 방출된 전자는 양의 전압이 인가된 애노드에 의해 인도되어 애노드에 도포되어있는 형광물질을 발광시키고, 상기 게이트는 전자의 방향 및 양을 조절한다.

그러나 상기와 같은 원뿔형 캐소드를 구비하는 초기의 FED는, 방출된 전자들중의 일부가 게이트로 유도되어 게이트 전류가 흘러 전자의 제어가 어렵고, 캐소드와 애노드의 사이에서 전자와 충돌하여 형성된 양이온이 캐소드와 충돌하여 소자가 파괴되므로, 이를 방지하기 위하여 소자의 내부를 고진공 상태로 유지하여야하며, 날카로운 원뿔형 캐소드의 균일한 제작이 어렵고, 원뿔형의 캐소드의 최상부에 형성되는 팁 ( tip ) 가 손상되기 쉬운 등의 단점이 있다.

이러한 단점을 해결하기 위해 종래에는 포토 리소그래피 ( photo lithography ) 공정으로 측면 에미터를 구비하는 전계방출소자를 형성하였다.

도 1 은 종래기술에 따라 측면 에미터를 구비하는 전계방출소자를 도시한 개략도로서, 평면의 투명기판(도시안됨) 상부에 캐소드(31)와 게이트전극(33)이 형성된 것만을 도시한다.

여기서,는 캐소드의 팁 부분으로 원뿔형 캐소드에 구비되는 초기 FED 의 팁보다 둥굴게 형성되어 소자의 특성을 저하시키는 문제점이 있다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 자기정렬적으로 팁부분에 전계가 집중될 수 있도록 뾰족한 구조의 팁을 갖는 캐소드를 형성할 수 있더 소자의 특성 및 신뢰성을 향상시킬 수 있는 자기정렬형 측면 에미터가 구비된 전계방출소자의 제조방법을 제공하는데 그 목적이 있다.

도 1 은 종래기술에 따른 측면 에미터 팁이 구비된 전계방출소자의 제조방법을 도시한 개략도.

도 2a 내지 도 2e 는 본 발명의 실시예에 따른 측면 에미터 팁이 구비된 전계방출소자의 제조방법을 도시한 단면도.

도 3 은 도 2 에 따른 전계방출소자의 개략적인 단면도.

<도면의 주요부분에 대한 부호의 설명>

11 : 유리기판 13 : 비정질 실리콘층

15 : 산화막 17 : 캐소드용 금속

21 : 애노드 31 : 캐소드

33 : 게이트전극

이상의 목적을 달성하기 위해 본 발명에 따른 자기정렬형 측면 에미터가 구비된 전계방출소자의 제조방법은,

유리기판 상부에 게이트전극용 비정질 실리콘층을 형성하는 패터닝하는 공정과,

상기 비정질 실리콘층의 표면을 열산화시켜 표면에 산화막을 형성하는 동시에 상기 비정질 실리콘층을 결정화시키는 공정과,

전체표면상부에 캐소드용 금속을 증착하는 공정과,

상기 실리콘층이 노출될때까지 CMP 공정을 실시하는 공정과,

상기 유리기판이 노출되지않도록 상기 실리콘층 측면의 산화막을 일정두께 식각하여 전계방출소자의 하측기판을 형성하는 공정을 포함하는 것을 특징으로한다.

이하, 첨부된 도면을 참고로하여 본 발명을 상세히 설명하기로 한다.

도 2a 내지 도 2e 는 본 발명의 실시예에 따른 자기정렬형 측면 에미터를 이용한 전계방출소자의 제조방법을 도시한 것으로, 일측은 평면도를 도시하고 타측은 상기 평면도의 ⓐ - ⓐ 절단면을 도시한 단면도를 도시한다.

먼저, 투명한 유리기판(11) 상부에 게이트 전극으로 사용할 비정질 실리콘층(13)을 패터닝한다. (도 2a)

그리고, 상기 비정질 실리콘층(13)을 열산화시켜 상기 비정질 실리콘층(13) 외부를 산화막(15)으로 형성한다. 이때, 상기 비정질 실리콘층(13)의 내부는 결정화된 실리콘층으로 존재한다. (도 2b)

그 다음에, 전체표면상부에 캐소드용 금속(17)을 증착한다. 이때, 상기 캐소드용 금속(17)은 몰리브덴(Mo), 탄탈륨(Ta), 티타늄(Ti), 크롬(Cr) 또는 Nd 등과 같은 금속을 사용한다. (도 2c)

그리고, 상기 게이트전극용 실리콘층(13)이 노출될때까지 CMP 공정을 실시한다. 이로인하여, 유리기판(11) 상부의 일측은 캐소드용 금속(17)으로 형성되고, 타측은 상부 및 측면이 산화막(15)으로 둘러싸인 게이트전극인 실리콘층(13)이 형성된다. (도 2d)

그 다음에, 상기 실리콘층(13) 측면의 산화막(15)을 습식방법으로 제거하되, 상기 유리기판(11)이 노출되지않도록 실시함으로써와 같이 기정렬적으로 뾰족한 팁을 측면 에미터형 전계방출소자를 형성한다.(도 2e)

도 3 은 도 2 의 완성된 단면을 전계방출소자의 하측판넬로 할 때 상기 하측판넬 상측에 상측판넬로 애노드(21)를 형성하고 상기 애노드(21)와 캐소드용 금속(17) 및 게이트전극인 실리콘층(13)을 상호연결하여 고전압을 인가함으로써 캐소드용 금속(17)의 전자가 애노드(21)로 튀어 올라가는 현상을 도시한 개략도인 단면도이다.

이상에서 설명한 바와같이 본 발명에 따른 자기정렬형 측면 에미터가 구비된 전계방출소자의 제조방법은, 울트라 파인 해상도 포토 리소그래피 ( ultra fine resolution photo lithography ) 없이 뾰족한 형태의 팁을 갖는 캐소드를 용이하게 형성할 수 있어 소자의 특성 및 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (1)

1. 유리기판 상부에 게이트전극용 비정질 실리콘층을 형성하는 패터닝하는 공정과,

   상기 비정질 실리콘층의 표면을 열산화시켜 표면에 산화막을 형성하는 동시에 상기 비정질 실리콘층을 결정화시키는 공정과,

   전체표면상부에 캐소드용 금속을 증착하는 공정과,

   상기 실리콘층이 노출될때까지 CMP 공정을 실시하는 공정과,

   상기 유리기판이 노출되지않도록 상기 실리콘층 측면의 산화막을 일정두께 식각하여 전계방출소자의 하측기판을 형성하는 공정을 포함하는 자기정렬형 측면 에미터가 구비된 전계방출소자의 제조방법.