KR20000002658A - 전계방출표시소자의 금속팁 제조방법 - Google Patents

Abstract

본 발명은 전계방출표시소자의 금속팁 제조방법에 관한 것으로, 전계방출표시소자의 금속팁 제조방법에 있어서, 도전층이 형성된 기판 상부에 제1팁마스크를 이용한 식각공정으로 홈을 형성하는 공정과, 상기 홈을 매립하는 게이트절연막을 형성하는 공정과, 화학기계연막 ( Chemical Mechanical Polishing, 이하에서 CMP 라 함 ) 하는 공정과, 전체표면상부에 질화막을 일정두께 형성하는 공정과, 상기 질화막을 패터닝하되, 제2팁마스크를 이용하여 실시하는 공정과, 상기 질화막패턴과 같은 높이로 상기 게이트절연막 상부에 게이트금속을 형성하는 공정과, 후속공정으로 질화막을 이용하여 상기 도전층을 식각함으로써 손상없이 뾰족한 형태의 금속팁을 형성함으로써 소자의 특성 및 신뢰성을 향상시킬 수 있는 기술이다.

Description

전계방출표시소자의 금속팁 제조방법

본 발명은 전계방출표시소자의 금속팁 제조방법에 관한 것으로, 특히 원통형의 에미터 팁을 형성하여 소자의 특성을 향상시키되, 게이트금속과의 거리를 감소시켜 저전압으로 구동 가능한 소자를 형성하고 그에 따른 소자의 대면적화를 가능하게 하는 기술에 관한 것이다.

일반적으로, 전계방출소자 ( field emission display ; 이하 FED 라 칭함 ) 는, 팁의 날카로운 부분에 전계가 집중되는 현상을 이용하여 비교적 낮은 전압, 예를 들어 5∼10 V 정도의 전압을 인가하여 터널효과에 의한 냉전자를 방출시키는 소자로서, 이를 이용하여 형성되는 FED 는 CRT 의 고선명성과 액정표시장치 ( liquid crystal display; 이하 LCD 라 칭함 ) 의 경박형의 장점을 모두 갖추고 있어 차세대 표시장치로서 주목받고 있다.

특히, FED 는 경박형의 제작이 가능할 뿐만 아니라, LCD 의 결정적인 단점인 공정수율, 제조단가 및 대형화의 문제점들을 해결할 수 있다. 즉, LCD 는 하나의 단위화소라도 불량이 발생되면 제품전체가 불량 처리되지만, FED 는 하나의 화소 그룹에 그보다 작은 다수개의 단위화소들이 형성되어 있어 한 두개의 단위화소에 불량이 발생하여도 화소 그룹의 동작에는 이상이 없어 제품 전체의 수율이 향상된다. 또한 FED 는 LCD 에 비해 구조가 간단하고, 소비전력이 작아 단가가 낮고, 휴대형 표시장치에 적합한 등의 이점이 있다.

초기의 FED 는 공동에 의해 외부로 노출되어 있으며, 날카로운 부분을 갖는 원뿔형 에미터와, 상기 에미터의 양측에 정렬되어 있는 게이트와, 상기 게이트와 일정간격 이격되어 있는 애노드(Anode)로 구성되어, 각각 CRT 의 캐소드, 게이트 및 애노드와 대응된다.

상기의 FED는 애노드에 전압, 예를들어 500∼10 ㎸ 정도의 전압이 인가되어 에미터의 꼭지부에 집중된 전계에 의해 전자가 방출되며, 상기 방출된 전자는 양의 전압이 인가된 애노드에 의해 인도되어 애노드에 도포되어있는 형광물질을 발광시키고, 상기 게이트는 전자의 방향 및 양을 조절한다.

도시되지않았으나 종래기술에 따른 전계방출표시소자의 금속팁 제조방법을 설명하면 다음과 같다.

먼저, 기판 상부에 캐소드금속을 형성하고 전체표면상부에 실리콘산화막을 형성하고 그 상부에 게이트금속을 형성한다.

그리고, 그 상부에 게이트 홀을 형성할 수 있는 팁 마스크를 이용한 노광 및 현상공정으로 감광막패턴을 형성하고, 이를 마스크로하여 상기 게이트금속과 실리콘산화막을 식각하여 게이트홀을 형성한다. 그리고, 상기 감광막패턴을 제거한다.

그 다음에, 상기 게이트금속 상부에 알루미늄으로 희생층을 형성한다. 이때, 상기 희생층은 전자빔 증착기를 이용한 방향성 경사증착방법으로 형성한다.

그리고, 전자빔 증착기를 이용한 수직증착방법으로 상기 게이트홀 내부에 몰리브덴을 증착한다. 이때, 상기 희생층 상부에도 몰리브덴이 형성된다.

그 다음에, 상기 희생층을 리프트 오프시켜 상기 희생층 상부의 몰리브덴도 제거함으로써 상기 게이트홀의 내부에 몰리브덴으로 금속팁을 형성한다.

상기와 바와같이 종래기술에 따른 전계방출표시소자의 금속팁 제조방법은, 금속팁이 게이트금속의 상측과 높이를 같이 하여 후속공정시 실시되는 연마공정시 금속팁이 쉽게 손상될 수 있어 반도체소자의 특성 및 신뢰성을 저하시킨다.

도 1a 내지 도 1g 는 종래기술의 단점을 해결하기 위한 최근의 전계방출표시소자의 금속팁 제조방법을 도시한 단면도이다.

먼저, 기판(31) 상부에 에미터 금속(33)을 형성하고 그 상부에 제1감광막(35)을 형성한다. 그리고, 에미터 팁을 형성하기 위한 제1팁마스크(37)를 위치한다. (도 1a)

그리고, 상기 제1팁마스크(37)를 이용한 노광 및 현상공정으로 제1감광막(35)패턴을 형성한다. 그리고, 상기 제1감광막(35)패턴을 마스크로하여 상기 에미터금속(33)을 일정두께 식각하여 홈(38)을 형성한다. (도 1b)

그 다음에, 상기 에미터금속(33)의 식각된 부분인 홈(38)을 산화막(39)을 형성하여 매립한다. 그리고, 상기 제1감광막(35)패턴을 제거하고 전체표면상부에 제2감광막(41)을 형성하고 상기 제1팁마스크(37)와 상이 반대인 제2팁마스크(43)를 위치한다. 이때, 상기 에미터금속(33)이 식각되지않은 부분보다 폭이 좁은 패턴을 형성할 수 있도록 크기가 조정된 것이다. 그리고, 상기 제2감광막(41)은 네가티브형 감광막을 하용하여 형성한다. (도 2d)

그리고, 상기 제2팁마스크(43)를 이용한 노광 및 현상공정으로 제2감광막(41)패턴을 형성한다.

그리고, 제2감광막(41)패턴을 마스크로하여 상기 에미터금속(33)을 RI 식각하고 게이트금속(47)을 형성한 다음, 상기 제2감광막(41)패턴을 제거함으로써 게이트금속(47)보다 낮은 높이를 갖는 에미터 금속팁(45)을 형성한다. (도 2e 내지 도 2g)

상기한 바와같이 최근의 종래기술에 따른 전계방출표시소자의 금속팁 제조방법은, 산화막의 증착을 균일하게 실시하기 어렵고, RI 식각공정시 마스크 역할을 하는 제2감광막패턴이 같이 식각될 수 있어 금속팁이 뾰족하게 형성하기 어려우며, 게이트금속의 증착시 금속팁이 오염될 수 있어 소자의 특성 및 신뢰성이 저하될 수 있는 문제점이 있다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, CMP 를 이용하여 산화막의 두께를 균일하게 할 수 있어 균일한 팁 높이를 만들 수 있으며, 금속팁 오염되지않은 상태로 뾰족하게 형성될 수 있도록 하여 소자의 특성 및 신뢰성을 향상시킬 수 있는 전계방출표시소자의 금속팁 제조방법을 제공하는데 그 목적이 있다.

도 1a 내지 도 1g 는 종래기술에 따른 전계방출표시소자의 금속팁 제조방법을 도시한 단면도.

도 2a 내지 도 2h 는 본 발명의 실시예에 따른 전계방출표시소자의 금속팁 제조방법을 도시한 단면도.

<도면의 주요부분에 대한 부호의 설명>

11,31 : 기판 13,33 : 에미터금속

15,35 : 제1감광막 17,38 : 홈

19,39 : 산화막 21 : 질화막

23,41 : 제2감광막 25,47 : 게이트금속

27 : 제3감광막 29,45 : 에미터팁, 금속팁

37 : 제1팁마스크 43 : 제2팁마스크

이상의 목적을 달성하기 위해 본 발명에 따른 전계방출표시소자의 금속팁 제조방법은,

전계방출표시소자의 금속팁 제조방법에 있어서,

도전층이 형성된 기판 상부에 제1팁마스크를 이용한 식각공정으로 홈을 형성하는 공정과,

상기 홈을 매립하는 게이트절연막을 형성하는 공정과,

전체표면상부에 질화막을 일정두께 형성하는 공정과,

상기 질화막을 패터닝하되, 제2팁마스크를 이용하여 실시하는 공정과,

상기 질화막패턴과 같은 높이로 상기 게이트절연막 상부에 게이트금속을 형성하는 공정과,

상기 게이트금속 상부에 감광막을 도포하고 이를 게이트금속 마스크를 이용하여 패터닝하는 공정과,

상기 질화막패턴과 감광막을 마스크로하여 상기 게이트금속과 도전층을 순차적으로 건식식각하여 금속팁을 형성하는 공정과,

상기 질화막패턴과 감광막을 제거하는 공정을 포함하는 것을 특징으로한다.

이하, 첨부된 도면을 참고로하여 본 발명을 상세히 설명하기로 한다.

도 2a 내지 도 2h 는 본 발명에 실시예에 따른 전계방출표시소자의 금속팁 제조방법을 도시한 단면도이다.

먼저, 기판(11) 상부에 에미터금속(13)을 형성한다. 이때, 상기 에미터 금속(13)은 도전층으로서 실리콘이나 텅스텐, 몰리브덴, 니오븀 등과 같이 일함수가 낮은 다른 도전물질로 형성할 수 있다.

그리고, 상기 에미터금속(13) 상부에 제1팁마스크(도시안됨) 이용한 식각공정으로 제1감광막(15)패턴을 형성한다. (도 2a)

그 다음에, 상기 제1감광막(15)패턴을 마스크로하여 상기 에미터금속(13)을 일정두께 식각하여 홈(17)을 형성한다.

그리고, 상기 제1감광막(15)패턴을 제거한다. (도 2b)

그 다음에, 전체표면상부에 게이트절연막인 산화막(19) 두껍게 형성한다. (도 2c)

그리고, 상기 산화막(19)을 화학기계연마 ( Chemical Mechenical Polishing, 이하에서 CMP 라 함 ) 방법으로 평탄화식각한다. 그리고, 전체표면상부에 질화막(21)을 형성하고 상기 도 1d 와 같이 제2팁마스크(도시안됨)를 이용하여 제2감광막(23)패턴을 형성한다. 이때, 상기 제2감광막(23)패턴은 네가티브형 감광막으로 형성한다. 그리고, 상기 질화막(21)은 2500 ∼ 3500 Å 정도의 두께로 형성한다. (도 2d)

그 다음에, 상기 제2감광막(23)패턴을 마스크로하여 상기 질화막(21)을 식각하여 상기 질화막(21)패턴을 형성한다. (도 2e)

그리고, 전체표면상부에 상기 질화막(21)과 같은 높이의 게이트금속(25)과 제3감광막(27)을 순차적으로 형성한다. (도 2f)

그 다음에, 상기 제3감광막(27)을 게이트전극 마스크(도시안됨)를 이용한 식각공정으로 노광 및 현상항 패터닝하고 이를 마스크로하여 상기 게이트금속(25)을 식각한다. (도 2g)

그 다음에, RI 식각장치를 이용한 식각공정으로 상기 에미터 금속(13)을 식각한다. 이때, 상기 질화막(21)패턴은 마스크로 사용된다.

그리고, 상기 질화막(21)패턴과 제3감광막(27)을 제거함으로써 금속팁(29)을 형성한다. (도 2h)

이상에서 설명한 바와같이 본 발명에 따른 전계방출표시소자의 금속팁 제조방법은, 전자빔을 이용한 공정없이 금속팁을 형성하므로 균일한 팁을 형성할 수 있고, RI 장비를 이용한 식각공정시 질화막이 마스크 역할을 충실히 수행할 수 있어 뾰족한 형상의 팁을 형성할 수 있으며, 게이트금속을 먼저 증착하고 팁을 형성함으로써 금속팁의 오염을 방지할 수 있어 소자의 특성 및 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (3)

1. 전계방출표시소자의 금속팁 제조방법에 있어서,

   도전층이 형성된 기판 상부에 제1팁마스크를 이용한 식각공정으로 홈을 형성하는 공정과,

   상기 홈을 매립하는 게이트절연막을 형성하는 공정과,

   전체표면상부에 질화막을 일정두께 형성하는 공정과,

   상기 질화막을 패터닝하되, 제2팁마스크를 이용하여 실시하는 공정과,

   상기 질화막패턴과 같은 높이로 상기 게이트절연막 상부에 게이트금속을 형성하는 공정과,

   상기 게이트금속 상부에 감광막을 형성하고 이를 게이트금속 마스크를 이용하여 패터닝하는 공정과

   상기 질화막패턴과 감광막을 마스크로하여 상기 게이트금속과 도전층을 순차적으로 건식식각하여 금속팁을 형성하는 공정과,

   상기 감광막과 질화막패턴을 제거하는 공정을 포함하는 전계방출표시소자의 금속팁 제조방법.
2. 제 1 항에 있어서,

   상기 도전층은 실리콘, 몰리브덴, 텅스텐 또는 니오븀 ( Nb ) 과 같이 일함수가 낮은 도전층으로 형성하는 것을 특징으로하는 전계방출표시소자의 금속팁 제조방법.
3. 제 1 항에 있어서,

   상기 게이트절연막으로 홈을 매립하는 공정은 실리콘산화막을 두껍게 형성하고 이를 CMP 하여 형성하는 것을 특징으로하는 전계방출표시소자의 금속팁 제조방법.