KR100421675B1 - 전계 방출 표시 소자 및 그 제조방법 - Google Patents

전계 방출 표시 소자 및 그 제조방법 Download PDF

Info

Publication number
KR100421675B1
KR100421675B1 KR10-2001-0042164A KR20010042164A KR100421675B1 KR 100421675 B1 KR100421675 B1 KR 100421675B1 KR 20010042164 A KR20010042164 A KR 20010042164A KR 100421675 B1 KR100421675 B1 KR 100421675B1
Authority
KR
South Korea
Prior art keywords
electrode
cathode electrode
gate bus
bus line
field emission
Prior art date
Application number
KR10-2001-0042164A
Other languages
English (en)
Other versions
KR20030006437A (ko
Inventor
조원기
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0042164A priority Critical patent/KR100421675B1/ko
Publication of KR20030006437A publication Critical patent/KR20030006437A/ko
Application granted granted Critical
Publication of KR100421675B1 publication Critical patent/KR100421675B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/46—Control electrodes, e.g. grid; Auxiliary electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/14—Manufacture of electrodes or electrode systems of non-emitting electrodes
    • H01J9/148—Manufacture of electrodes or electrode systems of non-emitting electrodes of electron emission flat panels, e.g. gate electrodes, focusing electrodes or anode electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

본 발명은 캐소드전극의 측면을 균일하게 형성할 수 있는 전계 방출 표시소자 및 그 제조방법에 관한 것이다.
본 발명에 따른 전계 방출 표시소자는 하부기판 상에 형성되는 다수의 전극들과, 상기 전극들 중 적어도 어느 하나의 하부에 형성되며 상기 전극과 이온화경향이 다른 하지막을 구비하며, 상기 하지막은 전극 형성시 배터리효과를 유발하는 화학반응을 일으켜 상기 전극의 에칭속도를 증가시키는 것을 특징으로 한다.
본 발명에 의하면, 캐소드전극 및 게이트버스라인 형성시 식각 속도를 결정하는 제1 및 제2 하지막과 동시에 패터닝됨으로써 균일한 경사각을 갖는 캐소드전극 및 게이트버스라인이 형성된다. 이에 따라 캐소드전극 및 게이트버스라인의 단선을 방지함과 아울러 다른층과의 접촉불량을 방지할 수 있어 수율이 향상된다. 또한, 게이트버스라인을 두껍게 형성될 수 있어 전면적에 걸쳐 균일한 밝기의 화상을 구현할 수 있다.

Description

전계 방출 표시 소자 및 그 제조방법{Field Emission Display and Method Thereof}
본 발명은 전계 방출 표시소자에 관한 것으로, 특히 캐소드전극의 측면을 균일하게 형성할 수 있는 전계 방출 표시소자 및 그 제조방법에 관한 것이다.
최근, 음극선관(Cathode Ray Tube : CRT)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판 표시장치에는 액정표시장치(Liquid Crystal Display : LCD), 전계 방출 표시장치(Field Emission Display : 이하 "FED"라 함) 및 플라즈마 표시장치(Plasma Display Panel: PDP), 일렉트로 루미네센스(Electro-Luminescence: EL) 등이 있다. 표시품질을 개선하기 위하여, 평판 표시장치의 휘도 ,콘트라스트 및 색순도를 높이기 위한 연구개발이 활발히 진행되고 있다.
FED는 첨예한 음극(에미터)에 고전계를 집중해 양자역학적인 터널(Tunnel)효과에 의하여 전자를 방출하고, 방출된 전자를 이용하여 형광체를 여기시킴으로써 화상을 표시하게 된다.
도 1 및 도 2를 참조하면, 애노드전극(4) 및 형광체(6)가 적층된 상부 유리기판(2)과, 하부 유리기판(8) 상에 형성되는 전계방출어레이(32)를 구비한 FED가 도시되어 있다. 전계방출어레이(32)는 하부 유리기판(8) 상에 형성되는 캐소드전극(10)과, 캐소드전극(10)을 덮도록 형성되는 층간절연막(12) 및 발광부절연막(20)과, 층간절연막(12) 상에 형성되는 게이트버스라인(14)과, 발광부절연막(20) 상에 형성되는 평면형 이미터(16)를 구비한다. 캐소드전극(10)은 평면형 이미터(16)에 전류를 공급하게 되며, 발광부절연막(20)은 캐소드 전극(10)으로부터 평면형 이미터(16)쪽으로 인가되는 과전류를 제한하여 평면형 이미터(16)에 균일한 전류를 공급하는 역할을 하게 된다. 층간절연층(12)은 캐소드전극(10)과 게이트버스라인(14) 사이를 절연하게 된다. 게이트버스라인(14)은 전자를 인출시키기 위한 인출전극으로 이용된다. 상부 유리기판(2)과 하부 유리기판(8) 사이에는 외부 대기압력에 견딜수 있도록 스페이서가 설치된다.
화상을 표시하기 위하여, 캐소드전극(10)에 부극성(-)의 캐소드전압이 인가되고 애노드전극(4)에 정극성(+)의 애노드전압이 인가된다. 그리고 게이트버스라인(14)에는 정극성(+)의 게이트 전압이 인가된다. 그러면 평면형 이미터(16)로부터 방출된 전자(e)빔이 애노드전극(4)쪽으로 가속된다. 이 전자(e)빔이 적색(R)·녹색(G)·청색(B)의 형광체(6)에 충돌하여 형광체(6)를 여기시키게 된다. 이때 형광체(6)에 따라 적색(R)·녹색(G)·청색(B) 중 어느 한 색의 가시광이 발생된다.
이러한 평면형 이미터를 갖는 전계방출소자의 제조방법을 설명하면 다음과 같다.
도 3a를 참조하면, 하부 유리기판(8) 상에 캐소드전극(10)이 형성된다. 캐소드전극(10)은 하부 유리기판(8) 상에 알루미늄(Al) 또는 알루미늄 합금을 50~500nm의 두께로 증착한 후 습식식각으로 패터닝함으로써 형성된다.
이러한 캐소드전극(10)의 중앙부에는 도 3b에 도시된 바와 같이 포토레지스트패턴(22)이 형성되고, 이 포토레지스트패턴(22)이 형성된 하부 유리기판(8)을 도 4에 도시된 바와 같이 에틸렌글리콜용액(EthyleneGlycol)에 티탄산(Tartat Acid), NH4등이 혼합된 용액(26)에 딥핑(deeping)한다. 그리고 하부 유리기판(8)과 대향하는 백금전극(24)을 음극으로, 하부 유리기판(8) 상에 형성된 캐소드전극(10)을 양극으로 10~100V의 전압을 인가한다. 그러면, 도 3c에 도시된 바와 같이 포토레지스트패턴(22)에 의해 마스킹되지 않은 캐소드전극(10)의 양측면 상에는 혼합된 용액(26)내의 수산화 혹은 산소이온이 캐소드전극(10)과 반응하여 Al2O3로 된 층간절연층(12)이 형성된다.
이어서, 도 3d에 도시된 바와 같이 포토레지스트패턴(22)이 제거된 후에 다시 양극산화공정을 실시하여 층간절연층(12) 사이에 얇은 발광부절연층(20)이 형성된다.
발광부절연층(20)이 형성된 하부 유리기판(8) 상에는 도 3e에 도시된 바와 같이 캐소드전극(10)과 동일한 금속을 약 50~1000nm 두께로 증착한 후 패터닝함으로써 게이트버스라인(14)이 형성된다. 이 게이트버스라인(14)은 알루미늄(Al) 이외에도 다른 전기 도체 재료를 사용하여도 무방하다. 이 게이트버스라인(14)이 서로 이격되게 형성되어 층간절연막(12) 및 발광부절연막(20)과 수직으로 대향하는 발광부영역(18)이 형성된다.
이러한 게이트버스라인(14) 및 발광부영역(18)이 형성된 하부 유리기판 상부에 도 3f에 도시된 바와 같이 금(Au)을 증착한 후 패터닝함으로써 평면형 이미터(16)가 형성된다. 이 평면형 이미터(16)는 캐소드전극(10)과 게이트버스라인(14)을 전기적으로 연결하면서 주입된 전자(e)가 진공중으로 방출할 수 있을 정도로 얇은 두께인 10nm이하로 형성된다.
이러한 전계방출소자의 캐소드전극(10) 형성시 단차를 줄이기 위해 캐소드전극(10)의 측면이 경사지게 습식식각된다. 이 습식식각은 캐소드전극(10)의 전면적에 고르게 식각되어야하지만 먼저 식각되는 영역과 나중에 식각되는 영역으로 구분되는데 먼저 식각되는 부분은 식각액내에서 장기간 노출된다. 이에 따라, 도 5a 및 도 5b에 도시된 바와 같이 캐소드전극(10)의 측면경사각도(θ)는 45~70°로 기울기가 크게 경사지거나 2단 기울기를 가지게 된다. 결국, 캐소드전극의 큰 측면경사각도로 인하여 추후에 형성되는 다른 층과의 접촉불량이나 결함이 발생하여 소자의 동작이 불가능해져 대면적에 적용할 수 없는 문제점이 있다.
따라서, 본 발명의 목적은 캐소드전극의 측면을 균일하게 형성할 수 있는 전계 방출 표시소자 및 그 제조방법을 제공하는데 있다.
도 1은 종래의 전계 방출 표시소자를 나타내는 평면도.
도 2는 도 1에서 선'A-A'"을 따라 절취한 전계 방출 표시소자를 나타내는 단면도.
도 3a 내지 도 3f는 도 2에 도시된 전계 방출 표시소자의 제조방법을 나타내는 단면도.
도 4는 양극산화공정을 나타내는 도면.
도 5a 및 도 5b는 종래의 캐소드전극이 경사각 및 2단의 경사각을 갖는 전계방출표시소자를 나타내는 단면도.
도 6은 본 발명에 따른 전계 방출 표시소자를 나타내는 단면도.
도 7a 내지 도 7g는 도 6에 도시된 전계방출표시소자의 제조방법을 나타내는 단면도.
도 8은 본 발명에 따른 배터리효과를 나타내는 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
2,62 : 상부유리기판 4,64 : 애노드전극
6,66 : 형광체 8,38 : 하부유리기판
10,40 : 캐소드전극 12,42 : 층간절연막
14,44 : 게이트버스라인 16,46 : 평면형 이미터
18,48 : 발광부영역 20,50 : 발광부절연막
54,56 : 하지막
상기 목적을 달성하기 위하여, 본 발명에 따른 전계 방출 표시소자는 하부기판 상에 형성되는 다수의 전극들과, 상기 전극들 중 적어도 어느 하나의 하부에 형성되며 상기 전극과 이온화경향이 다른 하지막을 구비하며, 상기 하지막은 전극 형성시 배터리효과를 유발하는 화학반응을 일으켜 상기 전극의 에칭속도를 증가시키는 것을 특징으로 한다.
상기 전극의 이온화경향은 하지막의 이온화경향보다 큰 것을 특징으로 한다.
상기 전극은 캐소드전극인 것을 특징으로 한다.
상기 전극은 게이트버스라인 것을 특징으로 한다.
상기 캐소드전극은 알루미늄(Al) 또는 알루미늄 합금인 것을 특징으로 한다.
상기 게이트버스라인은 알루미늄(Al) 또는 알루미늄 합금인 것을 특징으로 한다.
상기 하지막은 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 플래티늄(Pt), 니오븀(Nb), 금(Au) 등의 귀금속재료와, TiSi, WSi, NbSi 등의 규소화합물 및 내열재료 중 적어도 어느 하나인 것을 특징으로 한다.
상기 목적을 달성하기 위하여, 본 발명에 따른 전계방출표시소자의 제조방법은 기판 상에 제1 금속층과 상기 제1 금속층보다 이온화경향이 큰 제2 금속층을 증착하는 단계와, 상기 제1 및 제2 금속층 상에 포토레지스트패턴을 형성하는 단계와, 상기 포토레지스트패턴으로 이온화경향이 큰 상기 제2 금속층이 배터리효과를 유발하는 화학반응에 의해 상기 제1 금속층보다 빨리 에칭되어 하지막과 캐소드전극을 동시에 형성하는 단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 6 내지 도 8를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 6을 참조하면, 본 발명에 따른 전계 방출 표시소자는 애노드전극(64) 및 형광체(66)가 적층된 상부 유리기판(62)과, 하부 유리기판(38) 상에 형성되는 전계방출어레이를 구비한 FED가 도시되어 있다. 전계방출어레이는 하부 유리기판(38) 상에 형성되는 제1 하지막(54) 및 캐소드전극(40)과, 제1 하지막(54) 및 캐소드전극(40)을 덮도록 형성되는 층간절연막(42) 및 발광부절연막(50)과, 층간절연막(42) 상에 형성되는 게이트버스라인(44)과, 게이트버스라인(44) 하부에 형성되는 제2 하지막(56)과, 발광부절연막(50) 상에 형성되는 평면형 이미터(46)를 구비한다. 캐소드전극(40)은 평면형 이미터(46)에 전류를 공급하게 되며, 발광부절연막(50)은 캐소드 전극(40)으로부터 평면형 이미터(46)쪽으로 인가되는 과전류를 제한하여 평면형 이미터(46)에 균일한 전류를 공급하는 역할을 하게 된다. 층간절연층(42)은 캐소드전극(40)과 게이트버스라인(44) 사이를 절연하게 된다. 게이트버스라인(44)은 전자를 인출시키기 위한 인출전극으로 이용된다. 제1 하지막(54)은 캐소드전극(40)의 식각속도를 결정하며, 제2 하지막(56)은 게이트버스라인(44)의 식각속도를 결정한다. 즉, 제1 및 제2 하지막(54,56)은 캐소드전극(40) 및 게이트버스라인(44)의 식각속도를 빠르게 한다. 이에 따라, 캐소드전극(40) 및 게이트버스라인(44)의 경사각은 종래보다 작은 약 15°이하로 형성되어 캐소드전극(40) 및 게이트버스라인(44)의 접촉불량을 방지할 수있다.
화상을 표시하기 위하여, 평면형 이미터(46)와 캐소드전극(40) 사이에 전압을 인가하면 캐소드전극(40)으로부터 전자가 공급된다. 이에 따라, 얇은 발광절연층(50)을 터널링하여 인출된 전자 중 평면형 이미터(46)의 일함수보다 높은 에너지를 갖는 전자가 애노드전극(64)쪽으로 방출되어 형광체(66)를 발광시키게 된다.
이러한 평면형 이미터를 갖는 전계방출소자의 제조방법을 설명하면 다음과 같다.
도 7a를 참조하면, 하부 유리기판(38) 상에 제1 하지막(54) 및 캐소드전극(40)이 형성된다. 제1 하지막(54) 및 캐소드전극(40)은 하부 유리기판(38) 상에 제1 및 제2 금속층을 증착한 후 포토레지스트패턴(58)을 마스크로 이용하여 패터닝함으로써 형성된다. 제1 하지막(54)은 제1 금속층인 텅스텐(W)으로 형성되며 이외에도 티타늄(Ti), 탄탈륨(Ta), 플래티늄(Pt), 니오븀(Nb), 금(Au) 등의 귀금속재료와, TiSi, WSi, NbSi 등의 규소화합물 및 내열재료 등을 10~100nm의 두께로 형성된다. 캐소드전극(40)은 제2 금속층인 알루미늄(Al) 또는 알루미늄 합금 등으로 형성된다.
이러한 제1 하지막(54) 및 캐소드전극(40)은 습식식각을 사용하여 패터닝하면 도 8에 도시된 인산, 질산 혼합 수용액인 식각액내에서 제1 하지막(54)과 캐소드전극(40)의 표준전위(standrad potential)차이로 캐소드전극(40)이 제1 하지막(54)보다 이온화하는 경향이 크다. 즉, 캐소드전극(40)은 제1 하지막(54)에 의해 산화되고, 제1 하지막(54)은 캐소드전극(40)에 의해 환원된다.
이에 따라 제1 하지막(54)이 없을 때보다 캐소드전극(40)의 식각속도가 빨라져 먼저 식각되는 영역과 나중에 식각되는 영역과의 시간차이를 줄여 전면적에 걸쳐 식각이 균일하게 되어 측면의 경사각이 종래보다 작게 약 15°이하로 캐소드전극(40)이 형성된다. 또한, 제1 하지막(54)은 캐소드전극(40)의 식각깊이를 제어하는 에칭방지막(etch stop layer)으로도 사용된다.
측면경사각이 작은 캐소드전극(40)의 중앙부에는 도 7b에 도시된 바와 같이 포토레지스트패턴(52)이 형성되고, 이 포토레지스트패턴(52)이 형성된 하부 유리기판(38)을 에틸렌글리콜용액(EthyleneGlycol)에 티탄산(Tartat Acid), NH4등이 혼합용액에 딥핑(deeping)한다. 그리고 백금전극(도시하지 않음)을 음극으로, 하부 유리기판(38) 상에 형성된 캐소드전극(40)을 양극으로 10~100V의 전압을 인가한다. 그러면, 도 7c에 도시된 바와 같이 포토레지스트패턴(52)에 의해 마스킹되지 않은 캐소드전극(40)의 양측면 상에는 혼합용액 내의 수산화 혹은 산소이온이 캐소드전극(40)과 반응하여 Al2O3로 된 층간절연층(42)이 형성된다.
이어서, 도 7d에 도시된 바와 같이 포토레지스트패턴(52)이 제거된 후에 다시 양극산화공정을 실시하여 층간절연층(42) 사이에 얇은 발광부절연층(50)이 형성된다.
발광부절연층(50)이 형성된 하부 유리기판(38) 상에는 도 7e에 도시된 바와 같이 제1 및 제2 금속층을 연속 증착한다. 제1 금속층은 제1 하지막(54)과 동일한 금속으로 형성하고, 제2 금속층은 약 50~1000nm 두께로 캐소드전극(40)과 동일한 금속으로 형성된다. 이 금속층들을 도시하지 않은 마스크가 정렬되고 노광 및 현상공정과 습식식각 공정에 의해 도 7f에 도시된 바와 같이 제2 하지막(56) 및 게이트버스라인(44)이 형성된다.
제2 하지막(56) 및 게이트버스라인(44)은 제1 하지막(54) 및 캐소드전극(40)과 동일하게 배터리효과를 이용해서 제2 하지막(56)이 게이트버스라인(44)의 식각속도를 조절한다. 이에 따라, 게이트버스라인(44)의 측면 경사각은 종래보다 작게 약 15°이하로 형성되어 게이트버스라인(44)의 단차를 방지할 수 있다.
또한, 이격되게 형성되는 게이트버스라인(44) 사이에 발광부영역(48)이 형성된다. 이러한 게이트버스라인(44) 및 발광부영역(48)이 형성된 하부 유리기판 상부에 도 7g에 도시된 바와 같이 금(Au)을 증착한 후 패터닝함으로써 평면형 이미터(46)가 형성된다. 이 평면형 이미터(46)는 캐소드전극(40)과 게이트버스라인(44)을 전기적으로 연결하면서 주입된 전자(e)가 진공중으로 방출할 수 있을 정도로 얇은 두께인 10nm이하로 형성된다.
상술한 바와 같이, 본 발명에 따른 전계 방출 표시소자는 캐소드전극 및 게이트버스라인 형성시 식각 속도를 결정하는 제1 및 제2 하지막과 동시에 패터닝됨으로써 균일한 경사각을 갖는 캐소드전극 및 게이트버스라인이 형성된다. 이에 따라 캐소드전극 및 게이트버스라인의 단선을 방지함과 아울러 다른층과의 접촉불량을 방지할 수 있어 수율이 향상된다. 또한, 게이트버스라인을 두껍게 형성될 수 있어 전면적에 걸쳐 균일한 밝기의 화상을 구현할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 의해 정해져야만 할 것이다.

Claims (14)

  1. 하부기판 상에 형성되는 다수의 전극들과,
    상기 전극들 중 적어도 어느 하나의 하부에 형성되며 상기 전극과 이온화경향이 다른 하지막을 구비하며,
    상기 하지막은 전극 형성시 배터리효과를 유발하는 화학반응을 일으켜 상기 전극의 에칭속도를 증가시키는 것을 특징으로 하는 전계방출표시소자.
  2. 제 1 항에 있어서,
    상기 전극의 이온화경향은 상기 하지막의 이온화경향보다 큰 것을 특징으로 하는 전계방출표시소자.
  3. 제 2 항에 있어서,
    상기 전극은 캐소드전극인 것을 특징으로 하는 전계방출표시소자.
  4. 제 2 항에 있어서,
    상기 전극은 게이트버스라인 것을 특징으로 하는 전계방출표시소자.
  5. 제 3 항에 있어서,
    상기 캐소드전극은 알루미늄(Al) 또는 알루미늄 합금인 것을 특징으로 하는 전계방출표시소자.
  6. 제 4 항에 있어서,
    상기 게이트버스라인은 알루미늄(Al) 또는 알루미늄 합금인 것을 특징으로 하는 전계방출표시소자.
  7. 제 1 항에 있어서,
    상기 하지막은 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 플래티늄(Pt), 니오븀(Nb), 금(Au) 등의 귀금속재료와, TiSi, WSi, NbSi 등의 규소화합물 및 내열재료 중 적어도 어느 하나인 것을 특징으로 하는 전계방출표시소자.
  8. 기판 상에 제1 금속층과 상기 제1 금속층보다 이온화경향이 큰 제2 금속층을 증착하는 단계와,
    상기 제1 및 제2 금속층 상에 포토레지스트패턴을 형성하는 단계와,
    상기 포토레지스트패턴으로 이온화경향이 큰 상기 제2 금속층이 배터리효과를 유발하는 화학반응에 의해 상기 제1 금속층보다 빨리 에칭되어 하지막과 캐소드전극을 동시에 형성하는 단계를 포함하는 것을 특징으로 하는 전계방출표시소자의 제조방법.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR10-2001-0042164A 2001-07-12 2001-07-12 전계 방출 표시 소자 및 그 제조방법 KR100421675B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0042164A KR100421675B1 (ko) 2001-07-12 2001-07-12 전계 방출 표시 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0042164A KR100421675B1 (ko) 2001-07-12 2001-07-12 전계 방출 표시 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20030006437A KR20030006437A (ko) 2003-01-23
KR100421675B1 true KR100421675B1 (ko) 2004-03-12

Family

ID=27714908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0042164A KR100421675B1 (ko) 2001-07-12 2001-07-12 전계 방출 표시 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100421675B1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960005662A (ko) * 1994-07-12 1996-02-23 가네꼬 히사시 전계 방출 냉음극 및 그 제조 방법
US5656525A (en) * 1994-12-12 1997-08-12 Industrial Technology Research Institute Method of manufacturing high aspect-ratio field emitters for flat panel displays
KR19990079998A (ko) * 1998-04-10 1999-11-05 구자홍 전계방출 이미터 및 그의 제조방법
JPH11339637A (ja) * 1998-05-25 1999-12-10 Sharp Corp 電界放出型電子素子及びその製造方法
JP2000357448A (ja) * 1998-12-07 2000-12-26 Sony Corp 冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置
JP2001052599A (ja) * 1999-08-05 2001-02-23 Hitachi Denshi Ltd 冷陰極アレイ素子の製造方法と構造および冷陰極アレイ撮像素子
JP2001143608A (ja) * 1999-11-15 2001-05-25 Sony Corp 炭素薄膜の加工方法、冷陰極電界電子放出素子の製造方法、及び冷陰極電界電子放出表示装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960005662A (ko) * 1994-07-12 1996-02-23 가네꼬 히사시 전계 방출 냉음극 및 그 제조 방법
US5656525A (en) * 1994-12-12 1997-08-12 Industrial Technology Research Institute Method of manufacturing high aspect-ratio field emitters for flat panel displays
KR19990079998A (ko) * 1998-04-10 1999-11-05 구자홍 전계방출 이미터 및 그의 제조방법
JPH11339637A (ja) * 1998-05-25 1999-12-10 Sharp Corp 電界放出型電子素子及びその製造方法
JP2000357448A (ja) * 1998-12-07 2000-12-26 Sony Corp 冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置
JP2001052599A (ja) * 1999-08-05 2001-02-23 Hitachi Denshi Ltd 冷陰極アレイ素子の製造方法と構造および冷陰極アレイ撮像素子
JP2001143608A (ja) * 1999-11-15 2001-05-25 Sony Corp 炭素薄膜の加工方法、冷陰極電界電子放出素子の製造方法、及び冷陰極電界電子放出表示装置の製造方法

Also Published As

Publication number Publication date
KR20030006437A (ko) 2003-01-23

Similar Documents

Publication Publication Date Title
US6471879B2 (en) Buffer layer in flat panel display
US6091196A (en) Organic electroluminescent display device and method of manufacture thereof
US20090206728A1 (en) Light-emitting device, method for manufacturing light-emitting device, and substrate processing apparatus
KR100620849B1 (ko) 유기 전계 발광 소자 및 그 제조방법
JP2001068267A (ja) 有機ｅｌディスプレイ及びその製造方法
JP3707448B2 (ja) 有機ｅｌ素子の作製方法
US6297587B1 (en) Color cathode field emission device, cold cathode field emission display, and process for the production thereof
KR100421675B1 (ko) 전계 방출 표시 소자 및 그 제조방법
CN114141852B (zh) 柔性显示面板及柔性显示装置
KR100469398B1 (ko) 전계 방출 소자 및 제조 방법
US20060214558A1 (en) Image display device
KR100262199B1 (ko) 전계방출 캐소드 및 이의 제조방법
KR100517962B1 (ko) 전계 방출 표시 소자 제조 방법
KR970003851B1 (ko) 전계발광소자 및 그 제조방법
KR100260258B1 (ko) 필드 에미터 소자의 제조방법
JP2005116231A (ja) 冷陰極電界電子放出表示装置の製造方法
KR20000002650A (ko) 전계방출표시소자의 제조방법
KR20000002648A (ko) 전계방출표시소자의 제조방법
KR100352972B1 (ko) 전계방출소자와그제조방법
KR100260259B1 (ko) 전계방출 표시소자의 제조방법
KR19980067852A (ko) 플라즈마 디스플레이 패널(Plasma Display Pannel)의 격벽 및 그 제조방법
KR100260270B1 (ko) 전계방출소자의 필드 에미터 어레이 형성방법
KR100357832B1 (ko) 전계 방출 표시장치의 포커싱 소자의 제조방법
KR19990043882A (ko) 측면 에미터 팁이 구비된 전계방출소자 및 그 제조방법
US5892320A (en) Field emission display with self-aligned grid

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee