KR100517962B1 - 전계 방출 표시 소자 제조 방법 - Google Patents

Abstract

본 발명은 전계 방출 표시 장치에 관한 것으로, 특히 방출되는 전자의 산란을 방지하여 색순도를 향상시킬 수 있는 전계 방출 표시 장치에 관한 것이다. 종래 전계 방출 표시 소자는 터널 절연막 내에 일부 결함(Defect)이 존재하는 경우 방출되는 전자가 그 결함과 충돌하여 산란하고, 그로 인해 전극과 수직된 방향이 아닌 소정의 각을 갖고 방출되기 때문에 전자빔 퍼짐 현상이 발생하여 색순도를 저하시키는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 하부 전극, 터널 절연막을 포함한 절연막들 그리고 상부 전극버스를 형성하는 단계와, 상기 구조의 상부전면에 상부 절연막을 형성하고, 상기 터널 절연막이 노출되도록 순차적으로 식각하여 개구부를 형성하는 단계와, 상기 구조의 상부전면에 최상부 전극을 형성하는 단계와, 상기 상부 절연막 상부에 형성된 최상부 전극 상부에 집속 전극을 형성하는 단계를 포함하여 이루어짐으로써, 소자에서 방출되는 전자의 산란을 방지하여 색순도를 향상시킬 수 있는 효과가 있다.

Description

전계 방출 표시 소자 제조 방법{METHOD FOR MANUFACTURING FIELD EMISSION DISPLAY}

본 발명은 전계 방출 표시 장치에 관한 것으로, 특히 방출되는 전자의 산란을 방지하여 색순도를 향상시킬 수 있는 전계 방출 표시 장치에 관한 것이다.

정보통신 기술의 급속한 발달과 다양화되는 정보의 시각화 요구에 따라 전자 표시 장치의 수요는 더욱 증가하고, 요구되는 모습 또한 다양해지고 있다. 그 예로 휴대형 정보기기와 같이 이동성이 강조되는 환경에서는 무게, 부피 및 소비전력이 작은 표시 장치가 요구되며, 대중을 위한 정보 전달매체로 사용되는 경우에는 시야각이 넓은 대화면의 표시 장치가 요구된다.

또한, 이와 같은 요구를 만족시키기 위한 표시 장치는 대형화, 저가격화, 고성능화, 고정세화, 박형화, 경량화 등의 조건이 필수적이어서, 이러한 요구사항을 만족시키기 위해서는 기존의 CRT를 대체할 수 있는 가볍고 얇은 평판 표시 장치의 개발이 절실히 필요하게 되었다.

현재 정보 표시 매개체의 대부분을 차지하고 있는 CRT는 성능은 우수하지만 대화면화를 할수록 부피와 무게가 증가되고 고전압, 고소비 전력 등의 문제가 있었다. 따라서 평판 표시 장치의 대두가 필연적인데, 현재 개발 혹은 양산중인 평판 표시 장치 중 액정 표시 장치(LCD)와 플라즈마 표시 장치(PDP), 형광 표시 장치(VFD : Vacuum Fluorescent Display) 등은 현재 대형 메이커에서 상용화가 이루어지고 있고, 가까운 장래에 실용화될 것으로 기대되는 전계 방출 표시 장치(FED)는 이들 표시 장치들의 단점을 모두 극복한 차세대 정보 통신용 평판 표시 장치로 주목을 받고 있다.

그리고, 상기 전계 방출 표시 장치는 전극 구조가 간단하고, CRT와 같은 원리로 고속동작이 가능하며, 완전 컬러, 완전 계조, 높은 휘도, 높은 영상 전송 속도 등 표시 장치가 가져야 할 장점들을 고루 갖추고 있다.

이러한 전계 방출 표시 소자는 진공 속의 금속 또는 도체 표면상에 고전계가 인가될 때 전자들이 금속 또는 도체로부터 진공 밖으로 나오는 양자역학적 터널링 현상을 이용한 것으로, 파울러 노드하임(Fowler-Nordheim) 법칙에 의하여 전류-전압 특성을 나타내게 된다.

도1은 박막형 전계 방출 표시 소자의 구조 단면도를 도시한 것이다. 도시된 바와 같이, 전자를 공급하는 하부 전극(2)과, 전계를 걸어 주기 위해 전압을 인가하는 최상부 전극(8)과, 하부 전극(2)으로부터 공급된 일부 전자가 통과하여 진공 중으로 방출되는 통로인 터널 절연막(4)과, 최상부 전극(8)과 하부 전극(2)을 전기적으로 절연시키는 필드 절연막(3)과, 형광물질이 구비되고, 방출된 전자가 충돌하여 발광하는 애노드부와, 상하판 사이를 지지하는 스페이서(9)와, 진공기밀을 유지하기 위한 실링부(10) 등으로 구성된다.

이런 전계 방출 표시 소자의 제조 과정을 도 2를 참고하여 설명한다.

도2a 내지 도2g는 종래 전계 방출 표시 소자의 캐소드 제조공정 수순단면도로서, 이에 도시한 바와 같이 하판 유리(1)의 상부 일부에 하부 전극(2)을 형성하는 단계(도2a)와, 상기 하부 전극(2)의 중앙부에 포토레지스터(PR) 패턴을 형성한 후, 노출된 하부 전극(2)의 상부에 필드 절연막(3)을 형성하는 단계(도2b)와, 상기 포토레지스터(PR)를 제거하고, 노출되는 하부 전극(2)의 상부에 터널 절연막(4)을 형성하는 단계(도2c)와, 상기 구조의 상부전면에 상부 전극패드(5)와 상부 전극버스(6)를 순차적으로 증착하고, 패터닝하여 상기 터널 절연막(4)과 필드 절연막(3)의 노출을 차단하는 단계(도2d)와, 상기 구조의 상부에 상부 절연막(7)을 증착하고, 그 상부 절연막(7)과 하부의 상부 전극버스(6)를 패터닝하여 터널 절연막(4)의 상부측 상부 전극패드(5)를 노출시키는 단계(도2e)와, 상기 상부 전극패드(5)를 식각함과 아울러 상기 상부 전극버스(6)의 측면을 과도 식각하는 단계(도2f)와, 상기 구조의 상부에 금속을 증착하여, 상기 상부 절연막(7)과 노출된 터널 산화막(4) 및 상부 전극패드(5) 상에 최상부 전극(8)을 형성하는 단계(도2g)로 제조된다.

이하, 상기와 같이 구성된 종래 전계 방출 표시 소자 제조방법의 일실시예를 보다 상세하게 설명한다.

먼저, 도2a에 도시한 바와 같이 하판 유리(1)의 상부에 무선 마그네트론 스퍼터링(RF Magnetron Sputtering) 또는 화학 기상 증착 방법으로 알루미늄 박막을 0.1~0.5㎛ 두께로 증착하고, 그 증착된 알루미늄을 질산, 인산, 초산의 혼합용액을 이용하여 습식 식각하여 상기 하판 유리(1)의 상부 일부에 하부 전극(2)을 형성한다. 상기 하판 유리(1)는 실리콘 기판과 같은 표면 거칠기를 가지는 것이 유리하다.

그 다음, 도2b에 도시한 바와 같이 상기 하부 전극(2)의 중앙부에 포토레지스터(PR) 패턴을 형성한 후, 노출된 하부 전극(2)을 양극 산화법으로 산화시켜 산화 알루미늄인 필드 절연막(3)을 형성한다. 상기 양극 산화는 인산 또는 옥살산 용액 중에서 알루미늄이 증착된 시편을 양극으로 하고, 백금을 반대편 음극으로 하여 양단에 약 30~160V의 직류 전압을 가하는 것으로 알루미늄을 산화시켜 Al₂O₃의 필드 절연막(3)을 형성한다.

그 다음, 도2c에 도시한 바와 같이 상기 포토레지스터(PR)를 제거하고, 그 포토레지스터(PR)의 제거로 노출되는 하부 전극(2)의 중앙 상부에 터널 절연막(4)을 형성한다.

그 다음, 도2d에 도시한 바와 같이 상기 구조의 상부 전면에 크롬(Cr)과 알루미늄을 순차적으로 성막하여 상부 전극패드(5)와 상부 전극버스(6)를 형성한다.

그 다음, 상기 형성된 상부 전극버스(6)를 패터닝하고 상기 터널 절연막(4)과 필드 절연막(3)의 상부측에만 선택적으로 위치하도록 인산, 질산, 초산의 혼합용액으로 습식 식각한다.

그 다음, 도2e에 도시한 바와 같이 상기 구조의 상부에 실리콘 질화막(SiNx)을 무선 마그네트론 스퍼터링 또는 화학 기상 증착 방법으로 증착하여 상부 절연막(7)을 형성하고, 그 상부 절연막(7)과 하부의 상부 전극버스(6)를 패터닝하여 터널 절연막(4)의 상부측 상부 전극패드(5)를 노출시킨다. 이때 상부 절연막(7)은 CF₄ 와 O₂의 혼합 분위기에서 반응성 이온 식각(RIE)을 실시하고, 상부 전극버스(6)는 인산, 질산, 초산의 혼합용액으로 습식 식각하여 개구부를 형성한다.

그 다음, 도2f에 도시한 바와 같이 상기 상부 전극패드(5)를 식각함과 아울러 상기 상부 전극버스(6)의 측면을 과도 식각하여 오버행(Over-hang) 구조를 형성한다.

그 다음, 도2g에 도시한 바와 같이, 상기 구조의 상부에 Ir, Pt, Au 등을 증착하여, 상기 상부 절연막(7)과 노출된 터널 절연막(4) 및 상부 전극패드(5) 상에 최상부 전극(8)을 형성한다.

이와 같은 과정을 통해 제조된 전계 방출 표시 소자의 하판, 즉 캐소드가 형성된다.

전계 방출 표시 소자의 동작에 대해 간단히 설명하면, 최상부 전극(8)과 하부 전극(2)에 일정 전압을 가해주면 하부 전극(2)에서 전자가 방출되고, 그 전자는 양자역학적인 터널 효과에 의해서 터널 절연막(4)과 최상부 전극(8)을 통과하여 방출된다.

상기 방출된 전자들은 상판 유리(11)에 도포되어 있는 형광물질과 충돌하여 에너지를 발생시키고, 그 발생된 에너지에 의해 형광물질에 있는 전자들이 여기 되었다가 떨어지면서 발광하게 된다.

상기 평면 전계 방출 표시 소자에서 방출되는 전자들은 필드 절연막(4)에 대하여 수직으로 방출된다. 즉, 평면형이기 때문에 최상부 전극(8)과 하부 전극(2) 그리고 터널 절연막(4)이 서로 평행하게 마주 보고 있고, 전계가 인가되면 전자는 전계에 수직한 방향으로 이동하므로 평면형 전계 방출 표시 소자에서 방출되는 전자도 전극과 수직으로 방출된다.

그러나, 상기 전계 방출 표시 소자는 도 3에 도시된 바와 같이 터널 절연막(4) 내에 일부 결함(Defect)이 존재하는 경우 방출되는 전자가 그 결함과 충돌하여 산란하고, 그로 인해 전극과 수직된 방향이 아닌 소정의 각을 갖고 방출되기 때문에 전자빔 퍼짐 현상이 발생하여 색순도를 저하시키는 문제점이 있었다. 이러한 문제점을 도 4를 참고하여 설명하면, 도 4는 전계 방출 표시 소자를 각각 빨간색(Red)(도4a), 녹색(Green)(도4b), 파란색(Blue)(도4c)만을 발광시킨 것으로, 도시된 바와 같이 전자빔의 퍼짐 현상이 일어나 인접하고 있는 형광체에도 전자빔이 주사되고, 이로 인해 인접 형광체의 발광이 일어난다. 이러한 현상으로 인해 화면을 표시하기 위한 특정 색상을 표현하려 하여도 주변 색상이 섞여서 나오는 색순도의 저하현상이 생기는 문제점이 있었다.

따라서, 이와 같은 문제점을 감안한 본 발명은 오버행 구조 위에 형성된 최상부 전극에 전기 도금법을 이용하여 집속 전극을 형성하고, 그 오버행 구조 위에 형성된 최상부 전극 및 집속 전극에 소정의 음전압 또는 접지 전압을 인가함으로써, 소자에서 방출되는 전자의 산란을 방지하여 색순도를 향상시킬 수 있는 전계 방출 표시 소자 제조 방법을 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명은 하부 전극, 터널 절연막을 포함한 절연막들 그리고 상부 전극버스를 형성하는 단계와, 상기 구조의 상부전면에 상부 절연막을 형성하고, 상기 터널 절연막이 노출되도록 순차적으로 식각하여 개구부를 형성하는 단계와, 상기 구조의 상부전면에 최상부 전극을 형성하는 단계와, 상기 상부 절연막 상부에 형성된 최상부 전극 상부에 집속 전극을 형성하는 단계를 포함하여 이루어진 것을 한다.

상기 집속 전극은 전기 도금법을 이용하여 형성하는 것을 특징으로 한다.

상기 집속 전극은 Ag, Pt, Al, Cu, Ti, Ta 중 하나 이상으로 구성된 것을 특징으로 한다.

상기와 같은 특징을 갖는 본 발명의 전계 방출 표시 소자 제조 방법에 대한 바람직한 실시예를 도면을 참고하여 설명한다.

도5a 내지 도5h는 본 발명의 전계 방출 표시 소자 제조공정 일실시예에 대한 수순단면도로서, 이에 도시한 바와 같이 하판 유리(21)의 상부 일부에 하부 전극(22)을 형성하는 단계(도5a)와, 상기 하부 전극(22)의 중앙부에 포토레지스터(PR) 패턴을 형성한 후, 노출된 하부 전극(22)의 상부에 필드 절연막(23)을 형성하는 단계(도5b)와, 상기 포토레지스터(PR)를 제거하고, 노출되는 하부 전극(22)의 상부에 터널 절연막(24)을 형성하는 단계(도5c)와, 상기 구조의 상부전면에 상부 전극패드(25)와 상부 전극버스(26)를 순차적으로 증착하고, 패터닝하여 상기 터널 절연막(24)과 필드 절연막(23)의 노출을 차단하는 단계(도5d)와, 상기 구조의 상부에 상부 절연막(27)을 증착하고, 그 상부 절연막(27)과 하부의 상부 전극버스(26)를 패터닝하여 터널 절연막(24)의 상부측 상부 전극패드(25)를 노출시키는 단계(도5e)와, 상기 상부 전극패드(25)를 식각함과 아울러 상기 상부 전극버스(26)의 측면을 과도 식각하는 단계(도5f)와, 상기 구조의 상부에 금속을 증착하여, 상기 상부 절연막(27)과 노출된 터널 산화막(24) 및 상부 전극패드(25) 상에 최상부 전극(28)을 형성하는 단계(도5g)와, 상기 상부 절연막 상부에 증착된 최상부 전극 상부에 집속 전극을 형성하는 단계(도5h)로 이루어진다.

상기 집속 전극은 전기 도금법을 이용하여 증착하고, 패키징 공정 중에 자체 얇아짐(self-thinning) 현상을 방지하기 위해 Au 이외의 금속 예를 들어, Ag, Pt, Al, Cu, Ti, Ta 등과 같은 단일 금속 혹은 하나 이상으로 구성된 금속을 사용하여 도금한다. 또한, 상기 집속 전극의 두께는 소정의 음전압을 인가하여도 문제가 발생하지 않을 정도 이상이 되어야 하고, 이는 실험을 통해 이루어질 수 있다.

이와 같은 단계로 이루어진 본 발명의 일실시예를 보다 상세히 설명한다.

먼저, 도5a에 도시한 바와 같이 하판 유리(21)의 상부 일부에 알루미늄을 증착하고, 그 증착된 알루미늄을 습식 식각하여 상기 하판 유리(21)의 상부 일부에 하부 전극(22)을 형성한다.

그 다음, 도5b에 도시한 바와 같이 상기 하부 전극(22)의 중앙부에 포토레지스터(PR) 패턴을 형성한 후, 노출된 하부 전극(22)을 양극 산화법으로 산화시켜 산화 알루미늄인 필드 절연막(23)을 형성한다.

그 다음, 도5c에 도시한 바와 같이 상기 포토레지스터(PR)를 제거하고, 그 포토레지스터(PR)의 제거로 노출되는 하부 전극(22)의 중앙 상부에 터널 절연막(24)을 형성한다.

그 다음, 도5d에 도시한 바와 같이 상기 구조의 상부 전면에 크롬(Cr)과 알루미늄을 순차적으로 성막하여 상부 전극패드(25)와 상부 전극버스(26)를 형성한다.

그 다음, 상기 형성된 상부 전극버스(26)를 패터닝하고 상기 터널 절연막(24)과 필드 절연막(23)의 상부측에만 선택적으로 위치하도록 식각한다.

그 다음, 도5e에 도시한 바와 같이 상기 구조의 상부에 실리콘 질화막(SiNx)을 증착하여 상부 절연막(27)을 형성한다.

그 다음, 그 상부 절연막(27)과 하부의 상부 전극버스(26)를 패터닝하여 터널 절연막(24)의 상부측 상부 전극패드(25)를 노출시킨다.

그 다음, 도5f에 도시한 바와 같이 상기 상부 전극패드(25)를 식각함과 아울러 상기 상부 전극버스(26)의 측면을 과도 식각하여 오버행 구조를 형성한다.

그 다음, 도5g에 도시한 바와 같이, 상기 구조의 상부에 Ir, Pt, Au 등을 증착하여, 상기 상부 절연막(27)과 노출된 터널 절연막(24) 및 상부 전극패드(25) 상에 최상부 전극(28)을 형성한다.

그 다음, 도5h에 도시한 바와 같이, 상기 상부 절연막(27) 상에 증착된 최상부 전극(28)에 전압을 인가하는 전기 도금법을 이용하여 집속 전극을 형성(도금)한다.

이러한 과정을 통해 본 발명의 전계 방출 표시 소자가 형성되고, 상기 형성된 집속 전극에 음전압 또는 접지 전압을 인가하면, 소자 구동 시 방출되는 전자의 산란을 방지하여 색순도를 향상시킬 수 있고, 이러한 본 발명은 해상도가 높은 표시 소자에서 활용도가 더욱 커질 수 있다.

이상에서 상세히 설명한 바와 같이 본 발명은 오버행 구조 위에 형성된 최상부 전극에 전기 도금법을 이용하여 집속 전극을 형성하고, 그 오버행 구조 위에 형성된 최상부 전극 및 집속 전극에 소정의 음전압 또는 접지 전압을 인가함으로써, 소자에서 방출되는 전자의 산란을 방지하여 색순도를 향상시킬 수 있는 효과가 있다.

도 1은 일반적인 전계 방출 표시 소자에 대한 단면도.

도 2a 내지 도 2g는 종래 전계 방출 표시 소자 제조공정 수순단면도.

도 3은 상기 도 1의 터널 절연막에 존재하는 결함에 의한 전자의 산란을 보인 도.

도 4는 종래 전계 방출 표시 소자의 전자빔 퍼짐 현상을 보인 일실시예도.

도 5a 내지 도 5h는 본 발명의 전계 방출 표시 소자 제조공정 수순단면도.

**도면의 주요 부분에 대한 부호의 설명**

21:하판 유리 22:하부 전극

23:필드 절연막 24:터널 절연막

25:상부 전극패드 26:상부 전극버스

27:상부 절연막 28:최상부 전극

29:집속 전극

Claims (3)

1. 하부 전극, 터널 절연막을 포함한 절연막들 그리고 상부 전극버스를 형성하는 단계와;

   상기 구조의 상부전면에 상부 절연막을 형성하고, 상기 터널 절연막이 노출되도록 순차적으로 식각하여 개구부를 형성하는 단계와;

   상기 구조의 상부전면에 최상부 전극을 형성하는 단계와;

   상기 상부 절연막 상부에 형성된 최상부 전극 상부에 집속 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 전계 방출 표시 소자 제조 방법.
2. 제1항에 있어서, 상기 집속 전극은 전기 도금법을 이용하여 형성하는 것을 특징으로 하는 전계 방출 표시 소자 제조 방법.
3. 제1항 또는 제2항에 있어서, 상기 집속 전극은 Ag, Pt, Al, Cu, Ti, Ta 중 하나 이상으로 구성된 것을 특징으로 하는 전계 방출 표시 소자 제조 방법.