JPH11339637A - 電界放出型電子素子及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 高密度に集積するために電子放出冷陰極チッ
プ素子を微細化しても素子特性、均一性及び再現性が低
下することのない電界放出型電子素子及びその製造方法
を提供することを目的とする。 【解決手段】 シリコンＳｉ基板１１上に電界放出の原
理に基づき電子放出する金属の冷陰極チップ１６を有す
る電界放出型電子素子２０において、冷陰極チップ１６
とシリコンＳｉ基板１１との間に珪化金属１８を配する
ことを特徴とする電界放出型電子素子２０である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、Ｓｉ基板上に金属
の蒸着により作製した、電界放出の原理に基づいて動作
する電界放出型電子素子、及び、その製造方法に関す
る。

【０００２】

【従来の技術】近年、集積回路又は薄膜の分野において
用いられている微細加工技術により、高電界において電
子を放出する電界放出型電子素子製造技術の進歩は目覚
ましく、特に極めて小型な構造を有する電界放出型冷陰
極が製造されている。この種の電界放出型冷陰極は、三
極管型の超小型電子管又は超小型電子銃を構成する基本
的な電子放出デバイスである。

【０００３】電界放出型電子素子は、例えば、微小三極
管や薄型表示素子等の構成要素として考案されたもの
で、特に、エイチ．エフ．グレイ（H.F.Gray）等による
米国特許第４，３０７，５０７号公報及び第４，５１
３，３０８号公報、スタンフォード リサーチ インス
ティチュート（Stanford Research Institute）のシ
ー．エー．スピント（C.A.Spindt）らによるJournal of
Applied Physicsの第４７巻、１２号，５２４８〜５２
６３頁（１９７６年１２月）に発表された研究報告、等
が公開されている。

【０００４】以下、シリコンＳｉ基板を用いた金属の蒸
着による電界放出型電子素子の従来の製造方法につい
て、上記、Journal of Applied Physicsの第４７巻、１
２号，５２４８〜５２６３頁（１９７６年１２月）に基
づいて、図３（ａ）〜（ｆ）を参照して説明する。

【０００５】図３（ａ）に示すように低抵抗シリコンＳ
ｉ基板３１上に、酸化シリコンＳｉＯ2層３２を形成し
た後、ゲート金属としての第１のモリブデンＭｏ層３３
を電子ビーム蒸着法により形成する。次に、同図（ｂ）
に示すように、フォトレジスト工程により、フォトレジ
ストパターン３４を形成する。次に、同図（ｃ）に示す
ように、前記フォトレジストパターン３４をマスクとし
て、前記第１のモリブデン層３３、及び、前記酸化シリ
コン層３２を加工し凹部Ａ２を形成した後、フォトレジ
ストパターン３４を除去する。次に、同図（ｄ）に示す
ように、前記第１のモリブデン層３３上に、リフトオフ
工程に用いるためのアルミニウムＡｌ層３５を、基板を
回転させながらの斜め蒸着法により形成する。次に、同
図（ｅ）に示すように、電子ビーム蒸着により、第２の
モリブデンＭｏ層３６ａを形成すると同時に、前記凹部
Ａ２内部に円錐形状のモリブデンエミッタ３６を形成す
る。次に、同図（ｆ）に示すように、酸性水溶液によ
り、前記アルミニウム層３５がエッチング除去されると
同時に、第２のモリブデン層の不要部分３６ａがリフト
オフされ、ゲート電極としてのモリブデン層３３と、電
子放出冷陰極チップとしてのモリブデンエミッタ３６を
有する電界放出型電子素子３７が得られる。

【０００６】以上説明した図３（ａ）から（ｆ）の工程
により製造した電界放出型電子素子３７は、真空中でＳ
ｉ基板電極とゲート電極３３との間に電圧が印加される
と、電子放出冷陰極３６とゲート電極３３との間に電界
が発生し、電界放出の原理にもとずいて電界放出型冷陰
極チップ３６から電子が放出されることとなる。

【０００７】

【発明が解決しようとする課題】しかしながら、前記図
３（ｆ）に示した電界放出型電子素子３７において、多
数の電子放出冷陰極チップ３６を高密度に集積するた
め、又は低電圧駆動を可能とするために、ゲート金属３
３の開口径Ａを、微細化すると、それにつれて、冷陰極
チップ３６とＳｉ基板３１との接触面積が低下すること
となる。よって、冷陰極チップ３６とＳｉ基板３１との
接触抵抗が増大し、素子特性が低下するという問題が生
じていた。

【０００８】また、Ｓｉ基板表面には、雰囲気中の酸素
により形成される自然酸化膜が形成され、また有機物等
によりＳｉ基板表面の汚染が起こる可能性があり、この
自然酸化膜及び汚染がＳｉ基板３１と冷陰極チップ３６
との間に介在すると、接触抵抗が本来の値よりも増大す
ることとなる。特に、ゲート金属３３の開口径Ａの微細
化に伴い、接触部の汚染による接触抵抗の著しい増大が
高い確率で発生し、素子特性、及び、均一性、再現性が
低下するという問題があった。

【０００９】本発明は、前記の問題点を解消するために
なされたものであって、高密度に集積するために電子放
出冷陰極チップ素子を微細化しても素子特性、均一性及
び再現性が低下することのない電界放出型電子素子及び
その製造方法を提供することを目的とする。

【００１０】

【課題を解決するための手段】本発明は、上記の目的を
達成するため、次の構成を有する。請求項１の発明は、
シリコンＳｉ基板上に電界放出の原理に基づき電子放出
する冷陰極チップを有する電界放出型電子素子におい
て、冷陰極チップとシリコンＳｉ基板との間に珪化金属
を配することを特徴とする電界放出型電子素子である。

【００１１】請求項２の発明は、珪化金属が、シリコン
Ｓｉ基板のシリコンＳｉと金属との反応により形成され
ることを特徴とする請求項１に記載の電界放出型電子素
子である。

【００１２】請求項３の発明は、珪化金属が、珪化チタ
ンＴｉＳｉ2、珪化ジルコニウムＺｒＳｉ2、珪化ハフニ
ウムＨｆＳｉ2、珪化コバルトＣｏＳｉ2または珪化白金
ＰｔＳｉ2のいづれか１の珪化金属であることを特徴と
する請求項１または請求項２に記載の電界放出型電子素
子である。

【００１３】請求項４の発明は、シリコンＳｉ基板上に
絶縁層と導電性のゲート層を形成する工程と、前記絶縁
層と導電性ゲート層にエミッタ形成用の空洞を形成する
工程と、エミッタ形成用の空洞内のシリコンＳｉ基板上
に珪化金属形成用金属層を形成する工程と、熱処理によ
りエミッタ形成用の空洞内の珪化金属形成用金属を珪化
金属にする工程と、エミッタ材料を堆積することにより
空洞内にエミッタを形成する工程とを備える電界放出型
電子素子の製造方法である。

【００１４】請求項５の発明は、シリコンＳｉ基板上に
絶縁層と導電性のゲート層を形成する工程と、前記絶縁
層と導電性ゲート層にエミッタ形成用の空洞を形成する
工程と、該空洞内のシリコンＳｉ基板面及び前記空洞の
縁に張り出し部を形成するように前記ゲート層上面に対
して金属層を形成する工程と、熱処理により前記空洞内
のシリコンＳｉ基板面上の金属層を珪化金属層とする工
程と、前記珪化金属層上にエミッタ材料を堆積すること
により空洞内にエミッタを形成する工程と、未反応の前
記ゲート層上面の金属層を除去する工程とを備える電界
放出型電子素子の製造方法。

【００１５】請求項６の発明は、シリコンＳｉ基板上に
絶縁層と導電性のゲート層を形成する工程と、前記の絶
縁層とゲート層にエミッタ形成用の空洞を形成する工程
と、前記空洞内に珪化金属形成用金属層を形成する工程
と、熱処理により珪化金属形成用金属のシリコンＳｉと
の接触部のみを珪化金属にする工程と、未反応である不
用の珪化金属形成用金属を除去する工程と、前記ゲート
層上面とエミッタ形成用空洞の縁に張り出すように犠牲
層を形成する工程と、エミッタ材料を堆積して空洞にエ
ミッタを形成する工程と、前記犠牲層を除去する工程と
を備える電界放出型電子素子の製造方法である。

【００１６】請求項１から３の発明によれば、シリコン
Ｓｉ基板上に電界放出の原理に基づき電子放出する冷陰
極チップを有する電界放出型電子素子において、冷陰極
チップとシリコンＳｉ基板との間に珪化金属を配したこ
とにより、冷陰極チップとシリコンＳｉ基板間の接触抵
抗の上昇の原因となる自然酸化膜や汚染物を珪化金属中
に分散することができ、シリコンＳｉ基板と珪化金属の
界面、及び珪化金属と冷陰極チップとの界面は、清浄な
界面となり、接触抵抗を低減することができる。

【００１７】請求項４の発明によれば、シリコンＳｉ基
板上に絶縁層と導電性のゲート層を形成する工程により
シリコンＳｉ基板上にゲート層を絶縁層を介して形成
し、次にエミッタを形成するために前記の絶縁層とゲー
ト層に空洞を形成し、さらに該空洞内のシリコンＳｉ基
板上に珪化金属形成用金属層を形成する。そして、空洞
内のシリコンＳｉ基板のシリコンＳｉと珪化金属形成用
金属を熱処理することで、自然酸化膜や汚染物を珪化金
属中に分散した珪化金属を形成することができ、シリコ
ンＳｉ基板と珪化金属の界面は清浄な界面となる。そし
てその清浄な界面を有する該珪化金属上にエミッタ材料
を堆積形成することにより、接触抵抗を低減した電界放
出型電子素子が製造できる。

【００１８】請求項５の発明によれば、空洞のシリコン
Ｓｉ基板面と前記空洞の縁に張り出すようにゲート層上
面に金属層を形成し、シリコンＳｉ基板面の金属層を熱
処理することで珪化金属層を形成し、前記珪化金属層上
にエミッタ材料を堆積することによりエミッタが形成さ
れる。前記ゲート層上面の金属層を犠牲層としてエッチ
ング除去すると不用なエミッタ材料は、リフトオフされ
るが、珪化金属層は前記エッチング除去によっても除去
されないので珪化金属層上のエミッタはリフトオフされ
ずに維持されることとなり、電界放出型電子素子が製造
できる。

【００１９】請求項６の発明によれば、空洞内に珪化金
属形成用金属層が形成された後に、熱処理により珪化金
属形成用金属とシリコンＳｉとの接触部のみに珪化金属
が形成される。そして、未反応である不用の珪化金属形
成用金属が除去された後に、ゲート層上面にエミッタ形
成用空洞の縁に張り出すように犠牲層を形成し、犠牲層
の上部からエミッタ材料を堆積することにより空洞内に
エミッタが形成される。そして、犠牲層を除去すること
で不用なエミッタ材料はリフトオフされ電界放出型電子
素子が製造できる。

【００２０】

【発明の実施の形態例】以下、図面を参照して本発明の
実施の形態を詳細に説明する。図１（ａ）〜（ｇ）は、
本発明に係る電界放出型電子素子の製造工程の説明図で
ある。

【００２１】まず、同図（ａ）に示すように、シリコン
Ｓｉ基板１１上に絶縁層１２を挟み込むように導電性の
ゲート層１３を層状に形成する。

【００２２】前記シリコンＳｉ基板１１は、低抵抗のＮ
型シリコンＳｉ基板であり、図示しない電極と接続され
ている。

【００２３】前記絶縁層１２は、Ｎ型シリコンＳｉ基板
１１と導電性のゲート層１３の絶縁層であり、シリコン
Ｓｉ基板１１上に、ＣＶＤ（化学的気相成長）法により
形成された膜厚０．４〜０．７［μｍ］の酸化シリコン
ＳｉＯ2層である。酸化シリコン層１２の形成には、熱
酸化法、スパッタ法等も使用可能であるが、絶縁耐性が
比較的良く、シリコン基板以外にも適用可能なＣＶＤ法
が最適と考えられる。

【００２４】前記ゲート層１３は、純チタンターゲット
を用いた反応性スパッタ法により形成された膜厚０．２
〜０．４［μｍ］に形成されており、図示しない電極に
接続されている。

【００２５】次に、同図（ｂ）に示すように、フォトレ
ジスト工程により、フォトレジストパターン１４を窒化
チタン層１３の上面に形成する。フォトレジストパター
ン１４の開口部Ａは、直径０．３〜０．７［μｍ］の円
形孔とした。

【００２６】次に、同図（ｃ）に示すように、前記フォ
トレジストパターン１４をマスクとして、リアクティブ
イオンエッチング法により、前記窒化チタン層１３、及
び、前記酸化シリコン層１２を加工し、直径０．３〜
０．７［μｍ］の円形の凹部Ａ２を形成した後、フォト
レジストパターン１４を除去する。フォトレジストパタ
ーン１４の除去には、酸素プラズマを用いた。

【００２７】次に、同図（ｄ）に示すように、ＤＣマグ
ネトロンスパッタ法により、厚さ０．２〜０．４［μ
ｍ］のチタン層１７を窒化チタン層１３の上面と前記凹
部Ａ２の全内周面に形成する。成膜としてスパッタ法を
採用したことでターゲット（チタン）とＳｉ基板１１と
の間を飛行している金属粒子はガス分子により拡散さ
れ、チタン層１７は横方向にも成長するために、前記凹
部Ａ２の円形開口（ピンホール）縁に沿って自己整合的
にチタンの張り出し部１７ａが形成されることとなる。
尚、上記スパッタ法の成膜は、圧力、数ｍＴｏｒｒ程度
のＡｒガス雰囲気中で、基盤温度０〜３００［℃］程度
で行った。

【００２８】次に、同図（ｅ）に示すように、熱処理工
程中の反応により、前記チタン層１７と凹部Ａ２内の底
面を形成するＳｉ基板１１との接触部分のみにチタンシ
リサイド（珪化チタン）層１８を形成する。前記熱処理
は、高い制御性、再現性が求められる為、ＲＴＡ（Rapi
d thermalanneal)装置（図示しない）を用い、流量１０
［ｌ／min］のアルゴンガス中で、６００［℃］、１２
０［秒］行った。アルゴンガスは、不活性ガスとして用
いるので、ヘリウム等の他の不活性ガスでも可能である
が、汎用性、価格の観点から本実施の形態ではアルゴン
ガスを用いている。アルゴンガスの必要流量は、装置内
部を不活性な雰囲気に保つための量であり、装置仕様、
サンプル仕様等に依存されるので実験的に確認決定する
必要がある。例えば、アルゴンガスの量が少ないとサン
プル又は装置内から出た不純物ガス（水、酸素、窒素
等）により酸化物、窒化物が形成されてしまうこととな
ってしまい望ましくない。熱処理の温度、時間に関して
は、温度が低いあるいは時間が短い場合は反応量が不足
し、温度が高いあるいは時間が長い場合には、反応量が
多く、所望の形状がえられないので、最適値を実験的に
選択決定する必要がある。

【００２９】次に、同図（ｆ）に示すように、電子ビー
ム蒸着により、モリブデンＭｏ層１６ａをチタン層１７
上面に形成すると、張り出し部１７ａで形成されるピン
ホールの直径が体積膜厚の増大とともに減少し、やがて
塞り、同時に、ピンホール下部の凹部Ａ２内にモリブデ
ンエミッタ１６を先端が尖った円錐状に堆積形成するこ
とができる。

【００３０】最後に、同図（ｇ）に示すように、酸性水
溶液により、前記チタン層１７がエッチング除去される
と同時に、モリブデン層の不要部分１６ａがリフトオフ
され、ゲート電極としての窒化チタン層１３と、電子放
出冷陰極チップとしてのモリブデンエミッタ１６を有す
る電界放出型電子素子２０が得られる。

【００３１】以上説明した製造工程により作成された電
界放出型電子素子２０は、冷陰極チップであるモリブデ
ンエミッタ１６とＳｉ基板１１との間に熱処理工程中の
反応によりチタンシリサイド（珪化チタン）層１８を配
する構造としたことで、熱処理工程によるチタンシリサ
イド層１８の形成により、Ｓｉ基板１１表面の自然酸化
膜や有機物等の表面汚染物が、チタンシリサイド層１８
中に分散されることとなる。よって、Ｓｉ基板１１とチ
タンシリサイド層１８との界面、及びチタンシリサイド
層１８とモリブデンエミッタ１６との界面は、清浄な界
面となり、モリブデンエミッタ１６とＳｉ基板１１との
接触抵抗を低減させることができ、素子特性、及び、均
一性、再現性を向上させることができる。特に、ゲート
金属開口径Ａが０．６［μｍ］以下の微細な電界放出型
電子素子において、効果が大きい。

【００３２】また、スパッタ法を用いてチタン層１７を
窒化チタン層１３の上面に張り出し部１７ａを形成する
ように設けるともに前記凹部Ａ２の全内周面に形成した
ことにより効率よく電界放出型電子素子の製造を可能と
している。すなわち、凹部Ａ２内の底面部分のチタン層
１７は、熱処理によりチタンシリサイド（珪化チタン）
層１８を形成可能であると同時に、未反応のチタン層１
７を犠牲層として不要なモリブデンＭｏ層１６ａをリフ
トオフすることが可能となり、それぞれを別個に形成す
る場合に較べて大変に効率がよい。尚、従来は図３に示
したようにモリブデン層３３上に、リフトオフ工程に用
いるためのアルミニウムＡｌ層３５を、基板を回転させ
ながらの斜め蒸着法をとっており、スパッタ法は採用さ
れていなかった。それは、スパッタ法により犠牲層であ
るアルミニウムＡｌ層３５を形成し、珪化金属を形成せ
ずアルミニウムＡｌ層３５上にモリブデンエミッタ３６
を形成しても、アルミニウムＡｌ層３５のエッチング処
理によりモリブデンエミッタ３６がリフトオフされてし
まい、所望の素子を得ることができなかったからであ
る。

【００３３】更にチタン層１７を窒化チタン層１３の上
面と前記凹部Ａ２の全内周面へ形成するスパッタ法を採
用したことで、電界放出型電子素子の生産性の向上をは
かることができた。即ち、従来の成膜方法である基板を
回転させながらの斜め蒸着法（図３（ｄ）参照）では、
アルミニウムＡｌ層３５をモリブデン層３３上に形成す
るために、真空チャンバー中に複雑な回転機構を構築す
る必要があり、一度に処理できるウエハーの数が制限さ
れ、生産性も制限されていたが、回転機構を必要としな
いスパッタ法による成膜では一度に多数のウエハー処理
が可能となり、例えば搬送用ロードロック室による連続
処理も可能となり生産性の多大な向上を実現することが
できる。

【００３４】次に本発明の電界放出型電子素子の製造方
法の第２実施の形態について、図２（ａ）〜（ｈ）を参
照して説明する。なお、第１実施の形態と同一構成につ
いては同一符号を付し、説明を省略する。

【００３５】同図（ａ）に示すようにＮ型Ｓｉ基板１１
上に、ＣＶＤ（化学的気相成長）法により膜厚０．４〜
０．７［μｍ］の酸化シリコン層１２を形成した後、ゲ
ート金属としての窒化チタン層１３を純チタンターゲッ
トを用いた反応性スパッタ法により膜厚０．２〜０．４
［μｍ］形成する。酸化シリコン層１２の形成には、熱
酸化法、スパッタ法等も使用可能であるが、絶縁耐性が
比較的良く、シリコン基板以外にも適用可能なＣＶＤ法
が最適と考えられる。

【００３６】次に、同図（ｂ）に示すように、フォトレ
ジスト工程により、フォトレジストパターン１４を形成
する。開口部Ａは、直径０．３〜０．７［μｍ］の円形
とした。

【００３７】次に、同図（ｃ）に示すように、前記フォ
トレジストパターン１４をマスクとして、リアクティブ
イオンエッチング法により、前記窒化チタン層１３、及
び、前記酸化シリコン層１２を加工し凹部Ａ２を形成し
た後、フォトレジストパターン１４を除去する。フォト
レジストパターン１４の除去には、酸素プラズマを用い
た。

【００３８】次に、同図（ｄ）に示すように、ＤＣマグ
ネトロンスパッタ法により、チタン層１７を形成する。

【００３９】次に、同図（ｅ）に示すように、熱処理工
程中の反応により、前記チタン層１７と前記Ｓｉ層基板
１１との接触部のみにチタンシリサイド層１８を形成す
る。熱処理は、高い制御性、再現性が求められる為、Ｒ
ＴＡ装置を用い、流量１０［ｌ／min］のアルゴンガス
中で、６００［℃］、１２０［秒］行った。

【００４０】次に、同図（ｆ）に示すように、酸性水溶
液により、前記チタン層１７がエッチング除去され、前
記Ｓｉ基板１１上開口部にチタンシリサイド層１８が得
られる。

【００４１】次に、同図（ｇ）に示すように、窒化チタ
ン層１３上に、リフトオフ工程に用いるためのアルミニ
ウムＡｌ層１５を、Ｓｉ基板１１を回転させながらの斜
め蒸着法により形成する。Ｓｉ基板１１の回転軸は、円
形の凹部Ａ２の断面長手方向回転軸１９を軸として回転
する。斜め蒸着法により成形されたアルミニウムＡｌ層
１５は、窒化チタン層１３のピンホール中心方向に向か
って張り出し部１７ｂを有することとなる。

【００４２】次に、同図（ｈ）に示すように、電子ビー
ム蒸着により、モリブデン層１６ａをアルミニウムＡｌ
層１５の上面に形成すると同時に、前記凹部Ａ２内部に
モリブデンエミッタ１６を堆積形成する。

【００４３】最後に、同図（ｉ）に示すように、酸性水
溶液により、前記アルミニウムＡｌ層１５がエッチング
除去されると同時に、モリブデン層の不要部分１６ａが
リフトオフされ、ゲート電極としての窒化チタン層１３
と、電子放出冷陰極チップとしてのモリブデンエミッタ
１６を有する電界放出型電子素子２０が得られる。

【００４４】以上説明した第２実施の形態による製造工
程によっても、冷陰極チップであるモリブデンエミッタ
１６とＳｉ基板１１との間にチタンシリサイド層１８を
配する電界放出型電子素子２０を製造でき、モリブデン
エミッタ１６とＳｉ基板１１との間に熱処理工程中の反
応によりチタンシリサイド層１８を配する構造としたこ
とで、Ｓｉ基板１１表面の自然酸化膜や有機物等の表面
汚染物が、チタンシリサイド層１８中に分散されること
となる。よって、Ｓｉ基板１１とチタンシリサイド層１
８との界面、及びチタンシリサイド層１８とモリブデン
エミッタ１６との界面は、清浄な界面となり、モリブデ
ンエミッタ１６とＳｉ基板１１との接触抵抗を低減させ
ることができ、素子特性、及び、均一性、再現性を向上
させることができる。特に、ゲート金属開口径が０．６
［μｍ］以下の微細な電界放出型電子素子２０におい
て、効果が大きい。

【００４５】なお、前記の第１、第２の実施形態では本
発明の好適例を説明したが、本発明はこれに限定されな
いことはもちろんである。例えば、上述した実施の形態
の電界放出型電子素子２０のゲート金属材料として窒化
チタンＴｉＮ１３を用いたが、珪化金属形成用金属層と
熱処理中に反応を起こしにくい材料、例えば、窒化タン
タルＴａＮ、窒化ジルコニウムＺｒＮ、窒化ハフニウム
ＨｆＮ等の電導体材料が使用されてもよい。

【００４６】また、上述した実施の形態の電界放出型電
子素子２０の珪化金属としてチタンシリサイドＴｉＳｉ
2が用いられているが、珪化ジルコニウムＺｒＳｉ2、珪
化ハフニウムＨｆＳｉ2、珪化コバルトＣｏＳｉ2、珪化
白金ＰｔＳｉ2等の材料が使用されてもよい。

【００４７】なお、シリコンＳｉと前記各金属材料（望
ましくは純金属材料）Ｔｉ、Ｚｒ、Ｈｆ、Ｃｏ又はＰｔ
の熱処理工程によりシリコン基板１１と電子放出冷陰極
チップ１６の間に珪化金属を形成することとなるが、実
施の形態ではその熱処理工程手段は制御性、再現性から
ＲＴＡ装置を用いたが、熱処理工程により珪化金属をシ
リコン基板１１と電子放出冷陰極チップ１６の間に形成
できる手段、装置であれば良い。

【００４８】また、上述した実施の形態の電界放出型電
子素子２０は、電子放出冷陰極チップ１６の材料とし
て、モリブデンＭｏが用いられているが、これに限られ
るものではなく、例えば、タンタルＴａ，タングステン
Ｗ，ケイ素Ｓｉ等の電導体材料が使用されてもよい。電
子放出冷陰極チップ１６の形状は、フォトレジストパタ
ーン１４開口部Ａの形状に依存するもので、上記実施形
態では開口部Ａが円形であるので円錐状となったが、例
えば開口部Ａの形状を正方形とすれば４角錐状の電子放
出冷陰極チップとなる。

【００４９】また、上述の電界放出型電子素子２０の製
造方法の実施例では、シリコン基板１１で説明したが、
例えばシリコン膜付きの基板であってもよく、上記した
方法により同一の電界放出型電子素子を製造でき、本発
明の技術的範囲に含まれるものである。

【００５０】

【発明の効果】以上のように請求項１から３の発明によ
れば、シリコンＳｉ基板上に電界放出の原理に基づき電
子放出するエミッタ用冷陰極チップとゲート用金属材料
を有する電界放出型電子素子において、エミッタ冷陰極
チップとシリコンＳｉ基板との間に珪化金属を配するこ
とにより、冷陰極チップとＳｉ基板との接触抵抗が増大
することを抑制し素子特性を向上することができ、更に
高密度に集積する場合であっても各素子の均一性、再現
性を向上させることができた。

【００５１】請求項４及び６の発明によれば、シリコン
Ｓｉ基板上に絶縁層と導電性のゲート層を形成する工程
により電圧印加されるシリコンＳｉ基板とゲート層を絶
縁層を介して形成し、次にエミッタを形成するために前
記絶縁層とゲート層に空洞が形成され、さらに該空洞内
のシリコンＳｉ基板上に珪化金属形成用金属層が形成さ
れる。そして、エミッタ形成用の空洞内のシリコンＳｉ
基板のシリコンと珪化金属形成用金属が熱処理されるこ
とで、自然酸化膜や汚染物を珪化金属中に分散した珪化
金属が形成され、シリコンＳｉ基板と珪化金属の界面は
清浄な界面となり、また清浄な該珪化金属上にエミッタ
材料を堆積形成することにより、接触抵抗を低減した電
界放出型電子素子が製造できる。

【００５２】請求項５の発明によれば、空洞のシリコン
Ｓｉ基板面と前記空洞の内側に張り出すようにゲート層
上面に金属層を形成するので、珪化金属形成用金属と不
用なエミッタ材料をリフトオフする犠牲層が一つの工程
で形成されるので電界放出型電子素子の製造における効
率化が可能となった。かかる場合、空洞のシリコンＳｉ
基板面の金属層は熱処理により珪化金属に形成されてい
るために、不用なエミッタ材料をリフトオフするために
ゲート層上面の金属層をエッチング除去しても、珪化金
属は除去されないのでエミッタもリフトオフされずに接
触抵抗を低減した電界放出型電子素子を製造できる。

【図面の簡単な説明】

【図１】本発明の第１実施の形態に係る電界放出型電子
素子の製造工程を、（ａ）〜（ｇ）で説明する断面図で
ある。

【図２】本発明の第２実施の形態に係る電界放出型電子
素子の製造工程を、（ａ）〜（ｉ）で説明する断面図で
ある。

【図３】従来の電界放出型電子素子の製造工程を、
（ａ）〜（ｆ）で説明する断面図である。

【符号の説明】

１１ シリコンＳｉ基板 １２ 酸化シリコンＳｉＯ2層 １３ 窒化チタンＴｉＮ層 １６ モリブデンＭｏエミッタ １７ チタンＴｉ層 １７ａ 張り出し部 １８ 珪化チタンＴｉＳｉ2層 ２０ 電界放出型電子素子 Ａ２ 凹部

Claims (6)

【特許請求の範囲】
1. 【請求項１】 シリコンＳｉ基板上に電界放出の原理に
   基づき電子放出するエミッタ用冷陰極チップを有する電
   界放出型電子素子において、エミッタ冷陰極チップとシ
   リコンＳｉ基板との間に珪化金属を配することを特徴と
   する電界放出型電子素子。
2. 【請求項２】 珪化金属が、シリコンＳｉ基板のシリコ
   ンＳｉと金属との反応により形成されることを特徴とす
   る請求項１に記載の電界放出型電子素子。
3. 【請求項３】 珪化金属が、珪化チタンＴｉＳｉ2、珪
   化ジルコニウムＺｒＳｉ2、珪化ハフニウムＨｆＳｉ2、
   珪化コバルトＣｏＳｉ2、又は珪化白金ＰｔＳｉ2のいづ
   れか１の珪化金属であることを特徴とする請求項１また
   は請求項２に記載の電界放出型電子素子。
4. 【請求項４】 シリコンＳｉ基板上に絶縁層と導電性の
   ゲート層を形成する工程と、前記の絶縁層とゲート層に
   エミッタ形成用の空洞を形成する工程と、エミッタ形成
   用の空洞内のシリコンＳｉ基板上に珪化金属形成用金属
   層を形成する工程と、熱処理によりエミッタ形成用の空
   洞内の珪化金属形成用金属を珪化金属にする工程と、エ
   ミッタ材料を堆積することにより空洞内にエミッタを形
   成する工程とを備える電界放出型電子素子の製造方法。
5. 【請求項５】 シリコンＳｉ基板上に絶縁層と導電性の
   ゲート層を形成する工程と、前記の絶縁層とゲート層に
   エミッタ形成用の空洞を形成する工程と、該空洞内のシ
   リコンＳｉ基板面及び前記空洞の縁に張り出し部を形成
   するように前記ゲート層上面に対して金属層を形成する
   工程と、熱処理により前記空洞内のシリコンＳｉ基板面
   上の金属層を珪化金属層とする工程と、前記珪化金属層
   上にエミッタ材料を堆積することにより空洞内にエミッ
   タを形成する工程と、未反応の前記ゲート層上面の金属
   層を除去する工程とを備える電界放出型電子素子の製造
   方法。
6. 【請求項６】 シリコンＳｉ基板上に絶縁層と導電性の
   ゲート層を形成する工程と、前記の絶縁層とゲート層に
   エミッタ形成用の空洞を形成する工程と、前記空洞内に
   珪化金属形成用金属層を形成する工程と、熱処理により
   珪化金属形成用金属のシリコンＳｉとの接触部のみを珪
   化金属にする工程と、未反応である不用の珪化金属形成
   用金属を除去する工程と、前記ゲート層上面とエミッタ
   形成用空洞の縁に張り出すように犠牲層を形成する工程
   と、エミッタ材料を堆積して空洞にエミッタを形成する
   工程と、前記犠牲層を除去する工程とを備える電界放出
   型電子素子の製造方法。