JP3160547B2 - 電界放出型電子源の製造方法 - Google Patents

電界放出型電子源の製造方法

Info

Publication number
JP3160547B2
JP3160547B2 JP9045697A JP9045697A JP3160547B2 JP 3160547 B2 JP3160547 B2 JP 3160547B2 JP 9045697 A JP9045697 A JP 9045697A JP 9045697 A JP9045697 A JP 9045697A JP 3160547 B2 JP3160547 B2 JP 3160547B2
Authority
JP
Japan
Prior art keywords
cathode
silicon oxide
film
electron source
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9045697A
Other languages
English (en)
Other versions
JPH1027540A (ja
Inventor
啓介 古賀
義和 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP9045697A priority Critical patent/JP3160547B2/ja
Publication of JPH1027540A publication Critical patent/JPH1027540A/ja
Application granted granted Critical
Publication of JP3160547B2 publication Critical patent/JP3160547B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子線励起のレー
ザ、平面型の固体表示素子、及び超高速の微小真空素子
等への応用が期待される冷陰極電子源等の電界放出型電
子源に関し、特に、集積化及び低電圧化が実現可能な半
導体応用の電界放出型電子源及びその製造方法に関する
ものである。
【0002】
【従来の技術】半導体に対する微細加工技術の進展によ
り、微小な電界放出型電子源を製造することが可能にな
ったので、真空マイクロエレクトロニクス技術の開発が
盛んになりつつある。より低い駆動電圧で動作可能な高
性能な電界放出型電子源を実現するために、LSI技術
を応用して微細化された引出し電極及び急峻な先端を有
する陰極の作成等のアプローチが行なわれている。
【0003】以下、第1の従来例として、ヨーロッパ公
開公報:637050A2に示されている、シリコン基
板を用いて形成された微小な電界放出型電子源及びその
製造方法について図11〜図13を参照しながら説明す
る。
【0004】まず、図11(a)に示すように、シリコ
ン結晶よりなるシリコン基板101の(100)表面に
熱酸化法により酸化シリコン膜102を形成した後、該
酸化シリコン膜102の上にフォトレジスト膜103を
形成する。
【0005】次に、図11(b)に示すように、フォト
リソグラフィ法によりフォトレジスト膜103を約1μ
mの径を有する円板状のエッチングマスク103Aに加
工する。その後、ドライエッチング法によりエッチング
マスク103Aを酸化シリコン膜102に転写して円盤
状体102Aを形成した後、エッチングマスク103A
を除去する。
【0006】次に、円盤状体102Aをマスクとしてシ
リコン基板101に対して異方性ドライエッチングを行
なうことにより、図11(c)に示すように、円盤状体
102Aの下にシリコン基板101よりなる円柱状体1
04Aを形成した後、該円柱状体104Aに結晶異方性
エッチングを行なうことにより、図11(d)に示すよ
うに、側面が(331)面を含む面で形成され且つ頂部
が互いに連続してなる一対の円錐体よりなる鼓状体10
4Bを形成する。
【0007】次に、図12(a)に示すように、鼓状体
104B及びシリコン基板101の表面に薄い第1の熱
酸化膜105を形成した後、円盤状体102Aをマスク
としてシリコン基板101に対して異方性ドライエッチ
ングを行なうことにより、図12(b)に示すように、
鼓状体104Bを鼓状の柱状体104Cに変形させる。
【0008】次に、図12(c)に示すように、熱酸化
法により鼓状の柱状体104C及びシリコン基板101
の表面に第2の熱酸化膜106を形成することにより、
鼓状の柱状体104Cの内部に、微小な径を持ち且つ急
峻な先端部を有するタワー形状の陰極107を形成す
る。
【0009】次に、図12(d)に示すように、蒸着法
により、円盤状体102Aの上及び該円盤状体102A
の周辺のシリコン基板101の上に、絶縁膜108及び
金属膜109を順次堆積する。
【0010】次に、図13に示すように、第2の熱酸化
膜106に対してウェットエッチングを行なうことによ
り、円盤状体102A及び該円盤状体102Aの上に堆
積されている絶縁膜108及び金属膜109を除去する
と、タワー形状の陰極107が露出すると共に、円盤状
体102Aの径と同寸の内径を有する金属膜109より
なる引き出し電極109Aが形成される。
【0011】以下、第2の従来例としては、特開平6−
231675号公報に示されている低仕事関数材料を用
いた電界効果型電子源の製造方法について説明する。
【0012】特開平6−231675号公報には、第1
の従来例で説明した陰極のサイズの縮小化や陰極構造の
改良によるアプローチだけでなく、低仕事関数材料を陰
極の先端部に選択的に形成して、陰極性能の向上を図る
試みが提案されている。この電界放出型電子源の製造方
法は、陰極を形成した後に、陰極の先端部の表面に低仕
事関数材料を斜め蒸着法により選択的に形成し、その
後、熱処理を施してシリサイド化を行なうものであっ
て、結果的に陰極の先端部の仕事関数を低下させること
により、電子放出効率を大きく向上させようとするもの
である。
【0013】
【発明が解決しようとする課題】ところで、第1の従来
例に係る電界放出型電子源は、微小な径を持ち且つ急峻
な先端部を有するタワー形状の陰極を備えているため
に、低い電圧での動作は可能であるが、以下に説明する
ような問題を有している。
【0014】電界放出型電子源を実用化する上で要求さ
れる重要な性能の1つに電子放出の安定性及び均一性が
ある。
【0015】ところが、第1の従来例においては、陰極
の放出電流は、動作時の真空雰囲気や陰極先端部の表面
状態の影響を強く受け、電流放出中に電流放出部の表面
の物性的性質、例えば仕事関数等が変化してしまい、結
果的に動作電流が大幅に変化してしまう。このため、前
述した電子放出の安定性及び均一性の要求性能を満たし
ていなかった。これは、動作中に放出電子が陰極近傍の
残留ガスと衝突してイオンを発生させ、このイオンが陰
極先端部に衝突することによって、陰極先端部の表面状
態を変化させてしまうものと考えられる。
【0016】そこで、これらの電流変動を抑制するため
に、陰極を大規模に集積して個々の電子放出変動を平均
化することにより放出電流を安定化させる方法や、陰極
の電極に電流抑制効果をもつFET等の素子を付加する
ことにより電流変動を強制的に抑制する方法等が提案さ
れている。
【0017】しかしながら、これらの方法は、素子設計
の自由度を低下させたり、新たな素子構造の追加を必要
とする等の理由により、製造コストの大幅な上昇を招く
ので実用上の大きな課題となっている。
【0018】また、第2の従来例に示される、陰極の先
端部に選択的に低仕事関数材料よりなる表面被覆膜が形
成されてなるタワー形状の陰極においては、以下に説明
するような問題がある。すなわち、タワー形状の陰極
は、陰極から放出されるエミッション電流がタワーの根
本部分に集中するため、大電流動作を行なった場合、電
流が集中するタワーの根元部分において大きなジュール
熱が発生する。基板抵抗とタワーの断面積とによって決
まる許容値を越えて電流が流れる場合、発生したジュー
ル熱によって陰極の温度が上昇し、陰極を構成する材料
の融点を超える温度に達した場合には、陰極が溶解して
素子が破壊される恐れがある。
【0019】以上説明したように、動作電流を低減する
べく陰極を微細化するに伴って、陰極に流すことができ
る最大電流値も低下してしまい、大電流動作を行なう上
で大きな障害になるのである。
【0020】また、第2の従来例のように、斜め蒸着法
により陰極の先端部に低仕事関数材料を選択的に形成し
た後、熱処理を施こすことにより、陰極先端部にシリサ
イド膜を形成する方法は、前記の課題を解決しうる可能
性を有しているが、シリサイド膜が金属膜の蒸着プロセ
ス及びその後の熱処理による反応プロセスを用いている
ので、次のような問題がある。
【0021】一般に、蒸着法による膜の形成は、蒸着源
がポイントソース(点源)であるためにウェハ内での膜
厚バラツキが発生しやすい。また、その後の熱処理によ
るシリサイド膜形成プロセスは、蒸着した金属と下地の
シリコン基板との界面における結晶反応を利用している
ため、膜厚バラツキや温度の不均一性によってシリサイ
ド反応の進行速度やシリサイド膜質にバラツキが生じや
すく、微小な形状が要求される陰極の先端部の形成に問
題を有している。
【0022】陰極の先端部の微構造、特に先端部の曲率
半径は、電子放出の際の動作電圧特性に大きな影響を与
えるパラメータである。先端部の曲率半径以外の陰極構
造が同じであると仮定して電界集中係数を比較する計算
を行なった場合、先端部の曲率半径が10nmから2n
mへ変化することによって、電界集中係数は2倍になっ
てしまう。前記の第2の従来例によると、シリサイドプ
ロセスのバラツキの影響により、10nm程度の陰極の
先端部の曲率半径のバラツキが容易に発生してしまい、
結果として素子特性のバラツキが発生し、実用上の大き
な課題となっている。
【0023】前記に鑑み、本発明は、タワー形状の陰極
を微細化しても、陰極に流すことができる最大電流値が
低下しないようにすることを第1の目的とし、陰極先端
部の形状に若干のバラツキがあっても、電子の放出が良
好に行なわれ電子放出の際の動作電圧特性のバラツキが
低減するようにすることを第2の目的とする。
【0024】
【課題を解決するための手段】前記の第1の目的を達成
するため、第1の発明は、陰極の表面及び基板における
引き出し電極の開口部に露出した部分の表面に低仕事関
数材料よりなる表面被覆層を形成するものである。
【0025】本発明に係る第1の電界放出型電子源は、
基板と、該基板上に絶縁膜を介して形成され陰極形成領
域に開口部を有する引き出し電極と、基板上における引
き出し電極の開口部内に形成されたタワー形状の陰極
と、該陰極の表面及び基板における引き出し電極の開口
部に露出した部分の表面に連続して形成された低仕事関
数材料よりなる表面被覆層とを備えている。
【0026】第1の電界放出型電子源によると、陰極の
表面及び基板における引き出し電極の開口部に露出した
部分の表面には低仕事関数材料よりなる表面被覆層が連
続して形成されているため、基板抵抗とタワー形状の陰
極の断面積によって決まる電流許容値が大きくなるの
で、タワー形状の陰極を微細化しても陰極の根元部分に
電流が集中する事態を回避することができる。
【0027】第1の電界放出型電子源において、低仕事
関数材料は、Cr、Mo、Nb、Ta、Ti、W若しく
はZrよりなる高融点金属材料、又は該高融点金属材料
の炭化物、窒化物若しくは珪素化物を含むことが好まし
い。
【0028】前記の第2の目的を達成するため、第2の
発明は、陰極の表面部に不純物が高濃度に含まれた高濃
度不純物層を形成するものである。
【0029】本発明に係る第2の電界放出型電子源は、
基板と、該基板上に絶縁膜を介して形成され陰極形成領
域に開口部を有する引き出し電極と、基板上における引
き出し電極の開口部内に形成された陰極と、該陰極の表
面部に形成され基板の不純物濃度よりも高い不純物濃度
を有する高濃度不純物層とを備えている。
【0030】第2の電界放出型電子源によると、陰極の
表面部に高濃度不純物層が形成されているため、陰極の
表面部から電子の放出が良好に行なわれる。
【0031】第2の電界放出型電子源において、陰極は
タワー形状を有しており、高濃度不純物層は陰極の表面
部及び基板における引き出し電極の開口部に露出した部
分の表面部に連続して形成されていることが好ましい。
【0032】第2の電界放出型電子源において、高濃度
不純物層は10kΩ以下のシート抵抗を有していること
が好ましい。
【0033】本発明に係る第1の電界放出型電子源の製
造方法は、基板上に形成されたエッチングマスクを用い
て基板に対してエッチングを行なって、基板上にタワー
形状の陰極を形成する陰極形成工程と、基板上に全面的
に絶縁膜及び導電膜を順次堆積した後、エッチングマス
ク上の絶縁膜及び導電膜をリフトオフすることにより、
陰極の周囲に開口部を有する引き出し電極を形成する工
程と、陰極の表面及び基板における引き出し電極の開口
部に露出した部分の表面に低仕事関数材料よりなる表面
被覆層を形成する表面被覆層形成工程とを備えている。
【0034】第1の電界放出型電子源の製造方法による
と、タワー形状の陰極及び該陰極の周囲に開口部を有す
る引き出し電極を形成した後に低仕事関数材料よりなる
表面被覆層を形成するため、陰極の表面及び基板におけ
る引き出し電極の開口部に露出した部分の表面に連続し
て低仕事関数材料よりなる表面被覆層を確実に形成する
ことができる。
【0035】第1の電界放出型電子源の製造方法におい
て、表面被覆層形成工程は、堆積方向指向性を有するコ
リメートスパッタ法により表面被覆層を形成する工程を
含むことが好ましい。
【0036】本発明に係る第2の電界放出型電子源の製
造方法は、基板上に形成されたエッチングマスクを用い
て基板に対してエッチングを行なって基板上に陰極を形
成する陰極形成工程と、基板上に全面的に絶縁膜及び導
電膜を順次堆積した後、エッチングマスク上の絶縁膜及
び導電膜をリフトオフすることにより、陰極の周囲に開
口部を有する引き出し電極を形成する工程と、陰極の表
面部に基板の不純物濃度よりも高い不純物濃度を有する
高濃度不純物層を形成する高濃度不純物層形成工程とを
備えている。
【0037】第2の電界放出型電子源の製造方法による
と、陰極及び該陰極の周囲に開口部を有する引き出し電
極を形成した後に高濃度不純物層を形成するため、陰極
の表面に選択的に高濃度不純物層を形成することができ
る。
【0038】第2の電界放出型電子源の製造方法におい
て、高濃度不純物層形成工程は、陰極の表面に、不純物
元素を含む堆積膜を形成する工程と、瞬間熱処理法によ
り堆積膜に含まれる不純物元素を陰極の表面部に固相拡
散させて陰極の表面部に高濃度不純物層を形成する工程
と、堆積膜を除去する工程とを含むことが好ましい。
【0039】第2の電界放出型電子源の製造方法におい
て、高濃度不純物層形成工程は、不純物元素を陰極の表
面部にイオン注入することにより、陰極の表面部に高濃
度不純物層を形成する工程を含むことが好ましい。
【0040】
【発明の実施の形態】
(第1の実施形態)以下、本発明の第1実施形態に係る
電界放出型電子源の構造について図1を参照しながら説
明する。図1(a)は、図1(b)におけるI−I線の
断面構造を示し、図1(b)は平面構造を示している。
【0041】図1(a),(b)に示すように、シリコ
ンの結晶よりなるシリコン基板11の上には、アレイ状
の陰極形成領域にそれぞれ円形状の開口部を有する下部
酸化シリコン膜16A及び上部酸化シリコン膜18Aよ
りなる絶縁膜を介して引き出し電極19Aが形成されて
いる。この場合、引き出し電極19Aの開口部の径は下
部酸化シリコン膜16A及び上部酸化シリコン膜18A
の開口部の径よりも小さく、下部酸化シリコン膜16A
及び上部酸化シリコン膜18Aの開口部周面は引き出し
電極19Aの開口部周面よりも後退している。
【0042】下部酸化シリコン膜16A、上部酸化シリ
コン膜18A及び引き出し電極19Aの開口部の内部に
は、円形断面を持つタワー形状の陰極17が形成されて
おり、該陰極17の先端部は結晶異方性エッチングとシ
リコンの熱酸化プロセスとによって形成された半径2n
m以下の急峻な形状を有している。
【0043】シリコン基板11における下部酸化シリコ
ン膜16A及び上部酸化シリコン膜18Aの開口部に露
出した領域及び陰極17の表面は、高融点金属材料又は
その化合物材料よりなる低仕事関数材料からなる薄い表
面被覆膜20により覆われている。低仕事関数材料とし
ては、Cr、No、Nb、Ta、Ti、W若しくはZr
等の高融点金属材料、又はこれらの高融点金属材料の炭
化物、窒化物若しくは珪化物等の化合物材料が1つ又は
2つ以上含まれているものを適宜用いることができ、こ
れにより、陰極17表面の物理的及び化学的性質を向上
させることが可能となる。例えば、表面被覆膜20とし
てTiN膜をスパッタ法により陰極17の表面に10n
m程度の厚さに形成すると、下地の陰極17の先端部の
急峻な形状がほぼ残存し、急峻な形状を有するTiN膜
により被覆された陰極17を実現することができる。シ
リコンの仕事関数が4.8eV程度であるのに対して、
TiNの仕事関数は2.9eV程度と見積もられ、陰極
17の先端部表面の仕事関数を大幅に低減できる。この
結果、電子放出に必要な引き出し電圧を大幅に低下させ
ることが可能となる。また、表面被覆膜20を構成する
前記の被覆材料は、シリコンに比べて化学的性質が安定
であると考えられるため、電子放出動作時の電流の安定
性向上にも効果があると考えられる。
【0044】また、図1(a)に示すように、下部酸化
シリコン膜16A及び上部酸化シリコン膜18Aよりな
る絶縁膜を引き出し電極19Aよりも後退させておく
と、表面被覆膜20が陰極17の全表面に形成されてい
ても、陰極17と引き出し電極19Aとの絶縁性が良好
に保たれ、短絡不良を引き起こすことはない。特に、大
規模の素子を集積したエミッタアレイ構造においては、
素子の歩留まりの向上及び素子動作の信頼性の向上を図
るために極めて有効な構造である。
【0045】以下、第1実施形態に係る電界放出型電子
源の製造方法について図5〜図7を参照しながら説明す
る。
【0046】まず、図5(a)に示すように、シリコン
結晶よりなるシリコン基板11の(100)面に熱酸化
法により第1の酸化シリコン膜12を形成した後、該第
1の酸化シリコン膜12の上にフォトレジスト膜13を
堆積する。
【0047】次に、図5(b)に示すように、フォトレ
ジスト膜13にフォトリソグラフィ法を行なって、約
0.5μmの径を有するディスク形状のレジストマスク
13Aを形成した後、該レジストマスク13Aを用いて
第1の酸化シリコン膜12に対して異方性のドライエッ
チングを行うことにより、第1の酸化シリコン膜12に
レジストマスク13Aを転写して酸化シリコンマスク1
2Aを形成する。
【0048】次に、図5(c)に示すように、レジスト
マスク13Aを除去した後、酸化シリコンマスク12A
を用いてシリコン基板11に対して異方性ドライエッチ
ングを行なってシリコン基板11の表面に円柱状体14
Aを形成する。
【0049】次に、図5(d)に示すように、結晶異方
性の性質を持つエッチング溶液、例えばエチレンジアミ
ンとピロカテコール水溶液とを用いて円柱状体14Aに
対してウェットエッチングを行なって、側面が(33
1)面を含む面よりなり且つ中央部がくびれた形状の鼓
状体14Bを形成する。この場合、予め、結晶の方位角
度から酸化シリコンマスク12Aの径及びくびれ部の深
さを最適に設計することにより、くびれ部の径が0.1
μm程度の微構造の鼓状体14Bを均一に且つ再現性良
く形成することができる。
【0050】次に、図6(a)に示すように、鼓状体1
4Bのくびれ部保護のために、熱酸化法により鼓状体1
4Bの側壁に例えば厚さ10nm程度の薄い第2の酸化
シリコン膜15を形成した後、再び酸化シリコンマスク
12Aを用いてシリコン基板11に対して異方性のドラ
イエッチングを行なってシリコン基板11を垂直にエッ
チングすることにより、図6(b)に示すように、シリ
コン基板11の表面に鼓状の柱状体14Cを形成する。
【0051】次に、図6(c)に示すように、熱酸化法
により鼓状の柱状体14C及びシリコン基板11の表面
に例えば厚さ100nm程度の第3の酸化シリコン膜1
6を形成することにより、鼓状の柱状体14Cの内部に
陰極17を形成する。このように、鼓状の柱状体14C
の表面に第3の酸化シリコン膜16を形成する理由は、
陰極17の先端部を先鋭化するためと、後述する引き出
し電極下部の絶縁膜の絶縁性を強化するためである。こ
の場合、酸化シリコンの融点よりも低い温度、例えば9
50℃程度の温度条件で熱酸化を行なうと、熱酸化時に
シリコンよりなる陰極17と第3の酸化シリコン膜16
との界面付近にストレスが発生するので、極めて急峻な
形状の先端部を持つ陰極17を形成することができる。
また、熱酸化法により形成したシリコン酸化膜は、他の
方法例えば、蒸着法により形成したシリコン酸化膜より
も膜質に優れているため、高い絶縁抵抗を持っている。
この結果、後述の引き出し電極に電圧を印加する際の絶
縁性に優れ、高信頼性の素子を形成することができる。
【0052】次に、図6(d)に示すように、酸化シリ
コンマスク12Aを介して絶縁膜として用いる第4の酸
化シリコン膜18及び引き出し電極として用いる導電性
膜19を真空蒸着法により順次堆積する。第4の酸化シ
リコン膜18を真空蒸着する際に、オゾンガスを導入す
ることによって、絶縁性に優れた良質なシリコン酸化膜
を形成することができる。また、導電性膜19としてN
b金属膜を用いれば、後述のリフトオフプロセスに際し
て、均一性に優れた引き出し電極を形成することができ
る。
【0053】次に、図7(a)に示すように、バッファ
ード弗酸溶液を用いて超音波雰囲気中でウェットエッチ
ングを行なって、陰極17の側壁部及び酸化シリコンマ
スク12Aを選択的に除去することにより、酸化シリコ
ンマスク12Aの上に堆積した導電性膜19をリフトオ
フすると共に、微小な開口を持つ引き出し電極19A及
び陰極17を露出させる。この場合、ウェットエッチン
グの時間を第3及び第4の酸化シリコン膜16,18が
オーバーエッチングされる程度に調整することにより、
下部酸化シリコン膜16A及び上部酸化シリコン膜18
Aの開口部周面を引き出し電極19Aの開口部周面より
も後退させることができる。
【0054】次に、図7(b)に示すように、全面にス
パッタ法を用いて低仕事関数を持つ金属材料又は該金属
材料の化合物材料からなる被覆材料により表面被覆膜2
0を形成すると、第1の実施形態に係る電界放出型電子
源が得られる。
【0055】以上のように、スパッタ法を用いることに
より、高融点金属材料又は高融点金属材料の化合物材料
からなる被覆材料を用いても、陰極17の上に被覆特性
に優れた表面被覆膜20を形成することができる。
【0056】また、表面被覆膜20の厚さを10nm程
度以下に制御することによって、下地の陰極17の構造
を精密に反映した表面形状を得ることができる。この結
果、表面被覆膜20が形成した後においても、先端部が
nmオーダの微構造を有する陰極17を得ることができ
る。
【0057】また、表面被覆膜20を形成する際に、堆
積方向の指向性が良好なコリメートスパッタ法を用いる
ことによって、引き出し電極19Aの開口部が微小であ
っても、表面被覆膜20を、陰極17の表面のみでな
く、シリコン基板11における引き出し電極19Aの開
口部に露出した底部にも均一に形成することができる。
従って、より低い動作電圧が期待できる微小な素子構造
にも表面被覆プロセスを適用することが可能になり、素
子の高性能化を図る上で有利となる。
【0058】また、前記の製造方法は、プロセスの均一
性及び再現性に優れており、微小寸法を有する電界放出
型電子源アレイを高精度且つ高密度に形成することが可
能になる。
【0059】さらに、シリコンからなる陰極17の表面
上に、低仕事関数をもつ高融点金属材料又は高融点金属
材料の化合物材料よりなる被覆材料を高精度に形成でき
るため、従来に比べて電子放出のための動作電圧を大き
く低減することができる。
【0060】(第2の実施形態)以下、本発明の第2実
施形態に係る電界放出型電子源の構造について図2を参
照しながら説明する。図2(a)は、図2(b)におけ
るII−II線の断面構造を示し、図2(b)は平面構造を
示している。
【0061】図2(a),(b)に示すように、シリコ
ンの結晶よりなるシリコン基板11の上には、アレイ状
の陰極形成領域にそれぞれ円形状の開口部を有する下部
酸化シリコン膜16A及び上部酸化シリコン膜18Aよ
りなる絶縁膜を介して引き出し電極19Aが形成されて
いる。この場合、引き出し電極19Aの開口部の径は下
部酸化シリコン膜16A及び上部酸化シリコン膜18A
の開口部の径よりも小さく、下部酸化シリコン膜16A
及び上部酸化シリコン膜18Aの開口部周面は引き出し
電極19Aの開口部周面よりも後退している。
【0062】下部酸化シリコン膜16A、上部酸化シリ
コン膜18A及び引き出し電極19Aの開口部の内部に
は、円形断面を持つタワー形状の陰極17が形成されて
おり、該陰極17の先端部は結晶異方性エッチングとシ
リコンの熱酸化プロセスとによって形成された半径2n
m以下の急峻な形状を有している。
【0063】シリコン基板11における下部酸化シリコ
ン膜16A及び上部酸化シリコン膜18Aの開口部に露
出した領域の表面部及び陰極17の表面部には、シリコ
ン基板11と同じ導電型で且つシリコン基板11よりも
不純物濃度が高い高濃度不純物層22が薄く形成されて
いる。
【0064】シリコン基板11の導電型としてn型、高
濃度不純物層22の不純物としてリンを用い且つ高濃度
不純物層22のシート抵抗を10kΩ以下にすることに
より、陰極17の先端の電子放出効率を大幅に向上させ
ることができる。この結果、所定の電子放出量に必要な
引き出し電圧を大幅に低下させたり、又は所定の引き出
し電圧における電子放出量を大幅に増加させることが可
能となる。
【0065】以下、第2実施形態に係る電界放出型電子
源の製造方法について図8〜図10を参照しながら説明
する。
【0066】まず、図8(a)に示すように、シリコン
結晶よりなるシリコン基板11の(100)面に熱酸化
法により第1の酸化シリコン膜12を形成した後、該第
1の酸化シリコン膜12の上にフォトレジスト膜13を
堆積する。
【0067】次に、図8(b)に示すように、フォトレ
ジスト膜13にフォトリソグラフィ法を行なって、約
0.5μmの径を有するディスク形状のレジストマスク
13Aを形成した後、該レジストマスク13Aを用いて
第1の酸化シリコン膜12に対して異方性のドライエッ
チングを行うことにより、第1の酸化シリコン膜12に
レジストマスク13Aを転写して酸化シリコンマスク1
2Aを形成する。
【0068】次に、図8(c)に示すように、レジスト
マスク13Aを除去した後、酸化シリコンマスク12A
を用いてシリコン基板11に対して異方性ドライエッチ
ングを行なってシリコン基板11の表面に円柱状体14
Aを形成する。
【0069】次に、図8(d)に示すように、結晶異方
性の性質を持つエッチング溶液、例えばエチレンジアミ
ンとピロカテコール水溶液とを用いて円柱状体14Aに
対してウェットエッチングを行なって、側面が(33
1)面を含む面よりなり且つ中央部がくびれた形状の鼓
状体14Bを形成する。この場合、予め、結晶の方位角
度から酸化シリコンマスク12Aの径及びくびれ部の深
さを最適に設計することにより、くびれ部の径が0.1
μm程度の微構造の鼓状体14Bを均一に且つ再現性良
く形成することができる。
【0070】次に、図9(a)に示すように、鼓状体1
4Bのくびれ部保護のために、熱酸化法により鼓状体1
4Bの側壁に例えば厚さ10nm程度の薄い第2の酸化
シリコン膜15を形成した後、再び酸化シリコンマスク
12Aを用いてシリコン基板11に対して異方性のドラ
イエッチングを行なってシリコン基板11を垂直にエッ
チングすることにより、図9(b)に示すように、シリ
コン基板11の表面に鼓状の柱状体14Cを形成する。
【0071】次に、図9(c)に示すように、熱酸化法
により鼓状の柱状体14C及びシリコン基板11の表面
に例えば厚さ100nm程度の第3の酸化シリコン膜1
6を形成することにより、鼓状の柱状体14Cの内部に
陰極17を形成する。このように、鼓状の柱状体14C
の表面に第3の酸化シリコン膜16を形成する理由は、
陰極17の先端部を先鋭化するためと、後述する引き出
し電極下部の絶縁膜の絶縁性を強化するためである。こ
の場合、酸化シリコンの融点よりも低い温度、例えば9
50℃程度の温度条件で熱酸化を行なうと、熱酸化時に
シリコンよりなる陰極17と第3の酸化シリコン膜16
との界面付近にストレスが発生するので、極めて急峻な
形状の先端部を持つ陰極17を形成することができる。
また、熱酸化法により形成したシリコン酸化膜は、他の
方法例えば、蒸着法により形成したシリコン酸化膜より
も膜質に優れているため、高い絶縁抵抗を持っている。
この結果、後述の引き出し電極に電圧を印加する際の絶
縁性に優れ、高信頼性の素子を形成することができる。
【0072】次に、図9(d)に示すように、酸化シリ
コンマスク12Aを介して絶縁膜として用いる第4の酸
化シリコン膜18及び引き出し電極として用いる導電性
膜19を真空蒸着法により順次堆積する。第4の酸化シ
リコン膜18を真空蒸着する際に、オゾンガスを導入す
ることによって、絶縁性に優れた良質なシリコン酸化膜
を形成することができる。また、導電性膜19としてN
b金属膜を用いれば、後述のリフトオフプロセスに際し
て、均一性に優れた引き出し電極を形成することができ
る。
【0073】次に、図10(a)に示すように、バッフ
ァード弗酸溶液を用いて超音波雰囲気中でウェットエッ
チングを行なって、陰極17の側壁部及び酸化シリコン
マスク12Aを選択的に除去することにより、酸化シリ
コンマスク12Aの上に堆積した導電性膜19をリフト
オフすると共に、微小な開口を持つ引き出し電極19A
及び陰極17を露出させる。この場合、ウェットエッチ
ングの時間を第3及び第4の酸化シリコン膜16,18
がオーバーエッチングされる程度に調整することによ
り、下部酸化シリコン膜16A及び上部酸化シリコン膜
18Aの開口部周面を引き出し電極19Aの開口部周面
よりも後退させることができる。
【0074】次に、図10(b)に示すように、陰極1
7を含むシリコン基板11の全面に亘って高濃度不純物
元素を含有するガラス層、例えばリンガラス層21を堆
積した後、瞬時熱加熱法(RTA法)を用いてリンガラ
ス層21に対して適度な熱処理を行なうことにより、リ
ンガラス層21に含まれる不純物元素を陰極17の表面
部に固層拡散させて、図10(c)に示すように、陰極
17の表面に高濃度不純物層22を形成する。これによ
り、陰極17の表面に抵抗率が10kΩ以下のシート抵
抗を有する高濃度不純物層22を数十nm程度の深さに
均一に形成できる。その後、リンガラス層21を除去す
ると第2の実施形態に係る電界放出型電子源が得られ
る。
【0075】尚、前記の第2の実施形態の製造方法にお
いては、リンガラス層21を用いた固層拡散法により高
濃度不純物層22を形成したが、これに代えて、陰極1
7の表面に不純物元素を低エネルギーのイオン注入法を
用いて導入した後、熱処理を施して、不純物元素を活性
化させることにより、高濃度不純物層22を形成しても
よい。この場合、例えば、イオン注入の際の加速エネル
ギーとして5keV程度の条件を用いて不純物元素であ
るリンをイオン注入することによって、陰極17の表面
に数十nm程度の深さをもつ高濃度不純物層22を均一
に形成することができる。
【0076】以上のように、第2実施形態に係る電界放
出電子源の製造方法によると、陰極17の表面に高濃度
不純物層22を均一に且つ生産性良く形成することがで
きる。また、陰極17の先端部の不純物濃度を高く設定
することができるため、電子放出効率が著しく向上し、
この結果、所定の電子放出量に必要な引き出し電圧を大
幅に低下させたり、又は所定の引き出し電圧における電
子放出量を大幅に増加させることが可能となる。
【0077】尚、前記第1及び第2の実施形態に係る電
界放出型電子源の製造方法においては、陰極17の急峻
な先端部を実現するため、結晶異方性エッチング及び熱
酸化プロセスを用いて、シリコン結晶よりなるシリコン
基板11の(100)面の上に陰極17及び引き出し電
極19Aを形成したが、これに代えて、例えば、ガラス
基板上に低温でポリシリコン膜を形成した後、該ポリシ
リコン膜における電界放出電子源を形成する所定領域
に、例えばレーザアニール等の熱処理を施すことによ
り、所定領域のポリシリコン膜の結晶化を行なう方法を
採用することも可能である。このようにすると、安価な
ガラス基板の上に大面積を持つ電界放出電子源のアレイ
を形成することが可能になる。
【0078】また、第1又は第2の実施形態におけるシ
リコン基板11に代えて、他の半導体材料、例えばGa
As等の化合物半導体よりなる基板を用いることも可能
である。
【0079】さらに、第1及び第2の実施形態において
は、陰極17はタワー形状であり、引き出し電極19A
の開口部も円形状であるが、陰極17の形状及び引き出
し電極19の開口部の形状は限定されるものではない。
以下、陰極17の形状が第1の実施形態及び第2の実施
形態と異なる実施形態について説明する。
【0080】(第3の実施形態)以下、本発明の第3実
施形態に係る電界放出型電子源の構造について図3を参
照しながら説明する。図3(a)は、図3(b)におけ
るIII −III 線の断面構造を示し、図3(b)は平面構
造を示している。
【0081】図3(a),(b)に示すように、シリコ
ンの結晶よりなるシリコン基板11の上には、アレイ状
に配置された矩形状の陰極形成領域にそれぞれ開口部を
有する下部酸化シリコン膜16A及び上部酸化シリコン
膜18Aよりなる絶縁膜を介して引き出し電極19Aが
形成されている。この場合、引き出し電極19Aの開口
部の各辺の長さは下部酸化シリコン膜16A及び上部酸
化シリコン膜18Aの開口部の対応する各辺の長さより
も小さく、下部酸化シリコン膜16A及び上部酸化シリ
コン膜18Aの開口部周面は引き出し電極19Aの開口
部周面よりも後退している。
【0082】下部酸化シリコン膜16A、上部酸化シリ
コン膜18A及び引き出し電極19Aの開口部の内部に
は、ウェッジ構造の陰極17が形成されている。
【0083】シリコン基板11における下部酸化シリコ
ン膜16A及び上部酸化シリコン膜18Aの開口部に露
出した領域の表面部及び陰極17の表面部には、シリコ
ン基板11と同じ導電型で且つシリコン基板11よりも
不純物濃度が高い高濃度不純物層22が浅く形成されて
いる。
【0084】(第4の実施形態)以下、本発明の第4実
施形態に係る電界放出型電子源の構造について図4を参
照しながら説明する。図4(a)は、図4(b)におけ
るIII −III 線の断面構造を示し、図4(b)は平面構
造を示している。
【0085】図4(a),(b)に示すように、シリコ
ンの結晶よりなるシリコン基板11の上には、アレイ状
に配置された円形状の陰極形成領域にそれぞれ開口部を
有する下部酸化シリコン膜16A及び上部酸化シリコン
膜18Aよりなる絶縁膜を介して引き出し電極19Aが
形成されている。この場合、引き出し電極19Aの開口
部の径は下部酸化シリコン膜16A及び上部酸化シリコ
ン膜18Aの開口部の径よりも小さく、下部酸化シリコ
ン膜16A及び上部酸化シリコン膜18Aの開口部周面
は引き出し電極19Aの開口部周面よりも後退してい
る。
【0086】下部酸化シリコン膜16A、上部酸化シリ
コン膜18A及び引き出し電極19Aの開口部の内部に
は円錐形状の陰極17が形成されている。
【0087】シリコン基板11における下部酸化シリコ
ン膜16A及び上部酸化シリコン膜18Aの開口部に露
出した領域の表面部及び陰極17の表面部には、シリコ
ン基板11と同じ導電型で且つシリコン基板11よりも
不純物濃度が高い高濃度不純物層22が浅く形成されて
いる。
【0088】
【発明の効果】第1の電界放出型電子源によると、基板
抵抗とタワー形状の陰極の断面積によって決まる電流許
容値が大きくなるため、タワー形状の陰極を微細化して
も陰極の根元部分に電流が集中する事態を回避できるの
で、陰極の根元部分にジュール熱が発生する事態を回避
でき、これにより、大電流で陰極を駆動しても、陰極が
溶融して素子が破壊する恐れがなくなる。
【0089】第1の電界放出型電子源において、低仕事
関数材料を、Cr、Mo、Nb、Ta、Ti、W若しく
はZrよりなる高融点金属材料又は該高融点金属材料の
炭化物、窒化物若しくは珪素化物を含むものに限定する
と、これらの低仕事関数材料は、シリコンよりなる半導
体装置のプロセスにおいて通常用いられ且つシリコン基
板との反応性に優れた材料であるため、表面被覆膜を均
一且つ生産性良く形成できるので素子を高性能化できる
と共に、通常のシリコンよりなる半導体装置のプロセス
において受け入れられやすいので、産業的に有用であ
る。
【0090】第2の電界放出型電子源によると、陰極の
表面部から電子の放出が良好に行なわれるので、素子の
消費電力を低減することができる。
【0091】第2の電界放出型電子源において、陰極が
タワー形状を有しており、高濃度不純物層が陰極の表面
及び基板における引き出し電極の開口部に露出した部分
の表面に形成されていると、第1の電界放出型電子源と
同様、基板抵抗とタワー形状の陰極の断面積によって決
まる電流許容値が大きくなり、タワー形状の陰極を微細
化しても陰極の根元部分にジュール熱が発生する事態を
回避できるので、大電流で陰極を駆動しても、陰極が溶
融して素子が破壊する恐れがなくなる。
【0092】第2の電界放出型電子源において、高濃度
不純物層が10kΩ以下のシート抵抗を有していると、
電子放出を著しく向上できるので、素子の消費電力を大
きく低下させることができる。
【0093】第1の電界放出型電子源の製造方法による
と、陰極の表面及び基板における引き出し電極の開口部
に露出した部分の表面に連続して低仕事関数材料よりな
る表面被覆層を有する第1の電界放出型電子源を簡易且
つ再現性良く製造することができる。
【0094】第1の電界放出型電子源の製造方法におい
て、表面被覆層形成工程が、堆積方向指向性を有するコ
リメートスパッタ法により表面被覆層を形成する工程を
含むと、コリメートスパッタ法は堆積性能に優れている
ため、素子が微細化して引き出し電極の開口部の径が小
さくなっても、表面被覆層を確実に堆積することができ
るので、素子の信頼性が向上する。
【0095】第2の電界放出型電子源の製造方法による
と、陰極の表面に選択的に高濃度不純物層を形成するこ
とができるため、陰極の表面部に高濃度不純物層を有す
る第2の電界放出型電子源を簡易かつ再現性良く製造す
ることができる。
【0096】第2の電界放出型電子源の製造方法におい
て、高濃度不純物形成工程が、陰極の表面に不純物元素
を含む堆積膜を形成した後、瞬間熱処理法により堆積膜
に含まれる不純物元素を陰極の表面部に固相拡散させる
工程を含むと、陰極の表面部に選択的に高濃度不純物層
を確実に形成することができる。
【0097】第2の電界放出型電子源の製造方法におい
て、高濃度不純物形成工程が、不純物元素を陰極の表面
部にイオン注入することにより、陰極の表面部に高濃度
不純物層を形成する工程を含むと、陰極の表面部に選択
的に高濃度不純物層を確実に形成することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る電界放出型電子
源を示し、(a)は(b)におけるI−I線の断面図で
あり、(b)は平面図である。
【図2】本発明の第2の実施形態に係る電界放出型電子
源を示し、(a)は(b)におけるII−II線の断面図で
あり、(b)は平面図である。
【図3】本発明の第3の実施形態に係る電界放出型電子
源を示し、(a)は(b)におけるIII −III 線の断面
図であり、(b)は平面図である。
【図4】本発明の第4の実施形態に係る電界放出型電子
源を示し、(a)は(b)における IV− IV線の断面
図であり、(b)は平面図である。
【図5】(a)〜(d)は本発明の第1の実施形態に係
る電界放出型電子源の製造方法の各工程を示す断面図で
ある。
【図6】(a)〜(d)は本発明の第1の実施形態に係
る電界放出型電子源の製造方法の各工程を示す断面図で
ある。
【図7】(a),(b)は本発明の第1の実施形態に係
る電界放出型電子源の製造方法の各工程を示す断面図で
ある。
【図8】(a)〜(d)は本発明の第2の実施形態に係
る電界放出型電子源の製造方法の各工程を示す断面図で
ある。
【図9】(a)〜(d)は本発明の第2の実施形態に係
る電界放出型電子源の製造方法の各工程を示す断面図で
ある。
【図10】(a)〜(c)は本発明の第2の実施形態に
係る電界放出型電子源の製造方法の各工程を示す断面図
である。
【図11】(a)〜(d)は従来の電界放出型電子源の
製造方法の各工程を示す断面図である。
【図12】(a)〜(d)は従来の電界放出型電子源の
製造方法の各工程を示す断面図である。
【図13】従来の電界放出型電子源の製造方法の各工程
を示す断面図である。
【符号の説明】 11 シリコン基板 12 第1の酸化シリコン膜 12A 酸化シリコンマスク 13 フォトレジスト膜 13A レジストマスク 14A 円柱状体 14B 鼓状体 14C 鼓状の柱状体 15 第2の酸化シリコン膜 16 第3の酸化シリコン膜 17 陰極 18 第4の酸化シリコン膜 19 導電性膜 19A 引き出し電極 20 表面被覆膜 21 リンガラス層 22 高濃度不純物層
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01J 9/02 H01J 1/304

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 基板上に形成されたエッチングマスクを
    用いて前記基板に対してエッチングを行なって、前記基
    板上にタワー形状の陰極を形成する陰極形成工程と、 前記基板上に全面的に絶縁膜及び導電膜を順次堆積した
    後、前記エッチングマスク上の前記絶縁膜及び導電膜を
    リフトオフすることにより、前記陰極の周囲に開口部を
    有する引き出し電極を形成する工程と、 前記陰極の表面及び前記基板における前記引き出し電極
    の開口部に露出した部分の表面に、堆積方向指向性を有
    するコリメートスパッタ法により表面被覆層を形成する
    表面被覆層形成工程とを備え、 前記表面被覆層は、Cr、Mo、Nb、Ta、Ti、W
    若しくはZrよりなる高融点金属材料の珪素化物を含む
    ことを特徴とする電界放出型電子源の製造方法。
JP9045697A 1996-04-15 1997-04-09 電界放出型電子源の製造方法 Expired - Fee Related JP3160547B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9045697A JP3160547B2 (ja) 1996-04-15 1997-04-09 電界放出型電子源の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-92602 1996-04-15
JP9260296 1996-04-15
JP9045697A JP3160547B2 (ja) 1996-04-15 1997-04-09 電界放出型電子源の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2000386356A Division JP2001202872A (ja) 1996-04-15 2000-12-20 電界放出型電子源及びその製造方法

Publications (2)

Publication Number Publication Date
JPH1027540A JPH1027540A (ja) 1998-01-27
JP3160547B2 true JP3160547B2 (ja) 2001-04-25

Family

ID=26431938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9045697A Expired - Fee Related JP3160547B2 (ja) 1996-04-15 1997-04-09 電界放出型電子源の製造方法

Country Status (1)

Country Link
JP (1) JP3160547B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117423591A (zh) * 2022-07-06 2024-01-19 华为技术有限公司 电子源、制备方法、芯片检测设备及芯片光刻设备

Also Published As

Publication number Publication date
JPH1027540A (ja) 1998-01-27

Similar Documents

Publication Publication Date Title
KR100442982B1 (ko) 전계방출형전자원및그제조방법
US6069018A (en) Method for manufacturing a cathode tip of electric field emission device
JPH0850850A (ja) 電界放出型電子放出素子およびその製造方法
US6326221B1 (en) Methods for manufacturing field emitter arrays on a silicon-on-insulator wafer
JP2900837B2 (ja) 電界放射型冷陰極装置及びその製造方法
JP3160547B2 (ja) 電界放出型電子源の製造方法
JPH1050205A (ja) 電界放出型電子源及びその製造方法
JP3012517B2 (ja) 電子放出素子及びその製造方法
JP2001202872A (ja) 電界放出型電子源及びその製造方法
JP3622406B2 (ja) 冷電子放出素子及びその製造方法
JP3392507B2 (ja) 微小電界放出陰極素子
JP3502883B2 (ja) 冷電子放出素子及びその製造方法
JP3190850B2 (ja) 真空マイクロ素子の製造方法及びこの製造方法による真空マイクロ素子
JP3452222B2 (ja) 冷陰極電子源素子およびその製造方法
KR100275524B1 (ko) 실리사이드 공정을 이용한 전계방출소자 제조방법
JP3826539B2 (ja) 冷電子放出素子の製造方法
JPH09134664A (ja) 電界放射型電子源及びその製造方法
JPH11339637A (ja) 電界放出型電子素子及びその製造方法
JP3945049B2 (ja) 冷電子放出素子の製造方法
JPH09190764A (ja) 電界放射型素子の製造方法
JP3144297B2 (ja) 真空マイクロデバイス及びその製造方法
JPH05242796A (ja) 電子放出素子の製造方法
JPH08329832A (ja) 電子放出素子及びその製造方法
JPH09115429A (ja) 電界放出型電子源素子及びその製造方法
JP3457054B2 (ja) 棒状シリコン構造物の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010130

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080216

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090216

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100216

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees