JP3190850B2 - 真空マイクロ素子の製造方法及びこの製造方法による真空マイクロ素子 - Google Patents
真空マイクロ素子の製造方法及びこの製造方法による真空マイクロ素子Info
- Publication number
- JP3190850B2 JP3190850B2 JP6563897A JP6563897A JP3190850B2 JP 3190850 B2 JP3190850 B2 JP 3190850B2 JP 6563897 A JP6563897 A JP 6563897A JP 6563897 A JP6563897 A JP 6563897A JP 3190850 B2 JP3190850 B2 JP 3190850B2
- Authority
- JP
- Japan
- Prior art keywords
- vacuum micro
- manufacturing
- diamond
- etching
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Cold Cathode And The Manufacture (AREA)
- Electrodes For Cathode-Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、電界放出型冷陰極
を有する真空マイクロ素子の製造方法とその構造に関す
る。
を有する真空マイクロ素子の製造方法とその構造に関す
る。
【０００２】
【従来の技術】電界放出型の真空マイクロ素子は、その
高速応答の可能性、耐放射線・耐高温特性の向上の可能
性、さらに高精細で自発光型のディスプレイの可能性な
どから、近年活発に研究開発が行われている。この真空
マイクロ素子のエミッタ材料としては電子親和力の小さ
い材料が使用されている。例えば、近年、ダイヤモンド
の親和力が０に近いことが見出され（文献：Ｊ．Ｖａｎ
らＪ．ＶａｃＳｃｉ．Ｔｅｃｈｎｏｌ．Ｂ，１０，４，
（１９９２））、ダイヤモンドをエミッタ材料にした真
空マイクロ素子の形成方法は数多く提案されている。
高速応答の可能性、耐放射線・耐高温特性の向上の可能
性、さらに高精細で自発光型のディスプレイの可能性な
どから、近年活発に研究開発が行われている。この真空
マイクロ素子のエミッタ材料としては電子親和力の小さ
い材料が使用されている。例えば、近年、ダイヤモンド
の親和力が０に近いことが見出され（文献：Ｊ．Ｖａｎ
らＪ．ＶａｃＳｃｉ．Ｔｅｃｈｎｏｌ．Ｂ，１０，４，
（１９９２））、ダイヤモンドをエミッタ材料にした真
空マイクロ素子の形成方法は数多く提案されている。
【０００３】例えば、Ｖ．Ｖ．Ｚｈｉｒｏｎらの提案
（文献：Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．Ｂ１３
（２），Ｍａｒ／Ａｐｒ １９９５）では、エミッタの
母体となるＳｉを加工して高さ１００μｍ、数μｍ径の
柱状構造を形成した後、この構造体の先にＳｉ−Ａｕ合
金を数μｍ形成し、更にエッチングや酸化技術を使い先
端を尖らせる。この先鋭化したＳｉエミッタにダイヤモ
ンドをコーティングする。しかしながらこの方法で形成
したダイヤモンドコーティングエミッタはダイヤモンド
が個々のＳｉチップ上に均一に形成されないため安定
性、信頼性をに欠ける。
（文献：Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．Ｂ１３
（２），Ｍａｒ／Ａｐｒ １９９５）では、エミッタの
母体となるＳｉを加工して高さ１００μｍ、数μｍ径の
柱状構造を形成した後、この構造体の先にＳｉ−Ａｕ合
金を数μｍ形成し、更にエッチングや酸化技術を使い先
端を尖らせる。この先鋭化したＳｉエミッタにダイヤモ
ンドをコーティングする。しかしながらこの方法で形成
したダイヤモンドコーティングエミッタはダイヤモンド
が個々のＳｉチップ上に均一に形成されないため安定
性、信頼性をに欠ける。
【０００４】
【発明が解決しようとする課題】本発明では以上のよう
にエミッタ材料にダイヤモンドを使用する場合の従来の
真空マイクロ素子の現状を鑑みて、母体エミッタ材料の
各先端にのみダイヤモンドを有するエミッタを形成し、
ダイヤモンド本来の特性を十分活用できる新しい真空マ
イクロ素子の作成方法とその構造を提案する。
にエミッタ材料にダイヤモンドを使用する場合の従来の
真空マイクロ素子の現状を鑑みて、母体エミッタ材料の
各先端にのみダイヤモンドを有するエミッタを形成し、
ダイヤモンド本来の特性を十分活用できる新しい真空マ
イクロ素子の作成方法とその構造を提案する。
【０００５】
【課題を解決するための手段】本発明の骨子は、エミッ
タ母体となる材料状にダイヤモンド核を成長させ、この
ダイヤモンド核をマスクとして母体エミッタを加工し、
母体エミッタの先端のみにダイヤモンドを有するエミッ
タを形成することにある。
タ母体となる材料状にダイヤモンド核を成長させ、この
ダイヤモンド核をマスクとして母体エミッタを加工し、
母体エミッタの先端のみにダイヤモンドを有するエミッ
タを形成することにある。
【０００６】
【発明の実施の形態】本発明によれば、従来のようにエ
ミッタにコーティングしたダイヤモンドが均一に存在す
ることなく、安定した特性が得られる真空マイクロ素子
の実現が可能である。
ミッタにコーティングしたダイヤモンドが均一に存在す
ることなく、安定した特性が得られる真空マイクロ素子
の実現が可能である。
【０００７】以下、図面を参照して本発明の実施例を詳
細に説明する。図１〜図９は本発明の実施例に係わる真
空マイクロ素子の製造方法を示す工程断面図である。
細に説明する。図１〜図９は本発明の実施例に係わる真
空マイクロ素子の製造方法を示す工程断面図である。
【０００８】まず図１に示すように母体エミッタとなる
第１の基板、例えばＳｉ基板１０２上にダイヤモンド核
１０１を形成する。この実施例で用いるダイヤモンド核
はダイヤモンド成長の初期段階に発生するものである。
ダイヤモンドが基板上に発生する確率は１０8 個／ｃｍ
2 であることから例えば１ｃｍ2 の面積領域には１μｍ
間隔で発生することになる。本実施例ではダイヤモンド
核の形成には熱フィラメント法を用いた。ダイヤモンド
核は水素流量１００ｓｃｃｍ、アセトン流量０．５ｓｃ
ｃｍから成る混合ガスを反応室に導入し、反応圧力１０
０Ｔｏｒｒ、基板温度８００℃とした。核成長時間は１
時間であり、成長した核は平均的に約１μｍ径であっ
た。次に、図２に示すようにダイヤモンド核１０１をマ
スクにして、母体エミッタであるＳｉ基板をエッチング
する。エッチングは、例えば反応性イオンエッチング法
（ＲＩＥ）により所定深さとなるようにエッチングを行
う。本発明では５００ｎｍの深さまでエッチングを行っ
た。この工程によりエミッタ形状が完成する。図３に示
すようにゲート絶縁層１０３となる材料、例えば酸化膜
をスパッタ法により前記エミッタ形状を被覆するように
基板全面に形成する。ここでは、４００ｎｍの膜厚で形
成した。次に、図４に示すようにゲート電極１０４を前
記酸化膜１０３上に形成する。この実施例ではモリブデ
ン（Ｍｏ）をスパッタ法により５００ｎｍの膜厚で形成
した。更に、レジスト１０５をスピンナーにより基板全
面に塗布する。本実施例では約１μｍの膜厚で塗布し、
その後１５０℃、３０分の熱処理を施した。
第１の基板、例えばＳｉ基板１０２上にダイヤモンド核
１０１を形成する。この実施例で用いるダイヤモンド核
はダイヤモンド成長の初期段階に発生するものである。
ダイヤモンドが基板上に発生する確率は１０8 個／ｃｍ
2 であることから例えば１ｃｍ2 の面積領域には１μｍ
間隔で発生することになる。本実施例ではダイヤモンド
核の形成には熱フィラメント法を用いた。ダイヤモンド
核は水素流量１００ｓｃｃｍ、アセトン流量０．５ｓｃ
ｃｍから成る混合ガスを反応室に導入し、反応圧力１０
０Ｔｏｒｒ、基板温度８００℃とした。核成長時間は１
時間であり、成長した核は平均的に約１μｍ径であっ
た。次に、図２に示すようにダイヤモンド核１０１をマ
スクにして、母体エミッタであるＳｉ基板をエッチング
する。エッチングは、例えば反応性イオンエッチング法
（ＲＩＥ）により所定深さとなるようにエッチングを行
う。本発明では５００ｎｍの深さまでエッチングを行っ
た。この工程によりエミッタ形状が完成する。図３に示
すようにゲート絶縁層１０３となる材料、例えば酸化膜
をスパッタ法により前記エミッタ形状を被覆するように
基板全面に形成する。ここでは、４００ｎｍの膜厚で形
成した。次に、図４に示すようにゲート電極１０４を前
記酸化膜１０３上に形成する。この実施例ではモリブデ
ン（Ｍｏ）をスパッタ法により５００ｎｍの膜厚で形成
した。更に、レジスト１０５をスピンナーにより基板全
面に塗布する。本実施例では約１μｍの膜厚で塗布し、
その後１５０℃、３０分の熱処理を施した。
【０００９】次に、図６に示すようにエッチバッグ法に
よりレジスト１０５をダイヤモンド核１０１上のゲート
電極１０４であるＭｏの一部が露出するまでエッチング
する。エッチバックは、ケミカルドライエッチング法
（ＣＤＥ法）等により行うことができる。
よりレジスト１０５をダイヤモンド核１０１上のゲート
電極１０４であるＭｏの一部が露出するまでエッチング
する。エッチバックは、ケミカルドライエッチング法
（ＣＤＥ法）等により行うことができる。
【００１０】ここで例えば、エッチバック条件としては
ＣＦ４ガス流量１４０ｓｃｃｍ、Ｏ２ガス９０ｓｃｃｍ
の混合ガスを用い、圧力０．５Ｔｏｒｒ、マイクロ波パ
ワー６００Ｗにより行った。
ＣＦ４ガス流量１４０ｓｃｃｍ、Ｏ２ガス９０ｓｃｃｍ
の混合ガスを用い、圧力０．５Ｔｏｒｒ、マイクロ波パ
ワー６００Ｗにより行った。
【００１１】さらに、図７に示すように図６でエッチバ
ックしたレジスト１０５ａをマスクにしてゲート電極１
０４をエッチングする。エッチングはレジストのエッチ
ングに用いたＣＤＥ法を用いた。エッチング条件もレジ
ストと同じにした。このＣＤＥ法ではゲート電極１０４
材料のＭｏとゲート絶縁層１０３である酸化膜との選択
比が大きくとれるため、酸化膜が露出したところでエッ
チングをストップすることが容易である。次いで、図８
に示すように酸化膜１０３を薬品によるウエットエッチ
ングでエッチングし、ダイヤモンド核１０１の一部を露
出した。薬品は弗化アンモニウム液であり、５分間のエ
ッチングによりダイヤモンド核１０１が露出し、その後
３０秒の追加エッチングを行った。最後に図９に示すよ
うにレジスト１０５ａを除去する。除去方法は剥離液
（東京応化製ハクリ−１０）を８０℃に加熱し、基板を
１０分間浸し除去した。除去後基板を水洗し、最後に乾
燥させることによって本発明の実施例による真空マイク
ロ素子が完成する。この実施例において、ダイヤモンド
核１０１は、個々の核１０１が均等に離間したアレイ状
に配置されている必要はない。所定面積の中に所定の確
率でばらついて存在していれば基本的にはマイクロ素子
として機能する。但し、より高精度化するためにアレイ
状に配置する必要があればＳｉ基板１０２上に集束イオ
ンビーム等により所定箇所にビームを照射し、そこに核
１０９を成長させるようにすることも可能である。本実
施例によれば、母体エミッタの先端のみにダイヤモンド
を有するエミッタを形成でき、安定した特性の得られる
真空マイクロ素子を得ることが可能である。
ックしたレジスト１０５ａをマスクにしてゲート電極１
０４をエッチングする。エッチングはレジストのエッチ
ングに用いたＣＤＥ法を用いた。エッチング条件もレジ
ストと同じにした。このＣＤＥ法ではゲート電極１０４
材料のＭｏとゲート絶縁層１０３である酸化膜との選択
比が大きくとれるため、酸化膜が露出したところでエッ
チングをストップすることが容易である。次いで、図８
に示すように酸化膜１０３を薬品によるウエットエッチ
ングでエッチングし、ダイヤモンド核１０１の一部を露
出した。薬品は弗化アンモニウム液であり、５分間のエ
ッチングによりダイヤモンド核１０１が露出し、その後
３０秒の追加エッチングを行った。最後に図９に示すよ
うにレジスト１０５ａを除去する。除去方法は剥離液
（東京応化製ハクリ−１０）を８０℃に加熱し、基板を
１０分間浸し除去した。除去後基板を水洗し、最後に乾
燥させることによって本発明の実施例による真空マイク
ロ素子が完成する。この実施例において、ダイヤモンド
核１０１は、個々の核１０１が均等に離間したアレイ状
に配置されている必要はない。所定面積の中に所定の確
率でばらついて存在していれば基本的にはマイクロ素子
として機能する。但し、より高精度化するためにアレイ
状に配置する必要があればＳｉ基板１０２上に集束イオ
ンビーム等により所定箇所にビームを照射し、そこに核
１０９を成長させるようにすることも可能である。本実
施例によれば、母体エミッタの先端のみにダイヤモンド
を有するエミッタを形成でき、安定した特性の得られる
真空マイクロ素子を得ることが可能である。
【００１２】本発明は上記実施例に限定されるものでは
なく、本発明の趣旨を逸脱しない範囲でいろいろ変形し
て実施できる。次に、上記実施例による真空マイクロ素
子を応用した平板型画像表示装置の実施例について述べ
る。この実施例の平行平板型画像表示装置は、図１０に
示すように、真空マイクロ素子のエミッタが多数形成さ
れたＳｉ基板１０２（以下、真空マイクロ素子部１００
と記す）と蛍光体層２０３及びＩＴＯから成る透明電極
（アノード電極）層２０２が順次形成されたガラスフェ
ースプレート２０１とが所定の間隔を設けて対抗配置さ
れており、これらにより真空筐体が構成されている。即
ち真空マイクロ素子部１００は真空筐体の一部として用
いられている。
なく、本発明の趣旨を逸脱しない範囲でいろいろ変形し
て実施できる。次に、上記実施例による真空マイクロ素
子を応用した平板型画像表示装置の実施例について述べ
る。この実施例の平行平板型画像表示装置は、図１０に
示すように、真空マイクロ素子のエミッタが多数形成さ
れたＳｉ基板１０２（以下、真空マイクロ素子部１００
と記す）と蛍光体層２０３及びＩＴＯから成る透明電極
（アノード電極）層２０２が順次形成されたガラスフェ
ースプレート２０１とが所定の間隔を設けて対抗配置さ
れており、これらにより真空筐体が構成されている。即
ち真空マイクロ素子部１００は真空筐体の一部として用
いられている。
【００１３】尚、本発明の実施例においてダイヤモンド
核をエミッタとして用いたが、マスクとしてのみ使用す
ることも可能である。即ち、エミッタの先鋭化に対して
非常に有効な手段となる。例えば、上記実施例において
Ｓｉ基板１０２を、ダイヤモンド核１０１をマスクにし
てエッチングを行った後、熱酸化を形成する。この過程
においてＳｉ基板は非常に先鋭化されたエミッタを形成
する。最後に酸化膜を除去することによってダイヤモン
ド核も除去され（リフトオフ）、非常に先鋭化されたＳ
ｉエミッタが露出する。この手法を用いれば、露光、現
像、パターニングというプロセス無しに先鋭化されたＳ
ｉエミッタが実現できる。
核をエミッタとして用いたが、マスクとしてのみ使用す
ることも可能である。即ち、エミッタの先鋭化に対して
非常に有効な手段となる。例えば、上記実施例において
Ｓｉ基板１０２を、ダイヤモンド核１０１をマスクにし
てエッチングを行った後、熱酸化を形成する。この過程
においてＳｉ基板は非常に先鋭化されたエミッタを形成
する。最後に酸化膜を除去することによってダイヤモン
ド核も除去され（リフトオフ）、非常に先鋭化されたＳ
ｉエミッタが露出する。この手法を用いれば、露光、現
像、パターニングというプロセス無しに先鋭化されたＳ
ｉエミッタが実現できる。
【００１４】
【発明の効果】以上のように本発明を用いることにより
ダイヤモンドエミッタ形状の安定性、再現性が向上し、
更に生産コストの大幅な削減が可能な真空マイクロ素子
を提供できる。
ダイヤモンドエミッタ形状の安定性、再現性が向上し、
更に生産コストの大幅な削減が可能な真空マイクロ素子
を提供できる。
【図１】 本発明の一実施例による真空マイクロ素子の
製造工程を示す断面図。
製造工程を示す断面図。
【図２】 本発明の一実施例による真空マイクロ素子の
製造工程を示す断面図。
製造工程を示す断面図。
【図３】 本発明の一実施例による真空マイクロ素子の
製造工程を示す断面図。
製造工程を示す断面図。
【図４】 本発明の一実施例による真空マイクロ素子の
製造工程を示す断面図。
製造工程を示す断面図。
【図５】 本発明の一実施例による真空マイクロ素子の
製造工程を示す断面図。
製造工程を示す断面図。
【図６】 本発明の一実施例による真空マイクロ素子の
製造工程を示す断面図。
製造工程を示す断面図。
【図７】 本発明の一実施例による真空マイクロ素子の
製造工程を示す断面図。
製造工程を示す断面図。
【図８】 本発明の一実施例による真空マイクロ素子の
製造工程を示す断面図。
製造工程を示す断面図。
【図９】 本発明の一実施例による真空マイクロ素子の
製造工程を示す断面図。
製造工程を示す断面図。
【図１０】 本発明の一実施例による平板型画像表示装
置を示す断面図。
置を示す断面図。
１００…真空マイクロ素子部 １０１…ダイヤモンド核 １０２…Ｓｉ基板 １０３…ゲート絶縁酸化膜層 １０４…ゲート電極Ｍｏ層 １０５…レジスト ２０１…フェースプレート ２０２…透明電極（アノード電極） ２０３…蛍光体層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−225393（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01J 9/02 H01J 1/304
Claims (9)
- 【請求項１】 基板上にダイヤモンド核を形成する工程
と、前記核をマスクとして基板をエッチングしてエミッ
タを形成する工程と、このエミッタ上に絶縁膜、ゲート
電極を順次積層する工程と、前記ゲート電極及び絶縁膜
の一部を開口してダイヤモンド核を露出する工程とを含
む真空マイクロ素子の製造方法。 - 【請求項２】 前記請求項１記載の方法により製造され
るエミッタ先端のみにダイヤモンドを有することを特徴
とする真空マイクロ素子。 - 【請求項３】 前記ゲート電極を前記絶縁膜上に積層し
た後に前記ゲート電極上にレジストを積層し、前記レジ
ストをエッチングして前記ゲート電極の一部を露出する
ことを特徴とする請求項１記載の真空マイクロ素子の製
造方法。 - 【請求項４】 前記レジストのエッチングは、ケミカル
ドライエッチング法によるエッチバックにより行うこと
を特徴とする請求項３記載の真空マイクロ素子の製造方
法。 - 【請求項５】 前記ダイヤモンド核を露出する工程の後
に前記レジストを除去することを特徴とする請求項３記
載の真空マイクロ素子の製造方法。 - 【請求項６】 水素とアセトンとの混合ガスを用いて前
記ダイヤモンド核を形成することを特徴とする請求項１
記載の真空マイクロ素子の製造方法。 - 【請求項７】 前記基板を反応性イオンエッチング法に
よりエッチングすることを特徴とする請求項１記載の真
空マイクロ素子の製造方法。 - 【請求項８】 前記基板はＳｉ基板であることを特徴と
する請求項１記載の真空マイクロ素子の製造方法。 - 【請求項９】 前記絶縁膜は酸化膜であることを特徴と
する請求項１記載の真空マイクロ素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6563897A JP3190850B2 (ja) | 1997-03-19 | 1997-03-19 | 真空マイクロ素子の製造方法及びこの製造方法による真空マイクロ素子 |
| US09/042,738 US6103133A (en) | 1997-03-19 | 1998-03-17 | Manufacturing method of a diamond emitter vacuum micro device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6563897A JP3190850B2 (ja) | 1997-03-19 | 1997-03-19 | 真空マイクロ素子の製造方法及びこの製造方法による真空マイクロ素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10261360A JPH10261360A (ja) | 1998-09-29 |
| JP3190850B2 true JP3190850B2 (ja) | 2001-07-23 |
Family
ID=13292777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6563897A Expired - Fee Related JP3190850B2 (ja) | 1997-03-19 | 1997-03-19 | 真空マイクロ素子の製造方法及びこの製造方法による真空マイクロ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3190850B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101561398B1 (ko) | 2014-11-28 | 2015-10-16 | 황상식 | 조립식 사물함의 조립구조 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6822379B2 (en) * | 2002-10-01 | 2004-11-23 | Hewlett-Packard Development Company, L.P. | Emission device and method for forming |
| JP2006269153A (ja) * | 2005-03-23 | 2006-10-05 | Sonac Kk | 電界電子放出素子およびその製造方法 |
-
1997
- 1997-03-19 JP JP6563897A patent/JP3190850B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101561398B1 (ko) | 2014-11-28 | 2015-10-16 | 황상식 | 조립식 사물함의 조립구조 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10261360A (ja) | 1998-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4307507A (en) | Method of manufacturing a field-emission cathode structure | |
| US5583393A (en) | Selectively shaped field emission electron beam source, and phosphor array for use therewith | |
| US20010004979A1 (en) | Field emission display and method for fabricating the same | |
| EP0939418B1 (en) | Field-emission electron source and method of manufacturing the same | |
| JP2000500266A (ja) | 電界エミッタ装置、およびそれを製作するためのベールプロセス | |
| JP3019041B2 (ja) | 電界放出型陰極及びその製造方法 | |
| JP3190850B2 (ja) | 真空マイクロ素子の製造方法及びこの製造方法による真空マイクロ素子 | |
| US6093074A (en) | Vacuum microdevice and method of manufacturing the same | |
| JPH0887956A (ja) | 電子放出素子、電子放出素子の製造方法、ｃｒｔ、及び平面ディスプレイ | |
| JPH09185942A (ja) | 冷陰極素子及びその製造方法 | |
| JPH0765706A (ja) | 陰極装置及びその製造方法 | |
| US6103133A (en) | Manufacturing method of a diamond emitter vacuum micro device | |
| JP3086445B2 (ja) | 電界放出素子の形成方法 | |
| JP3097523B2 (ja) | 電界放射型素子の製造方法 | |
| JP3622406B2 (ja) | 冷電子放出素子及びその製造方法 | |
| JP3135131B2 (ja) | 電子放出素子 | |
| JPH09270228A (ja) | 電界放射型電子源の製造方法 | |
| US5468169A (en) | Field emission device employing a sequential emitter electrode formation method | |
| JPH05274998A (ja) | 電子放出素子 | |
| JP3160547B2 (ja) | 電界放出型電子源の製造方法 | |
| JP3457054B2 (ja) | 棒状シリコン構造物の製造方法 | |
| JP3460376B2 (ja) | 微少冷電子源の製造方法 | |
| KR100313780B1 (ko) | 냉전자 전계방출용 다이아몬드 팁 및 그 제조방법 | |
| JP3097522B2 (ja) | 電界放射型素子の製造方法 | |
| JPH05242796A (ja) | 電子放出素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090518 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |