JP3019041B2 - 電界放出型陰極及びその製造方法 - Google Patents
電界放出型陰極及びその製造方法Info
- Publication number
- JP3019041B2 JP3019041B2 JP26238997A JP26238997A JP3019041B2 JP 3019041 B2 JP3019041 B2 JP 3019041B2 JP 26238997 A JP26238997 A JP 26238997A JP 26238997 A JP26238997 A JP 26238997A JP 3019041 B2 JP3019041 B2 JP 3019041B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- field emission
- insulating layer
- emitter
- emission cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/30—Cold cathodes
- H01J2201/304—Field emission cathodes
- H01J2201/30403—Field emission cathodes characterised by the emitter shape
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、電界放出型ディス
プレイなどの電子放出源となる冷陰極、特に鋭利な先端
から電子を放出する電界放出型陰極とその製造方法に関
する。
プレイなどの電子放出源となる冷陰極、特に鋭利な先端
から電子を放出する電界放出型陰極とその製造方法に関
する。
【０００２】
【従来の技術】鋭利な先端を有する円錐型のエミッタ
と、該エミッタの近傍に形成され、エミッタからの電流
を引き出す機能並びに電流制御機能を持つゲート電極と
で構成された微小冷陰極をアレイ状に並べた冷陰極素子
構造（以下、ＦＥＡと略記する）については既に、スピ
ント(Spindt)によりJournal of Applied Physics, Vol.
39, No. 7, P3504, 1968に報告されている。
と、該エミッタの近傍に形成され、エミッタからの電流
を引き出す機能並びに電流制御機能を持つゲート電極と
で構成された微小冷陰極をアレイ状に並べた冷陰極素子
構造（以下、ＦＥＡと略記する）については既に、スピ
ント(Spindt)によりJournal of Applied Physics, Vol.
39, No. 7, P3504, 1968に報告されている。
【０００３】このような構造のＦＥＡは、開発者の名前
からスピント型冷陰極と呼ばれ、熱陰極と比較して高い
電流密度が得られ、放出電子の速度分布が小さい等の利
点を持つ。
からスピント型冷陰極と呼ばれ、熱陰極と比較して高い
電流密度が得られ、放出電子の速度分布が小さい等の利
点を持つ。
【０００４】また、ＦＥＡは、従来の電子顕微鏡に使用
している単一の電界放出エミッタと比較して、電流雑音
が小さく、数１０〜２００Ｖの低い電圧で動作する特徴
を持つ。
している単一の電界放出エミッタと比較して、電流雑音
が小さく、数１０〜２００Ｖの低い電圧で動作する特徴
を持つ。
【０００５】更に電子顕微鏡に使用している単一の電界
放出型エミッタは、動作環境として１０-8Ｐａ程度の超
高真空度が必要とされるのに対し、ＦＥＡは、エミッタ
の極近傍に構成されたゲート電極構造になっていること
と、複数のエミッタをアレイ状に配置することにより、
１０-4〜１０-6Ｐａ程度の真空環境の封じ切りガラス管
でも動作するという特徴も備えている。
放出型エミッタは、動作環境として１０-8Ｐａ程度の超
高真空度が必要とされるのに対し、ＦＥＡは、エミッタ
の極近傍に構成されたゲート電極構造になっていること
と、複数のエミッタをアレイ状に配置することにより、
１０-4〜１０-6Ｐａ程度の真空環境の封じ切りガラス管
でも動作するという特徴も備えている。
【０００６】図４は典型的なＦＥＡの構造を示す図であ
る。同図に示すように、シリコン基板１上に形成された
鋭利な先端を有する円錐型のエミッタ２と、酸化膜から
なる絶縁層３を介してエミッタ２の先端部のすぐ近くに
形成されたゲート電極４で構成されている。ゲート電極
４には外部から電圧を印加するための不図示の接続部、
例えばボンディングパッド部が接続されている。このよ
うなＦＥＡは図５に示すような工程により製造される。
る。同図に示すように、シリコン基板１上に形成された
鋭利な先端を有する円錐型のエミッタ２と、酸化膜から
なる絶縁層３を介してエミッタ２の先端部のすぐ近くに
形成されたゲート電極４で構成されている。ゲート電極
４には外部から電圧を印加するための不図示の接続部、
例えばボンディングパッド部が接続されている。このよ
うなＦＥＡは図５に示すような工程により製造される。
【０００７】まず、図５（ａ）に示すように、シリコン
基板１上に窒化膜５をＣＶＤ法で形成する。次に、図５
（ｂ）に示すように、窒化膜５を通常の露光技術によ
り、レジストでパターニングした後（図示せず）、ドラ
イエッチングにより円形にマスクパターン５とする。
基板１上に窒化膜５をＣＶＤ法で形成する。次に、図５
（ｂ）に示すように、窒化膜５を通常の露光技術によ
り、レジストでパターニングした後（図示せず）、ドラ
イエッチングにより円形にマスクパターン５とする。
【０００８】続いて、図５（ｃ）に示すように、マスク
パターン５をマスクとして熱酸化法によって酸化膜から
なる絶縁層３を形成する。この工程において、図５
（ｃ）に示すように、窒化膜５の下に円錐状のエミッタ
が形成される。
パターン５をマスクとして熱酸化法によって酸化膜から
なる絶縁層３を形成する。この工程において、図５
（ｃ）に示すように、窒化膜５の下に円錐状のエミッタ
が形成される。
【０００９】次に、図５（ｄ）に示すように、蒸着法に
よってゲート電極４を酸化膜からなる絶縁層３及び窒化
膜５上に堆積する。
よってゲート電極４を酸化膜からなる絶縁層３及び窒化
膜５上に堆積する。
【００１０】次に、図５（ｅ）に示すように、リン酸等
のエッチング液を用いて窒化膜５を除去する。この際、
窒化膜５上に堆積したゲート電極材料も同時にリフトオ
フされる。
のエッチング液を用いて窒化膜５を除去する。この際、
窒化膜５上に堆積したゲート電極材料も同時にリフトオ
フされる。
【００１１】最後に、図５（ｆ）に示すようにフッ酸等
のエッチング液を用いてエミッタ２周辺の酸化膜３を除
去することにより、ＦＥＡが形成される。
のエッチング液を用いてエミッタ２周辺の酸化膜３を除
去することにより、ＦＥＡが形成される。
【００１２】このようなＦＥＡの電流密度向上にはエミ
ッタを高密度化することが望ましい。しかしながら、上
述した製造方法では、エミッタを形成するためのマスク
パターンは、露光に使用する紫外線の波長程度のサブミ
クロンオーダーが加工限界であり、従って、エミッタの
高密度化には自ずと限度があった。
ッタを高密度化することが望ましい。しかしながら、上
述した製造方法では、エミッタを形成するためのマスク
パターンは、露光に使用する紫外線の波長程度のサブミ
クロンオーダーが加工限界であり、従って、エミッタの
高密度化には自ずと限度があった。
【００１３】また、特開平９−１０６７７４号公報に
は、エミッタを形成するマスクとして荷電粒子を使用
し、該荷電粒子のクーロン反発力を利用した自己調整型
の間隔制御を与える高密度パターン形成ステップを使用
する電界放出ディスプレイ及びその製造方法が開示され
ている。しかしながら、この製造方法によるＦＥＡも、
荷電粒子の大きさはその好適な実施例においても０．６
μｍ程度の直径であり、エミッタの更なる高密度化に寄
与するものではない。
は、エミッタを形成するマスクとして荷電粒子を使用
し、該荷電粒子のクーロン反発力を利用した自己調整型
の間隔制御を与える高密度パターン形成ステップを使用
する電界放出ディスプレイ及びその製造方法が開示され
ている。しかしながら、この製造方法によるＦＥＡも、
荷電粒子の大きさはその好適な実施例においても０．６
μｍ程度の直径であり、エミッタの更なる高密度化に寄
与するものではない。
【００１４】
【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたものであり、ＦＥＡの電流密度向上のため
のエミッタの更なる高密度化を図ることであり、特に
０．１μｍ程度のマスクを容易に形成しうる方法並び
に、該方法により高密度化されたＦＥＡを提供するもの
である。
鑑みなされたものであり、ＦＥＡの電流密度向上のため
のエミッタの更なる高密度化を図ることであり、特に
０．１μｍ程度のマスクを容易に形成しうる方法並び
に、該方法により高密度化されたＦＥＡを提供するもの
である。
【００１５】
【発明を解決するための手段】本発明の電界放出型陰極
の製造方法は、シリコン基板上に鋭利な先端から電子を
放出するエミッタの製造方法において、エミッタ形成の
マスクとして、シリコン基板中に酸素種を形成し、熱処
理によりシリコンと反応して形成される酸化珪素の核を
使用することを特徴とする。
の製造方法は、シリコン基板上に鋭利な先端から電子を
放出するエミッタの製造方法において、エミッタ形成の
マスクとして、シリコン基板中に酸素種を形成し、熱処
理によりシリコンと反応して形成される酸化珪素の核を
使用することを特徴とする。
【００１６】即ち本発明は、シリコン基板上に鋭利な先
端から電子を放出するエミッタを有する電界放出型陰極
の製造方法において、（１）前記シリコン基板中に絶縁
層を形成する工程、（２）前記シリコン基板を熱処理す
ることにより、基板中に含まれる格子間酸素を酸化珪素
（ＳｉＯｘ）の核を成長させる工程、（３）前記酸化珪
素の核をマスクとして、前記シリコン基板をエッチング
する工程、とを有してなる電界放出型陰極の製造方法で
ある。
端から電子を放出するエミッタを有する電界放出型陰極
の製造方法において、（１）前記シリコン基板中に絶縁
層を形成する工程、（２）前記シリコン基板を熱処理す
ることにより、基板中に含まれる格子間酸素を酸化珪素
（ＳｉＯｘ）の核を成長させる工程、（３）前記酸化珪
素の核をマスクとして、前記シリコン基板をエッチング
する工程、とを有してなる電界放出型陰極の製造方法で
ある。
【００１７】また本発明は、シリコン基板上に鋭利な先
端から電子を放出するエミッタを有する電界放出型陰極
の製造方法において、シリコン基板上に鋭利な先端から
電子を放出するエミッタを有する電界放出型陰極の製造
方法において、（１）前記シリコン基板中に絶縁層を形
成する工程、（２）前記シリコン基板の絶縁層の形成さ
れていない基板表面近傍に高酸素領域を形成する工程、
（３）前記シリコン基板を熱処理することにより、前記
高酸素領域中の酸素を酸化珪素の核に成長させる工程、
（４）前記酸化珪素の核をマスクとして、前記シリコン
基板をエッチングする工程、とを有してなる電界放出型
陰極の製造方法である。
端から電子を放出するエミッタを有する電界放出型陰極
の製造方法において、シリコン基板上に鋭利な先端から
電子を放出するエミッタを有する電界放出型陰極の製造
方法において、（１）前記シリコン基板中に絶縁層を形
成する工程、（２）前記シリコン基板の絶縁層の形成さ
れていない基板表面近傍に高酸素領域を形成する工程、
（３）前記シリコン基板を熱処理することにより、前記
高酸素領域中の酸素を酸化珪素の核に成長させる工程、
（４）前記酸化珪素の核をマスクとして、前記シリコン
基板をエッチングする工程、とを有してなる電界放出型
陰極の製造方法である。
【００１８】更に本発明は、これらの方法により製造さ
れるシリコン基板と、該シリコン上に形成した先端を先
鋭化した電子を放出するエミッタと、該エミッタとその
近傍を除いて形成した絶縁層と、該絶縁層の上に形成さ
れ、前記エミッタを取り囲む開口を持ち外部から電圧を
印加するための接続部を備えたゲート電極とを有する電
界放出型陰極に関する。
れるシリコン基板と、該シリコン上に形成した先端を先
鋭化した電子を放出するエミッタと、該エミッタとその
近傍を除いて形成した絶縁層と、該絶縁層の上に形成さ
れ、前記エミッタを取り囲む開口を持ち外部から電圧を
印加するための接続部を備えたゲート電極とを有する電
界放出型陰極に関する。
【００１９】本発明の方法で得られる前記酸化珪素の核
によるマスクは、直径０．１μｍ程度の非常に微細なも
のが得られ、その結果、エミッタの高密度化が可能とな
り、ＦＥＡの電流密度向上が可能となる。
によるマスクは、直径０．１μｍ程度の非常に微細なも
のが得られ、その結果、エミッタの高密度化が可能とな
り、ＦＥＡの電流密度向上が可能となる。
【００２０】
【発明の実施の形態】以下、本発明の電界放出型冷陰極
について図面を参照して説明する。
について図面を参照して説明する。
【００２１】図１は、本発明の一実施形態になる電界放
出型陰極の構造を模式的に示す一部断面斜視図である。
この電界放出型陰極は、各々のゲート電極４の開口内
に、エミッタ２を複数形成した構造となっている。ゲー
ト電極４の開口径は通常の露光技術を用いることにより
直径０．４μｍ程度まで微細化することができる。本発
明による電界放出型陰極の製造方法では、該開口内に複
数の微小エミッタ２を形成することが可能であるため、
エミッションサイトが増え、更に先端半径も小さくなる
ことから電界強度も強まり、電流密度を向上させること
ができる。
出型陰極の構造を模式的に示す一部断面斜視図である。
この電界放出型陰極は、各々のゲート電極４の開口内
に、エミッタ２を複数形成した構造となっている。ゲー
ト電極４の開口径は通常の露光技術を用いることにより
直径０．４μｍ程度まで微細化することができる。本発
明による電界放出型陰極の製造方法では、該開口内に複
数の微小エミッタ２を形成することが可能であるため、
エミッションサイトが増え、更に先端半径も小さくなる
ことから電界強度も強まり、電流密度を向上させること
ができる。
【００２２】次に、このような構造を備えた電界放出型
陰極の製造方法の一例を図面を参照して説明する。
陰極の製造方法の一例を図面を参照して説明する。
【００２３】図２は、本発明の一実施形態になる電界放
出型陰極の製造工程を示す概略断面図である。
出型陰極の製造工程を示す概略断面図である。
【００２４】まず、図２（ａ）に示すように、格子間酸
素６を過剰に含むＣＺ（czochralski）法で引き上げて
形成したシリコン基板１上に、ＣＶＤ法を用いて窒化膜
５を形成した後、該窒化膜５を通常の露光技術を用いて
不図示のレジストをマスクとして所定のパターンにエッ
チングする。このとき、窒化膜５の下にはシリコン基板
１との反応を防止する３００オングストローム程度の酸
化膜（図示せず）を形成しておく。なお、格子間酸素は
シリコン基板中に１３〜２０×１０17ａｔｍｓ／ｃ
ｍ2、より好ましくは１４〜１６×１０17ａｔｍｓ／ｃ
ｍ2含まれているのが望ましく、この範囲であれば、上
記ＣＺ法のみに限定されず、それ以外の方法で製造され
たシリコン基板のいずれもが使用できる。
素６を過剰に含むＣＺ（czochralski）法で引き上げて
形成したシリコン基板１上に、ＣＶＤ法を用いて窒化膜
５を形成した後、該窒化膜５を通常の露光技術を用いて
不図示のレジストをマスクとして所定のパターンにエッ
チングする。このとき、窒化膜５の下にはシリコン基板
１との反応を防止する３００オングストローム程度の酸
化膜（図示せず）を形成しておく。なお、格子間酸素は
シリコン基板中に１３〜２０×１０17ａｔｍｓ／ｃ
ｍ2、より好ましくは１４〜１６×１０17ａｔｍｓ／ｃ
ｍ2含まれているのが望ましく、この範囲であれば、上
記ＣＺ法のみに限定されず、それ以外の方法で製造され
たシリコン基板のいずれもが使用できる。
【００２５】次に、図２（ｂ）に示すように、シリコン
基板１を加熱して熱酸化を行い、絶縁層３を形成する。
熱酸化の方法としては特に限定されず、従来公知の酸化
雰囲気下での熱酸化法のいずれもが使用できる。この熱
酸化により、窒化膜５の下は酸化されず、露出している
基板の領域のみが酸化される。熱酸化の温度、時間等は
所望の膜厚の絶縁層３が形成されるよう適宜調整され
る。またこの熱酸化の際の熱により、基板１内に含まれ
る過剰の格子間酸素が析出し、酸化珪素の核７が形成さ
れる。この酸化珪素の核７の直径は、加熱時間及び加熱
温度を制御することにより調整することができ、例え
ば、１０００℃で３時間加熱した場合には約０．１μｍ
程度となる。
基板１を加熱して熱酸化を行い、絶縁層３を形成する。
熱酸化の方法としては特に限定されず、従来公知の酸化
雰囲気下での熱酸化法のいずれもが使用できる。この熱
酸化により、窒化膜５の下は酸化されず、露出している
基板の領域のみが酸化される。熱酸化の温度、時間等は
所望の膜厚の絶縁層３が形成されるよう適宜調整され
る。またこの熱酸化の際の熱により、基板１内に含まれ
る過剰の格子間酸素が析出し、酸化珪素の核７が形成さ
れる。この酸化珪素の核７の直径は、加熱時間及び加熱
温度を制御することにより調整することができ、例え
ば、１０００℃で３時間加熱した場合には約０．１μｍ
程度となる。
【００２６】次に、窒化膜５を除去した後、図２（ｃ）
に示すように蒸着法等によりゲート電極４を形成した
後、レジスト８を塗布する。
に示すように蒸着法等によりゲート電極４を形成した
後、レジスト８を塗布する。
【００２７】続いて、図２（ｄ）に示すように、通常の
露光技術により所望の直径の開口を形成するようにパタ
ーニングし、ゲート電極４をドライエッチングする。
露光技術により所望の直径の開口を形成するようにパタ
ーニングし、ゲート電極４をドライエッチングする。
【００２８】次に図２（ｅ）に示すように、酸化珪素の
核７をマスクとしてシリコン基板１を反応性イオンエッ
チング（ＲＩＥ）によりエッチングする。この工程によ
り同図に示すようなエミッタ２が形成される。なお、エ
ッチングは絶縁層３の深さと同程度まで行う。
核７をマスクとしてシリコン基板１を反応性イオンエッ
チング（ＲＩＥ）によりエッチングする。この工程によ
り同図に示すようなエミッタ２が形成される。なお、エ
ッチングは絶縁層３の深さと同程度まで行う。
【００２９】最後にレジスト８及びマスクとして用いた
酸化珪素の核７を除去することにより図２（ｆ）に示す
ような電界放出型陰極が得られる。
酸化珪素の核７を除去することにより図２（ｆ）に示す
ような電界放出型陰極が得られる。
【００３０】上記説明では、絶縁層３を形成するのに熱
酸化法を用いて説明したが、ＣＶＤ法または塗布法によ
り絶縁層を形成した後に、熱処理することによってシリ
コン基板１内に含まれる過剰の格子間酸素を析出させ、
酸化珪素の核７を形成しても良い。
酸化法を用いて説明したが、ＣＶＤ法または塗布法によ
り絶縁層を形成した後に、熱処理することによってシリ
コン基板１内に含まれる過剰の格子間酸素を析出させ、
酸化珪素の核７を形成しても良い。
【００３１】このようにして形成される電界放出型陰極
には、通常、ゲート電極４に外部から電圧を印加するた
めの接続部が設けられており、公知の方法、例えば、前
記ゲート電極４のパターン化の際にボンディングパッド
部を同時に形成して、実用に供される。また、通常の製
造では、１枚のシリコンウエハ上に複数の電界放出型陰
極を同時に形成し、最後に、個々の素子にダイシングな
どの手法によって分けられる。
には、通常、ゲート電極４に外部から電圧を印加するた
めの接続部が設けられており、公知の方法、例えば、前
記ゲート電極４のパターン化の際にボンディングパッド
部を同時に形成して、実用に供される。また、通常の製
造では、１枚のシリコンウエハ上に複数の電界放出型陰
極を同時に形成し、最後に、個々の素子にダイシングな
どの手法によって分けられる。
【００３２】図３は本発明の第２の実施形態になる電界
放出型陰極の製造方法を示す工程図である。
放出型陰極の製造方法を示す工程図である。
【００３３】まず、図３（ａ）に示すように、低酸素濃
度のＦＺ（Floating zone）法で形成した、またはＤＺ
（Denuded zone:表面無欠陥層）処理により表面が低酸
素のシリコン基板１上にＣＶＤ法を用いて窒化膜５を形
成した後、通常の露光技術を用いて不図示のレジストを
マスクとして窒化膜５をエッチングしてパターンを形成
する。ここで、「低酸素濃度」とは、基板中の酸素濃度
が１０×１０17ａｔｍｓ／ｃｍ2以下のものを指す。
度のＦＺ（Floating zone）法で形成した、またはＤＺ
（Denuded zone:表面無欠陥層）処理により表面が低酸
素のシリコン基板１上にＣＶＤ法を用いて窒化膜５を形
成した後、通常の露光技術を用いて不図示のレジストを
マスクとして窒化膜５をエッチングしてパターンを形成
する。ここで、「低酸素濃度」とは、基板中の酸素濃度
が１０×１０17ａｔｍｓ／ｃｍ2以下のものを指す。
【００３４】次に、図３（ｂ）に示すようにシリコン基
板１を加熱して熱酸化を行い、絶縁層３を形成する。こ
のとき、窒化膜５の下にはシリコン基板１との反応を防
止する３００オングストローム程度の酸化膜（図示せ
ず）を形成しておく。熱酸化の方法としては特に限定さ
れず、従来公知の酸化雰囲気下での熱酸化法のいずれも
が使用できる。この熱酸化により、窒化膜５の下は酸化
されず、露出している基板の領域のみが酸化される。熱
酸化の時間は所望の膜厚の絶縁層３が形成されるよう適
宜調整される。
板１を加熱して熱酸化を行い、絶縁層３を形成する。こ
のとき、窒化膜５の下にはシリコン基板１との反応を防
止する３００オングストローム程度の酸化膜（図示せ
ず）を形成しておく。熱酸化の方法としては特に限定さ
れず、従来公知の酸化雰囲気下での熱酸化法のいずれも
が使用できる。この熱酸化により、窒化膜５の下は酸化
されず、露出している基板の領域のみが酸化される。熱
酸化の時間は所望の膜厚の絶縁層３が形成されるよう適
宜調整される。
【００３５】次に、窒化膜５を除去した後、図３（ｃ）
に示すように、イオン注入によりシリコン基板１に酸素
６を注入する。このようにするとイオン注入の濃度及び
エネルギーを適宜選択することにより、注入される酸素
量が制御できるため、後の工程で所望のエミッタ密度、
エミッタ高さの調整が可能となる。好ましくは、１０〜
３０ｋｅＶの低エネルギーで酸素、好ましくは酸素分子
イオンを、ピーク値で１０〜２０×１０17ａｔｍｓ／ｃ
ｍ2程度になるように注入するのが望ましい。
に示すように、イオン注入によりシリコン基板１に酸素
６を注入する。このようにするとイオン注入の濃度及び
エネルギーを適宜選択することにより、注入される酸素
量が制御できるため、後の工程で所望のエミッタ密度、
エミッタ高さの調整が可能となる。好ましくは、１０〜
３０ｋｅＶの低エネルギーで酸素、好ましくは酸素分子
イオンを、ピーク値で１０〜２０×１０17ａｔｍｓ／ｃ
ｍ2程度になるように注入するのが望ましい。
【００３６】次に、図３（ｄ）に示すように、シリコン
基板１を熱処理することにより酸素６から酸化珪素の核
７が形成される。この酸化珪素の核７の直径は、加熱時
間及び加熱温度を制御することにより調整することがで
き、例えば、１０００℃で３時間加熱した場合には約
０．１μｍ程度となる。
基板１を熱処理することにより酸素６から酸化珪素の核
７が形成される。この酸化珪素の核７の直径は、加熱時
間及び加熱温度を制御することにより調整することがで
き、例えば、１０００℃で３時間加熱した場合には約
０．１μｍ程度となる。
【００３７】次に、図３（ｅ）に示すように蒸着法等に
よりゲート電極４を形成した後、レジスト８を塗布す
る。
よりゲート電極４を形成した後、レジスト８を塗布す
る。
【００３８】続いて、図３（ｆ）に示すように、通常の
露光技術により所望の直径の開口を形成するようにパタ
ーニングし、ゲート電極４をドライエッチングする。
露光技術により所望の直径の開口を形成するようにパタ
ーニングし、ゲート電極４をドライエッチングする。
【００３９】次に図３（ｇ）に示すように、酸化珪素の
核７をマスクとしてシリコン基板１をＲＩＥによりエッ
チングする。この工程により同図に示すようなエミッタ
２が形成される。
核７をマスクとしてシリコン基板１をＲＩＥによりエッ
チングする。この工程により同図に示すようなエミッタ
２が形成される。
【００４０】最後にレジスト８及びマスクとして用いた
酸化珪素の核７を除去することにより図３（ｈ）に示す
ような電界放出型陰極が得られる。
酸化珪素の核７を除去することにより図３（ｈ）に示す
ような電界放出型陰極が得られる。
【００４１】上記説明でも、絶縁層３を形成するのに熱
酸化法を用いて説明したが、ＣＶＤ法または塗布法によ
り絶縁層を形成しても良い。
酸化法を用いて説明したが、ＣＶＤ法または塗布法によ
り絶縁層を形成しても良い。
【００４２】上記第２の実施形態では、基板表面近傍の
みに高酸素濃度領域を形成するため、形成される酸化珪
素の核７が基板表面により近い領域のみに形成でき、特
にアスペクト比の高いエミッタを形成できるようにな
る。
みに高酸素濃度領域を形成するため、形成される酸化珪
素の核７が基板表面により近い領域のみに形成でき、特
にアスペクト比の高いエミッタを形成できるようにな
る。
【００４３】
【実施例】以下、実施例により本発明を具体的に説明す
るが、本発明はこれらの実施例のみに限定されるもので
はない。
るが、本発明はこれらの実施例のみに限定されるもので
はない。
【００４４】実施例１図２に示す工程に従って電界放出
型陰極を製造した例について説明する。
型陰極を製造した例について説明する。
【００４５】まず、ＣＺ法で引き上げて形成したシリコ
ン基板１上に３００オングストローム程度の酸化珪素層
を形成した後、窒化シリコン膜をＣＶＤ法にて０．１μ
ｍ成膜した。続いて、レジストを塗布し、露光現像して
マスクパターンを形成し、該マスクにより直径０．６μ
ｍの円盤状の窒化シリコン膜が残るようにエッチングし
た。
ン基板１上に３００オングストローム程度の酸化珪素層
を形成した後、窒化シリコン膜をＣＶＤ法にて０．１μ
ｍ成膜した。続いて、レジストを塗布し、露光現像して
マスクパターンを形成し、該マスクにより直径０．６μ
ｍの円盤状の窒化シリコン膜が残るようにエッチングし
た。
【００４６】次に１０００℃で３時間、熱酸化すること
により窒化シリコン層で覆われていない領域に絶縁層を
形成した。このとき、形成される絶縁層の厚さは１μｍ
程度であった。また、基板中には０．１μｍ程度の酸化
珪素の核が多数形成されていた。
により窒化シリコン層で覆われていない領域に絶縁層を
形成した。このとき、形成される絶縁層の厚さは１μｍ
程度であった。また、基板中には０．１μｍ程度の酸化
珪素の核が多数形成されていた。
【００４７】次に、窒化シリコン膜をリン酸を含むエッ
チング液で除去した後、蒸着法によりゲート電極材料と
してＭｏやＷ等の抗融点金属を０．２μｍ厚で成膜し、
その上にレジストを塗布して、直径０．４μｍの開口が
前記の絶縁層の形成されていない領域に対応するようパ
ターン化し、このレジストをマスクとしてＣｒ層をドラ
イエッチングした。
チング液で除去した後、蒸着法によりゲート電極材料と
してＭｏやＷ等の抗融点金属を０．２μｍ厚で成膜し、
その上にレジストを塗布して、直径０．４μｍの開口が
前記の絶縁層の形成されていない領域に対応するようパ
ターン化し、このレジストをマスクとしてＣｒ層をドラ
イエッチングした。
【００４８】更に、ＲＩＥにより開口部に露出したシリ
コン基板を異方性エッチングした。このとき、基板内部
に形成された酸化珪素の核がマスクとなり、ゲート電極
の各開口部に複数のエミッタが形成された。最後にレジ
スト及びマスクとして使用した酸化珪素の核を除去して
電界放出型陰極を完成した。
コン基板を異方性エッチングした。このとき、基板内部
に形成された酸化珪素の核がマスクとなり、ゲート電極
の各開口部に複数のエミッタが形成された。最後にレジ
スト及びマスクとして使用した酸化珪素の核を除去して
電界放出型陰極を完成した。
【００４９】形成されたエミッタを電子顕微鏡で観察し
たところ、各開口部には高さ０．８〜１μｍのエミッタ
が平均４個程度形成されており、また、各エミッタの先
端部は約０．１μｍ程度の直径であった。
たところ、各開口部には高さ０．８〜１μｍのエミッタ
が平均４個程度形成されており、また、各エミッタの先
端部は約０．１μｍ程度の直径であった。
【００５０】このようにして形成された電界放出型陰極
に８０Ｖの電圧を印加したところ、１００Ａ／ｃｍ2と
いう非常に高い電流密度が得られた。
に８０Ｖの電圧を印加したところ、１００Ａ／ｃｍ2と
いう非常に高い電流密度が得られた。
【００５１】実施例２図３に示す工程に従って電界放出
型陰極を製造した例について説明する。
型陰極を製造した例について説明する。
【００５２】まず、ＦＺ法で形成したシリコン基板１上
に３００オングストローム程度の酸化珪素層を形成した
後、窒化シリコン膜をＣＶＤ法にて０．１μｍ成膜し
た。続いて、レジストを塗布し、露光現像してマスクパ
ターンを形成し、該マスクにより直径０．６μｍの円盤
状の窒化シリコン膜が残るようにエッチングした。
に３００オングストローム程度の酸化珪素層を形成した
後、窒化シリコン膜をＣＶＤ法にて０．１μｍ成膜し
た。続いて、レジストを塗布し、露光現像してマスクパ
ターンを形成し、該マスクにより直径０．６μｍの円盤
状の窒化シリコン膜が残るようにエッチングした。
【００５３】次に１０００℃で３時間、熱酸化すること
により窒化シリコン層で覆われていない領域に絶縁層を
形成した。このとき、形成される絶縁層の厚さは１μｍ
程度であった。
により窒化シリコン層で覆われていない領域に絶縁層を
形成した。このとき、形成される絶縁層の厚さは１μｍ
程度であった。
【００５４】次に窒化シリコン膜をリン酸を含むエッチ
ング液で除去した後、１０ｋｅＶのエネルギーで酸素を
ピーク値で１０〜２０×１０17ａｔｍｓ／ｃｍ2程度に
なるようにイオン注入した。その後、基板を９００℃で
５時間加熱したところ、シリコン基板の表面近傍に０．
１μｍ程度の酸化珪素の核が多数形成された。
ング液で除去した後、１０ｋｅＶのエネルギーで酸素を
ピーク値で１０〜２０×１０17ａｔｍｓ／ｃｍ2程度に
なるようにイオン注入した。その後、基板を９００℃で
５時間加熱したところ、シリコン基板の表面近傍に０．
１μｍ程度の酸化珪素の核が多数形成された。
【００５５】次に、蒸着法によりゲート電極材料として
ＭｏやＷ等の抗融点金属を０．２μｍ厚で成膜し、その
上にレジストを塗布して、直径０．４μｍの開口が前記
の絶縁層の形成されていない領域に対応するようパター
ン化し、このレジストをマスクとしてＣｒ層をドライエ
ッチングした。
ＭｏやＷ等の抗融点金属を０．２μｍ厚で成膜し、その
上にレジストを塗布して、直径０．４μｍの開口が前記
の絶縁層の形成されていない領域に対応するようパター
ン化し、このレジストをマスクとしてＣｒ層をドライエ
ッチングした。
【００５６】更に、ＲＩＥにより開口部に露出したシリ
コン基板を異方性エッチングした。このとき、基板内部
に形成された酸化珪素の核がマスクとなり、ゲート電極
の各開口部に複数のエミッタが形成された。最後にレジ
スト及びマスクとして使用した酸化珪素の核を除去して
電界放出型陰極を完成した。
コン基板を異方性エッチングした。このとき、基板内部
に形成された酸化珪素の核がマスクとなり、ゲート電極
の各開口部に複数のエミッタが形成された。最後にレジ
スト及びマスクとして使用した酸化珪素の核を除去して
電界放出型陰極を完成した。
【００５７】形成されたエミッタを電子顕微鏡で観察し
たところ、実施例１と同様に各開口部には高さ０．８〜
１μｍのエミッタが平均４個程度形成されており、ま
た、各エミッタの先端部は０．１μｍ以下の直径であっ
た。
たところ、実施例１と同様に各開口部には高さ０．８〜
１μｍのエミッタが平均４個程度形成されており、ま
た、各エミッタの先端部は０．１μｍ以下の直径であっ
た。
【００５８】このようにして形成された電界放出型陰極
に８０Ｖの電圧を印加したところ、１００Ａ／ｃｍ2と
いう非常に高い電流密度が得られた。
に８０Ｖの電圧を印加したところ、１００Ａ／ｃｍ2と
いう非常に高い電流密度が得られた。
【００５９】
【発明の効果】以上説明したように、本発明によれば、
エミッタ形成のマスクとしてシリコン基板中に存在する
酸素種を基板を加熱することで形成される酸化珪素の核
を使用したことにより、該核の直径が０．１μｍ程度と
微細化されるため、エミッタの高密度化が可能となる。
エミッタ形成のマスクとしてシリコン基板中に存在する
酸素種を基板を加熱することで形成される酸化珪素の核
を使用したことにより、該核の直径が０．１μｍ程度と
微細化されるため、エミッタの高密度化が可能となる。
【００６０】更にエミッタ直径が小さくなることにより
先端半径も小さくなることから、電界強度が強まり、取
得できる電流量が増加し、低電圧化が可能となる。
先端半径も小さくなることから、電界強度が強まり、取
得できる電流量が増加し、低電圧化が可能となる。
【００６１】加えて、各々のゲート電極の開口内に複数
のエミッタを形成することが可能であり、これによりエ
ミッションサイトが増え、電流密度を向上させたり、駆
動電圧を低減することが可能となる。
のエミッタを形成することが可能であり、これによりエ
ミッションサイトが増え、電流密度を向上させたり、駆
動電圧を低減することが可能となる。
【図１】本発明の一実施形態になる電界放出型陰極の構
造を模式的に示す一部断面斜視図である。
造を模式的に示す一部断面斜視図である。
【図２】（ａ）〜（ｆ）は、本発明の第１の実施形態に
なる電界放出型陰極の製造工程を示す模式的断面図であ
る。
なる電界放出型陰極の製造工程を示す模式的断面図であ
る。
【図３】（ａ）〜（ｈ）は、本発明の第２の実施形態に
なる電界放出型陰極の製造工程を示す模式的断面図であ
る。
なる電界放出型陰極の製造工程を示す模式的断面図であ
る。
【図４】従来の電界放出型陰極の構造を模式的に示す一
部断面斜視図である。
部断面斜視図である。
【図５】（ａ）〜（ｆ）は、従来技術による電界放出型
陰極の製造工程を示す模式的断面図である。
陰極の製造工程を示す模式的断面図である。
１ シリコン基板 ２ エミッタ ３ 絶縁層 ４ ゲート電極 ５ 窒化膜 ６ 酸素 ７ 酸化珪素の核 ８ レジスト
Claims (10)
- 【請求項１】 シリコン基板上に鋭利な先端から電子を
放出するエミッタを有する電界放出型陰極の製造方法に
おいて、（１）前記シリコン基板中に絶縁層を形成する
工程、（２）前記シリコン基板を熱処理することによ
り、基板中に含まれる格子間酸素を酸化珪素の核に成長
させる工程、（３）前記酸化珪素の核をマスクとして、
前記シリコン基板をエッチングする工程、とを有してな
る電界放出型陰極の製造方法。 - 【請求項２】 請求項１において、前記シリコン基板は
内部に不純物としての酸素を１３〜２０×１０17ａｔｍ
ｓ／ｃｍ2含むものであることを特徴とする電界放出型
陰極の製造方法。 - 【請求項３】 請求項１において、前記工程（１）にお
いて形成される絶縁層は、熱酸化法、ＣＶＤ法または塗
布法により形成されたものであることを特徴とする電界
放出型陰極の製造方法。 - 【請求項４】 請求項１において、前記工程（３）にお
けるエッチングは、反応性イオンエッチングを用いて実
施されることを特徴とする電界放出型陰極の製造方法。 - 【請求項５】 シリコン基板上に鋭利な先端から電子を
放出するエミッタを有する電界放出型陰極の製造方法に
おいて、（１）前記シリコン基板中に絶縁層を形成する
工程、（２）前記シリコン基板の絶縁層の形成されてい
ない基板表面近傍に高酸素領域を形成する工程、（３）
前記シリコン基板を熱処理することにより、前記高酸素
領域中の酸素を酸化珪素の核に成長させる工程、（４）
前記酸化珪素の核をマスクとして、前記シリコン基板を
エッチングする工程、とを有してなる電界放出型陰極の
製造方法。 - 【請求項６】 請求項５において、前記シリコン基板は
低酸素濃度のＦＺ法にて形成されたもの、あるいはＤＺ
処理を行ったもので、酸素濃度が１０×１０ 17ａｔｍｓ
／ｃｍ2以下であることを特徴とする電界放出型陰極の
製造方法。 - 【請求項７】 請求項５において、前記工程（２）で形
成される高酸素領域は、酸素のイオン注入法にて形成さ
れたものであることを特徴とする電界放出型陰極の製造
方法。 - 【請求項８】 請求項５において、前記工程（４）にお
けるエッチングは、反応性イオンエッチングを用いた異
方性エッチングであることを特徴とする電界放出型陰極
の製造方法。 - 【請求項９】 シリコン基板と、該シリコン上に形成し
た先端を先鋭化した電子を放出するエミッタと、該エミ
ッタとその近傍を除いて形成した絶縁層と、該絶縁層の
上に形成され、前記エミッタを取り囲む開口を持ち外部
から電圧を印加するための接続部を備えたゲート電極と
を有する電界放出型陰極であって、請求項１乃至８のい
ずれかの方法により製造されたことを特徴とする電界放
出型陰極。 - 【請求項１０】 請求項９において、前記開口が複数ア
レイ状に形成されていることを特徴とする電界放出型陰
極。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26238997A JP3019041B2 (ja) | 1997-09-26 | 1997-09-26 | 電界放出型陰極及びその製造方法 |
| US09/157,946 US6057172A (en) | 1997-09-26 | 1998-09-22 | Field-emission cathode and method of producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26238997A JP3019041B2 (ja) | 1997-09-26 | 1997-09-26 | 電界放出型陰極及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11102640A JPH11102640A (ja) | 1999-04-13 |
| JP3019041B2 true JP3019041B2 (ja) | 2000-03-13 |
Family
ID=17375094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26238997A Expired - Lifetime JP3019041B2 (ja) | 1997-09-26 | 1997-09-26 | 電界放出型陰極及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6057172A (ja) |
| JP (1) | JP3019041B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4253416B2 (ja) * | 2000-01-14 | 2009-04-15 | パイオニア株式会社 | 電子放出素子を用いた撮像素子 |
| US6628072B2 (en) | 2001-05-14 | 2003-09-30 | Battelle Memorial Institute | Acicular photomultiplier photocathode structure |
| US6648710B2 (en) * | 2001-06-12 | 2003-11-18 | Hewlett-Packard Development Company, L.P. | Method for low-temperature sharpening of silicon-based field emitter tips |
| US6607415B2 (en) | 2001-06-12 | 2003-08-19 | Hewlett-Packard Development Company, L.P. | Method for fabricating tiny field emitter tips |
| US6923918B2 (en) * | 2001-09-28 | 2005-08-02 | Candescent Intellectual Property Services, Inc. | Method for implementing an efficient and economical cathode process |
| KR100441751B1 (ko) * | 2001-12-28 | 2004-07-27 | 한국전자통신연구원 | 전계 방출 소자의 제조 방법 |
| US6960528B2 (en) * | 2002-09-20 | 2005-11-01 | Academia Sinica | Method of forming a nanotip array in a substrate by forming masks on portions of the substrate and etching the unmasked portions |
| US7935297B2 (en) * | 2005-03-04 | 2011-05-03 | United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Method of forming pointed structures |
| US7402445B2 (en) * | 2005-05-16 | 2008-07-22 | Wayne State University | Method of forming micro-structures and nano-structures |
| WO2007092499A2 (en) * | 2006-02-06 | 2007-08-16 | Wayne State University | Method of forming gated, self-aligned micro-structures and nano-structures |
| US8866068B2 (en) | 2012-12-27 | 2014-10-21 | Schlumberger Technology Corporation | Ion source with cathode having an array of nano-sized projections |
| US10564125B2 (en) | 2017-12-14 | 2020-02-18 | International Business Machines Corporation | Self-aligned nanotips with tapered vertical sidewalls |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5391259A (en) * | 1992-05-15 | 1995-02-21 | Micron Technology, Inc. | Method for forming a substantially uniform array of sharp tips |
| KR950008758B1 (ko) * | 1992-12-11 | 1995-08-04 | 삼성전관주식회사 | 실리콘 전계방출 소자 및 그의 제조방법 |
| JP2625366B2 (ja) * | 1993-12-08 | 1997-07-02 | 日本電気株式会社 | 電界放出冷陰極およびその製造方法 |
| US5504385A (en) * | 1994-08-31 | 1996-04-02 | At&T Corp. | Spaced-gate emission device and method for making same |
| EP0757372A1 (en) * | 1995-07-31 | 1997-02-05 | STMicroelectronics, Inc. | Field emission display fabrication method |
| US5695658A (en) * | 1996-03-07 | 1997-12-09 | Micron Display Technology, Inc. | Non-photolithographic etch mask for submicron features |
| US5676853A (en) * | 1996-05-21 | 1997-10-14 | Micron Display Technology, Inc. | Mask for forming features on a semiconductor substrate and a method for forming the mask |
| US5949182A (en) * | 1996-06-03 | 1999-09-07 | Cornell Research Foundation, Inc. | Light-emitting, nanometer scale, micromachined silicon tips |
| US5804833A (en) * | 1996-10-10 | 1998-09-08 | Advanced Scientific Concepts, Inc. | Advanced semiconductor emitter technology photocathodes |
-
1997
- 1997-09-26 JP JP26238997A patent/JP3019041B2/ja not_active Expired - Lifetime
-
1998
- 1998-09-22 US US09/157,946 patent/US6057172A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11102640A (ja) | 1999-04-13 |
| US6057172A (en) | 2000-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0528391B1 (en) | A field emission electron source employing a diamond coating and method for producing same | |
| EP0528322B1 (en) | A molded field emission electron emitter employing a diamond coating and method for producing same | |
| JP3019041B2 (ja) | 電界放出型陰極及びその製造方法 | |
| EP0438544B1 (en) | Self-aligned gate process for fabricating field emitter arrays | |
| US6780075B2 (en) | Method of fabricating nano-tube, method of manufacturing field-emission type cold cathode, and method of manufacturing display device | |
| US5391956A (en) | Electron emitting device, method for producing the same and display apparatus and electron beam drawing apparatus utilizing the same | |
| US7670203B2 (en) | Process for making an on-chip vacuum tube device | |
| US5897790A (en) | Field-emission electron source and method of manufacturing the same | |
| US6737793B2 (en) | Apparatus for emitting electrons comprising a subsurface emitter structure | |
| US6326221B1 (en) | Methods for manufacturing field emitter arrays on a silicon-on-insulator wafer | |
| US5607335A (en) | Fabrication of electron-emitting structures using charged-particle tracks and removal of emitter material | |
| JP3012517B2 (ja) | 電子放出素子及びその製造方法 | |
| JP3624283B2 (ja) | 半導体装置の製造方法及び微小突起の製造方法 | |
| EP1316982B1 (en) | Method for fabricating GaN field emitter arrays | |
| JP3190850B2 (ja) | 真空マイクロ素子の製造方法及びこの製造方法による真空マイクロ素子 | |
| JPH05242796A (ja) | 電子放出素子の製造方法 | |
| JP3160547B2 (ja) | 電界放出型電子源の製造方法 | |
| JPH08329832A (ja) | 電子放出素子及びその製造方法 | |
| JP2003109493A (ja) | 電子放出素子及びその製造方法 | |
| KR100290136B1 (ko) | 전계방출소자제조방법 | |
| JP3457054B2 (ja) | 棒状シリコン構造物の製造方法 | |
| JPH04262337A (ja) | 電界放出陰極の製造方法 | |
| KR100186253B1 (ko) | Locos에 의한 실리콘 fea 제조방법 | |
| JP5173254B2 (ja) | 基板の加工方法 | |
| JP2001307665A (ja) | 窒化物半導体素子およびその製造方法 |