JPH04262337A - 電界放出陰極の製造方法 - Google Patents
電界放出陰極の製造方法Info
- Publication number
- JPH04262337A JPH04262337A JP3022088A JP2208891A JPH04262337A JP H04262337 A JPH04262337 A JP H04262337A JP 3022088 A JP3022088 A JP 3022088A JP 2208891 A JP2208891 A JP 2208891A JP H04262337 A JPH04262337 A JP H04262337A
- Authority
- JP
- Japan
- Prior art keywords
- film
- cathode
- polycrystalline
- sio2
- field emission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 230000005684 electric field Effects 0.000 title abstract 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 238000007740 vapor deposition Methods 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 70
- 229910052681 coesite Inorganic materials 0.000 abstract description 35
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 35
- 239000000377 silicon dioxide Substances 0.000 abstract description 35
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 35
- 229910052682 stishovite Inorganic materials 0.000 abstract description 35
- 229910052905 tridymite Inorganic materials 0.000 abstract description 35
- 230000003647 oxidation Effects 0.000 abstract description 9
- 238000007254 oxidation reaction Methods 0.000 abstract description 9
- 150000002500 ions Chemical class 0.000 abstract description 7
- 230000008020 evaporation Effects 0.000 abstract 1
- 238000001704 evaporation Methods 0.000 abstract 1
- 238000002513 implantation Methods 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910018885 Pt—Au Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、電界放出陰極の製造方
法に係り、特に、製造工程を簡略化,陰極形状の制御性
が向上した電界放出陰極の製造方法に関する。
法に係り、特に、製造工程を簡略化,陰極形状の制御性
が向上した電界放出陰極の製造方法に関する。
【0002】
【従来の技術】従来、半導体装置の微細化加工技術を用
いて半導体デバイスと同サイズの真空管をウェハ上に集
積する技術が注目されている。前記真空管を集積したウ
ェハは、その厚さを通常の半導体装置より薄くすること
が可能なため、平面ディスプレイ等に用いられている。 また、電子は、シリコン基板中を流れるよりも真空中を
流れる方が放射線の影響を受けにくいことから、今後益
々微細化技術を用いたミクロンサイズの真空デバイスが
注目されることが予想される。
いて半導体デバイスと同サイズの真空管をウェハ上に集
積する技術が注目されている。前記真空管を集積したウ
ェハは、その厚さを通常の半導体装置より薄くすること
が可能なため、平面ディスプレイ等に用いられている。 また、電子は、シリコン基板中を流れるよりも真空中を
流れる方が放射線の影響を受けにくいことから、今後益
々微細化技術を用いたミクロンサイズの真空デバイスが
注目されることが予想される。
【0003】前記技術では、特性の良いカソード(陰極
)をいかにウェハ上に集積作成するかが重要なポイント
である。そのため、例えば、シリコンによるSpind
t型のカソード等、種々のタイプのカソードが形成され
、その特性が報告されている。
)をいかにウェハ上に集積作成するかが重要なポイント
である。そのため、例えば、シリコンによるSpind
t型のカソード等、種々のタイプのカソードが形成され
、その特性が報告されている。
【0004】1990年に開かれた電子情報通信学会秋
季全国大会では、シリコン微小電界放出陰極アレイの作
成と動作特性(1990年電子情報通信学会秋季全国大
会、5−282〜283頁、別井圭一氏;富士通研究所
)として、n型シリコン基板常上の熱酸化膜をマスクと
して、該マスク下部に適当なサイドエッチングが生じる
条件でリアクティブイオンエッチング(RIE)を行い
、前記シリコンをエッチングしてエミッタティップを形
成し、その後、前記マスクを残した状態で当該シリコン
を熱酸化し当該エミッタティップ表面に酸化膜を形成す
る。この処理により当該エミッタティップ内部にシリコ
ンの極めて鋭い先端が形成される。その後、絶縁膜及び
ゲート電極膜を蒸着後、フッ酸浸漬し前記エミッタティ
ップ表面の熱酸化膜を除去し、前記マスクとその上にあ
る絶縁膜,電極膜を取り除き、電極パターンを形成して
シリコン微小電界放出陰極アレイを作成する製造方法が
報告されている。
季全国大会では、シリコン微小電界放出陰極アレイの作
成と動作特性(1990年電子情報通信学会秋季全国大
会、5−282〜283頁、別井圭一氏;富士通研究所
)として、n型シリコン基板常上の熱酸化膜をマスクと
して、該マスク下部に適当なサイドエッチングが生じる
条件でリアクティブイオンエッチング(RIE)を行い
、前記シリコンをエッチングしてエミッタティップを形
成し、その後、前記マスクを残した状態で当該シリコン
を熱酸化し当該エミッタティップ表面に酸化膜を形成す
る。この処理により当該エミッタティップ内部にシリコ
ンの極めて鋭い先端が形成される。その後、絶縁膜及び
ゲート電極膜を蒸着後、フッ酸浸漬し前記エミッタティ
ップ表面の熱酸化膜を除去し、前記マスクとその上にあ
る絶縁膜,電極膜を取り除き、電極パターンを形成して
シリコン微小電界放出陰極アレイを作成する製造方法が
報告されている。
【0005】また、前記と同じ大会において、フィール
ドエミッションカソードの試作(1990年電子情報通
信学会秋季全国大会、5−284〜285頁、石川拓氏
,久森文詞氏;新日本無線(株)マイクロ波事業本部、
マイクロ波工場)として、シリコン基板とゲート電極と
の間に酸化膜を持つMOS構造でSRIのSpindt
らのカソードと同様の構造を示すフィールドエミッショ
ンカソードの製造方法が報告されている。
ドエミッションカソードの試作(1990年電子情報通
信学会秋季全国大会、5−284〜285頁、石川拓氏
,久森文詞氏;新日本無線(株)マイクロ波事業本部、
マイクロ波工場)として、シリコン基板とゲート電極と
の間に酸化膜を持つMOS構造でSRIのSpindt
らのカソードと同様の構造を示すフィールドエミッショ
ンカソードの製造方法が報告されている。
【0006】
【発明が解決しようとする課題】しかしながら、前記製
造方法は、両者共、サイドエッチングによりカソードの
形状を決定しているが、サイドエッチングの制御は、主
にエッチング時間により行われるため、サイドエッチン
グの制御性が悪く、必要な形状を常に一定レベルで得る
ことが困難であるという問題があった。
造方法は、両者共、サイドエッチングによりカソードの
形状を決定しているが、サイドエッチングの制御は、主
にエッチング時間により行われるため、サイドエッチン
グの制御性が悪く、必要な形状を常に一定レベルで得る
ことが困難であるという問題があった。
【0007】また、カソードを形成する工程が複雑で、
時間がかかり、生産性が低下する等の問題もあった。そ
こで、本発明は、このような問題を解決することを課題
とするものであり、カソードの製造工程を簡略化し、且
つ、カソード形状の制御性を向上した電界放出陰極の製
造方法を提供することを目的とする。
時間がかかり、生産性が低下する等の問題もあった。そ
こで、本発明は、このような問題を解決することを課題
とするものであり、カソードの製造工程を簡略化し、且
つ、カソード形状の制御性を向上した電界放出陰極の製
造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】この目的を達成するため
に本発明は、シリコン基板上に酸化膜を形成する第1工
程と、当該酸化膜の全面に多結晶シリコン膜を形成する
第2工程と、当該多結晶シリコン膜にボロンを導入する
第3工程と、当該ボロンが導入された多結晶シリコン膜
の一部を選択的に除去する第4工程と、次いで前記シリ
コン基板の全面を酸化処理する第5工程と、次いで当該
シリコン基板の全面をエッチングする第6工程と、次い
で当該シリコン基板を選択的にエッチバックする第7工
程と、蒸着により電極を形成する第8工程と、からなる
ことを特徴とする電界放出陰極の製造方法を提供するも
のである。
に本発明は、シリコン基板上に酸化膜を形成する第1工
程と、当該酸化膜の全面に多結晶シリコン膜を形成する
第2工程と、当該多結晶シリコン膜にボロンを導入する
第3工程と、当該ボロンが導入された多結晶シリコン膜
の一部を選択的に除去する第4工程と、次いで前記シリ
コン基板の全面を酸化処理する第5工程と、次いで当該
シリコン基板の全面をエッチングする第6工程と、次い
で当該シリコン基板を選択的にエッチバックする第7工
程と、蒸着により電極を形成する第8工程と、からなる
ことを特徴とする電界放出陰極の製造方法を提供するも
のである。
【0009】
【作用】この発明に係る電界放出陰極の製造方法によれ
ば、第1工程ないし第4工程によりシリコン基板(Si
基板)1上の多結晶シリコン膜(多結晶Si膜)3にボ
ロン(B)を導入し、これを選択的に除去することでカ
ソード領域を形成することができる。この時、前記除去
領域の幅(面積)を調整することで、後の工程で形成す
るオーバーハング形状のホールのサイズを簡単に決定す
ることができる結果、所望のサイズの電極を簡単に得る
ことが可能となる。
ば、第1工程ないし第4工程によりシリコン基板(Si
基板)1上の多結晶シリコン膜(多結晶Si膜)3にボ
ロン(B)を導入し、これを選択的に除去することでカ
ソード領域を形成することができる。この時、前記除去
領域の幅(面積)を調整することで、後の工程で形成す
るオーバーハング形状のホールのサイズを簡単に決定す
ることができる結果、所望のサイズの電極を簡単に得る
ことが可能となる。
【0010】そして、第3工程で、多結晶Si膜3にB
を導入したことにより、第5工程における酸化処理の際
、前記カソード領域以外に形成されているBが導入され
た多結晶Si膜3の酸化速度を当該カソード領域のSi
基板1の酸化速度より速くすることができるため、Bが
導入されたSiO2 膜5を、SiO2 膜6より厚い
膜厚で形成することができる。
を導入したことにより、第5工程における酸化処理の際
、前記カソード領域以外に形成されているBが導入され
た多結晶Si膜3の酸化速度を当該カソード領域のSi
基板1の酸化速度より速くすることができるため、Bが
導入されたSiO2 膜5を、SiO2 膜6より厚い
膜厚で形成することができる。
【0011】また、第3工程で、多結晶Si膜3にBを
導入したことにより、前記Bが導入されたSiO2 膜
5のエッチング速度を前記SiO2膜6のエッチング速
度に比べ、10〜20分の1程度の割合で遅くすること
ができる。このため、第6工程におけるエッチングの際
、前記SiO2 膜6のみを除去し、Si基板上にホー
ル(後の工程によりオーバーハング形状のホールとなる
)を簡単に安定した再現性で形成することができる。
導入したことにより、前記Bが導入されたSiO2 膜
5のエッチング速度を前記SiO2膜6のエッチング速
度に比べ、10〜20分の1程度の割合で遅くすること
ができる。このため、第6工程におけるエッチングの際
、前記SiO2 膜6のみを除去し、Si基板上にホー
ル(後の工程によりオーバーハング形状のホールとなる
)を簡単に安定した再現性で形成することができる。
【0012】そして、第7工程でエッチバックを行う際
、第5工程でBが導入されたSiO2 膜5を、Bが導
入されていないSiO2 膜より厚い膜厚で形成したこ
とにより、前記Bが導入されたSiO2 膜5が所望の
膜厚になるまでエッチバックを行うことができる結果、
Si基板上に形成されるオーバーハング形状のホールの
深さを簡単に調整することができる。そして、前記ホー
ルの形状(深さ,ザイズ,オーバーハングの角度等)に
より、第8工程における蒸着による電極(カソード及び
ゲート)の形成の際、当該カソードとゲート層を同時に
蒸着により形成し、且つ、当該カソードとゲート層の高
さ及びカソードの形状が決定される。
、第5工程でBが導入されたSiO2 膜5を、Bが導
入されていないSiO2 膜より厚い膜厚で形成したこ
とにより、前記Bが導入されたSiO2 膜5が所望の
膜厚になるまでエッチバックを行うことができる結果、
Si基板上に形成されるオーバーハング形状のホールの
深さを簡単に調整することができる。そして、前記ホー
ルの形状(深さ,ザイズ,オーバーハングの角度等)に
より、第8工程における蒸着による電極(カソード及び
ゲート)の形成の際、当該カソードとゲート層を同時に
蒸着により形成し、且つ、当該カソードとゲート層の高
さ及びカソードの形状が決定される。
【0013】この結果、カソードの製造工程を簡略化し
、且つ、カソード形状の制御性を向上した電界放出陰極
の製造方法を提供することができる。
、且つ、カソード形状の制御性を向上した電界放出陰極
の製造方法を提供することができる。
【0014】
【実施例】次に、本発明に係る一実施例について図面に
基づいて説明する。図1〜図9は、本実施例に係る電界
放出陰極の製造工程を示す一部断面図である。
基づいて説明する。図1〜図9は、本実施例に係る電界
放出陰極の製造工程を示す一部断面図である。
【0015】図1に示す工程では、Si基板1を900
〜1000℃で酸化し、20〜50nmの膜厚でSiO
2 膜2を形成する。次いで、図2に示す工程では、C
VD法により図1に示す工程で得たSiO2 膜2の全
面に200〜400nmの膜厚で多結晶Si膜3を形成
する。
〜1000℃で酸化し、20〜50nmの膜厚でSiO
2 膜2を形成する。次いで、図2に示す工程では、C
VD法により図1に示す工程で得たSiO2 膜2の全
面に200〜400nmの膜厚で多結晶Si膜3を形成
する。
【0016】次に、図3に示す工程では、図2に示す工
程で得た多結晶Si膜3の全面にB(ボロン)をドーズ
量5〜10×1015cm−2、エネルギー20〜40
KeVでイオン注入する。
程で得た多結晶Si膜3の全面にB(ボロン)をドーズ
量5〜10×1015cm−2、エネルギー20〜40
KeVでイオン注入する。
【0017】次いで、図4に示す工程では、図3に示す
工程で得たBがイオン注入された多結晶Si膜4をレジ
ストによりパターニングし、カソードを形成すべき領域
上のBがイオン注入された多結晶Si膜4をエッチング
により除去する。
工程で得たBがイオン注入された多結晶Si膜4をレジ
ストによりパターニングし、カソードを形成すべき領域
上のBがイオン注入された多結晶Si膜4をエッチング
により除去する。
【0018】次に、図5に示す工程では、図4に示す工
程で得たBがイオン注入された多結晶Si膜4及び露出
したSiO2 膜2の全面を、900〜1000℃で酸
化し、Bがイオン注入されたSiO2 膜5及びSiO
2 膜6を形成する。また、Bがイオン注入された多結
晶Si膜4は、SiO2 膜2より酸化速度が速いため
、Bがイオン注入されたSiO2 膜5は、SiO2
膜6より厚い膜厚で形成される。
程で得たBがイオン注入された多結晶Si膜4及び露出
したSiO2 膜2の全面を、900〜1000℃で酸
化し、Bがイオン注入されたSiO2 膜5及びSiO
2 膜6を形成する。また、Bがイオン注入された多結
晶Si膜4は、SiO2 膜2より酸化速度が速いため
、Bがイオン注入されたSiO2 膜5は、SiO2
膜6より厚い膜厚で形成される。
【0019】次いで、図6に示す工程では、HF系ガス
を用い、図5に示す工程で得たSi基板1の全面をエッ
チングする。ここで、Bがイオン注入されたSiO2
膜5のHF系ガスに対するエッチング速度は、SiO2
膜6のエッチング速度に比べ、10〜20分の1の割
合で遅いため、SiO2 膜6のみがエッチング除去さ
れる。 このため、Si基板1上にホール(後の工程によりオー
バーハング形状のホール10となる)を簡単に再現性良
く形成することができる。
を用い、図5に示す工程で得たSi基板1の全面をエッ
チングする。ここで、Bがイオン注入されたSiO2
膜5のHF系ガスに対するエッチング速度は、SiO2
膜6のエッチング速度に比べ、10〜20分の1の割
合で遅いため、SiO2 膜6のみがエッチング除去さ
れる。 このため、Si基板1上にホール(後の工程によりオー
バーハング形状のホール10となる)を簡単に再現性良
く形成することができる。
【0020】次に、図7に示す工程では、図6に示す工
程で得たSi基板1の全面にレジスト膜7を形成する。 次いで、図8に示す工程では、図7に示す工程で得たS
i基板1の全面を、Bがイオン注入されたSiO2 膜
5が200〜400nmの膜厚になるまでエッチバック
し、平坦化した後、レジスト膜7を除去する。ここで、
Bがイオン注入されたSiO2 膜5は、図5に示す工
程で、SiO2 膜6より厚い膜厚で形成されているた
め、膜厚の調整をエッチバックにより簡単に行うことが
できる。このようにして、Si基板1上にオーバーハン
グ形状のホール10を形成した。尚、Bがイオン注入さ
れたSiO2 膜5の膜厚を調整することで、オーバー
ハング形状のホール10の深さを任意に決定することが
でき、オーバーハング形状のホール10の深さにより、
後の工程で形成するカソード及びゲート層の膜厚(高さ
)及びカソードの形状が決定する。
程で得たSi基板1の全面にレジスト膜7を形成する。 次いで、図8に示す工程では、図7に示す工程で得たS
i基板1の全面を、Bがイオン注入されたSiO2 膜
5が200〜400nmの膜厚になるまでエッチバック
し、平坦化した後、レジスト膜7を除去する。ここで、
Bがイオン注入されたSiO2 膜5は、図5に示す工
程で、SiO2 膜6より厚い膜厚で形成されているた
め、膜厚の調整をエッチバックにより簡単に行うことが
できる。このようにして、Si基板1上にオーバーハン
グ形状のホール10を形成した。尚、Bがイオン注入さ
れたSiO2 膜5の膜厚を調整することで、オーバー
ハング形状のホール10の深さを任意に決定することが
でき、オーバーハング形状のホール10の深さにより、
後の工程で形成するカソード及びゲート層の膜厚(高さ
)及びカソードの形状が決定する。
【0021】次に、図9に示す工程では、図8に示す工
程で得たSi基板1上に、蒸着により、Pt−Auを堆
積し、カソード8及びゲート層9を同時に形成する。こ
こで、オーバーハング形状のホール10内にPt−Au
を堆積してカソード8を形成するため、カソード8の形
状は、先端が極めて鋭いコーン状(円錐状)となる。そ
の後、ゲート層9を所望によりパターニングして、ゲー
トを形成する。
程で得たSi基板1上に、蒸着により、Pt−Auを堆
積し、カソード8及びゲート層9を同時に形成する。こ
こで、オーバーハング形状のホール10内にPt−Au
を堆積してカソード8を形成するため、カソード8の形
状は、先端が極めて鋭いコーン状(円錐状)となる。そ
の後、ゲート層9を所望によりパターニングして、ゲー
トを形成する。
【0022】以上のように、簡単な工程で、Si基板上
に所望の形状を有する電界放出陰極及びゲートを形成し
た。尚、このようにして製造された電界放出陰極を有す
る半導体装置は、例えば、蛍光板をアノードとして用い
、両者により3極管構造を形成する。
に所望の形状を有する電界放出陰極及びゲートを形成し
た。尚、このようにして製造された電界放出陰極を有す
る半導体装置は、例えば、蛍光板をアノードとして用い
、両者により3極管構造を形成する。
【0023】本実施例では、図3に示す工程で、多結晶
Si膜3にBを導入する方法としてイオン注入を用いた
が、これに限らず、SOG法(Spin on G
lass)等、他の方法によりBを導入しても良い。
Si膜3にBを導入する方法としてイオン注入を用いた
が、これに限らず、SOG法(Spin on G
lass)等、他の方法によりBを導入しても良い。
【0024】また、本実施例では、図8に示す工程で、
Bがイオン注入されたSiO2 膜5の膜厚が200〜
400nmになるまで、エッチバックを行ったが、これ
に限らず、形成すべき電極の膜厚により、Bがイオン注
入されたSiO2 膜5の膜厚は、任意に調整して良い
。
Bがイオン注入されたSiO2 膜5の膜厚が200〜
400nmになるまで、エッチバックを行ったが、これ
に限らず、形成すべき電極の膜厚により、Bがイオン注
入されたSiO2 膜5の膜厚は、任意に調整して良い
。
【0025】また、図9に示す工程では、Pt−Auを
蒸着により堆積したが、これに限らず、Pd,Au,M
o等を蒸着して電極としても良い。
蒸着により堆積したが、これに限らず、Pd,Au,M
o等を蒸着して電極としても良い。
【0026】
【発明の効果】以上説明したように、本発明によれば、
Si基板上の多結晶Si膜にBを導入したことで、第5
工程における酸化処理の際、Bが導入されたSiO2
膜を、SiO2 膜より厚い膜厚で形成することができ
るため、後の第7工程におけるエッチバックの際、Bが
導入されたSiO2膜の膜厚を簡単に調整することがで
きる。また、前記Bが導入されたSiO2 膜のエッチ
ング速度を前記SiO2 膜のエッチング速度に比べ、
10〜20分の1程度の割合で遅くすることができるた
め、第6工程におけるエッチングの際、前記SiO2
膜のみを除去することが可能となり、オーバーハング形
状のホールを再現性良くSi基板上に形成することがで
きる。
Si基板上の多結晶Si膜にBを導入したことで、第5
工程における酸化処理の際、Bが導入されたSiO2
膜を、SiO2 膜より厚い膜厚で形成することができ
るため、後の第7工程におけるエッチバックの際、Bが
導入されたSiO2膜の膜厚を簡単に調整することがで
きる。また、前記Bが導入されたSiO2 膜のエッチ
ング速度を前記SiO2 膜のエッチング速度に比べ、
10〜20分の1程度の割合で遅くすることができるた
め、第6工程におけるエッチングの際、前記SiO2
膜のみを除去することが可能となり、オーバーハング形
状のホールを再現性良くSi基板上に形成することがで
きる。
【0027】そして、第8工程でカソードとゲート層を
同時に形成する際、前記ホールの形状(深さ,ザイズ,
オーバーハングの角度等)により、当該カソード及びゲ
ート層の膜厚及びカソードの形状が決定するため、簡単
に再現性良く所望の形状のカソードを形成することが可
能となる。
同時に形成する際、前記ホールの形状(深さ,ザイズ,
オーバーハングの角度等)により、当該カソード及びゲ
ート層の膜厚及びカソードの形状が決定するため、簡単
に再現性良く所望の形状のカソードを形成することが可
能となる。
【0028】この結果、カソードの製造工程を簡略化し
、且つ、カソード形状の制御性を向上した電界放出陰極
の製造方法を提供することができる。
、且つ、カソード形状の制御性を向上した電界放出陰極
の製造方法を提供することができる。
【図1】本発明の実施例に係る電界放出陰極の製造工程
を示す一部断面図である。
を示す一部断面図である。
【図2】本発明の実施例に係る電界放出陰極の製造工程
を示す一部断面図である。
を示す一部断面図である。
【図3】本発明の実施例に係る電界放出陰極の製造工程
を示す一部断面図である。
を示す一部断面図である。
【図4】本発明の実施例に係る電界放出陰極の製造工程
を示す一部断面図である。
を示す一部断面図である。
【図5】本発明の実施例に係る電界放出陰極の製造工程
を示す一部断面図である。
を示す一部断面図である。
【図6】本発明の実施例に係る電界放出陰極の製造工程
を示す一部断面図である。
を示す一部断面図である。
【図7】本発明の実施例に係る電界放出陰極の製造工程
を示す一部断面図である。
を示す一部断面図である。
【図8】本発明の実施例に係る電界放出陰極の製造工程
を示す一部断面図である。
を示す一部断面図である。
【図9】本発明の実施例に係る電界放出陰極の製造工程
を示す一部断面図である。
を示す一部断面図である。
1 Si基板
2 SiO2 膜
3 多結晶Si膜
4 Bがイオン注入された多結晶Si膜5
Bがイオン注入されたSiO2 膜6 SiO
2 膜 7 レジスト膜 8 カソード 9 ゲート層
Bがイオン注入されたSiO2 膜6 SiO
2 膜 7 レジスト膜 8 カソード 9 ゲート層
Claims (1)
- 【請求項1】 シリコン基板上に酸化膜を形成する第
1工程と、当該酸化膜の全面に多結晶シリコン膜を形成
する第2工程と、当該多結晶シリコン膜にボロンを導入
する第3工程と、当該ボロンが導入された多結晶シリコ
ン膜の一部を選択的に除去する第4工程と、次いで前記
シリコン基板の全面を酸化処理する第5工程と、次いで
当該シリコン基板の全面をエッチングする第6工程と、
次いで当該シリコン基板を選択的にエッチバックする第
7工程と、蒸着により電極を形成する第8工程と、から
なることを特徴とする電界放出陰極の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3022088A JPH04262337A (ja) | 1991-02-15 | 1991-02-15 | 電界放出陰極の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3022088A JPH04262337A (ja) | 1991-02-15 | 1991-02-15 | 電界放出陰極の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04262337A true JPH04262337A (ja) | 1992-09-17 |
Family
ID=12073122
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3022088A Pending JPH04262337A (ja) | 1991-02-15 | 1991-02-15 | 電界放出陰極の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04262337A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2734401A1 (fr) * | 1995-03-20 | 1996-11-22 | Nec Corp | Cathode froide a emission de champ ayant une caracteristique d'isolement amelioree et procede pour la fabriquer |
JP2005327498A (ja) * | 2004-05-12 | 2005-11-24 | Nippon Hoso Kyokai <Nhk> | 冷陰極素子及びその製造方法 |
-
1991
- 1991-02-15 JP JP3022088A patent/JPH04262337A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2734401A1 (fr) * | 1995-03-20 | 1996-11-22 | Nec Corp | Cathode froide a emission de champ ayant une caracteristique d'isolement amelioree et procede pour la fabriquer |
US6075315A (en) * | 1995-03-20 | 2000-06-13 | Nec Corporation | Field-emission cold cathode having improved insulating characteristic and manufacturing method of the same |
JP2005327498A (ja) * | 2004-05-12 | 2005-11-24 | Nippon Hoso Kyokai <Nhk> | 冷陰極素子及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4943343A (en) | Self-aligned gate process for fabricating field emitter arrays | |
US5793155A (en) | Microelectronic vacuum triode structure and method of fabrication | |
US5458518A (en) | Method for producing silicon tip field emitter arrays | |
US6069018A (en) | Method for manufacturing a cathode tip of electric field emission device | |
US6326221B1 (en) | Methods for manufacturing field emitter arrays on a silicon-on-insulator wafer | |
JP2728813B2 (ja) | 電界放出型電子源及びその製造方法 | |
US6093074A (en) | Vacuum microdevice and method of manufacturing the same | |
JPH04262337A (ja) | 電界放出陰極の製造方法 | |
US5607335A (en) | Fabrication of electron-emitting structures using charged-particle tracks and removal of emitter material | |
KR0183483B1 (ko) | 전계 방출 냉음극 및 그 제조 방법 | |
KR100237178B1 (ko) | 전계방출 소자 제조방법 | |
KR100262144B1 (ko) | 일체화된 mosfet로 조절되는 fea 및 그 제조방법 | |
JP2846988B2 (ja) | 電界放出型電子放出源素子 | |
JPH05242796A (ja) | 電子放出素子の製造方法 | |
JPH05242797A (ja) | 電子放出素子の製造方法 | |
KR100199295B1 (ko) | 전계방출소자 제조 방법 | |
KR19980078441A (ko) | 전계 방출 소자 및 제조방법 | |
JP3457054B2 (ja) | 棒状シリコン構造物の製造方法 | |
KR100186253B1 (ko) | Locos에 의한 실리콘 fea 제조방법 | |
JPH10261360A (ja) | 真空マイクロ素子の製造方法及びこの製造方法による真空マイクロ素子 | |
JP3826539B2 (ja) | 冷電子放出素子の製造方法 | |
KR19980019610A (ko) | 전계방출 소자 제조 방법 | |
JPH0612976A (ja) | 電界放出陰極の形成方法 | |
JPH0982216A (ja) | 電界放出型電子源の製造方法 | |
JPH02288128A (ja) | 電子放出素子の製造方法 |