JPH0982216A - 電界放出型電子源の製造方法 - Google Patents
電界放出型電子源の製造方法Info
- Publication number
- JPH0982216A JPH0982216A JP23548995A JP23548995A JPH0982216A JP H0982216 A JPH0982216 A JP H0982216A JP 23548995 A JP23548995 A JP 23548995A JP 23548995 A JP23548995 A JP 23548995A JP H0982216 A JPH0982216 A JP H0982216A
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- field emission
- electron source
- temperature heat
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【課題】 ゲート電極からエミッタ基板に流れるリーク
電流を低減させ、良好な電流−電圧特性を有する電界放
出型電子源及びその製造方法を提供する。 【解決手段】 ｎ型シリコン基板１２の表面に３〜１０
ｎｍ程度の厚さの熱酸化膜１５ａを形成し、窒素ガス雰
囲気中において、このシリコン基板１２を１１００℃で
１０時間前高温熱処理した後、６００℃まで温度を下げ
て低温熱処理を行い、その後再び１１００℃まで上昇さ
せて後高温熱処理を行う。続いて、シリコン基板１２の
表面を熱酸化し、厚さが０．２〜０．３μｍの熱酸化シ
リコン層１５ｂを形成する。
電流を低減させ、良好な電流−電圧特性を有する電界放
出型電子源及びその製造方法を提供する。 【解決手段】 ｎ型シリコン基板１２の表面に３〜１０
ｎｍ程度の厚さの熱酸化膜１５ａを形成し、窒素ガス雰
囲気中において、このシリコン基板１２を１１００℃で
１０時間前高温熱処理した後、６００℃まで温度を下げ
て低温熱処理を行い、その後再び１１００℃まで上昇さ
せて後高温熱処理を行う。続いて、シリコン基板１２の
表面を熱酸化し、厚さが０．２〜０．３μｍの熱酸化シ
リコン層１５ｂを形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、電界放出の原理に
基づいて電子を放出する冷陰極を有する電界放出型電子
源の製造方法に関する。
基づいて電子を放出する冷陰極を有する電界放出型電子
源の製造方法に関する。
【０００２】
【従来の技術】近年、集積回路又は薄膜の分野において
用いられている微細加工技術により、真空中の高電界に
おいて電子を放出する電界放出型電子源の製造技術の進
歩は目覚ましく、特に極めて小型な構造を有する電界放
出型冷陰極が製造されている。この種の電界放出型冷陰
極は、３極管の超小型電子管又は超小型電子銃を構成す
る主要部品の内、最も基本的な電子放出デバイスであ
る。
用いられている微細加工技術により、真空中の高電界に
おいて電子を放出する電界放出型電子源の製造技術の進
歩は目覚ましく、特に極めて小型な構造を有する電界放
出型冷陰極が製造されている。この種の電界放出型冷陰
極は、３極管の超小型電子管又は超小型電子銃を構成す
る主要部品の内、最も基本的な電子放出デバイスであ
る。
【０００３】電界放出型電子源の動作及び製造方法は、
スタンフォード リサーチ インスティチュート（Stan
ford Research Institute）のシー．エー．スピント
（C.A.Spindt）らによるジャーナル オブ アプライド
フィジックス（Journal ofApplied Physics)の第４７
巻、１２号、５２４８〜５２６３頁（１９７６年１２
月）に発表された研究報告、シー．エー．スピント等に
よる米国特許第３，７８９，４７１号公報及びエイチ．
エフ．グレイ（H.F.Gray）等による米国特許第４，３０
７，５０７号公報及び第４，５１３，３０８号公報等で
散見される。
スタンフォード リサーチ インスティチュート（Stan
ford Research Institute）のシー．エー．スピント
（C.A.Spindt）らによるジャーナル オブ アプライド
フィジックス（Journal ofApplied Physics)の第４７
巻、１２号、５２４８〜５２６３頁（１９７６年１２
月）に発表された研究報告、シー．エー．スピント等に
よる米国特許第３，７８９，４７１号公報及びエイチ．
エフ．グレイ（H.F.Gray）等による米国特許第４，３０
７，５０７号公報及び第４，５１３，３０８号公報等で
散見される。
【０００４】この電界放出型電子源は、その用途として
例えば微小３極管や薄型表示素子等の構成要素として考
察されたものであり、デバイスとしては、多数の微小な
冷陰極を制御することによりその機能を発揮する。個々
の電界放出型電子源は、電界放出の原理により電子を放
出する冷陰極と、該冷陰極に電界を印加して電子を放出
させるために正電圧を印加する電界印加電極であるゲー
ト電極とを備えている。
例えば微小３極管や薄型表示素子等の構成要素として考
察されたものであり、デバイスとしては、多数の微小な
冷陰極を制御することによりその機能を発揮する。個々
の電界放出型電子源は、電界放出の原理により電子を放
出する冷陰極と、該冷陰極に電界を印加して電子を放出
させるために正電圧を印加する電界印加電極であるゲー
ト電極とを備えている。
【０００５】以下、電界放出型電子源の従来の製造方法
について、図５を参照しながら説明する。まず、図５
（Ａ）に示すように、エミッタ基板として、比抵抗ρ＝
３〜５Ω・cmのｎ型シリコン基板１１２を用いて、その
表面を熱酸化し、厚さが０．２〜０．３μｍの熱酸化シ
リコン層１１５ａを形成する。次に、熱酸化シリコン層
１１５ａの表面に例えば円形（又は四角形）のレジスト
パターンを形成し、熱酸化シリコン層１１５ａをエッチ
ングすることにより、図５（Ｂ）に示すような円形の熱
酸化シリコンマスク１１５を形成する。
について、図５を参照しながら説明する。まず、図５
（Ａ）に示すように、エミッタ基板として、比抵抗ρ＝
３〜５Ω・cmのｎ型シリコン基板１１２を用いて、その
表面を熱酸化し、厚さが０．２〜０．３μｍの熱酸化シ
リコン層１１５ａを形成する。次に、熱酸化シリコン層
１１５ａの表面に例えば円形（又は四角形）のレジスト
パターンを形成し、熱酸化シリコン層１１５ａをエッチ
ングすることにより、図５（Ｂ）に示すような円形の熱
酸化シリコンマスク１１５を形成する。
【０００６】この熱酸化シリコンマスク１１５を用いて
シリコン基板１１２の表面をドライエッチング法により
等方的にエッチングし、図５（Ｃ）に示すように冷陰極
の基本となる凸部１１１ａをシリコン基板１１２の表面
に形成する。更に、凸部１１１ａが形成されたシリコン
基板１１２の表面を熱酸化し、図５（Ｄ）に示すよう
に、０．３〜０．５μｍ程度の厚さを有する絶縁層１１
３となる熱酸化シリコン層１１３ａを形成する。
シリコン基板１１２の表面をドライエッチング法により
等方的にエッチングし、図５（Ｃ）に示すように冷陰極
の基本となる凸部１１１ａをシリコン基板１１２の表面
に形成する。更に、凸部１１１ａが形成されたシリコン
基板１１２の表面を熱酸化し、図５（Ｄ）に示すよう
に、０．３〜０．５μｍ程度の厚さを有する絶縁層１１
３となる熱酸化シリコン層１１３ａを形成する。
【０００７】このような構造を有するシリコン基板１１
２を真空蒸着装置内に配置し、図５（Ｅ）に示すように
ニオブ金属を絶縁層１１３上に斜め方向より０．３μｍ
程度堆積させ、ゲート電極層１１４を形成する。最後
に、電子放出源として不要な熱酸化シリコンマスク１１
５と、絶縁層１１３として機能する熱酸化シリコン層１
１３ａの一部とを弗酸と弗化アンモニウムとの混合溶液
により除去し、図５（Ｆ）に示すようにシリコン基板１
１２の冷陰極１１１に相当する部分を露出させる。
２を真空蒸着装置内に配置し、図５（Ｅ）に示すように
ニオブ金属を絶縁層１１３上に斜め方向より０．３μｍ
程度堆積させ、ゲート電極層１１４を形成する。最後
に、電子放出源として不要な熱酸化シリコンマスク１１
５と、絶縁層１１３として機能する熱酸化シリコン層１
１３ａの一部とを弗酸と弗化アンモニウムとの混合溶液
により除去し、図５（Ｆ）に示すようにシリコン基板１
１２の冷陰極１１１に相当する部分を露出させる。
【０００８】以上の製造方法により得られた電界放出型
電子源の側方視要部断面を図６に示す。図６に示すよう
に、絶縁層１１３及びゲート電極層１１４の各層は、シ
リコン基板１１２に形成された円錐状の冷陰極１１１の
周囲を取り囲むと共に冷陰極１１１の先端部分が露出す
るように形成される。さらに、冷陰極１１１近傍のゲー
ト電極層１１４の表面は、冷陰極１１１の先端部の高さ
と同程度の高さを有するように形成される。
電子源の側方視要部断面を図６に示す。図６に示すよう
に、絶縁層１１３及びゲート電極層１１４の各層は、シ
リコン基板１１２に形成された円錐状の冷陰極１１１の
周囲を取り囲むと共に冷陰極１１１の先端部分が露出す
るように形成される。さらに、冷陰極１１１近傍のゲー
ト電極層１１４の表面は、冷陰極１１１の先端部の高さ
と同程度の高さを有するように形成される。
【０００９】
【発明が解決しようとする課題】前記従来の製造方法に
より作製された電界放出型電子源の電流−電圧特性につ
いて説明する。このときの測定系を図７に示し、ゲート
電流ＩG及びアノード電流ＩAとゲート電圧ＶG（電子引
き出し電圧）との相関関係を図８に示す。なお、アノー
ド電極１１６に印加されたアノード電圧ＶAは、２００
Ｖとした。ここで特徴的な点は、アノード電流ＩAより
ゲート電流ＩGの方が約２桁大きくなっていることであ
る。これは、ゲート電極１１４から冷陰極電極となるシ
リコン基板１１２にリーク電流が流れているためであ
り、前記従来の製造方法により作製された電界放出型電
子源では、電子源としての十分な電流−電圧特性が得ら
れないという問題がある。
より作製された電界放出型電子源の電流−電圧特性につ
いて説明する。このときの測定系を図７に示し、ゲート
電流ＩG及びアノード電流ＩAとゲート電圧ＶG（電子引
き出し電圧）との相関関係を図８に示す。なお、アノー
ド電極１１６に印加されたアノード電圧ＶAは、２００
Ｖとした。ここで特徴的な点は、アノード電流ＩAより
ゲート電流ＩGの方が約２桁大きくなっていることであ
る。これは、ゲート電極１１４から冷陰極電極となるシ
リコン基板１１２にリーク電流が流れているためであ
り、前記従来の製造方法により作製された電界放出型電
子源では、電子源としての十分な電流−電圧特性が得ら
れないという問題がある。
【００１０】また、これら微小電子源の応用デバイスと
して、平面型蛍光表示素子、あるいはマイクロ波、ミリ
波デバイス等が考えられているが、これらは全て真空中
に放出された電子（アノード電流）を用いることにより
その機能を発揮する。従って、リークにより流れる電流
はデバイスに於いては極力少なくすることが望ましい。
して、平面型蛍光表示素子、あるいはマイクロ波、ミリ
波デバイス等が考えられているが、これらは全て真空中
に放出された電子（アノード電流）を用いることにより
その機能を発揮する。従って、リークにより流れる電流
はデバイスに於いては極力少なくすることが望ましい。
【００１１】そこで、本発明は、上記従来の問題点に鑑
みてなされたものであり、その目的とするところは、ゲ
ート電極からエミッタ基板に流れるリーク電流を無く
し、良好な電流−電圧特性を有する電界放出型電子源の
製造方法を提供することである。
みてなされたものであり、その目的とするところは、ゲ
ート電極からエミッタ基板に流れるリーク電流を無く
し、良好な電流−電圧特性を有する電界放出型電子源の
製造方法を提供することである。
【００１２】
【課題を解決するための手段】請求項１の発明は、電界
放出の原理により電子を放出する冷陰極を有する電界放
出型電子源の製造方法において、単結晶シリコン基板を
非酸化性ガス雰囲気中で熱処理を行う熱処理工程と、該
熱処理が施された前記シリコン基板の表面にマスク層を
形成するマスク層形成工程と、前記マスク層にマスクパ
ターンを形成するマスクパターン形成工程と、前記マス
クパターンを介して前記シリコン基板の表面にエッチン
グ加工を施して冷陰極の基本となる凸部を形成する凸部
形成工程とを含むことを特徴とする電界放出型電子源の
製造方法である。
放出の原理により電子を放出する冷陰極を有する電界放
出型電子源の製造方法において、単結晶シリコン基板を
非酸化性ガス雰囲気中で熱処理を行う熱処理工程と、該
熱処理が施された前記シリコン基板の表面にマスク層を
形成するマスク層形成工程と、前記マスク層にマスクパ
ターンを形成するマスクパターン形成工程と、前記マス
クパターンを介して前記シリコン基板の表面にエッチン
グ加工を施して冷陰極の基本となる凸部を形成する凸部
形成工程とを含むことを特徴とする電界放出型電子源の
製造方法である。
【００１３】請求項２の発明は、請求項１において、前
記マスク層形成工程は、前記シリコン基板の表面を熱酸
化して熱酸化層を形成する熱酸化層形成工程であること
を特徴とする電界放出型電子源の製造方法である。
記マスク層形成工程は、前記シリコン基板の表面を熱酸
化して熱酸化層を形成する熱酸化層形成工程であること
を特徴とする電界放出型電子源の製造方法である。
【００１４】請求項３の発明は、請求項１において、前
記熱処理工程は、１０００℃以上１２００℃以下の温度
範囲で行われる電界放出型電子源の製造方法である。
記熱処理工程は、１０００℃以上１２００℃以下の温度
範囲で行われる電界放出型電子源の製造方法である。
【００１５】請求項４の発明は、請求項１において、前
記熱処理工程は、６００℃以上８００℃以下の温度範囲
で行われる低温熱処理と、これに続く１０００℃以上１
２００℃以下の温度範囲で行われる高温熱処理とからな
る電界放出型電子源の製造方法である。
記熱処理工程は、６００℃以上８００℃以下の温度範囲
で行われる低温熱処理と、これに続く１０００℃以上１
２００℃以下の温度範囲で行われる高温熱処理とからな
る電界放出型電子源の製造方法である。
【００１６】請求項５の発明は、請求項１において、前
記熱処理工程は、１０００℃以上１２００℃以下の温度
範囲で行われる高温熱処理と、これに続く６００℃以上
８００℃以下の温度範囲で行われる低温熱処理とからな
る電界放出型電子源の製造方法である。
記熱処理工程は、１０００℃以上１２００℃以下の温度
範囲で行われる高温熱処理と、これに続く６００℃以上
８００℃以下の温度範囲で行われる低温熱処理とからな
る電界放出型電子源の製造方法である。
【００１７】請求項６の発明は、請求項１において、前
記熱処理工程は、１０００℃以上１２００℃以下の温度
範囲で行われる前高温熱処理と、これに続く６００℃以
上８００℃以下の温度範囲で行われる低温熱処理と、さ
らにこれに続く１０００℃以上１２００℃以下の温度範
囲で行われる後高温熱処理とからなる電界放出型電子源
の製造方法である。
記熱処理工程は、１０００℃以上１２００℃以下の温度
範囲で行われる前高温熱処理と、これに続く６００℃以
上８００℃以下の温度範囲で行われる低温熱処理と、さ
らにこれに続く１０００℃以上１２００℃以下の温度範
囲で行われる後高温熱処理とからなる電界放出型電子源
の製造方法である。
【００１８】
【発明の実施の形態】本発明にかかる電界放出型電子源
の製造方法の工程順序は以下のとおりである。なお、本
実施形態においては、エミッタ基板として単結晶シリコ
ン基板が用いられ、非酸化性ガスとして窒素が用いられ
る。
の製造方法の工程順序は以下のとおりである。なお、本
実施形態においては、エミッタ基板として単結晶シリコ
ン基板が用いられ、非酸化性ガスとして窒素が用いられ
る。
【００１９】１．シリコンウェハの洗浄 ２．窒素雰囲気中におけるシリコンウェハの熱処理 ３．シリコンウェハ表面へのマスク層の形成 ４．レジストパターンの形成 ５．マスク層のエッチング ６．レジストアッシング ７．レジスト除去処理（ウェット） ８．Ｓｉエッチング ９．エッチング後処理 １０．熱酸化処理前の洗浄 １１．シリコンウェハ表面への熱酸化層（絶縁層）の形
成 １２．蒸着によるゲート金属層の形成 １３．ＢＨＦによるＳｉＯ2マスクの除去
成 １２．蒸着によるゲート金属層の形成 １３．ＢＨＦによるＳｉＯ2マスクの除去
【００２０】以上の工程順序で行われる本発明にかかる
電界放出型電子源の製造方法において、上記工程２の窒
素雰囲気中におけるシリコンウェハの熱処理について詳
細に説明する。当該熱処理は、シリコンウェハに存在す
る固溶酸素の外拡散及び析出を利用し、電子を放出する
冷陰極（エミッタ）が形成されるシリコンウェハの表面
層に無欠陥層を形成し、さらにウェハ内に存在、あるい
はプロセス工程中に混入してしまう重金属等のデバイス
特性劣化の要因になる不純物を固着（不動化）すること
を目的として行われる。
電界放出型電子源の製造方法において、上記工程２の窒
素雰囲気中におけるシリコンウェハの熱処理について詳
細に説明する。当該熱処理は、シリコンウェハに存在す
る固溶酸素の外拡散及び析出を利用し、電子を放出する
冷陰極（エミッタ）が形成されるシリコンウェハの表面
層に無欠陥層を形成し、さらにウェハ内に存在、あるい
はプロセス工程中に混入してしまう重金属等のデバイス
特性劣化の要因になる不純物を固着（不動化）すること
を目的として行われる。
【００２１】本発明において、上記窒素雰囲気中におけ
るシリコンウェハの熱処理は、以下の４通りが有効であ
る。 （１）１０００℃以上１２００℃以下の高温熱処理のみ （２）６００℃以上８００℃以下の低温熱処理の後に１
０００℃以上１２００℃以下の高温熱処理 （３）１０００℃以上１２００℃以下の高温熱処理の後
に６００℃以上８００℃以下の低温熱処理 （４）１０００℃以上１２００℃以下の前高温熱処理の
後に６００℃以上８００℃以下の低温熱処理、さらにこ
れに続く１０００℃以上１２００℃以下の後高温熱処理
るシリコンウェハの熱処理は、以下の４通りが有効であ
る。 （１）１０００℃以上１２００℃以下の高温熱処理のみ （２）６００℃以上８００℃以下の低温熱処理の後に１
０００℃以上１２００℃以下の高温熱処理 （３）１０００℃以上１２００℃以下の高温熱処理の後
に６００℃以上８００℃以下の低温熱処理 （４）１０００℃以上１２００℃以下の前高温熱処理の
後に６００℃以上８００℃以下の低温熱処理、さらにこ
れに続く１０００℃以上１２００℃以下の後高温熱処理
【００２２】上記熱処理工程において、６００℃以上８
００℃以下の低温熱処理の前に行われる１０００℃以上
１２００℃以下の高温熱処理は、シリコンウェハ表面付
近の酸素を外拡散によりウェハ外に放出させ、デヌーデ
ッドゾーン（ＤＺ）と呼ばれる無欠陥層を形成させる。
従って、当該高温熱処理は非酸化性ガス雰囲気中で行う
必要がある。また、無欠陥層を形成すると同時に、ウェ
ハ内部に存在していた欠陥核に過飽和酸素を析出させ、
ＤＺ層より内部に欠陥を形成する。この欠陥を重金属等
のデバイス特性を劣化させる不純物のゲッタリング核と
して利用する。上記６００℃以上８００℃以下の低温熱
処理は、後に行われる高温熱処理でウェハ内に欠陥層が
形成されやすくするために、欠陥の核を形成し、成長さ
せる。最後に、６００℃以上８００℃以下の低温熱処理
の後に行われる１０００℃以上１２００℃以下の高温熱
処理は、前高温熱処理と同様の効果をもたらすと共に、
低温熱処理で成長した欠陥核をさらに成長させる。
００℃以下の低温熱処理の前に行われる１０００℃以上
１２００℃以下の高温熱処理は、シリコンウェハ表面付
近の酸素を外拡散によりウェハ外に放出させ、デヌーデ
ッドゾーン（ＤＺ）と呼ばれる無欠陥層を形成させる。
従って、当該高温熱処理は非酸化性ガス雰囲気中で行う
必要がある。また、無欠陥層を形成すると同時に、ウェ
ハ内部に存在していた欠陥核に過飽和酸素を析出させ、
ＤＺ層より内部に欠陥を形成する。この欠陥を重金属等
のデバイス特性を劣化させる不純物のゲッタリング核と
して利用する。上記６００℃以上８００℃以下の低温熱
処理は、後に行われる高温熱処理でウェハ内に欠陥層が
形成されやすくするために、欠陥の核を形成し、成長さ
せる。最後に、６００℃以上８００℃以下の低温熱処理
の後に行われる１０００℃以上１２００℃以下の高温熱
処理は、前高温熱処理と同様の効果をもたらすと共に、
低温熱処理で成長した欠陥核をさらに成長させる。
【００２３】また、上記工程３において、シリコンウェ
ハの表面にマスク層を形成するのであるが、このマスク
層としては、シリコンウェハがエッチングされる際にエ
ッチングされないものであればよく、例えば、シリコン
ウェハの表面を熱酸化することによって形成される熱酸
化層（ＳｉＯ2層）あるいは窒化シリコン層等が挙げら
れる。さらに、このマスク層を形成する方法としては、
上述した熱酸化法以外にもＣＶＤ法、ＰＶＤ法（電子ビ
ーム蒸着、スパッタ等）等がある。本発明においては、
同一装置で一連の工程を連続処理できるという観点か
ら、シリコンウェハの熱酸化によりＳｉＯ2からなるマ
スク層を形成するのが好ましい。
ハの表面にマスク層を形成するのであるが、このマスク
層としては、シリコンウェハがエッチングされる際にエ
ッチングされないものであればよく、例えば、シリコン
ウェハの表面を熱酸化することによって形成される熱酸
化層（ＳｉＯ2層）あるいは窒化シリコン層等が挙げら
れる。さらに、このマスク層を形成する方法としては、
上述した熱酸化法以外にもＣＶＤ法、ＰＶＤ法（電子ビ
ーム蒸着、スパッタ等）等がある。本発明においては、
同一装置で一連の工程を連続処理できるという観点か
ら、シリコンウェハの熱酸化によりＳｉＯ2からなるマ
スク層を形成するのが好ましい。
【００２４】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。 （実施例１）図１は、本発明に係る電界放出型電子源の
製造方法の一実施例を示す側方視要部断面図であり、図
２は、図１の方法により製造された電界放出型電子源の
側方視要部断面図である。まず、図１を参照して電界放
出型電子源の製造方法の一実施例について説明する。図
１（Ａ）に示すように、エミッタ基板として比抵抗ρ＝
３〜５Ω・cmのｎ型シリコン基板１２を用い、その表面
に３〜１０ｎｍ程度の厚さの熱酸化膜１５ａを形成し
た。これは、熱処理の際にシリコン基板１２の表面が荒
れるのを防ぐためである。
ながら詳細に説明する。 （実施例１）図１は、本発明に係る電界放出型電子源の
製造方法の一実施例を示す側方視要部断面図であり、図
２は、図１の方法により製造された電界放出型電子源の
側方視要部断面図である。まず、図１を参照して電界放
出型電子源の製造方法の一実施例について説明する。図
１（Ａ）に示すように、エミッタ基板として比抵抗ρ＝
３〜５Ω・cmのｎ型シリコン基板１２を用い、その表面
に３〜１０ｎｍ程度の厚さの熱酸化膜１５ａを形成し
た。これは、熱処理の際にシリコン基板１２の表面が荒
れるのを防ぐためである。
【００２５】次に、窒素ガス雰囲気中において、１１０
０℃で１０時間前高温熱処理した後、６００℃まで温度
を下げて低温熱処理を行い、その後再び１１００℃まで
上昇させた後高温熱処理を行った（図１（Ｂ）参照）。
続いて、図１（Ｃ）に示すように、ｎ型シリコン基板１
２の表面を熱酸化し、厚さが０．２〜０．３μｍの熱酸
化シリコン層１５ｂを形成した。この熱酸化シリコン層
１５ｂの表面に円形のレジストパターンを形成し、熱酸
化シリコン層１５ｂをエッチングすることにより、図１
（Ｄ）に示すような円形の熱酸化シリコンマスク１５を
形成した。
０℃で１０時間前高温熱処理した後、６００℃まで温度
を下げて低温熱処理を行い、その後再び１１００℃まで
上昇させた後高温熱処理を行った（図１（Ｂ）参照）。
続いて、図１（Ｃ）に示すように、ｎ型シリコン基板１
２の表面を熱酸化し、厚さが０．２〜０．３μｍの熱酸
化シリコン層１５ｂを形成した。この熱酸化シリコン層
１５ｂの表面に円形のレジストパターンを形成し、熱酸
化シリコン層１５ｂをエッチングすることにより、図１
（Ｄ）に示すような円形の熱酸化シリコンマスク１５を
形成した。
【００２６】この熱酸化シリコンマスク１５を用いてシ
リコン基板１２の表面をドライエッチング法により等方
的にエッチングし、図１（Ｅ）に示すように冷陰極１１
の基本となる基板から突出した円錐形状を有する凸部１
１ａをシリコン基板１２の表面に形成した。更に、この
凸部１１ａが形成されたシリコン基板１２の表面を熱酸
化し、図１（Ｆ）に示すように、０．３〜０．５μｍ程
度の厚さを有する絶縁層１３となる熱酸化シリコン層１
３ａを形成した。
リコン基板１２の表面をドライエッチング法により等方
的にエッチングし、図１（Ｅ）に示すように冷陰極１１
の基本となる基板から突出した円錐形状を有する凸部１
１ａをシリコン基板１２の表面に形成した。更に、この
凸部１１ａが形成されたシリコン基板１２の表面を熱酸
化し、図１（Ｆ）に示すように、０．３〜０．５μｍ程
度の厚さを有する絶縁層１３となる熱酸化シリコン層１
３ａを形成した。
【００２７】このような構造を有するシリコン基板１２
を真空蒸着装置内に配置し、図１（Ｇ）に示すようにニ
オブ金属を絶縁層１３上に斜め方向より０．３μｍ程度
堆積させ、ゲート電極層１４を得た。最後に、電子放出
源として不要な熱酸化シリコンマスク１３ａと絶縁層１
３として機能する熱酸化シリコン層１３ａの一部を弗酸
と弗化アンモニウムとの混合溶液により除去し、図１
（Ｈ）に示すようにシリコン基板１２の冷陰極１１に相
当する部分を露出させた。これによって、図２に示すよ
うに、絶縁層１３となる熱酸化シリコン層１３ａ及びゲ
ート電極層１４の各層は、シリコン基板１２に形成され
た円錐状の冷陰極１１の周囲を取り囲むと共に冷陰極１
１の先端部分が露出するように形成された。さらに、冷
陰極１１近傍のゲート電極層１４の表面は、冷陰極１１
の先端部の高さと同程度の高さを有するように形成され
た。
を真空蒸着装置内に配置し、図１（Ｇ）に示すようにニ
オブ金属を絶縁層１３上に斜め方向より０．３μｍ程度
堆積させ、ゲート電極層１４を得た。最後に、電子放出
源として不要な熱酸化シリコンマスク１３ａと絶縁層１
３として機能する熱酸化シリコン層１３ａの一部を弗酸
と弗化アンモニウムとの混合溶液により除去し、図１
（Ｈ）に示すようにシリコン基板１２の冷陰極１１に相
当する部分を露出させた。これによって、図２に示すよ
うに、絶縁層１３となる熱酸化シリコン層１３ａ及びゲ
ート電極層１４の各層は、シリコン基板１２に形成され
た円錐状の冷陰極１１の周囲を取り囲むと共に冷陰極１
１の先端部分が露出するように形成された。さらに、冷
陰極１１近傍のゲート電極層１４の表面は、冷陰極１１
の先端部の高さと同程度の高さを有するように形成され
た。
【００２８】次に、上記工程で作製された電界放出型電
子源の電流−電圧特性を定量するための測定系を図３に
示すと共に、これにより得られたゲート電流ＩG及びア
ノード電流ＩAとゲート電圧ＶG（電子引き出し電圧）と
の相関関係を図４に示す。なお、アノード電極１６に印
加されたアノード電圧ＶAは２００Ｖとした。図４より
明らかなようにゲート電流ＩGよりアノード電流ＩAが常
に２桁以上大きく、ゲート電極１４から冷陰極電極とな
るシリコン基板１２に流れるリーク電流が無い良好な特
性を示した。
子源の電流−電圧特性を定量するための測定系を図３に
示すと共に、これにより得られたゲート電流ＩG及びア
ノード電流ＩAとゲート電圧ＶG（電子引き出し電圧）と
の相関関係を図４に示す。なお、アノード電極１６に印
加されたアノード電圧ＶAは２００Ｖとした。図４より
明らかなようにゲート電流ＩGよりアノード電流ＩAが常
に２桁以上大きく、ゲート電極１４から冷陰極電極とな
るシリコン基板１２に流れるリーク電流が無い良好な特
性を示した。
【００２９】また、このときの試料基板の破断面をＨ
Ｆ：Ｋ2Ｃｒ2Ｏ7（０．１５mol）＝２：１のエッチング
溶液でエッチングしたところ、基板表面から３０〜５０
μｍの幅で無欠陥層が確認された。これに対し、本発明
の熱処理を行わなかった試料基板においては、基板断面
の全ての領域に一様に欠陥と思われるエッチピットが観
察された。
Ｆ：Ｋ2Ｃｒ2Ｏ7（０．１５mol）＝２：１のエッチング
溶液でエッチングしたところ、基板表面から３０〜５０
μｍの幅で無欠陥層が確認された。これに対し、本発明
の熱処理を行わなかった試料基板においては、基板断面
の全ての領域に一様に欠陥と思われるエッチピットが観
察された。
【００３０】（実施例２）実施例１と同様、エミッタ基
板として比抵抗ρ＝３〜５Ω・cmのｎ型シリコン基板１
２を用い、その表面に５〜８nm程度の厚さの熱酸化膜１
５ａを形成した。これは、実施例１と同様に熱処理の際
にシリコン基板１２の表面が荒れるのを防ぐためであ
る。次に、窒素ガス雰囲気中において、１０５０℃の温
度で６０時間高温熱処理のみを行い、その後に、図１
（Ｃ）に示すように、ｎ型シリコン基板１２の表面を熱
酸化し、厚さが０．２〜０．３μｍの熱酸化シリコン層
１５ｂを形成した。後の製造工程は実施例１と同様に行
い、図２に示すような電界放出型電子源を作製した。こ
のときの試料基板の破断面をＨＦ：Ｋ2Ｃｒ2Ｏ7（０．
１５mol）＝２：１のエッチング溶液でエッチングした
ところ、基板表面から１０〜３０μｍの幅で無欠陥層が
確認された。
板として比抵抗ρ＝３〜５Ω・cmのｎ型シリコン基板１
２を用い、その表面に５〜８nm程度の厚さの熱酸化膜１
５ａを形成した。これは、実施例１と同様に熱処理の際
にシリコン基板１２の表面が荒れるのを防ぐためであ
る。次に、窒素ガス雰囲気中において、１０５０℃の温
度で６０時間高温熱処理のみを行い、その後に、図１
（Ｃ）に示すように、ｎ型シリコン基板１２の表面を熱
酸化し、厚さが０．２〜０．３μｍの熱酸化シリコン層
１５ｂを形成した。後の製造工程は実施例１と同様に行
い、図２に示すような電界放出型電子源を作製した。こ
のときの試料基板の破断面をＨＦ：Ｋ2Ｃｒ2Ｏ7（０．
１５mol）＝２：１のエッチング溶液でエッチングした
ところ、基板表面から１０〜３０μｍの幅で無欠陥層が
確認された。
【００３１】（実施例３）実施例１と同様に、エミッタ
基板として比抵抗ρ＝３〜５Ω・cmのｎ型シリコン基板
１２を用い、その表面に５〜８nm程度の厚さの熱酸化膜
１５ａを形成した。これは、実施例１と同様に熱処理の
際にシリコン基板１２の表面が荒れるのを防ぐためであ
る。次に、窒素ガス雰囲気中において、６５０℃の温度
で６０時間低温熱処理を行い、更に、１０５０℃で６０
時間高温熱処理を行った。この後に、図１（Ｃ）に示す
ように、ｎ型シリコン基板１２の表面を熱酸化し、厚さ
が０．２〜０．３μｍの熱酸化シリコン層１５ｂを形成
した。後の製造工程は実施例１と同様に行い、図２に示
すような電界放出型電子源を作製した。このときの試料
基板の破断面をＨＦ：Ｋ2Ｃｒ2Ｏ7（０．１５mol）＝
２：１のエッチング溶液でエッチングしたところ、基板
表面から２０〜４０μｍの幅で無欠陥層が確認された。
基板として比抵抗ρ＝３〜５Ω・cmのｎ型シリコン基板
１２を用い、その表面に５〜８nm程度の厚さの熱酸化膜
１５ａを形成した。これは、実施例１と同様に熱処理の
際にシリコン基板１２の表面が荒れるのを防ぐためであ
る。次に、窒素ガス雰囲気中において、６５０℃の温度
で６０時間低温熱処理を行い、更に、１０５０℃で６０
時間高温熱処理を行った。この後に、図１（Ｃ）に示す
ように、ｎ型シリコン基板１２の表面を熱酸化し、厚さ
が０．２〜０．３μｍの熱酸化シリコン層１５ｂを形成
した。後の製造工程は実施例１と同様に行い、図２に示
すような電界放出型電子源を作製した。このときの試料
基板の破断面をＨＦ：Ｋ2Ｃｒ2Ｏ7（０．１５mol）＝
２：１のエッチング溶液でエッチングしたところ、基板
表面から２０〜４０μｍの幅で無欠陥層が確認された。
【００３２】（実施例４）実施例１と同様に、エミッタ
基板として比抵抗ρ＝３〜５Ω・cmのｎ型シリコン基板
１２を用い、その表面に５〜８nm程度の厚さの熱酸化膜
１５ａを形成した。これは、実施例１と同様に熱処理の
際にシリコン基板１２の表面が荒れるのを防ぐためであ
る。次に、窒素ガス雰囲気中において、１０５０℃の温
度で６０時間高温熱処理を行い、更に、６５０℃で６０
時間低温熱処理を行った。この後に、図１（Ｃ）に示す
ように、ｎ型シリコン基板１２の表面を熱酸化し、厚さ
が０．２〜０．３μｍの熱酸化シリコン層１５ｂを形成
した。後の製造工程は実施例１と同様に行い、図２に示
すような電界放出型電子源を作製した。このときの試料
基板の破断面をＨＦ：Ｋ2Ｃｒ2Ｏ7（０．１５mol）＝
２：１のエッチング溶液でエッチングしたところ、基板
表面から２０〜４０μｍの幅で無欠陥層が確認された。
基板として比抵抗ρ＝３〜５Ω・cmのｎ型シリコン基板
１２を用い、その表面に５〜８nm程度の厚さの熱酸化膜
１５ａを形成した。これは、実施例１と同様に熱処理の
際にシリコン基板１２の表面が荒れるのを防ぐためであ
る。次に、窒素ガス雰囲気中において、１０５０℃の温
度で６０時間高温熱処理を行い、更に、６５０℃で６０
時間低温熱処理を行った。この後に、図１（Ｃ）に示す
ように、ｎ型シリコン基板１２の表面を熱酸化し、厚さ
が０．２〜０．３μｍの熱酸化シリコン層１５ｂを形成
した。後の製造工程は実施例１と同様に行い、図２に示
すような電界放出型電子源を作製した。このときの試料
基板の破断面をＨＦ：Ｋ2Ｃｒ2Ｏ7（０．１５mol）＝
２：１のエッチング溶液でエッチングしたところ、基板
表面から２０〜４０μｍの幅で無欠陥層が確認された。
【００３３】
【発明の効果】以上説明したように、本発明の電界放出
型電子源の製造方法によれば、単結晶シリコン基板の表
面にシリコンウェアハ加工時にマスクとして用いるマス
ク層を形成する工程の前に、非酸化性ガス雰囲気中でシ
リコン基板を熱処理することにより、ゲート電極からエ
ミッタ基板に流れるリーク電流の原因となるエミッタ基
板中の欠陥等を、エミッタが形成されるシリコン基板表
面付近から除去することができる。その結果、ゲート電
極から冷陰極基板となるエミッタ基板に流れるリーク電
流が大きく減少し、かつ、良好な電流-電圧特性を有す
る電子源を歩留まりよく作製することができる。
型電子源の製造方法によれば、単結晶シリコン基板の表
面にシリコンウェアハ加工時にマスクとして用いるマス
ク層を形成する工程の前に、非酸化性ガス雰囲気中でシ
リコン基板を熱処理することにより、ゲート電極からエ
ミッタ基板に流れるリーク電流の原因となるエミッタ基
板中の欠陥等を、エミッタが形成されるシリコン基板表
面付近から除去することができる。その結果、ゲート電
極から冷陰極基板となるエミッタ基板に流れるリーク電
流が大きく減少し、かつ、良好な電流-電圧特性を有す
る電子源を歩留まりよく作製することができる。
【図１】（Ａ）〜（Ｈ）は、本発明にかかる電界放出型
電子源の製造方法の一実施例を示す側方視要部断面図で
ある。
電子源の製造方法の一実施例を示す側方視要部断面図で
ある。
【図２】図１の方法により製造された電界放出型電子源
の側方視要部断面図である。
の側方視要部断面図である。
【図３】図１の方法により製造された電界放出型電子源
の電流−電圧特性を定量するための測定系を示す図であ
る。
の電流−電圧特性を定量するための測定系を示す図であ
る。
【図４】図１の方法により製造された電界放出型電子源
の電流−電圧特性を示すグラフである。
の電流−電圧特性を示すグラフである。
【図５】（Ａ）〜（Ｆ）は、従来の電界放出型電子源の
製造方法を示す側方視要部断面図である。
製造方法を示す側方視要部断面図である。
【図６】図５の方法により製造された電界放出型電子源
の側方視要部断面図である。
の側方視要部断面図である。
【図７】図５の方法により製造された電界放出型電子源
の電流−電圧特性を定量するための測定系を示す図であ
る。
の電流−電圧特性を定量するための測定系を示す図であ
る。
【図８】図５の方法により製造された電界放出型電子源
の電流−電圧特性を示すグラフである。
の電流−電圧特性を示すグラフである。
１１ 冷陰極 １１ａ 凸部 １２ シリコン基板 １３ 絶縁層 １３ａ 熱酸化シリコン層 １４ ゲート電極 １５ 熱酸化シリコンマスク １５ａ 熱酸化膜
フロントページの続き (72)発明者 矢野 盛規 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (6)
- 【請求項１】 電界放出の原理により電子を放出する冷
陰極を有する電界放出型電子源の製造方法において、単
結晶シリコン基板を非酸化性ガス雰囲気中で熱処理を行
う熱処理工程と、該熱処理が施された前記シリコン基板
の表面にマスク層を形成するマスク層形成工程と、前記
マスク層にマスクパターンを形成するマスクパターン形
成工程と、前記マスクパターンを介して前記シリコン基
板の表面にエッチング加工を施して冷陰極の基本となる
凸部を形成する凸部形成工程とを含むことを特徴とする
電界放出型電子源の製造方法。 - 【請求項２】 前記マスク層形成工程は、前記シリコン
基板の表面を熱酸化して熱酸化層を形成する熱酸化層形
成工程であることを特徴とする請求項１記載の電界放出
型電子源の製造方法。 - 【請求項３】 前記熱処理工程は、１０００℃以上１２
００℃以下の温度範囲で行われる請求項１記載の電界放
出型電子源の製造方法。 - 【請求項４】 前記熱処理工程は、６００℃以上８００
℃以下の温度範囲で行われる低温熱処理と、これに続く
１０００℃以上１２００℃以下の温度範囲で行われる高
温熱処理とからなる請求項１記載の電界放出型電子源の
製造方法。 - 【請求項５】 前記熱処理工程は、１０００℃以上１２
００℃以下の温度範囲で行われる高温熱処理と、これに
続く６００℃以上８００℃以下の温度範囲で行われる低
温熱処理とからなる請求項１記載の電界放出型電子源の
製造方法。 - 【請求項６】 前記熱処理工程は、１０００℃以上１２
００℃以下の温度範囲で行われる前高温熱処理と、これ
に続く６００℃以上８００℃以下の温度範囲で行われる
低温熱処理と、さらにこれに続く１０００℃以上１２０
０℃以下の温度範囲で行われる後高温熱処理とからなる
請求項１記載の電界放出型電子源の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23548995A JPH0982216A (ja) | 1995-09-13 | 1995-09-13 | 電界放出型電子源の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23548995A JPH0982216A (ja) | 1995-09-13 | 1995-09-13 | 電界放出型電子源の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0982216A true JPH0982216A (ja) | 1997-03-28 |
Family
ID=16986816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23548995A Pending JPH0982216A (ja) | 1995-09-13 | 1995-09-13 | 電界放出型電子源の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0982216A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150325456A1 (en) * | 2014-05-12 | 2015-11-12 | Canon Kabushiki Kaisha | Method for cleaning base, heat process method for semiconductor wafer, and method for manufacturing solid-state image capturing apparatus |
-
1995
- 1995-09-13 JP JP23548995A patent/JPH0982216A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150325456A1 (en) * | 2014-05-12 | 2015-11-12 | Canon Kabushiki Kaisha | Method for cleaning base, heat process method for semiconductor wafer, and method for manufacturing solid-state image capturing apparatus |
| US9508571B2 (en) * | 2014-05-12 | 2016-11-29 | Canon Kabushiki Kaisha | Method for cleaning base, heat process method for semiconductor wafer, and method for manufacturing solid-state image capturing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4943343A (en) | Self-aligned gate process for fabricating field emitter arrays | |
| US5389026A (en) | Method of producing metallic microscale cold cathodes | |
| US7078249B2 (en) | Process for forming sharp silicon structures | |
| US6729928B2 (en) | Structure and method for improved field emitter arrays | |
| KR0159805B1 (ko) | 저전압구동형 전계방출어레이의 제조방법 | |
| US5857885A (en) | Methods of forming field emission devices with self-aligned gate structure | |
| JP2728813B2 (ja) | 電界放出型電子源及びその製造方法 | |
| US6326221B1 (en) | Methods for manufacturing field emitter arrays on a silicon-on-insulator wafer | |
| KR19990038696A (ko) | 전계 방출 소자의 캐소드 팁 제조 방법 | |
| US5779514A (en) | Technique to fabricate chimney-shaped emitters for field-emission devices | |
| JPH0982216A (ja) | 電界放出型電子源の製造方法 | |
| JP3080142B2 (ja) | 電界放出型冷陰極の製造方法 | |
| JP2852356B2 (ja) | フィールドエミッタの表面改質方法 | |
| JPH0652788A (ja) | 電界放出型電子源装置およびその製造方法 | |
| JPH05242796A (ja) | 電子放出素子の製造方法 | |
| JP3622406B2 (ja) | 冷電子放出素子及びその製造方法 | |
| JPH04262337A (ja) | 電界放出陰極の製造方法 | |
| JPH1012166A (ja) | 電界放出型画像表示装置及びその製造方法 | |
| KR100186253B1 (ko) | Locos에 의한 실리콘 fea 제조방법 | |
| JP3826539B2 (ja) | 冷電子放出素子の製造方法 | |
| JP3160547B2 (ja) | 電界放出型電子源の製造方法 | |
| JPH08190856A (ja) | 電界放射冷陰極の製造方法 | |
| JPH0541152A (ja) | 電界放出陰極の製造方法 | |
| JPH0544184B2 (ja) | ||
| JP2001023512A (ja) | 電界放出素子の製造方法 |