JP3012517B2 - 電子放出素子及びその製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、強電界によって電
子を放出する電界放射型の電子放出素子及びその製造方
法に関する。より詳しくは、光プリンタ、電子顕微鏡、
電子ビーム露光装置などの電子発生源や電子銃として、
あるいは照明ランプの超小型照明源として、特に、平面
ディスプレイを構成するアレイ状のＦＥＡ(Field Emitt
er Array）の電子発生源として有用な電子放出素子及び
その製造方法に関する。

【０００２】

【従来の技術】従来より、電子ディスプレイデバイスと
して陰極線管が広く用いられているが、陰極線管は、電
子銃のカソードから熱電子を放出させるためにエネルギ
ー消費量が大きく、また、構造的に大きな容積を必要と
するなどの問題があった。

【０００３】このため、熱電子ではなく冷電子を利用で
きるようにして、全体としてエネルギー消費量を低減さ
せ、しかも、デバイス自体を小形化した平面型のディス
プレイが求められ、更に、近年では、そのような平面型
ディスプレイに高速応答性と高解像度とを実現すること
も強く求められている。

【０００４】このような冷電子を利用する平面型ディス
プレイの構造としては、高真空の平板セル中に、微小な
電子放出素子をアレイ状に配したものが有望視されてい
る。そして、そのために使用する電子放出素子として、
電界放射現象を利用した電界放射型の電子放出素子が注
目されている。この電界放射型の電子放出素子は、物質
に印加する電界の強度を上げると、その強度に応じて物
質表面のエネルギー障壁の幅が次第に狭まり、電界強度
が１０⁷Ｖ／ｃｍ以上の強電界となると、物質中の電子
がトンネル効果によりそのエネルギー障壁を突破できる
ようになり、そのため物質から電子が放出されるという
現象を利用している。この場合、電場がポアッソンの方
程式に従うために、電子を放出する部材（エミッタ）に
電界が集中する部分を形成すると、比較的低い引き出し
電圧で効率的に冷電子の放出を行うことができる。

【０００５】このような電界放射型の電子放出素子の一
般的なものとしては、図４に示すように、先端が尖った
コーン型の電子放出素子を例示することができる。この
素子においては、導電層４１上に絶縁層４２及びゲート
電極４３が順次積層されており、その絶縁層４２及びゲ
ート電極４３には、導電層４１に達する開口部Ａが形成
されている。そして、その開口部Ａ内の導電層４１上に
は、少なくともゲート電極４３に接触しないように、点
状突起Ｐｏを有する円錐形状（コーン型）のエミッタ４
４が形成されている。

【０００６】このようなコーン型エミッタは、その製法
の相違から、スピント型エミッタ(J.Vac.Sci. and Tec
h. Bll.468(1993))と、Ｓｉコーン型エミッタ(Tech.Di
g.IVMC.,p26)とに大別されている。

【０００７】まず、スピント型エミッタを備えた電子放
出素子の製造例を、図５（ａ）〜（ｄ）を参照しながら
説明する。

【０００８】まず、図５（ａ）に示すように、予めエミ
ッタ配線５２が形成されたガラス基板５１上に、絶縁層
５３及びゲート電極５４をスパッタ法又は真空蒸着法等
により順次成膜する。続いて、フォトリソグラフィー法
と反応性イオンエッチング法（ＲＩＥ）とを利用して絶
縁層５３及びゲート電極５４の一部を、エミッタ配線５
２が露出するまで円形の孔（ゲート孔）が開口するよう
にエッチングする。

【０００９】次に、図５（ｂ）に示すように、斜方蒸着
によりリフトオフ材５５をゲート電極５４上にのみ形成
する。リフトオフ材５５の材料としては、Ａｌ、ＭｇＯ
等を使用している。

【００１０】続いて、図５（ｃ）に示すように、基板５
１上に、その垂直な方向から通常の異方性蒸着により、
エミッタ５６用の金属材料を蒸着する。このとき、蒸着
の進行につれて、ゲート孔の開口径が狭まると同時にエ
ミッタ配線５２上にコーン型のエミッタ５６が自己整合
的に形成される。蒸着は、最終的にゲート孔が閉じるま
で行なう。エミッタの材料としては、Ｍｏ、Ｎｉ等を使
用している。

【００１１】最後に、図５（ｄ）に示すように、リフト
オフ材５５をエッチングにより剥離し、必要に応じてゲ
ート電極５４をパターニングする。これによりスピント
型エミッタを備えた電子放出素子が得られる。

【００１２】このようなスピント型エミッタは、異方性
蒸着法により自己整合的にコーン形状のエミッタが簡便
に形成できるために、エミッタ材料も広範囲に選定で
き、また、エミッタ材料が蒸着可能な材料である限り任
意の種類の基板、特に、大面積化の可能なガラス基板を
利用できるという利点を有している。

【００１３】次に、Ｓｉコーン型エミッタを備えた電子
放出素子の製造例を、図６（ａ）〜（ｅ）を参照しなが
ら説明する。

【００１４】まず、図６（ａ）に示すように、単結晶Ｓ
ｉ基板６１を熱酸化して表面に酸化シリコン層を形成
し、その酸化シリコン層をフォトリソグラフィー法を利
用して円形にパターニングすることにより、円形のエッ
チングマスク用酸化シリコン層６２を形成する。この酸
化シリコン層６２は後述するようにリフトオフ材として
も機能する。なお、酸化シリコン層６２の径はゲート径
に相当する。

【００１５】次に、図６（ｂ）に示すように、サイドエ
ッチレートの高い条件の反応性イオンエッチング法（Ｒ
ＩＥ）によりＳｉ基板６１をエッチングし、エミッタ６
３を形成する。

【００１６】続いて、図６（ｃ）に示すように、熱酸化
によりＳｉ基板６１及びエミッタ６３の表面にエミッタ
先端先鋭化用酸化シリコン層６４を形成する。この酸化
シリコン層６４の形成時に発生する応力により、酸化シ
リコン層６４の内側のエミッタ６３の先端が容易に尖鋭
化される。

【００１７】そして、図６（ｄ）に示すように、蒸着法
により絶縁膜６５、ゲート電極６６を積層する。

【００１８】最後に、図６（ｅ）に示すように、リフト
オフ材としても機能するエッチングマスク用酸化シリコ
ン層６２をエッチングによりリフトオフし、更に、エミ
ッタ６３の表面の酸化シリコン層６４をエッチング除去
する。そして必要に応じてゲート電極６６をパターニン
グする。これによりＳｉコーン型エミッタを備えた電子
放出素子が得られる。

【００１９】このようなＳｉコーン型エミッタは、物理
的手法では得られ難い非常にシャープな先端形状とする
ことができるという利点を有する。

【００２０】

【発明が解決しようとする課題】しかしながら、スピン
ト型エミッタの場合、異方性蒸着法を利用して形成され
ているが、蒸着中に拡散する蒸着粒子も皆無ではないた
めに、基板全体に対して均一な蒸着を行なうことは困難
であり、従って、同一基板内の複数の電子放出素子の特
性の均一性を保つことが困難であるという問題があっ
た。特に、基板を大面積化するとその傾向がいっそう顕
著となる。

【００２１】一方、Ｓｉコーン型エミッタの場合には、
その形成時に異方性蒸着法を利用せずに、基板全体に亘
って均一なエッチングが可能な反応性イオンエッチング
法を利用するために、基板内での複数の電子放出素子の
特性の均一性を保つことが可能である。しかし、その形
成時に単結晶Ｓｉの熱酸化処理が不可欠であることか
ら、使用する基板が非常に高価な単結晶Ｓｉ基板に限定
されるという問題があった。また、単結晶Ｓｉは、ガラ
ス基板のように大面積のものが入手できないために、電
子放出素子の大面積化が実質的に不可能であるという問
題があった。

【００２２】また、エミッタへ電界を集中させるという
点からは、コーン型エミッタの先端ができるだけ小さい
曲率半径となることが望まれるが、現状の微細加工技術
ではこの理想形状を大面積に均一に作製することは容易
ではない。

【００２３】本発明は、以上の従来技術の課題を解決し
ようとするものであり、電界放射型の電子放出素子のエ
ミッタを形成する際に、異方性蒸着を利用することなく
反応性イオンエッチング法等を利用することによりその
先端を尖鋭化させることができ、しかも単結晶Ｓｉ基板
以外の大面積化が容易な基板、例えばガラス基板を使用
することができ、且つその基板を大面積化した場合でも
基板内の複数の電子放出素子の特性の均一性を保つこと
ができるようにすることを目的とする。

【００２４】

【課題を解決するための手段】本発明者は、電子放出素
子のエミッタ材料として単結晶Ｓｉではなく非単結晶シ
リコンの一種である水素化アモルファスシリコンを使用
し、また、エミッタを形成するために成膜された非単結
晶シリコン層の下層に、非単結晶シリコンよりもエッチ
ングされにくい金属材料からなるエミッタ配線層を設け
た構造とすることにより、サイドエッチレートの高いＲ
ＩＥと必要に応じてウェットエッチングにより非単結晶
シリコン層を尖鋭な先端を有するコーン形状に加工でき
ることを見出し、本発明を完成させるに至った。

【００２５】即ち、本発明は、基板、エミッタ配線層、
絶縁層及びゲート電極が順次積層され、該ゲート電極と
絶縁層とには該エミッタ配線層に達する開口部が設けら
れ、その開口部内の該エミッタ配線層上に、コーン型の
エミッタが該ゲート電極に接触しないように形成されて
なる電界放射型の電子放出素子において、エミッタ配線
層が金属薄膜から形成されており、且つエミッタが水素
化アモルファスシリコンから形成されていることを特徴
とする電子放出素子を提供する。

【００２６】また、本発明は、エミッタを構成する非単
結晶シリコンとして水素化アモルファスシリコンを使用
する電子放出素子の製造方法において： （ａ） 基板上にエミッタ配線形成用金属薄膜を成膜
し、パターニングすることによりエミッタ配線層を形成
する工程； （ｂ） エミッタ配線層上に水素化アモルファスシリコ
ン膜を形成する工程； （ｃ） 水素化アモルファスシリコン膜上に、エッチン
グマスクパターン層を形成する工程； （ｄ） 反応性イオンエッチングにより水素化アモルフ
ァスシリコン膜を尖鋭化しつつ、エッチングストッパー
として機能するエミッタ配線層が露出するまでエッチン
グする工程； （ｅ） 基板のエミッタ配線層側の表面上に、絶縁材料
とゲート電極材料とを順次積層することにより、エミッ
タ配線層上に絶縁層とゲート電極とを形成するととも
に、エッチングマスクパターン層上に絶縁材料層とゲー
ト電極材料層とを形成する工程；及び （ｆ） エミッタ配線層を実質的にエッチングしないエ
ッチングマスクパターン層用エッチング液を用いて、リ
フトオフ材としてのエッチングマスクパターン層を除去
し、その上に積層された絶縁材料層及びゲート電極材料
層を剥落させる工程を含んでなることを特徴とする製造
方法を提供する。

【００２７】

【発明の実施の形態】以下、本発明を図面に従って詳細
に説明する。

【００２８】図１は、本発明の電子放出素子の断面斜視
図である。同図に示すように、この電子放出素子は、基
板１、エミッタ配線層２、絶縁層４及びゲート電極５が
順次積層された構造を有する。そして、ゲート電極５と
絶縁層４とにはエミッタ配線層２に達する開口部Ａが設
けらており、その開口部Ａ内のエミッタ配線層２上に
は、非単結晶シリコンからなるコーン型のエミッタ３が
ゲート電極５に接触しないように形成されている。

【００２９】本発明において基板１は、電子放出素子の
支持基板として用いられており、大面積化が特に容易な
絶縁性基板を好ましく使用することができる。このよう
な絶縁性基板としては、石英基板、セラミックス基板、
ガラス基板などを使用することができる。なお、単結晶
Ｓｉの表面に絶縁膜が形成された基板も使用することが
できる。

【００３０】エミッタ配線層２は、配線抵抗が低く、基
板１との密着性が良好な材料から形成する。更に、後述
するエミッタ３の形成の際に利用するＲＩＥや使用する
エッチング液、例えばアルカリ性エッチング液や緩衝フ
ッ酸によるエッチングに耐性を有する材料から形成す
る。これは、エミッタ配線層２をエミッタ形成時のエッ
チングストッパーとして機能させるためである。このよ
うな材料として、特に好ましくはＣｒ又はＡｌ／Ｃｒ合
金を挙げることができる。

【００３１】エミッタ配線層２の膜厚としては、十分な
配線抵抗と密着性が得られる限り特に制限はないが、通
常０．０５〜０．５μｍ、好ましくは０．１〜０．３μ
ｍとする。

【００３２】エミッタ３は、その表面から電子を直接的
に放出する部材であり、本発明においては、非単結晶シ
リコンの一種の抵抗率１０^-1〜１０¹⁰Ω・ｃｍ程度の水
素化アモルファスシリコンを使用する。このため、素子
駆動の際の抵抗層としても機能し、エミッション電流の
安定化が可能となる。

【００３３】ここで、本発明において使用する水素化ア
モルファスシリコンは、薄膜Ｘ線回折法による分析で結
晶性を示すピークが観察されないシリコンを意味する。
従って、水素化アモルファスシリコンには、部分的に微
結晶となっているシリコンも含まれる。

【００３４】なお、水素化アモルファスシリコンの抵抗
率の制御は、その成膜時に使用するシリコンスパッタタ
ーゲットのドーパントの種類とドーズ量とを調整するこ
とにより容易に行うことができる。

【００３５】また、本発明のように、水素化アモルファ
スシリコンを使用すると、以下に説明するように構造制
御性並びに電気特性の両面で良好な電子放出素子を得る
ことが可能となる。

【００３６】まず、構造的制御の面に関しては、水素化
アモルファスシリコンは、普通のアモルファスシリコン
に比べ微結晶が特に少ないアモルファス状態を有するた
めに、ＲＩＥでコーンを形成する際により均一なエッチ
ングが可能となり、従ってプロセス許容度が高まり、大
面積化が容易となる。また、電気的特性については、不
純物のドーピングがより容易となり、単結晶シリコンに
匹敵する不純物制御が可能となり、従って、広範囲な抵
抗値制御が容易となる。特に、高濃度にリンドープした
水素化アモルファスシリコン膜は、ｎ型電導を示し、比
抵抗として数Ω・ｃｍ以上の低抵抗化も可能となる。こ
れにより、電子放出素子の放出電流の増加及び放出電圧
の低電圧化の実現が可能となる。

【００３７】エミッタ３の厚み（高さ）は、必要に応じ
て適宜決定することができるが、通常０．５〜１．５μ
ｍとすることが好ましい。

【００３８】絶縁層４は、エミッタ配線層２とゲート電
極５とを電気的に絶縁するための層である。このような
絶縁層４としては、電子放出素子の絶縁層として用いら
れている公知の材料から形成することができるが、良好
な絶縁性を示し、しかも異方性蒸着法で形成できる酸化
シリコンを挙げることができる。

【００３９】絶縁層４の厚みとしては、エミッタ配線２
とゲート電極５との間に十分な絶縁性が保たれればよ
く、例えば、０．２〜２μｍ、好ましくは０．３〜０．
７μｍとする。

【００４０】ゲート電極５は、エミッタ３に強電界を集
中させるための電極である。ゲート電極５の材料として
は、耐熱性の点から高融点金属であって、エミッタ形成
時に使用するエッチング液に耐性を有する材料を使用す
ることができ、好ましくはＣｒ、Ｗ、Ｔａ又はＮｂを挙
げることができる。中でも、Ｎｂを使用することが好ま
しい。

【００４１】ゲート電極５の厚みは、必要に応じて適宜
決定することができるが、０．１〜０．５μｍとする。

【００４２】次に、非単結晶シリコンとしてポリシリコ
ンを使用した場合の電子放出素子の製造方法を、図２に
従って詳細に説明する。

【００４３】工程（ａ） まず、基板１上にエミッタ配線用金属薄膜を成膜後、フ
ォトリソグラフィー法により所定形状にパターニング
し、エミッタ配線層２を形成する（図２（ａ））。この
場合にはエミッタ配線層２としては、スパッタ法により
形成されるＣｒ膜又はＡｌ／Ｃｒ合金膜を好ましく使用
することができる。

【００４４】工程（ｂ） 次に、エミッタ配線層２上にポリシリコン層３ａを形成
する（図２（ｂ））。この場合、ポリシリコン層３ａの
形成は、まず、アモルファスシリコン又はポリシリコン
を常温から３００℃程度の温度範囲で成膜が可能なスパ
ッタ法によりエミッタ配線層２上に成膜することが好ま
しい。このような温度で成膜すると、基板１の熱膨脹を
小さい範囲にとどめることができるので、ガラス基板を
使用することができるようになり、しかも基板内の複数
の電子放出素子の特性を均一化することができる。

【００４５】続いて、このようにエミッタ配線層２上に
成膜したアモルファスシリコン又はポリシリコンを、２
００℃以上の温度で高真空下でアニールする。これによ
り、アモルファスシリコンはポリシリコン化し、ポリシ
リコンはその結晶性が改善され、エミッタに適したポリ
シリコン層３ａとなる。

【００４６】工程（ｃ） 次に、ポリシリコン層３ａ上に、エッチングマスク用材
料を蒸着法やスパッタ法などにより成膜し、フォトリソ
グラフィー法を利用して円形にパターニングすることに
よりエッチングマスクパターン層６を形成する（図２
（ｃ））。

【００４７】エッチングマスクパターン層６としては、
後述するＲＩＥに対して耐性を有する材料から形成す
る。このような材料としては、好ましくはＣｒやＳｉＯ
₂を挙げることができる。

【００４８】なお、円形パターンの径は、電子放出素子
特性、フォトリソグラフィー法のデザインルールに応じ
た操作の難易度及びエッチング工程の歩留まり等を考慮
すると、１．０〜２．０μｍ程度とすることが好まし
い。

【００４９】工程（ｄ） 次に、サイドエッチレートの高い条件のＲＩＥによりポ
リシリコン層３ａを，エミッタ配線層２が露出するまで
エッチングする。これにより、先端が尖鋭化していない
エミッタ３が形成される（図２（ｄ））。このようなＲ
ＩＥ条件の一例としては、［導入ガスＳＦ₆、Ｏ₂等：３
０〜７０ｓｃｃｍ／パワー８０〜１２０Ｗ／ガス圧４〜
５Ｐａ］を示すことができる。

【００５０】工程（ｅ） 次に、基板１のエミッタ配線層２側の表面上に、ＳｉＯ
_x等などの絶縁材料とＮｂ等のゲート電極材料とを蒸着
法などにより積層することにより、エミッタ配線層２上
に絶縁層４とゲート電極５とを形成するとともに、エッ
チングマスクパターン層６上に絶縁材料層４ａとゲート
電極材料層５ａとを形成する（図２（ｅ））。ここで、
絶縁層４を蒸着法により形成する場合には、反応ガスと
してオゾンを１０％程度含有した酸素ガスを導入し、蒸
着材料としてＳｉＯを充填したチムニー式の抵抗加熱法
を用いて成膜することが好ましい。このような方法で形
成された絶縁層４は良好な絶縁性を示す。

【００５１】工程（ｆ） 次に、アルカリ性エッチング液を用いて、エッチングマ
スクパターン層６の下層のエミッタ３をエッチングして
その先端を尖鋭化する。その結果、その上に積層された
エッチングマスクパターン層６、絶縁材料層４ａ及びゲ
ート電極材料層５ａからなる積層体は剥落する。これに
より、先端の尖鋭なエミッタ３を有する電子放出素子が
得られる（図２（ｆ））。

【００５２】なお、アルカリ性エッチング液としては、
エッチング特性やアルカリ金属イオン非汚染性の点で、
第４級アンモニウム化合物の溶液や融液を使用すること
が好ましい。中でも、テトラメチルアンモニウムヒドロ
キシド融液を使用することが特に好ましい。

【００５３】工程（ｇ） 更に、必要に応じて、ゲート電極５をフォトリソグラフ
ィー法を用いて所定の形状にパターニングすることによ
り図２（ｇ）の電子放出素子が得られる。

【００５４】次に、非単結晶シリコンとしてアモルファ
スシリコンを使用した場合の電子放出素子の製造方法
を、図３に従って詳細に説明する。

【００５５】工程（ａ） まず、基板１上にエミッタ配線用金属薄膜を成膜後、フ
ォトリソグラフィー法により所定形状にパターニング
し、エミッタ配線層２を形成する（図３（ａ））。この
場合も、エミッタ配線層２としては、スパッタ法により
形成されるＣｒ膜又はＡｌ／Ｃｒ合金膜を好ましく使用
することができる。

【００５６】工程（ｂ） 次に、エミッタ配線層２上にアモルファスシリコン層３
ｂを形成する（図３（ｂ））。この場合、アモルファス
シリコン層３ｂの形成は、常温から３００℃程度の温度
範囲で成膜が可能なスパッタ法によりエミッタ配線層２
上に成膜することが好ましい。このような温度で成膜す
ると、基板１の熱膨脹を小さい範囲にとどめることがで
きるので、ガラス基板を使用することができるようにな
り、しかも基板内の複数の電子放出素子の特性を均一化
することができる。

【００５７】また、本工程でアモルファスシリコン層３
ｂを、特に水素化アモルファスシリコン層、好ましくは
不純物ドープ（特にリンドープ）された水素化アモルフ
ァスシリコン層とする場合には、上記スパッタ法に代え
てプラズマＣＶＤ法を用いて形成することが好ましい。
ここで、比抵抗が数〜数十Ω・ｍのリンドープアモルフ
ァスシリコン膜の成膜条件の一例としては、［基板温度
２５０℃，導入ガスＳｉＨ₄（１０％水素希釈）３００
ｓｃｃｍ，Ｈ₂ガス１５０ｓｃｃｍ，ＰＨ₃ガス（１００
０ｐｐｍ水素希釈）９０ｓｃｃｍ，パワー６０Ｗ，ガス
圧力１Ｔｏｒｒ］を挙げることができる。

【００５８】工程（ｃ） 次に、アモルファスシリコン層３ｂ上に、エッチングマ
スク用材料を蒸着法やスパッタ法などにより成膜し、フ
ォトリソグラフィー法を利用して円形にパターニングす
ることによりエッチングマスクパターン層６を形成する
（図３（ｃ））。

【００５９】エッチングマスクパターン層６としては、
後述するＲＩＥに対して耐性を有する材料から形成す
る。このような材料としては、好ましくはＣｒやＳｉＯ
₂を挙げることができる。

【００６０】なお、円形パターンの径は、電子放出素子
特性、フォトリソグラフィー法のデザインルールに応じ
た操作の難易度及びエッチング工程の歩留まり等を考慮
すると、１．０〜２．０μｍ程度とすることが好まし
い。

【００６１】工程（ｄ） 次に、サイドエッチレートの高い条件のＲＩＥによりア
モルファスシリコン層３ｂを、エミッタ配線層２が露出
するまでエッチングする。これにより、先端が尖鋭化し
たエミッタ３が形成される（図３（ｄ））。これは、ア
モルファスシリコン層全体が等方的にエッチングされる
ためである。このようなＲＩＥ条件の一例としては、
［導入ガスＳＦ₆、Ｏ₂等：３０〜７０ｓｃｃｍ／パワー
８０〜１２０Ｗ／ガス圧４〜５Ｐａ］を示すことができ
る。特に、ＳＦ₆：Ｏ₂＝３：１（流量比）からなる混合
ガスを使用することにより、アモルファスシリコン層の
エッチング面が平坦となり、ほぼ三角錐形状のエミッタ
３を形成することができる。

【００６２】工程（ｅ） 次に、基板１のエミッタ配線層２側の表面上に、ＳｉＯ
_x等などの絶縁材料とＮｂ等のゲート電極材料とを蒸着
法などにより積層することにより、エミッタ配線層２上
に絶縁層４とゲート電極５とを形成するとともに、エッ
チングマスクパターン層６上に絶縁材料層４ａとゲート
電極材料層５ａとを形成する（図３（ｅ））。ここで、
絶縁層４を蒸着法により形成する場合には、反応ガスと
してオゾンを１０％程度含有した酸素ガスを導入し、蒸
着材料としてＳｉＯを充填したチムニー式の抵抗加熱法
を用いて成膜することが好ましい。このような方法で形
成された絶縁層４は良好な絶縁性を示す。

【００６３】工程（ｆ） 次に、緩衝フッ酸溶液を用いて、リフトオフ材としての
エッチングマスクパターン層６をエッチング除去する。
その結果、その上に積層されていた絶縁材料層４ａ及び
ゲート電極材料層５ａからなる積層体は剥落する。これ
により、尖鋭な先端のエミッタ３を有する電子放出素子
が得られる（図３（ｆ））。

【００６４】工程（ｇ） 更に、必要に応じて、ゲート電極５をフォトリソグラフ
ィー法を用いて所定の形状にパターニングすることによ
り図３（ｇ）の電子放出素子が得られる。

【００６５】以上説明したように、本発明の電子放出素
子においては、エミッタ材料として単結晶Ｓｉではなく
非単結晶シリコンの一種である水素化アモルファスシリ
コンを使用する。また、エミッタを形成するために成膜
された非単結晶シリコン層の下層に、非単結晶シリコン
よりもエッチングされにくい金属材料からなるエミッタ
配線が設けられている。従って、本発明の電子放出素子
で使用するエミッタは、サイドエッチレートの高いＲＩ
Ｅと必要に応じて行なわれるウェットエッチングにより
先端の尖鋭なコーン型形状となる。このように、本発明
においてはエミッタが異方性蒸着法を使用せずに形成さ
れるので、基板内の複数の電子放出素子の特性の均一性
を保つことができる。

【００６６】また、非単結晶シリコン層は、低温での成
膜と必要に応じてアニール処理とにより容易に成膜でき
るので、基板として大面積化が容易なガラス基板を使用
することができる。従って、本発明の電子放出素子は、
大面積基板に均一な素子特性で配設することが可能とな
る。

【００６７】

【実施例】本発明の電子放出素子の製造例を以下の実施
例で具体的に説明する。

【００６８】なお、参考例１はエミッタをポリシリコン
から形成した例であり、参考例２はエミッタをアモルフ
ァスシリコンから形成した例であり、実施例１は、エミ
ッタを水素化アモルファスシリコンから形成した例であ
る。

【００６９】参考例１ 工程（ａ） まず、ガラス基板１上にエミッタ配線層２の材料として
Ｃｒを膜厚約０．２μｍでスパッタ成膜した。続いて、
フォトリソグラフィー法によりエミッタ配線層２をマト
リクス配線形状にパターニングした（図２（ａ））。

【００７０】工程（ｂ） 次に、エミッタ配線層２上にシリコンをターゲットとし
てシリコン膜を成膜した。更に、ランプアニール炉を用
いて真空アニールを３００℃で１時間行なった。これに
よりシリコン膜はポリ化しエミッタ用のポリシリコン層
３ａとなった（図２（ｂ））。

【００７１】工程（ｃ） 次に、Ｃｒをスパッタ法により約０．３μｍ厚で成膜
し、続いて、フォトリソグラフィー法により、エミッタ
形成用に直径２μｍの円形マスク形状にパターニングす
ることにより、エッチングマスクパターン層６を形成し
た（図２（ｃ））。

【００７２】工程（ｄ） 次に、ＲＩＥ（導入ガス：ＳＦ₆４０ｓｃｃｍ／パワー
１００Ｗ／ガス圧４．５Ｐａ）によりポリシリコン層３
ａを３分間エッチングした（図２（ｄ））。

【００７３】工程（ｅ） 次に、絶縁層４として約０．７μｍ厚のシリコン酸化膜
（蒸着源：ＳｉＯ、反応ガス：酸素＋１０％オゾン、蒸
着真空度：５×１０^-6Ｔｏｒｒ）を蒸着し、続いて、そ
の上にゲート電極用材料のＮｂを約０．３μｍ厚で蒸着
した。これにより、エミッタ３の周囲に位置する絶縁層
４とゲート電極５とは、エミッタ３に接触することな
く、エミッタ３に対してわずかな間隙をもって自己整合
的に形成することができた。

【００７４】工程（ｆ） 工程（ｅ）で得られたものを、テトラメチルアンモニウ
ムヒドロキシド融液（液温８０℃）に１分間浸漬してエ
ッチングを行ったところ、エッチングマスクパターン層
６の下層のエミッタ３の先端が尖鋭化し、その結果、そ
の上のエッチングマスクパターン層６、絶縁材料層４ａ
及びゲート電極材料層５ａの積層体が剥落した。これに
より、図２（ｆ）の電子放出素子が得られた。

【００７５】工程（ｇ） 次に、ゲート電極５のＮｂ膜をフォトリソグラフィー法
によりマトリクス配線形状にパターニングすることによ
り図２（ｇ）に示すような電子放出素子を得た。

【００７６】上述の電子放出素子を２００個集積したア
レイを試作し以下のように試験し、評価した。即ち、各
素子のエミッタ電極−ゲート電極間の距離を約１μｍと
した構造の素子に対し、蛍光体を塗布した透明電極（ア
ノード）を有するガラス板部材を距離３０ｍｍで対向さ
せ、エミッタ電極−ゲート電極間にゲート電極側が正と
なる極性で電圧を印加したところ、良好に電子を放出す
ることができた。

【００７７】参考例２ 工程（ａ） まず、ガラス基板１上にエミッタ配線層２の材料として
Ｃｒを膜厚約０．２μｍでスパッタ成膜した。続いて、
フォトリソグラフィー法によりエミッタ配線層２をマト
リクス配線形状にパターニングした（図３（ａ））。

【００７８】工程（ｂ） 次に、エミッタ配線層２上にシリコンをターゲットとし
てアモルファスシリコン層３ｂを１μｍ厚で成膜した
（図３（ｂ））。

【００７９】工程（ｃ） 次に、酸化シリコンを反応性蒸着法により約０．２μｍ
厚で成膜し、続いて、フォトリソグラフィー法により、
エミッタ形成用に直径１．２μｍの円形マスク形状にパ
ターニングすることにより、エッチングマスクパターン
層６を形成した（図３（ｃ））。

【００８０】工程（ｄ） 次に、ＲＩＥ（導入ガス：ＳＦ₆６０ｓｃｃｍ及びＯ₂２
０ｓｃｃｍ／パワー１００Ｗ／ガス圧４．５Ｐａ）によ
りアモルファスシリコン層３ｂを３分間エッチングした
（図３（ｄ））。これにより、アモルファスシリコン層
３ｂの先端は尖鋭化した。

【００８１】工程（ｅ） 次に、絶縁層４として約０．７μｍ厚のシリコン酸化膜
（蒸着源：ＳｉＯ、反応ガス：酸素＋１０％オゾン、蒸
着真空度：５×１０^-6Ｔｏｒｒ）を蒸着し、続いて、そ
の上にゲート電極用材料のＮｂを約０．３μｍ厚で蒸着
した。これにより、エミッタ３の周囲に位置する絶縁層
４とゲート電極５とは、エミッタ３に接触することな
く、エミッタ３に対してわずかな間隙をもって自己整合
的に形成することができた。

【００８２】工程（ｆ） 工程（ｅ）で得られたものを、緩衝フッ酸溶液に室温で
２分間浸漬することによりエッチングマスクパターン層
６をリフトオフし、その上に積層されていた絶縁材料層
４ａ及びゲート電極材料層５ａの積層体が剥落した。こ
れにより、図３（ｆ）の電子放出素子が得られた。

【００８３】工程（ｇ） 次に、ゲート電極５のＮｂ膜をフォトリソグラフィー法
により電極形状にパターニングすることにより図３
（ｇ）に示すような電子放出素子を得た。

【００８４】上述の電子放出素子を２５個集積したアレ
イを試作し以下のように試験し、評価した。即ち、各素
子のエミッタ電極−ゲート電極間の距離を約０．７μｍ
とした構造の素子に対し、蛍光体を塗布した透明電極
（アノード）を有するガラス板部材に５００Ｖ印加しつ
つ距離３０ｍｍで対向させ、エミッタ電極−ゲート電極
間にゲート電極側が正となる極性で電圧を印加したとこ
ろ、３０Ｖの印加により電子放出がはじまり、８０Ｖで
１μＡの電流が安定して流れた。

【００８５】実施例１ 工程（ａ） まず、ガラス基板１上にエミッタ配線層２の材料として
Ｃｒを膜厚約０．２μｍでスパッタ成膜した。続いて、
フォトリソグラフィー法によりエミッタ配線層２をマト
リクス配線形状にパターニングした（図３（ａ））。

【００８６】工程（ｂ） 次に、エミッタ配線層２上にプラズマＣＶＤ法［基板温
度２５０℃，導入ガスＳｉＨ₄（１０％水素希釈）３０
０ｓｃｃｍ，Ｈ₂ガス１５０ｓｃｃｍ，ＰＨ₃ガス（１０
００ｐｐｍ水素希釈）９０ｓｃｃｍ，パワー６０Ｗ，ガ
ス圧力１Ｔｏｒｒ］によりリンドープ水素化アモルファ
スシリコン層３ｂを１μｍ厚で成膜した（図３
（ｂ））。

【００８７】工程（ｃ） 次に、酸化シリコンを反応性蒸着法により約０．２μｍ
厚で成膜し、続いて、フォトリソグラフィー法により、
エミッタ形成用に直径１．２μｍの円形マスク形状にパ
ターニングすることにより、エッチングマスクパターン
層６を形成した（図３（ｃ））。

【００８８】工程（ｄ） 次に、ＲＩＥ（導入ガス：ＳＦ₆６０ｓｃｃｍ及びＯ₂２
０ｓｃｃｍ／パワー１００Ｗ／ガス圧４．５Ｐａ）によ
りアモルファスシリコン層３ｂを３分間エッチングした
（図３（ｄ））。これにより、アモルファスシリコン層
３ｂの先端は尖鋭化した。

【００８９】工程（ｅ） 次に、絶縁層４として約０．７μｍ厚のシリコン酸化膜
（蒸着源：ＳｉＯ、反応ガス：酸素＋１０％オゾン、蒸
着真空度：５×１０^-6Ｔｏｒｒ）を蒸着し、続いて、そ
の上にゲート電極用材料のＮｂを約０．３μｍ厚で蒸着
した。これにより、エミッタ３の周囲に位置する絶縁層
４とゲート電極５とは、エミッタ３に接触することな
く、エミッタ３に対してわずかな間隙をもって自己整合
的に形成することができた。

【００９０】工程（ｆ） 工程（ｅ）で得られたものを、緩衝フッ酸溶液に室温で
２分間浸漬することによりエッチングマスクパターン層
６をリフトオフし、その上に積層されていた絶縁材料層
４ａ及びゲート電極材料層５ａの積層体が剥落した。こ
れにより、図３（ｆ）の電子放出素子が得られた。

【００９１】工程（ｇ） 次に、ゲート電極５のＮｂ膜をフォトリソグラフィー法
により電極形状にパターニングすることにより図３
（ｇ）に示すような電子放出素子を得た。

【００９２】上述の電子放出素子を２５個集積したアレ
イを試作し以下のように試験し、評価した。即ち、各素
子のエミッタ電極−ゲート電極間の距離を約０．７μｍ
とした構造の素子に対し、蛍光体を塗布した透明電極
（アノード）を有するガラス板部材に５００Ｖ印加しつ
つ距離３０ｍｍで対向させ、エミッタ電極−ゲート電極
間にゲート電極側が正となる極性で電圧を印加したとこ
ろ、３０Ｖの印加により蛍光体が発光して電子放出がは
じまり、図７に示すようにゲート電圧１００Ｖで約１２
μＡの電流が安定して流れた。

【００９３】

【発明の効果】本発明によれば、電子放出素子のエミッ
タのコーン型形状を形成する際に、異方性蒸着を利用す
ることなく反応性イオンエッチング法等を利用すること
により尖鋭な先端を有するエミッタを形成できる。しか
も単結晶Ｓｉ基板以外の大面積化が容易な基板、例えば
ガラス基板を使用することができ、且つその基板を大面
積化した場合でも基板内での電子放出素子特性の均一性
を保つことができる。

【００９４】従って、低電圧で動作可能な電子放出素子
を大面積にわたって得ることができる。更に、フラット
パネルディスプレイに応用した場合にも、大画面で高画
質の画像が、低消費電力で得ることが可能となる。

【図面の簡単な説明】

【図１】本発明の電子放出素子の概略断面斜視図であ
る。

【図２】非単結晶シリコンとしてポリシリコンを使用し
た場合の電子放出素子の製造工程図である。

【図３】非単結晶シリコンとしてアモルファスシリコン
を使用した場合の電子放出素子の製造工程図である。

【図４】従来の電子放出素子の概略断面斜視図である。

【図５】従来の電子放出素子の製造工程図である。

【図６】従来の別の電子放出素子の製造工程図である。

【図７】本発明の電子放出素子の電気特性図である。

【符号の説明】

１ ガラス基板 ２ エミッタ配線層 ３ エミッタ ３ａ ポリシリコン層 ３ｂ アモルファスシリコン層 ４ 絶縁層 ５ ゲート電極 ６ エッチングマスクパターン層 ４１ 導電層 ４２ 絶縁層 ４３ ゲート電極 ４４ エミッタ ５１ 基板 ５２ エミッタ配線 ５３ 絶縁層 ５４ ゲート電極 ５５ リフトオフ材 ５６ エミッタ ６１ 単結晶Ｓｉ基板 ６２ エッチングマスク用酸化シリコン層 ６３ エミッタ ６４ エミッタ先端尖鋭化用酸化シリコン層 ６５ 絶縁膜 ６６ ゲート電極 Ａ 開口部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 順司 茨城県つくば市梅園１丁目１番４ 工業 技術院電子技術総合研究所内 審査官 波多江 進 (56)参考文献 特開 平７−94084（ＪＰ，Ａ) 特開 平６−20592（ＪＰ，Ａ) 特開 平６−251693（ＪＰ，Ａ) 特開 昭58−93243（ＪＰ，Ａ) 特開 昭51−66767（ＪＰ，Ａ) 米国特許5391259（ＵＳ，Ａ) 日本学術振興会131委員会編、「薄膜 ハンドブック」、第１版、オーム社、昭 和58年12月10日、ｐ．293−296 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01J 1/304 H01J 9/02 ＪＩＣＳＴファイル（ＪＯＩＳ)

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】 基板、エミッタ配線層、絶縁層及びゲー
   ト電極が順次積層され、該ゲート電極と絶縁層とには該
   エミッタ配線層に達する開口部が設けられ、その開口部
   内の該エミッタ配線層上に、コーン型のエミッタが該ゲ
   ート電極に接触しないように形成されてなる電界放射型
   の電子放出素子において、エミッタ配線層が金属薄膜か
   ら形成されており、且つエミッタが水素化アモルファス
   シリコンから形成されていることを特徴とする電子放出
   素子。
2. 【請求項２】 水素化アモルファスシリコンが不純物ド
   ープされた水素化アモルファスシリコンである請求項１
   記載の電子放出素子。
3. 【請求項３】 水素化アモルファスシリコンがリンドー
   プされた水素化アモルファスシリコンである請求項１記
   載の電子放出素子。
4. 【請求項４】 金属薄膜として、Ｃｒ薄膜又はＣｒ／Ａ
   ｌ合金薄膜を使用する請求項１〜３のいずれかに記載の
   電子放出素子。
5. 【請求項５】 基板としてガラス基板を使用する請求項
   １〜４のいずれかに記載の電子放出素子。
6. 【請求項６】 基板、エミッタ配線層、絶縁層及びゲー
   ト電極が順次積層され、該ゲート電極と絶縁層とには該
   エミッタ配線層に達する開口部が設けられ、その開口部
   内の該エミッタ配線層上に、コーン型のエミッタが該ゲ
   ート電極に接触しないように形成されてなる電界放射型
   の電子放出素子において、エミッタ配線層が金属薄膜か
   ら形成されており、且つエミッタが水素化アモルファス
   シリコンから形成されている電子放出素子の製造方法に
   おいて： （ａ） 基板上にエミッタ配線形成用金属薄膜を成膜
   し、パターニングすることによりエミッタ配線層を形成
   する工程； （ｂ） エミッタ配線層上に水素化アモルファスシリコ
   ン膜を形成する工程； （ｃ） 水素化アモルファスシリコン膜上に、エッチン
   グマスクパターン層を形成する工程； （ｄ） 反応性イオンエッチングにより水素化アモルフ
   ァスシリコン膜を尖鋭化しつつ、エッチングストッパー
   として機能するエミッタ配線層が露出するまでエッチン
   グする工程； （ｅ） 基板のエミッタ配線層側の表面上に、絶縁材料
   とゲート電極材料とを順次積層することにより、エミッ
   タ配線層上に絶縁層とゲート電極とを形成するととも
   に、エッチングマスクパターン層上に絶縁材料層とゲー
   ト電極材料層とを形成する工程；及び （ｆ） エミッタ配線層を実質的にエッチングしないエ
   ッチングマスクパターン層用エッチング液を用いて、リ
   フトオフ材としてのエッチングマスクパターン層を除去
   し、その上に積層された絶縁材料層及びゲート電極材料
   層を剥落させる工程を含んでなることを特徴とする電子
   放出素子の製造方法。
7. 【請求項７】 水素化アモルファスシリコン膜が不純物
   ドープされた水素化アモルファスシリコン膜である請求
   項６記載の電子放出素子の製造方法。
8. 【請求項８】 不純物ドープされた水素化アモルファス
   シリコン膜がリンドープされた水素化アモルファスシリ
   コン膜である請求項７記載の電子放出素子の製造方法。
9. 【請求項９】 水素化アモルファスシリコン膜をプラズ
   マＣＶＤ法で形成する請求項６〜８のいずれかに記載の
   電子放出素子の製造方法。