JP3832070B2 - 冷電子放出素子の製造方法 - Google Patents
冷電子放出素子の製造方法 Download PDFInfo
- Publication number
- JP3832070B2 JP3832070B2 JP2583998A JP2583998A JP3832070B2 JP 3832070 B2 JP3832070 B2 JP 3832070B2 JP 2583998 A JP2583998 A JP 2583998A JP 2583998 A JP2583998 A JP 2583998A JP 3832070 B2 JP3832070 B2 JP 3832070B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- layer
- gate electrode
- thin film
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Cold Cathode And The Manufacture (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、強電界によって電子を放出する電界放射型の冷電子放出素子及びその製造方法に関する。より詳しくは、光プリンタ、電子顕微鏡、電子ビーム露光装置などの電子発生源や電子銃として、あるいは照明ランプの超小型照明源として、特に平面ディスプレイを構成するアレイ状のＦＥＡ（いわゆる Field Emitt-er Array ）の電子発生源として有用な冷電子放出素子及びその製造方法に関する。
【０００２】
【従来の技術】
従来より、電子ディスプレイデバイスとして陰極線管が広く用いられているが、陰極線管は、電子銃のカソードから熱電子を放出させるためにエネルギー消費量が大きく、また、構造的に大きな容積を必要とするなどの問題があった。
【０００３】
このため、熱電子ではなく冷電子を利用できるようにして、全体としてエネルギー消費量を低減させ、しかも、デバイス自体を小形化した平面型のディスプレイが求められ、更に、近年では、そのような平面型ディスプレイに高速応答性と高解像度とを実現することも強く求められている。
【０００４】
このような冷電子を利用する平面型ディスプレイの構造としては、高真空の平板セル中に、微小な冷電子放出素子をアレイ状に配したものが有望視されている。そして、そのために使用する冷電子放出素子として、電界放射現象を利用した電界放射型の冷電子放出素子が注目されている。この電界放射型の冷電子放出素子は、物質に印加する電界の強度を上げると、その強度に応じて物質表面のエネルギー障壁の幅が次第に狭まり、電界強度が１０7 Ｖ／ｃｍ以上の強電界となると、物質中の電子がトンネル効果によりそのエネルギー障壁を突破できるようになり、そのため物質から電子が放出されるという現象を利用している。この場合、電場がポアッソンの方程式に従うために、電子を放出する部材（エミッタ）に電界が集中する部分を形成すると、比較的低い引き出し電圧で効率的に冷電子の放出を行うことができる。
【０００５】
このような電界放射型の冷電子放出素子の一般的なものとしては、図５に示すように、先端が尖った円錐形の冷電子放出素子を例示することができる。この素子においては、絶縁性基板５１上に導電層５２、絶縁層５３及びゲート電極５４が順次積層されており、その絶縁層５３及びゲート電極５４には、導電層５２に達する開口部Ａが形成されている。そして、その開口部Ａ内の導電層５２上には、少なくともゲート電極５４に接触しないように、点状突起Ｐｏを有する円錐形状のエミッタ５５が形成されている。
【０００６】
このような円錐形エミッタでは、スピント型エミッタが広く知られている。
【０００７】
スピント型エミッタを備えた冷電子放出素子の製造例を、図６（ａ）〜（ｄ）を参照しながら説明する。
【０００８】
まず、図６（ａ）に示すように、予め導電層６２が形成された絶縁性基板６１上に、絶縁層６３及びゲート電極６４をスパッタ法又は真空蒸着法等により順次成膜する。続いて、フォトリソグラフィー法と反応性イオンエッチング法（ＲＩＥ）とを利用して絶縁層６３及びゲート電極６４の一部を、導電層６２が露出するまで円形の孔（ゲート孔）が開口するようにエッチングする。
【０００９】
次に、図６（ｂ）に示すように、斜方蒸着によりリフトオフ材６５をゲート電極６４上面と側面にのみ形成する。リフトオフ材６５の材料としては、Ａｌ、ＭｇＯ等が多く使用されている。
【００１０】
続いて、図６（ｃ）に示すように、導電層６２上に、その垂直な方向から通常の異方性蒸着により、エミッタ６６用の金属材料を蒸着する。このとき、蒸着の進行につれて、ゲート孔の開口径が狭まると同時に導電層６２上に円錐形のエミッタ６６が自己整合的に形成される。蒸着は、最終的にゲート孔が閉じるまで行なう。エミッタの材料としては、Ｍｏ、Ｎｉ等を使用している。
【００１１】
最後に、図６（ｄ）に示すように、リフトオフ材６５をエッチングにより剥離し、必要に応じてゲート電極６４をパターニングする。これによりスピント型エミッタを備えた冷電子放出素子が得られる。
【００１２】
このようなスピント型エミッタを備えた冷電子放出素子では、異方性蒸着法により自己整合的に円錐形状のエミッタが簡便に形成でき、さらにエミッタ材料が広範囲に選定できるという利点を有している。また、エミッタ配線後に
【００１３】
スピント型エミッタに代表される、微細加工技術を利用した冷電子放出素子を特に平面ディスプレイ等に適用する場合、エミッタからのエミッション電流の変動が小さいことが、高品位の画質を得るには必要不可欠である。
【００１４】
エミッション電流の変動は、エミッタを集積化することで、ある程度低減することが可能である。これは、集積化により個々のエミッタにおけるエミッション特性のばらつきの影響が低減されるためである。しかしながら、この方法では各エミッタからのエミッション電流を見かけ上平均化するにすぎないため、局所的に現れる異常に大きなエミッション電流を抑制することは不可能である。
【００１５】
このようなエミッション電流の変動を低減する手段として、米国特許3789471では、スピント型エミッタにおいて、導電層とエミッタの間に抵抗層を設ける技術が示されている。
【００１６】
このような抵抗層を具備した冷電子放出素子の構成例を、図７を参照しながら説明する。
【００１７】
絶縁性基板７１上に導電層７２、抵抗層７３、絶縁層７４及びゲート電極７５が順次積層されており、その絶縁層７４及びゲート電極７５には、抵抗層７３に達する開口部Ａが形成されている。そして、その開口部Ａ内の抵抗層７３上には、少なくともゲート電極７５に接触しないように、円錐形状のエミッタ７６が形成されている。
【００１８】
この場合、抵抗層７３は導電層７２とエミッタ７６間に電気的に直列に挿入されている。この抵抗層７３により、素子間の電流を均一化する作用が得られ、さらに素子破壊につながる大電流を低減するとともに、エミッション電流の変動も抵抗層７３の抵抗値に比例して減少させることが可能となる。抵抗層７３の比抵抗は一般に１０2 〜１０6 Ω・ｃｍが適当とされている。
【００１９】
一方、半導体集積回路製造技術を応用したシリコンエミッタもまた広く知られている。(Tech.Dig.IVMC.,(1991) p26)
【００２０】
シリコンエミッタを備えた冷電子放出素子の製造例を、図８（ａ）〜（ｅ）を参照しながら説明する。
【００２１】
まず、図８（ａ）に示すように、単結晶シリコン基板８１を熱酸化して表面に酸化シリコン層を形成し、その酸化シリコン層をフォトリソグラフィー法を利用して円形にパターニングすることにより、円形のエッチングマスク用酸化シリコン層８２を形成する。この酸化シリコン層８２は後述するようにリフトオフ材としても機能する。なお、酸化シリコン層８２の径はほぼゲート径に相当する。
【００２２】
次に、図８（ｂ）に示すように、サイドエッチレートの高い条件の反応性イオンエッチング法（ＲＩＥ）によりシリコン基板８１をエッチングし、エミッタ８３を形成する。
【００２３】
続いて、図８（ｃ）に示すように、熱酸化によりシリコン基板８１及びエミッタ８３の表面にエミッタ先端先鋭化用酸化シリコン層８４を形成する。この酸化シリコン層８４の形成時に発生する応力により、酸化シリコン層８４の内側のエミッタ８３の先端が容易に尖鋭化される。
【００２４】
そして、図８（ｄ）に示すように、異方性蒸着法により絶縁層８５、ゲート電極８６を積層する。
最後に、図８（ｅ）に示すように、リフトオフ材としても機能するエッチングマスク用酸化シリコン層８２をエッチングによりリフトオフし、更に、エミッタ８３の表面の酸化シリコン層８４をエッチング除去する。そして必要に応じてゲート電極８６をパターニングする。これによりシリコンエミッタを備えた冷電子放出素子が得られる。
【００２５】
さらに最近、シリコンエミッタにおいて、シリコンの半導体としての性質を利用して高度な電流制御が可能であることが示されている。(Jpn.J.Appl.Phys.vol.35 (1996) p6637) 。このような電流制御機能を搭載したシリコンエミッタはＭＯＳＦＥＴ構造エミッタと称される。このＭＯＳＦＥＴ構造エミッタを備えた冷電子放出素子の構成を図９を参照しながら説明する。
【００２６】
ｐ型シリコン基板９１の同一平面上に、ｎ型シリコンからなる円錐形のエミッタ９２とｎ型シリコン層９３を介してエミッタ配線層９４が設けられ、エミッタ９２とエミッタ配線層９４の間に絶縁層９５を介してゲート電極９６が設置されている。即ち、このエミッタではＭＯＳＦＥＴ（いわゆる metal oxide semicon-ductor field effect transistor ）構造を冷電子放出素子に内蔵した構造をもち、冷電子放出素子のエミッタ配線層９４がＭＯＳＦＥＴのソース、エミッタ９２がドレイン、ゲート電極９６がゲート、絶縁層９５がゲート絶縁膜としてそれぞれ機能する。
【００２７】
ＭＯＳＦＥＴ構造エミッタを備えた冷電子放出素子の製造例を、図１０（ａ）〜（ｇ）を参照しながら説明する。
【００２８】
まず、図１０（ａ）に示すように、単結晶のｐ型シリコン基板１０１を熱酸化して表面に酸化シリコン層１０２を形成し、その酸化シリコン層１０２をフォトリソグラフィー法を利用して円形にパターニングすることにより、円形のエッチングマスク用酸化シリコン層１０２を形成する。この酸化シリコン層１０２は後述するようにリフトオフ材としても機能する。なお、酸化シリコン層１０２の径ははぼゲート径に相当する。
【００２９】
次に、図１０（ｂ）に示すように、サイドエッチレートの高い条件の反応性イオンエッチング法（ＲＩＥ）によりｐ型シリコン基板１０１をエッチングし、エミッタ１０３を形成する。
【００３０】
続いて、図１０（ｃ）に示すように、熱酸化によりｐ型シリコン基板１０１及びエミッタ１０３の表面にエミッタ先端先鋭化用ならびに絶縁層用酸化シリコン層１０４を形成する。この酸化シリコン層１０４の形成時に発生する応力により、酸化シリコン層１０４の内側のエミッタ１０３の先端が容易に尖鋭化される。
【００３１】
そして、図１０（ｄ）に示すように、ゲート電極１０５材料を成膜し、そのゲート電極１０６材料をフォトリソグラフィー法を利用して、エミッタ配線用の円形孔パターンを形成する。
【００３２】
次に、図１０（ｅ）に示すように、リフトオフ材としても機能するエッチングマスク用酸化シリコン層１０２をエッチングによりリフトオフし、更に、エミッタ１０３の表面の酸化シリコン層１０４をエッチング除去するとともにエミッタ配線孔を形成する。
【００３３】
続いて、図１０（ｆ）に示すように、リンをイオン注入した後拡散アニールを施し、エミッタ１０３をｎ型化するとともに、エミッタ配線孔表面にｎ型シリコン層１０６を生成する。
【００３４】
最後に、図１０（ｇ）に示すように、エミッタ配線用及びゲート配線用電極材料としてアルミニウム等の金属薄膜１０７を成膜した後、必要に応じてゲート電極１０５をパターニングする。これによりＭＯＳＦＥＴ構造エミッタを備えた冷電子放出素子が得られる。
【００３５】
このようなＭＯＳＦＥＴ構造を有したシリコンエミッタからなる冷電子放出素子では、従来のシリコンエミッタとほぼ同様の作製工程で容易に作製できるにも関わらず、ＭＯＳトランジスタを素子に内蔵することにより、トランジスタ制御された非常に安定したエミッション電流が得られ、かつ局所的な大電流の発生をなくすることができるため素子破壊も原理的に起こり得ないという、大きな特徴を有する。
【００３６】
しかしながら、電流安定化のために抵抗層を施した冷電子放出素子においては、局所的な大電流に対して十分な電流低減特性を得るためには、より大きな抵抗を与える必要が生じるとともに、電流変動も個々の素子の特性に対して相対的に低減できるに止まること、さらには原理的に動作電圧の上昇が避けられないという問題があった。
【００３７】
一方、電流制御機能を搭載したＭＯＳＦＥＴ構造を有したシリコンエミッタでは、トランジスタ制御による非常に高いレベルでの安定な電流が得られるが、単結晶シリコン基板が必要とすることから、低コスト化及び大面積化が困難であるという問題があった。
【００３８】
【発明が解決しようとする課題】
本発明は前記のような従来の技術の課題を解決しようとするものであり、半導体薄膜を用いて素子自体に電流制御機能を搭載することにより、動作電圧を上昇させることなく局所的な大電流を抑えるとともに、電流変動を最小限に低減できるようにすること、さらには、ガラス基板等を使用可能とすることで低コスト化及び大面積化をも容易にすることが出来る電界放射型の冷電子放出素子とその製造方法を提供することを目的とする。
【００３９】
【課題を解決するための手段】
前記課題を解決するために、まず請求項１に示す発明は、絶縁性基板上に半導体薄膜材料層、絶縁材料層及びゲート電極材料層が順次積層され、該ゲート電極材料層と絶縁材料層とには該絶縁性基板に達する開口部が設けられ、その開口部内の該絶縁性基板上にエミッタが該ゲート電極に接触しないように形成されてなる電界放射型の冷電子放出素子の製造方法において、
（ａ）絶縁性基板上に半導体薄膜材料層、絶縁材料層、ゲート電極材料層を順次成膜する工程；
（ｂ）ゲート形成用の開口をもつ孔のパターンをフォトリソグラフィー法により形成し、ゲート電極材料層及び絶縁材料層を半導体薄膜層が露出するまで反応性イオンエッチングによりエッチングし、エミッタ用孔及び導電層用孔、並びにゲート電極と絶縁層とを形成する工程；
（ｃ）ゲート電極の上面側及び側面側にリフトオフ材料を斜方蒸着法により蒸着することでリフトオフ層を形成し、前記絶縁性基板に対してほぼ垂直方向に異方性をもつ異方性蒸着法によりエミッタ用孔内にエミッタ材料を成膜することで、エミッタ及び導電層を自己整合的に形成する工程；
（ｄ）リフトオフ層を剥離しゲート電極上のエミッタ材料を剥落させる工程；
以上（ａ）〜（ｄ）の工程を全て具備することを特徴とする冷電子放出素子の製造方法である。
【００４０】
請求項２に記載の発明は、前記の工程（ａ）又は工程（ｄ）のいずれかにおいて、半導体薄膜材料が水素化アモルファスシリコンからなり、該半導体薄膜材料をＰＥＣＶＤ法により成膜することを特徴とする請求項１に記載の冷電子放出素子の製造方法である。
【００４１】
請求項３に記載の発明は、前記の工程（ａ）又は工程（ｄ）のいずれかにおいて、半導体薄膜材料がポリシリコンからなり、該半導体薄膜材料を熱ＣＶＤ法またはＰＥＣＶＤ法のいずれかでアモルファスシリコンを成膜した後にアニール処理を施すことでポリシリコンを生成することを特徴とする請求項１又は２のいずれかに記載の冷電子放出素子の製造方法である。
【００４２】
請求項４に記載の発明は、前記の工程（ａ）又は工程（ｄ）のいずれかにおいて、絶縁層材料が、アモルファスシリコンナイトライドからなり、シラン又はジシランのいずれかとアンモニアから成る混合ガスを反応ガスとして用いたＰＥＣＶＤ法により形成することを特徴とする請求項１乃至３のいずれかに記載の冷電子放出素子の製造方法である。
【００５１】
【発明の実施の形態】
以下、本発明を図面に従って詳細に説明する。
【００５２】
図１は、本発明の冷電子放出素子の断面図である。同図に示すように、この冷電子放出素子は、絶縁性基板１上に、半導体薄膜層２、絶縁層３及びゲート電極４が順次積層された構造を有する。そして、ゲート電極４と絶縁層３とには半導体薄膜層２に達するエミッタ用孔Ａ及び導電層用孔Ｂが適当な間隙を隔てて設けられており、そのエミッタ用孔Ａ及び導電層用孔Ｂ内の半導体薄膜層２上には、それぞれ円錐形または円錐台形のエミッタ５及び導電層６がゲート電極４に接触しないように形成されている。
【００５３】
本発明において絶縁性基板１は、冷電子放出素子の支持絶縁性基板として用いられており、大面積化が容易な絶縁性基板を好ましく使用することができる。このような絶縁性基板としては、ガラス基板、セラミックス基板、石英基板などを使用することができる。なお、単結晶シリコンの表面に絶縁膜が形成された基板も使用することができる。
【００５４】
半導体薄膜層２は、薄膜トランジスタ（ＴＦＴ）のチャネルとして機能する。このような半導体薄膜層２としては、液晶ディスプレイのスイッチング素子として広く用いられているＴＦＴと同様の公知の材料から形成することができる。例えば、特に絶縁性基板１としてガラス基板を用いる場合には、水素化アモルファスシリコン、レーザーアニールによるポリシリコンを用いることができる。
【００５５】
半導体薄膜層２の厚みとしては、ＴＦＴのチャネルとして動作しうる厚みとして、例えば、０．２〜２μｍ、好ましくは０．３〜０．７μｍとする。
【００５６】
絶縁層３は、エミッタ５及び導電層６とゲート電極４を電気的に絶縁するための層である。さらに、半導体薄膜層２とゲート電極４とを電気的に絶縁するためにも同時に使用される。すなわち、ＴＦＴのゲート絶縁膜としても機能する。このような絶縁層３としては、冷電子放出素子ならびにＴＦＴの絶縁層として用いられている公知の材料から形成することができるが、特に良好な絶縁性を示し、ピンホールフリーの膜が得られるＰＥＣＶＤ（いわゆる Plasma Enhanced Chemi-cal Vapor Deposition ）法による酸化シリコン、窒化シリコン膜を挙げることができる。
【００５７】
絶縁層３の厚みとしては、エミッタ５、導電層６及び半導体薄膜層２とゲート電極４との間に十分な絶縁性が保たれればよく、例えば、０．２〜２μｍ、好ましくは０．３〜０．７μｍとする。
【００５８】
ゲート電極４は、エミッタ５に強電界を集中させるための電極、かつＴＦＴのゲート電極として機能する。ゲート電極４の材料としては、耐電流性の点から高融点金属であって、エミッタ形成時に使用するエッチング液に耐性を有する材料を使用することができ、好ましくはＣｒ、Ｗ、Ｔａ又はＮｂを挙げることができる。中でも、下地との密着性の面からＮｂを使用することが好ましい。
【００５９】
ゲート電極４の厚みは、必要に応じて適宜決定することができるが、０．１〜０．５μｍとする。
【００６０】
エミッタ５は、その表面から電子を直接的に放出する部材であり、冷電子放出素子のエミッタとして用いられている公知の材料から形成することができ、金属薄膜もしくは非単結晶シリコン薄膜を使用することができる。ここで、エミッタを非単結晶シリコン薄膜、例えばポリシリコン薄膜またはアモルファスシリコン薄膜で形成した場合、エミッタ自体がある程度の抵抗をもつために、より安定なエミッション特性を得ることができる。
【００６１】
エミッタ５全体の厚み（高さ）は、必要に応じて適宜決定することができるが、通常０．３〜２μｍとすることが好ましい。
【００６２】
また、エミッタ５の形状としては、円錐形または円柱形、或いは円錐台形または多角錐台であることが好ましい。
【００６３】
導電層６は、冷電子放出素子のエミッタ配線及びＴＦＴのソースとして機能する。このような導電層６の材料としては、配線抵抗が低く、下層の半導体薄膜層２と密着性が高くかつオーミック接触する材料が適当である。このような材料として、特に好ましくはＣｒ又はＡｌ、Ｃｒ積層膜を挙げることができる。
ただし、製法によっては、エミッタ材料と同じ材料となるが、その場合には、エミッタ５と導電層６の両方の要求特性を満たした材料が用いられる。このような材料としては、エミッタ５で用いられた材料と、Ａｌ、Ｃｕ及びＡｕの積層膜等をあげることができる。
【００６４】
導電層６の膜厚としては、十分な配線抵抗と密着性が得られる限り特に制限はないが、通常０．０５〜２．０μｍ、好ましくは０．１〜１．０μｍとする。
【００６５】
図２は、本発明の別の冷電子放出素子の断面図である。同図に示すように、この冷電子放出素子は、絶縁性基板１上に、半導体薄膜層２、絶縁層３及びゲート電極４が順次積層された構造を有する。そして、ゲート電極４と絶縁層３とには半導体薄膜層２に達する複数のエミッタ用孔Ａ設けられており、そのエミッタ用孔Ａの半導体薄膜層２上には金属薄膜からなるエミッタ接続層８が配され、そのエミッタ接続層８上に円錐形または円錐台形のエミッタ５がゲート電極４に接触しないように複数個形成されている。このようにエミッタ５が複数個ある場合、エミッタ接続層８によってそれらのエミッタ５は電気的に接続されている。さらに、エミッタ接続層８と適当な間隙を隔てて導電層６が配され、その導電層６上には絶縁層３及びゲート電極４が順次積層された構造を有する。このようにエミッタ接続層８を具備することにより、特に複数個のエミッタに対して同時に電流制御を行うことができるようになる。また、導電層６上に絶縁層３及びゲート電極４が積層されている構造をもつ。これにより、マトリクス配線ができるようになる。
【００６６】
次に、本発明の冷電子放出素子の製造方法を、図３に従って詳細に説明する。
【００６７】
工程（ａ）
まず、絶縁性基板１上に非単結晶シリコンなどの半導体薄膜層２材料及び絶縁層３材料をＣＶＤ法等により成膜、続いてゲート電極４材料を蒸着法等により成膜し、積層膜を形成する。（図３（ａ））ここで、絶縁層３材料の成膜法としては、通常用いられる電気絶縁性の高い膜がえられる種々の方法が使用可能であるが、特にゲート絶縁膜として良好な特性を示すシランまたはジシランとアンモニアから成る混合ガスを反応ガスとして用いる、ＰＥＣＶＤ法で形成するアモルファスシリコンナイトライドを使用することができる。
【００６８】
工程（ｂ）
次に、フォトリソグラフィー法によりゲートの開口径を具備する円形孔または多角形孔パターン及び導電層用スルーホールを形成し、反応性イオンエッチングによりゲート電極４材料及び絶縁層３材料を半導体薄膜層２が露出するまでエッチングし、エミッタ用孔Ａ及び導電層用孔Ｂを形成するとともにゲート電極４と絶縁層３を形成する。（図３（ｂ））
【００６９】
工程（ｃ）
続いて、斜方蒸着によりリフトオフ材７をゲート電極４上面と側面にのみ形成する。リフトオフ材７の材料としては、リフトオフの際の剥離性の高いＡｌ、ＭｇＯ等が好ましく使用できる。続いて、エミッタ用孔Ａ及び導電層用孔Ｂ内の半導体薄膜層２上に、その垂直な方向から通常の異方性蒸着により、エミッタ５用の金属材料を蒸着する。このとき、蒸着の進行につれて、エミッタ用孔Ａの開口径が狭まると同時に半導体薄膜層２上に円錐形のエミッタ５が自己整合的に形成される。蒸着は、最終的にエミッタ用孔Ａが閉じるまで行なう。このとき、導電層用孔Ｂ内には導電層６が同時に形成される。エミッタの材料としては、金属、半導体、セラミックス等の蒸着可能な広範囲の材料から選択できる。また、エミッタ材料として蒸着法によるアモルファスシリコンもしくはポリシリコンを用いた場合、より安定なエミッション特性を得ることが可能となる。（図３（ｃ））
【００７０】
このとき、例えば絶縁層３及びゲート電極４の厚みの合計を１μｍとした場合、エミッタ用孔Ａの直径を１μｍ以下とした場合にはエミッタ形状は円錐形状、１μｍより大きくし、なおかつエミッタ材料の蒸着をエミッタ用孔Ａが閉じる前に終了させた場合には、概ね円錐台形状となる。またエミッタ用孔Ａの形状を円形ではなく多角形とした場合には、それぞれ多角錐または多角錐台とすることができる。ここで、例えば円錐形状よりも円錐台形状の方が大面積にわたって均一なエミッション特性が得られることが、発明者のこれまでの実験から確かめられている。これにより例えば先端が尖鋭化されたエミッタ５が形成される。
【００７１】
工程（ｄ）
最後に、リフトオフ材７をエッチングにより剥離し、必要に応じてゲート電極４をパターニングする。これにより図３（ｄ）の冷電子放出素子が得られる。
【００７２】
次に、複数個のエミッタを備える場合及びマトリクスアレイを形成する場合に特に有効な、本発明の別の冷電子放出素子の製造方法を、図４に従って詳細に説明する。
【００７３】
工程（ａ）
まず、絶縁性基板１上に非単結晶シリコンなどの半導体薄膜層２材料をＣＶＤ法等により成膜、続いて導電層６及びエミッタ接続層８を兼ねる金属薄膜を蒸着法等により成膜した後、フォトリソグラフィー法により導電層６とエミッタ接続層８にＴＦＴのチャネル長に相当する間隙を設けてパターニングする。ここで、半導体薄膜２材料としては、ＰＥＣＶＤ法で成膜された水素化アモルファスシリコンであるか、又は、熱ＣＶＤ（ＣＶＤはいわゆる Chemical Vapor Deposition）法、もしくはＰＥＣＶＤ法で成膜されたアモルファスシリコン膜を例えばレーザーアニール等でアニール処理し生成したポリシリコンが好ましく用いることができる。
【００７４】
さらに、絶縁層３材料及びゲート電極４材料を成膜する。（図４（ａ））ここで、絶縁層３材料の成膜法としては、通常用いられる電気絶縁性の高い膜がえられる種々の方法が使用可能であるが、特にゲート絶縁膜として良好な特性を示すシランまたはジシランとアンモニアから成る混合ガスを反応ガスとして用いる、ＰＥＣＶＤ法で形成するアモルファスシリコンナイトライドを使用することができる。
【００７５】
工程（ｂ）
次に、フォトリソグラフィー法によりゲートの開口径を具備する円形孔または多角形孔パターンを形成し、反応性イオンエッチングによりゲート電極４材料及び絶縁層３材料をエミッタ接続層８が露出するまでエッチングし、エミッタ用孔Ａを形成するとともにゲート電極４と絶縁層３を形成する。（図４（ｂ））
【００７６】
工程（ｃ）
続いて、斜方蒸着によりリフトオフ材７をゲート電極４上面と側面にのみ形成する。リフトオフ材７の材料としては、リフトオフの際の剥離性の高いＡｌ、ＭｇＯ等が好ましく使用できる。続いて、エミッタ用孔Ａ内のエミッタ接続層８上に、その垂直な方向から通常の異方性蒸着により、エミッタ５用の金属材料を蒸着する。このとき、蒸着の進行につれて、エミッタ用孔Ａの開口径が狭まると同時に半導体薄膜層２上に円錐形のエミッタ５が自己整合的に形成される。蒸着は、最終的にエミッタ用孔Ａが閉じるまで行なう。エミッタの材料としては、金属、半導体、セラミックス等の蒸着可能な広範囲の材料から選択できる。また、エミッタ材料として蒸着法によるアモルファスシリコンもしくはポリシリコンを用いた場合、より安定なエミッション特性を得ることが可能となる。（図４（ｃ））
【００７７】
工程（ｄ）
最後に、リフトオフ材７をエッチングにより剥離し、必要に応じてゲート電極４をパターニングする。これにより図４（ｄ）の冷電子放出素子が得られる。
【００７８】
以上説明したように、本発明の冷電子放出素子においては、ＴＦＴ構造を有する金属または非単結晶シリコンでエミッタを構成することにより、絶縁性基板上においてもトランジスタによって高度に制御されたエミッション電流が得られ、且つマトリクス配線化を容易に実現することができる。
【００７９】
【実施例】
本発明の冷電子放出素子の製造例を以下の実施例で具体的に説明する。
【００８０】
工程（ａ）
まず、絶縁性基板１上に半導体薄膜層２としてＰＥＣＶＤ法によって水素化アモルファスシリコン膜を０．５μｍの膜厚で成膜した。反応ガスとしてシランガス、また希釈ガスとして水素を使用し、ガス総流量３００ｓｃｃｍ、ガス圧１Ｔｏｒｒ、基板温度２５０℃、ＲＦパワー６０Ｗの条件で成膜した。次に、連続的に絶縁層３材料としてＰＥＣＶＤ法によってアモルファスシリコンナイトライド膜を０．５μｍの膜厚で成膜した。反応ガスとしてシランとアンモニアの混合ガス、また希釈ガスとして水素を使用し、ガス総流量５４０ｓｃｃｍ、ガス圧１Ｔｏｒｒ、基板温度３５０℃、ＲＦパワー６０Ｗの条件で成膜した。続いて、ゲート電極材料として真空蒸着法によりＮｂを０．２μｍの膜厚で成膜した。（図３（ａ））
【００８１】
工程（ｂ）
次に、通常のフォトリソグラフィー法を用いてゲート開口径として１μｍの円形孔パターンを形成し、反応性イオンエッチングによりゲート電極４材料Ｎｂ及び絶縁層３材料アモルファスシリコンナイトライドを半導体薄膜層２が露出するまでエッチングした。このときのエッチング条件は（導入ガス：ＳＦ6 が６０ｓｃｃｍ／パワー１００Ｗ／ガス圧４．５Ｐａ）であった。（図３（ｂ））
【００８２】
工程（ｃ）
次に、リフトオフ材７としてＡｌを０．３μｍ厚で斜方蒸着した。続いて、基板に対して垂直方向からの異方性蒸着法により、エミッタ５の材料としてＭｏをエミッタ用孔Ａが閉じるまで蒸着した。（図３（ｃ））
【００８３】
工程（ｄ）
次に、リフトオフ材７のＡｌを酸系のエッチャントを用いてウエットエッチングし上層のエミッタ材料とともに剥離し図３（ｄ）に示すような冷電子放出素子を得た。
【００８４】
上述の冷電子放出素子を試作し以下のように試験し、評価した。即ち、各素子のエミッタ−ゲート電極間の距離を約０．６μｍ、エミッタ高さ約０．８μｍ、ＴＦＴパラメータとしてチャネル長Ｌ／チャネル幅Ｗ：１０／１とした構造の素子に対し、蛍光体を塗布した透明電極（アノード）を有するガラス板部材を距離３０ｍｍで対向させ、エミッタ電極−ゲート電極間にゲート電極側が正となる極性で引き出し電圧を印加したところ、良好にかつ安定に電子を放出することができた。
【００８５】
得られた典型的なエミッション特性の模式図を図１１に示す。低電界領域ではエミッタ自身の電流電圧特性（Ｅ）を示し、高電界領域ではＴＦＴによる電流電圧特性（Ｍ）に従がう特性を示した。即ち、エミッション電流がＴＦＴのドレイン電流値を越えた高電界領域で電流のトランジスタ制御領域が得られ、本素子ではゲート電圧７０Ｖ以上で安定なエミッション電流（ＭＥ）が得られた。
【００８６】
【発明の効果】
本発明によれば、ＴＦＴ構造を有する金属または非単結晶シリコンでエミッタを構成することにより、絶縁性基板上においてもトランジスタによって高度に制御されたエミッション電流が得られ、且つマトリクス配線化を容易に実現する冷電子放出を得ることができる。
【００８７】
従って、低コストで大面積化が可能なガラス基板上に、電流安定性が高くかつマトリクス化の容易な冷電子放出素子を得ることができる。更に、フラットパネルディスプレイに応用した場合にも、高速、高精細度の画像が、低消費電力で得ることが可能となる。
【００８８】
つまるところ、本発明によると、半導体薄膜を用いて素子自体に電流制御機能を搭載することにより、動作電圧を上昇させることなく局所的な大電流を抑えるとともに、電流変動を最小限に低減できるようにすること、さらには、ガラス基板等を使用可能とすることで低コスト化及び大面積化をも容易にすることが出来る電界放射型の冷電子放出素子とその製造方法を提供することが出来た。
【図面の簡単な説明】
【図１】本発明の冷電子放出素子の断面図である。
【図２】本発明の別の冷電子放出素子の断面図である。
【図３】本発明の冷電子放出素子の製造工程図である。
【図４】本発明の別の冷電子放出素子の製造工程図である。
【図５】従来の冷電子放出素子の断面図である。
【図６】従来の冷電子放出素子の製造工程図である。
【図７】従来の別の冷電子放出素子の断面図である。
【図８】従来の冷電子放出素子の断面図である。
【図９】従来の別の冷電子放出素子の製造工程図である。
【図１０】従来の別の冷電子放出素子の製造工程図である。
【図１１】本発明の冷電子放出素子の電気特性の一例の模式図である。
【符号の説明】
１ ・・・絶縁性基板
２ ・・・半導体薄膜層
３ ・・・絶縁層
４ ・・・ゲート電極
５ ・・・エミッタ
６ ・・・導電層
７ ・・・リフトオフ材
８ ・・・エミッタ接続層
５１・・・絶縁性基板
５２・・・導電層
５３・・・絶縁層
５４・・・ゲート電極
５５・・・エミッタ
６１・・・絶縁性基板
６２・・・導電層
６３・・・絶縁層
６４・・・ゲート電極
６５・・・リフトオフ材
６６・・・エミッタ
７１・・・絶縁性基板
７２・・・導電層
７３・・・抵抗層
７４・・・絶縁層
７５・・・ゲート電極
７６・・・エミッタ
８１・・・シリコン基板
８２・・・酸化シリコン層
８３・・・エミッタ
８４・・・酸化シリコン層
８５・・・絶縁層
８６・・・ゲート電極
９１・・・ｐ型シリコン基板
９２・・・エミッタ
９３・・・ｎ型シリコン層
９４・・・エミッタ配線層
９５・・・絶縁層
９６・・・ゲート電極
１０１・・ｐ型シリコン基板
１０２・・酸化シリコン層
１０３・・エミッタ
１０４・・酸化シリコン層
１０５・・ゲート電極
１０６・・ｎ型シリコン層
１０７・・金属薄膜
Ａ ・・・エミッタ用孔
Ｂ ・・・エミッタ配線用孔
Ｅ ・・・エミッタ特性
Ｍ ・・・ＭＯＳＦＥＴ特性
ＭＥ・・・エミッション特性
【発明の属する技術分野】
本発明は、強電界によって電子を放出する電界放射型の冷電子放出素子及びその製造方法に関する。より詳しくは、光プリンタ、電子顕微鏡、電子ビーム露光装置などの電子発生源や電子銃として、あるいは照明ランプの超小型照明源として、特に平面ディスプレイを構成するアレイ状のＦＥＡ（いわゆる Field Emitt-er Array ）の電子発生源として有用な冷電子放出素子及びその製造方法に関する。
【０００２】
【従来の技術】
従来より、電子ディスプレイデバイスとして陰極線管が広く用いられているが、陰極線管は、電子銃のカソードから熱電子を放出させるためにエネルギー消費量が大きく、また、構造的に大きな容積を必要とするなどの問題があった。
【０００３】
このため、熱電子ではなく冷電子を利用できるようにして、全体としてエネルギー消費量を低減させ、しかも、デバイス自体を小形化した平面型のディスプレイが求められ、更に、近年では、そのような平面型ディスプレイに高速応答性と高解像度とを実現することも強く求められている。
【０００４】
このような冷電子を利用する平面型ディスプレイの構造としては、高真空の平板セル中に、微小な冷電子放出素子をアレイ状に配したものが有望視されている。そして、そのために使用する冷電子放出素子として、電界放射現象を利用した電界放射型の冷電子放出素子が注目されている。この電界放射型の冷電子放出素子は、物質に印加する電界の強度を上げると、その強度に応じて物質表面のエネルギー障壁の幅が次第に狭まり、電界強度が１０7 Ｖ／ｃｍ以上の強電界となると、物質中の電子がトンネル効果によりそのエネルギー障壁を突破できるようになり、そのため物質から電子が放出されるという現象を利用している。この場合、電場がポアッソンの方程式に従うために、電子を放出する部材（エミッタ）に電界が集中する部分を形成すると、比較的低い引き出し電圧で効率的に冷電子の放出を行うことができる。
【０００５】
このような電界放射型の冷電子放出素子の一般的なものとしては、図５に示すように、先端が尖った円錐形の冷電子放出素子を例示することができる。この素子においては、絶縁性基板５１上に導電層５２、絶縁層５３及びゲート電極５４が順次積層されており、その絶縁層５３及びゲート電極５４には、導電層５２に達する開口部Ａが形成されている。そして、その開口部Ａ内の導電層５２上には、少なくともゲート電極５４に接触しないように、点状突起Ｐｏを有する円錐形状のエミッタ５５が形成されている。
【０００６】
このような円錐形エミッタでは、スピント型エミッタが広く知られている。
【０００７】
スピント型エミッタを備えた冷電子放出素子の製造例を、図６（ａ）〜（ｄ）を参照しながら説明する。
【０００８】
まず、図６（ａ）に示すように、予め導電層６２が形成された絶縁性基板６１上に、絶縁層６３及びゲート電極６４をスパッタ法又は真空蒸着法等により順次成膜する。続いて、フォトリソグラフィー法と反応性イオンエッチング法（ＲＩＥ）とを利用して絶縁層６３及びゲート電極６４の一部を、導電層６２が露出するまで円形の孔（ゲート孔）が開口するようにエッチングする。
【０００９】
次に、図６（ｂ）に示すように、斜方蒸着によりリフトオフ材６５をゲート電極６４上面と側面にのみ形成する。リフトオフ材６５の材料としては、Ａｌ、ＭｇＯ等が多く使用されている。
【００１０】
続いて、図６（ｃ）に示すように、導電層６２上に、その垂直な方向から通常の異方性蒸着により、エミッタ６６用の金属材料を蒸着する。このとき、蒸着の進行につれて、ゲート孔の開口径が狭まると同時に導電層６２上に円錐形のエミッタ６６が自己整合的に形成される。蒸着は、最終的にゲート孔が閉じるまで行なう。エミッタの材料としては、Ｍｏ、Ｎｉ等を使用している。
【００１１】
最後に、図６（ｄ）に示すように、リフトオフ材６５をエッチングにより剥離し、必要に応じてゲート電極６４をパターニングする。これによりスピント型エミッタを備えた冷電子放出素子が得られる。
【００１２】
このようなスピント型エミッタを備えた冷電子放出素子では、異方性蒸着法により自己整合的に円錐形状のエミッタが簡便に形成でき、さらにエミッタ材料が広範囲に選定できるという利点を有している。また、エミッタ配線後に
【００１３】
スピント型エミッタに代表される、微細加工技術を利用した冷電子放出素子を特に平面ディスプレイ等に適用する場合、エミッタからのエミッション電流の変動が小さいことが、高品位の画質を得るには必要不可欠である。
【００１４】
エミッション電流の変動は、エミッタを集積化することで、ある程度低減することが可能である。これは、集積化により個々のエミッタにおけるエミッション特性のばらつきの影響が低減されるためである。しかしながら、この方法では各エミッタからのエミッション電流を見かけ上平均化するにすぎないため、局所的に現れる異常に大きなエミッション電流を抑制することは不可能である。
【００１５】
このようなエミッション電流の変動を低減する手段として、米国特許3789471では、スピント型エミッタにおいて、導電層とエミッタの間に抵抗層を設ける技術が示されている。
【００１６】
このような抵抗層を具備した冷電子放出素子の構成例を、図７を参照しながら説明する。
【００１７】
絶縁性基板７１上に導電層７２、抵抗層７３、絶縁層７４及びゲート電極７５が順次積層されており、その絶縁層７４及びゲート電極７５には、抵抗層７３に達する開口部Ａが形成されている。そして、その開口部Ａ内の抵抗層７３上には、少なくともゲート電極７５に接触しないように、円錐形状のエミッタ７６が形成されている。
【００１８】
この場合、抵抗層７３は導電層７２とエミッタ７６間に電気的に直列に挿入されている。この抵抗層７３により、素子間の電流を均一化する作用が得られ、さらに素子破壊につながる大電流を低減するとともに、エミッション電流の変動も抵抗層７３の抵抗値に比例して減少させることが可能となる。抵抗層７３の比抵抗は一般に１０2 〜１０6 Ω・ｃｍが適当とされている。
【００１９】
一方、半導体集積回路製造技術を応用したシリコンエミッタもまた広く知られている。(Tech.Dig.IVMC.,(1991) p26)
【００２０】
シリコンエミッタを備えた冷電子放出素子の製造例を、図８（ａ）〜（ｅ）を参照しながら説明する。
【００２１】
まず、図８（ａ）に示すように、単結晶シリコン基板８１を熱酸化して表面に酸化シリコン層を形成し、その酸化シリコン層をフォトリソグラフィー法を利用して円形にパターニングすることにより、円形のエッチングマスク用酸化シリコン層８２を形成する。この酸化シリコン層８２は後述するようにリフトオフ材としても機能する。なお、酸化シリコン層８２の径はほぼゲート径に相当する。
【００２２】
次に、図８（ｂ）に示すように、サイドエッチレートの高い条件の反応性イオンエッチング法（ＲＩＥ）によりシリコン基板８１をエッチングし、エミッタ８３を形成する。
【００２３】
続いて、図８（ｃ）に示すように、熱酸化によりシリコン基板８１及びエミッタ８３の表面にエミッタ先端先鋭化用酸化シリコン層８４を形成する。この酸化シリコン層８４の形成時に発生する応力により、酸化シリコン層８４の内側のエミッタ８３の先端が容易に尖鋭化される。
【００２４】
そして、図８（ｄ）に示すように、異方性蒸着法により絶縁層８５、ゲート電極８６を積層する。
最後に、図８（ｅ）に示すように、リフトオフ材としても機能するエッチングマスク用酸化シリコン層８２をエッチングによりリフトオフし、更に、エミッタ８３の表面の酸化シリコン層８４をエッチング除去する。そして必要に応じてゲート電極８６をパターニングする。これによりシリコンエミッタを備えた冷電子放出素子が得られる。
【００２５】
さらに最近、シリコンエミッタにおいて、シリコンの半導体としての性質を利用して高度な電流制御が可能であることが示されている。(Jpn.J.Appl.Phys.vol.35 (1996) p6637) 。このような電流制御機能を搭載したシリコンエミッタはＭＯＳＦＥＴ構造エミッタと称される。このＭＯＳＦＥＴ構造エミッタを備えた冷電子放出素子の構成を図９を参照しながら説明する。
【００２６】
ｐ型シリコン基板９１の同一平面上に、ｎ型シリコンからなる円錐形のエミッタ９２とｎ型シリコン層９３を介してエミッタ配線層９４が設けられ、エミッタ９２とエミッタ配線層９４の間に絶縁層９５を介してゲート電極９６が設置されている。即ち、このエミッタではＭＯＳＦＥＴ（いわゆる metal oxide semicon-ductor field effect transistor ）構造を冷電子放出素子に内蔵した構造をもち、冷電子放出素子のエミッタ配線層９４がＭＯＳＦＥＴのソース、エミッタ９２がドレイン、ゲート電極９６がゲート、絶縁層９５がゲート絶縁膜としてそれぞれ機能する。
【００２７】
ＭＯＳＦＥＴ構造エミッタを備えた冷電子放出素子の製造例を、図１０（ａ）〜（ｇ）を参照しながら説明する。
【００２８】
まず、図１０（ａ）に示すように、単結晶のｐ型シリコン基板１０１を熱酸化して表面に酸化シリコン層１０２を形成し、その酸化シリコン層１０２をフォトリソグラフィー法を利用して円形にパターニングすることにより、円形のエッチングマスク用酸化シリコン層１０２を形成する。この酸化シリコン層１０２は後述するようにリフトオフ材としても機能する。なお、酸化シリコン層１０２の径ははぼゲート径に相当する。
【００２９】
次に、図１０（ｂ）に示すように、サイドエッチレートの高い条件の反応性イオンエッチング法（ＲＩＥ）によりｐ型シリコン基板１０１をエッチングし、エミッタ１０３を形成する。
【００３０】
続いて、図１０（ｃ）に示すように、熱酸化によりｐ型シリコン基板１０１及びエミッタ１０３の表面にエミッタ先端先鋭化用ならびに絶縁層用酸化シリコン層１０４を形成する。この酸化シリコン層１０４の形成時に発生する応力により、酸化シリコン層１０４の内側のエミッタ１０３の先端が容易に尖鋭化される。
【００３１】
そして、図１０（ｄ）に示すように、ゲート電極１０５材料を成膜し、そのゲート電極１０６材料をフォトリソグラフィー法を利用して、エミッタ配線用の円形孔パターンを形成する。
【００３２】
次に、図１０（ｅ）に示すように、リフトオフ材としても機能するエッチングマスク用酸化シリコン層１０２をエッチングによりリフトオフし、更に、エミッタ１０３の表面の酸化シリコン層１０４をエッチング除去するとともにエミッタ配線孔を形成する。
【００３３】
続いて、図１０（ｆ）に示すように、リンをイオン注入した後拡散アニールを施し、エミッタ１０３をｎ型化するとともに、エミッタ配線孔表面にｎ型シリコン層１０６を生成する。
【００３４】
最後に、図１０（ｇ）に示すように、エミッタ配線用及びゲート配線用電極材料としてアルミニウム等の金属薄膜１０７を成膜した後、必要に応じてゲート電極１０５をパターニングする。これによりＭＯＳＦＥＴ構造エミッタを備えた冷電子放出素子が得られる。
【００３５】
このようなＭＯＳＦＥＴ構造を有したシリコンエミッタからなる冷電子放出素子では、従来のシリコンエミッタとほぼ同様の作製工程で容易に作製できるにも関わらず、ＭＯＳトランジスタを素子に内蔵することにより、トランジスタ制御された非常に安定したエミッション電流が得られ、かつ局所的な大電流の発生をなくすることができるため素子破壊も原理的に起こり得ないという、大きな特徴を有する。
【００３６】
しかしながら、電流安定化のために抵抗層を施した冷電子放出素子においては、局所的な大電流に対して十分な電流低減特性を得るためには、より大きな抵抗を与える必要が生じるとともに、電流変動も個々の素子の特性に対して相対的に低減できるに止まること、さらには原理的に動作電圧の上昇が避けられないという問題があった。
【００３７】
一方、電流制御機能を搭載したＭＯＳＦＥＴ構造を有したシリコンエミッタでは、トランジスタ制御による非常に高いレベルでの安定な電流が得られるが、単結晶シリコン基板が必要とすることから、低コスト化及び大面積化が困難であるという問題があった。
【００３８】
【発明が解決しようとする課題】
本発明は前記のような従来の技術の課題を解決しようとするものであり、半導体薄膜を用いて素子自体に電流制御機能を搭載することにより、動作電圧を上昇させることなく局所的な大電流を抑えるとともに、電流変動を最小限に低減できるようにすること、さらには、ガラス基板等を使用可能とすることで低コスト化及び大面積化をも容易にすることが出来る電界放射型の冷電子放出素子とその製造方法を提供することを目的とする。
【００３９】
【課題を解決するための手段】
前記課題を解決するために、まず請求項１に示す発明は、絶縁性基板上に半導体薄膜材料層、絶縁材料層及びゲート電極材料層が順次積層され、該ゲート電極材料層と絶縁材料層とには該絶縁性基板に達する開口部が設けられ、その開口部内の該絶縁性基板上にエミッタが該ゲート電極に接触しないように形成されてなる電界放射型の冷電子放出素子の製造方法において、
（ａ）絶縁性基板上に半導体薄膜材料層、絶縁材料層、ゲート電極材料層を順次成膜する工程；
（ｂ）ゲート形成用の開口をもつ孔のパターンをフォトリソグラフィー法により形成し、ゲート電極材料層及び絶縁材料層を半導体薄膜層が露出するまで反応性イオンエッチングによりエッチングし、エミッタ用孔及び導電層用孔、並びにゲート電極と絶縁層とを形成する工程；
（ｃ）ゲート電極の上面側及び側面側にリフトオフ材料を斜方蒸着法により蒸着することでリフトオフ層を形成し、前記絶縁性基板に対してほぼ垂直方向に異方性をもつ異方性蒸着法によりエミッタ用孔内にエミッタ材料を成膜することで、エミッタ及び導電層を自己整合的に形成する工程；
（ｄ）リフトオフ層を剥離しゲート電極上のエミッタ材料を剥落させる工程；
以上（ａ）〜（ｄ）の工程を全て具備することを特徴とする冷電子放出素子の製造方法である。
【００４０】
請求項２に記載の発明は、前記の工程（ａ）又は工程（ｄ）のいずれかにおいて、半導体薄膜材料が水素化アモルファスシリコンからなり、該半導体薄膜材料をＰＥＣＶＤ法により成膜することを特徴とする請求項１に記載の冷電子放出素子の製造方法である。
【００４１】
請求項３に記載の発明は、前記の工程（ａ）又は工程（ｄ）のいずれかにおいて、半導体薄膜材料がポリシリコンからなり、該半導体薄膜材料を熱ＣＶＤ法またはＰＥＣＶＤ法のいずれかでアモルファスシリコンを成膜した後にアニール処理を施すことでポリシリコンを生成することを特徴とする請求項１又は２のいずれかに記載の冷電子放出素子の製造方法である。
【００４２】
請求項４に記載の発明は、前記の工程（ａ）又は工程（ｄ）のいずれかにおいて、絶縁層材料が、アモルファスシリコンナイトライドからなり、シラン又はジシランのいずれかとアンモニアから成る混合ガスを反応ガスとして用いたＰＥＣＶＤ法により形成することを特徴とする請求項１乃至３のいずれかに記載の冷電子放出素子の製造方法である。
【００５１】
【発明の実施の形態】
以下、本発明を図面に従って詳細に説明する。
【００５２】
図１は、本発明の冷電子放出素子の断面図である。同図に示すように、この冷電子放出素子は、絶縁性基板１上に、半導体薄膜層２、絶縁層３及びゲート電極４が順次積層された構造を有する。そして、ゲート電極４と絶縁層３とには半導体薄膜層２に達するエミッタ用孔Ａ及び導電層用孔Ｂが適当な間隙を隔てて設けられており、そのエミッタ用孔Ａ及び導電層用孔Ｂ内の半導体薄膜層２上には、それぞれ円錐形または円錐台形のエミッタ５及び導電層６がゲート電極４に接触しないように形成されている。
【００５３】
本発明において絶縁性基板１は、冷電子放出素子の支持絶縁性基板として用いられており、大面積化が容易な絶縁性基板を好ましく使用することができる。このような絶縁性基板としては、ガラス基板、セラミックス基板、石英基板などを使用することができる。なお、単結晶シリコンの表面に絶縁膜が形成された基板も使用することができる。
【００５４】
半導体薄膜層２は、薄膜トランジスタ（ＴＦＴ）のチャネルとして機能する。このような半導体薄膜層２としては、液晶ディスプレイのスイッチング素子として広く用いられているＴＦＴと同様の公知の材料から形成することができる。例えば、特に絶縁性基板１としてガラス基板を用いる場合には、水素化アモルファスシリコン、レーザーアニールによるポリシリコンを用いることができる。
【００５５】
半導体薄膜層２の厚みとしては、ＴＦＴのチャネルとして動作しうる厚みとして、例えば、０．２〜２μｍ、好ましくは０．３〜０．７μｍとする。
【００５６】
絶縁層３は、エミッタ５及び導電層６とゲート電極４を電気的に絶縁するための層である。さらに、半導体薄膜層２とゲート電極４とを電気的に絶縁するためにも同時に使用される。すなわち、ＴＦＴのゲート絶縁膜としても機能する。このような絶縁層３としては、冷電子放出素子ならびにＴＦＴの絶縁層として用いられている公知の材料から形成することができるが、特に良好な絶縁性を示し、ピンホールフリーの膜が得られるＰＥＣＶＤ（いわゆる Plasma Enhanced Chemi-cal Vapor Deposition ）法による酸化シリコン、窒化シリコン膜を挙げることができる。
【００５７】
絶縁層３の厚みとしては、エミッタ５、導電層６及び半導体薄膜層２とゲート電極４との間に十分な絶縁性が保たれればよく、例えば、０．２〜２μｍ、好ましくは０．３〜０．７μｍとする。
【００５８】
ゲート電極４は、エミッタ５に強電界を集中させるための電極、かつＴＦＴのゲート電極として機能する。ゲート電極４の材料としては、耐電流性の点から高融点金属であって、エミッタ形成時に使用するエッチング液に耐性を有する材料を使用することができ、好ましくはＣｒ、Ｗ、Ｔａ又はＮｂを挙げることができる。中でも、下地との密着性の面からＮｂを使用することが好ましい。
【００５９】
ゲート電極４の厚みは、必要に応じて適宜決定することができるが、０．１〜０．５μｍとする。
【００６０】
エミッタ５は、その表面から電子を直接的に放出する部材であり、冷電子放出素子のエミッタとして用いられている公知の材料から形成することができ、金属薄膜もしくは非単結晶シリコン薄膜を使用することができる。ここで、エミッタを非単結晶シリコン薄膜、例えばポリシリコン薄膜またはアモルファスシリコン薄膜で形成した場合、エミッタ自体がある程度の抵抗をもつために、より安定なエミッション特性を得ることができる。
【００６１】
エミッタ５全体の厚み（高さ）は、必要に応じて適宜決定することができるが、通常０．３〜２μｍとすることが好ましい。
【００６２】
また、エミッタ５の形状としては、円錐形または円柱形、或いは円錐台形または多角錐台であることが好ましい。
【００６３】
導電層６は、冷電子放出素子のエミッタ配線及びＴＦＴのソースとして機能する。このような導電層６の材料としては、配線抵抗が低く、下層の半導体薄膜層２と密着性が高くかつオーミック接触する材料が適当である。このような材料として、特に好ましくはＣｒ又はＡｌ、Ｃｒ積層膜を挙げることができる。
ただし、製法によっては、エミッタ材料と同じ材料となるが、その場合には、エミッタ５と導電層６の両方の要求特性を満たした材料が用いられる。このような材料としては、エミッタ５で用いられた材料と、Ａｌ、Ｃｕ及びＡｕの積層膜等をあげることができる。
【００６４】
導電層６の膜厚としては、十分な配線抵抗と密着性が得られる限り特に制限はないが、通常０．０５〜２．０μｍ、好ましくは０．１〜１．０μｍとする。
【００６５】
図２は、本発明の別の冷電子放出素子の断面図である。同図に示すように、この冷電子放出素子は、絶縁性基板１上に、半導体薄膜層２、絶縁層３及びゲート電極４が順次積層された構造を有する。そして、ゲート電極４と絶縁層３とには半導体薄膜層２に達する複数のエミッタ用孔Ａ設けられており、そのエミッタ用孔Ａの半導体薄膜層２上には金属薄膜からなるエミッタ接続層８が配され、そのエミッタ接続層８上に円錐形または円錐台形のエミッタ５がゲート電極４に接触しないように複数個形成されている。このようにエミッタ５が複数個ある場合、エミッタ接続層８によってそれらのエミッタ５は電気的に接続されている。さらに、エミッタ接続層８と適当な間隙を隔てて導電層６が配され、その導電層６上には絶縁層３及びゲート電極４が順次積層された構造を有する。このようにエミッタ接続層８を具備することにより、特に複数個のエミッタに対して同時に電流制御を行うことができるようになる。また、導電層６上に絶縁層３及びゲート電極４が積層されている構造をもつ。これにより、マトリクス配線ができるようになる。
【００６６】
次に、本発明の冷電子放出素子の製造方法を、図３に従って詳細に説明する。
【００６７】
工程（ａ）
まず、絶縁性基板１上に非単結晶シリコンなどの半導体薄膜層２材料及び絶縁層３材料をＣＶＤ法等により成膜、続いてゲート電極４材料を蒸着法等により成膜し、積層膜を形成する。（図３（ａ））ここで、絶縁層３材料の成膜法としては、通常用いられる電気絶縁性の高い膜がえられる種々の方法が使用可能であるが、特にゲート絶縁膜として良好な特性を示すシランまたはジシランとアンモニアから成る混合ガスを反応ガスとして用いる、ＰＥＣＶＤ法で形成するアモルファスシリコンナイトライドを使用することができる。
【００６８】
工程（ｂ）
次に、フォトリソグラフィー法によりゲートの開口径を具備する円形孔または多角形孔パターン及び導電層用スルーホールを形成し、反応性イオンエッチングによりゲート電極４材料及び絶縁層３材料を半導体薄膜層２が露出するまでエッチングし、エミッタ用孔Ａ及び導電層用孔Ｂを形成するとともにゲート電極４と絶縁層３を形成する。（図３（ｂ））
【００６９】
工程（ｃ）
続いて、斜方蒸着によりリフトオフ材７をゲート電極４上面と側面にのみ形成する。リフトオフ材７の材料としては、リフトオフの際の剥離性の高いＡｌ、ＭｇＯ等が好ましく使用できる。続いて、エミッタ用孔Ａ及び導電層用孔Ｂ内の半導体薄膜層２上に、その垂直な方向から通常の異方性蒸着により、エミッタ５用の金属材料を蒸着する。このとき、蒸着の進行につれて、エミッタ用孔Ａの開口径が狭まると同時に半導体薄膜層２上に円錐形のエミッタ５が自己整合的に形成される。蒸着は、最終的にエミッタ用孔Ａが閉じるまで行なう。このとき、導電層用孔Ｂ内には導電層６が同時に形成される。エミッタの材料としては、金属、半導体、セラミックス等の蒸着可能な広範囲の材料から選択できる。また、エミッタ材料として蒸着法によるアモルファスシリコンもしくはポリシリコンを用いた場合、より安定なエミッション特性を得ることが可能となる。（図３（ｃ））
【００７０】
このとき、例えば絶縁層３及びゲート電極４の厚みの合計を１μｍとした場合、エミッタ用孔Ａの直径を１μｍ以下とした場合にはエミッタ形状は円錐形状、１μｍより大きくし、なおかつエミッタ材料の蒸着をエミッタ用孔Ａが閉じる前に終了させた場合には、概ね円錐台形状となる。またエミッタ用孔Ａの形状を円形ではなく多角形とした場合には、それぞれ多角錐または多角錐台とすることができる。ここで、例えば円錐形状よりも円錐台形状の方が大面積にわたって均一なエミッション特性が得られることが、発明者のこれまでの実験から確かめられている。これにより例えば先端が尖鋭化されたエミッタ５が形成される。
【００７１】
工程（ｄ）
最後に、リフトオフ材７をエッチングにより剥離し、必要に応じてゲート電極４をパターニングする。これにより図３（ｄ）の冷電子放出素子が得られる。
【００７２】
次に、複数個のエミッタを備える場合及びマトリクスアレイを形成する場合に特に有効な、本発明の別の冷電子放出素子の製造方法を、図４に従って詳細に説明する。
【００７３】
工程（ａ）
まず、絶縁性基板１上に非単結晶シリコンなどの半導体薄膜層２材料をＣＶＤ法等により成膜、続いて導電層６及びエミッタ接続層８を兼ねる金属薄膜を蒸着法等により成膜した後、フォトリソグラフィー法により導電層６とエミッタ接続層８にＴＦＴのチャネル長に相当する間隙を設けてパターニングする。ここで、半導体薄膜２材料としては、ＰＥＣＶＤ法で成膜された水素化アモルファスシリコンであるか、又は、熱ＣＶＤ（ＣＶＤはいわゆる Chemical Vapor Deposition）法、もしくはＰＥＣＶＤ法で成膜されたアモルファスシリコン膜を例えばレーザーアニール等でアニール処理し生成したポリシリコンが好ましく用いることができる。
【００７４】
さらに、絶縁層３材料及びゲート電極４材料を成膜する。（図４（ａ））ここで、絶縁層３材料の成膜法としては、通常用いられる電気絶縁性の高い膜がえられる種々の方法が使用可能であるが、特にゲート絶縁膜として良好な特性を示すシランまたはジシランとアンモニアから成る混合ガスを反応ガスとして用いる、ＰＥＣＶＤ法で形成するアモルファスシリコンナイトライドを使用することができる。
【００７５】
工程（ｂ）
次に、フォトリソグラフィー法によりゲートの開口径を具備する円形孔または多角形孔パターンを形成し、反応性イオンエッチングによりゲート電極４材料及び絶縁層３材料をエミッタ接続層８が露出するまでエッチングし、エミッタ用孔Ａを形成するとともにゲート電極４と絶縁層３を形成する。（図４（ｂ））
【００７６】
工程（ｃ）
続いて、斜方蒸着によりリフトオフ材７をゲート電極４上面と側面にのみ形成する。リフトオフ材７の材料としては、リフトオフの際の剥離性の高いＡｌ、ＭｇＯ等が好ましく使用できる。続いて、エミッタ用孔Ａ内のエミッタ接続層８上に、その垂直な方向から通常の異方性蒸着により、エミッタ５用の金属材料を蒸着する。このとき、蒸着の進行につれて、エミッタ用孔Ａの開口径が狭まると同時に半導体薄膜層２上に円錐形のエミッタ５が自己整合的に形成される。蒸着は、最終的にエミッタ用孔Ａが閉じるまで行なう。エミッタの材料としては、金属、半導体、セラミックス等の蒸着可能な広範囲の材料から選択できる。また、エミッタ材料として蒸着法によるアモルファスシリコンもしくはポリシリコンを用いた場合、より安定なエミッション特性を得ることが可能となる。（図４（ｃ））
【００７７】
工程（ｄ）
最後に、リフトオフ材７をエッチングにより剥離し、必要に応じてゲート電極４をパターニングする。これにより図４（ｄ）の冷電子放出素子が得られる。
【００７８】
以上説明したように、本発明の冷電子放出素子においては、ＴＦＴ構造を有する金属または非単結晶シリコンでエミッタを構成することにより、絶縁性基板上においてもトランジスタによって高度に制御されたエミッション電流が得られ、且つマトリクス配線化を容易に実現することができる。
【００７９】
【実施例】
本発明の冷電子放出素子の製造例を以下の実施例で具体的に説明する。
【００８０】
工程（ａ）
まず、絶縁性基板１上に半導体薄膜層２としてＰＥＣＶＤ法によって水素化アモルファスシリコン膜を０．５μｍの膜厚で成膜した。反応ガスとしてシランガス、また希釈ガスとして水素を使用し、ガス総流量３００ｓｃｃｍ、ガス圧１Ｔｏｒｒ、基板温度２５０℃、ＲＦパワー６０Ｗの条件で成膜した。次に、連続的に絶縁層３材料としてＰＥＣＶＤ法によってアモルファスシリコンナイトライド膜を０．５μｍの膜厚で成膜した。反応ガスとしてシランとアンモニアの混合ガス、また希釈ガスとして水素を使用し、ガス総流量５４０ｓｃｃｍ、ガス圧１Ｔｏｒｒ、基板温度３５０℃、ＲＦパワー６０Ｗの条件で成膜した。続いて、ゲート電極材料として真空蒸着法によりＮｂを０．２μｍの膜厚で成膜した。（図３（ａ））
【００８１】
工程（ｂ）
次に、通常のフォトリソグラフィー法を用いてゲート開口径として１μｍの円形孔パターンを形成し、反応性イオンエッチングによりゲート電極４材料Ｎｂ及び絶縁層３材料アモルファスシリコンナイトライドを半導体薄膜層２が露出するまでエッチングした。このときのエッチング条件は（導入ガス：ＳＦ6 が６０ｓｃｃｍ／パワー１００Ｗ／ガス圧４．５Ｐａ）であった。（図３（ｂ））
【００８２】
工程（ｃ）
次に、リフトオフ材７としてＡｌを０．３μｍ厚で斜方蒸着した。続いて、基板に対して垂直方向からの異方性蒸着法により、エミッタ５の材料としてＭｏをエミッタ用孔Ａが閉じるまで蒸着した。（図３（ｃ））
【００８３】
工程（ｄ）
次に、リフトオフ材７のＡｌを酸系のエッチャントを用いてウエットエッチングし上層のエミッタ材料とともに剥離し図３（ｄ）に示すような冷電子放出素子を得た。
【００８４】
上述の冷電子放出素子を試作し以下のように試験し、評価した。即ち、各素子のエミッタ−ゲート電極間の距離を約０．６μｍ、エミッタ高さ約０．８μｍ、ＴＦＴパラメータとしてチャネル長Ｌ／チャネル幅Ｗ：１０／１とした構造の素子に対し、蛍光体を塗布した透明電極（アノード）を有するガラス板部材を距離３０ｍｍで対向させ、エミッタ電極−ゲート電極間にゲート電極側が正となる極性で引き出し電圧を印加したところ、良好にかつ安定に電子を放出することができた。
【００８５】
得られた典型的なエミッション特性の模式図を図１１に示す。低電界領域ではエミッタ自身の電流電圧特性（Ｅ）を示し、高電界領域ではＴＦＴによる電流電圧特性（Ｍ）に従がう特性を示した。即ち、エミッション電流がＴＦＴのドレイン電流値を越えた高電界領域で電流のトランジスタ制御領域が得られ、本素子ではゲート電圧７０Ｖ以上で安定なエミッション電流（ＭＥ）が得られた。
【００８６】
【発明の効果】
本発明によれば、ＴＦＴ構造を有する金属または非単結晶シリコンでエミッタを構成することにより、絶縁性基板上においてもトランジスタによって高度に制御されたエミッション電流が得られ、且つマトリクス配線化を容易に実現する冷電子放出を得ることができる。
【００８７】
従って、低コストで大面積化が可能なガラス基板上に、電流安定性が高くかつマトリクス化の容易な冷電子放出素子を得ることができる。更に、フラットパネルディスプレイに応用した場合にも、高速、高精細度の画像が、低消費電力で得ることが可能となる。
【００８８】
つまるところ、本発明によると、半導体薄膜を用いて素子自体に電流制御機能を搭載することにより、動作電圧を上昇させることなく局所的な大電流を抑えるとともに、電流変動を最小限に低減できるようにすること、さらには、ガラス基板等を使用可能とすることで低コスト化及び大面積化をも容易にすることが出来る電界放射型の冷電子放出素子とその製造方法を提供することが出来た。
【図面の簡単な説明】
【図１】本発明の冷電子放出素子の断面図である。
【図２】本発明の別の冷電子放出素子の断面図である。
【図３】本発明の冷電子放出素子の製造工程図である。
【図４】本発明の別の冷電子放出素子の製造工程図である。
【図５】従来の冷電子放出素子の断面図である。
【図６】従来の冷電子放出素子の製造工程図である。
【図７】従来の別の冷電子放出素子の断面図である。
【図８】従来の冷電子放出素子の断面図である。
【図９】従来の別の冷電子放出素子の製造工程図である。
【図１０】従来の別の冷電子放出素子の製造工程図である。
【図１１】本発明の冷電子放出素子の電気特性の一例の模式図である。
【符号の説明】
１ ・・・絶縁性基板
２ ・・・半導体薄膜層
３ ・・・絶縁層
４ ・・・ゲート電極
５ ・・・エミッタ
６ ・・・導電層
７ ・・・リフトオフ材
８ ・・・エミッタ接続層
５１・・・絶縁性基板
５２・・・導電層
５３・・・絶縁層
５４・・・ゲート電極
５５・・・エミッタ
６１・・・絶縁性基板
６２・・・導電層
６３・・・絶縁層
６４・・・ゲート電極
６５・・・リフトオフ材
６６・・・エミッタ
７１・・・絶縁性基板
７２・・・導電層
７３・・・抵抗層
７４・・・絶縁層
７５・・・ゲート電極
７６・・・エミッタ
８１・・・シリコン基板
８２・・・酸化シリコン層
８３・・・エミッタ
８４・・・酸化シリコン層
８５・・・絶縁層
８６・・・ゲート電極
９１・・・ｐ型シリコン基板
９２・・・エミッタ
９３・・・ｎ型シリコン層
９４・・・エミッタ配線層
９５・・・絶縁層
９６・・・ゲート電極
１０１・・ｐ型シリコン基板
１０２・・酸化シリコン層
１０３・・エミッタ
１０４・・酸化シリコン層
１０５・・ゲート電極
１０６・・ｎ型シリコン層
１０７・・金属薄膜
Ａ ・・・エミッタ用孔
Ｂ ・・・エミッタ配線用孔
Ｅ ・・・エミッタ特性
Ｍ ・・・ＭＯＳＦＥＴ特性
ＭＥ・・・エミッション特性
Claims (4)
- 絶縁性基板上に半導体薄膜材料層、絶縁材料層及びゲート電極材料層が順次積層され、該ゲート電極材料層と絶縁材料層とには該絶縁性基板に達する開口部が設けられ、その開口部内の該絶縁性基板上にエミッタが該ゲート電極に接触しないように形成されてなる電界放射型の冷電子放出素子の製造方法において、
（ａ）絶縁性基板上に半導体薄膜材料層、絶縁材料層、ゲート電極材料層を順次成膜する工程；
（ｂ）エミッタ用孔及び導電層用孔形成用の開口をもつ孔のパターンをフォトリソグラフィー法により形成し、ゲート電極材料層及び絶縁材料層を半導体薄膜層が露出するまで反応性イオンエッチングによりエッチングし、エミッタ用孔及び導電層用孔、並びにゲート電極と絶縁層とを形成する工程；
（ｃ）ゲート電極の上面側及び側面側にリフトオフ材料を斜方蒸着法により蒸着することでリフトオフ層を形成し、前記絶縁性基板に対してほぼ垂直方向に異方性をもつ異方性蒸着法によりエミッタ用孔内にエミッタ材料を成膜することで、エミッタ及び導電層を自己整合的に形成する工程；
（ｄ）リフトオフ層を剥離しゲート電極上のエミッタ材料を剥落させる工程；
以上（ａ）〜（ｄ）の工程を全て具備することを特徴とする冷電子放出素子の製造方法。 - 前記の工程（ａ）又は工程（ｄ）のいずれかにおいて、半導体薄膜材料が水素化アモルファスシリコンからなり、該半導体薄膜材料をＰＥＣＶＤ法により成膜することを特徴とする請求項１に記載の冷電子放出素子の製造方法。
- 前記の工程（ａ）又は工程（ｄ）のいずれかにおいて、半導体薄膜材料がポリシリコンからなり、該半導体薄膜材料を熱ＣＶＤ法またはＰＥＣＶＤ法のいずれかでアモルファスシリコンを成膜した後にアニール処理を施すことでポリシリコンを生成することを特徴とする請求項１又は２のいずれかに記載の冷電子放出素子の製造方法。
- 前記の工程（ａ）又は工程（ｄ）のいずれかにおいて、絶縁層材料が、アモルファスシリコンナイトライドからなり、シラン又はジシランのいずれかとアンモニアから成る混合ガスを反応ガスとして用いたＰＥＣＶＤ法により形成することを特徴とする請求項１乃至３のいずれかに記載の冷電子放出素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2583998A JP3832070B2 (ja) | 1998-02-06 | 1998-02-06 | 冷電子放出素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2583998A JP3832070B2 (ja) | 1998-02-06 | 1998-02-06 | 冷電子放出素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11224595A JPH11224595A (ja) | 1999-08-17 |
| JP3832070B2 true JP3832070B2 (ja) | 2006-10-11 |
Family
ID=12177032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2583998A Expired - Fee Related JP3832070B2 (ja) | 1998-02-06 | 1998-02-06 | 冷電子放出素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3832070B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004335285A (ja) * | 2003-05-08 | 2004-11-25 | Sony Corp | 電子放出素子の製造方法及び表示装置の製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3341890B2 (ja) * | 1989-12-18 | 2002-11-05 | セイコーエプソン株式会社 | 電界電子放出素子の製造方法 |
| JP3189990B2 (ja) * | 1991-09-27 | 2001-07-16 | キヤノン株式会社 | 電子回路装置 |
| JP3395255B2 (ja) * | 1993-05-31 | 2003-04-07 | 双葉電子工業株式会社 | 光導電素子とそれを応用した表示装置 |
| JPH07168532A (ja) * | 1993-12-15 | 1995-07-04 | Toppan Printing Co Ltd | 電子放出素子 |
| JP2734965B2 (ja) * | 1993-12-20 | 1998-04-02 | 双葉電子工業株式会社 | 電界放出素子とその製造方法 |
| JP3135823B2 (ja) * | 1995-08-25 | 2001-02-19 | 株式会社神戸製鋼所 | 冷電子放出素子及びその製造方法 |
| JPH0963467A (ja) * | 1995-08-25 | 1997-03-07 | Kobe Steel Ltd | 冷電子放出素子及びその製造方法 |
| JPH09331065A (ja) * | 1996-06-07 | 1997-12-22 | Fujitsu Ltd | 薄膜トランジスタ及びその製造方法 |
| JPH10255645A (ja) * | 1997-03-11 | 1998-09-25 | Agency Of Ind Science & Technol | 冷電子放出素子 |
| JP3502883B2 (ja) * | 1997-08-07 | 2004-03-02 | 凸版印刷株式会社 | 冷電子放出素子及びその製造方法 |
-
1998
- 1998-02-06 JP JP2583998A patent/JP3832070B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11224595A (ja) | 1999-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7733006B2 (en) | Electron-emitting device and manufacturing method thereof | |
| US6495865B2 (en) | Microcathode with integrated extractor | |
| KR20010043439A (ko) | 전계방출소자, 이의 제조방법 및 이를 사용한 디스플레이장치 | |
| JP3832070B2 (ja) | 冷電子放出素子の製造方法 | |
| JP3502883B2 (ja) | 冷電子放出素子及びその製造方法 | |
| JP3012517B2 (ja) | 電子放出素子及びその製造方法 | |
| JP2001143608A (ja) | 炭素薄膜の加工方法、冷陰極電界電子放出素子の製造方法、及び冷陰極電界電子放出表示装置の製造方法 | |
| JP4529011B2 (ja) | 冷電子放出素子及びその製造方法 | |
| JP3826539B2 (ja) | 冷電子放出素子の製造方法 | |
| JP3612883B2 (ja) | 冷電子放出素子及びその製造方法 | |
| JP3945049B2 (ja) | 冷電子放出素子の製造方法 | |
| JP4151861B2 (ja) | 冷電子放出素子及びその製造方法 | |
| JP4241766B2 (ja) | 照明ランプ用冷電子放出素子 | |
| JP3595821B2 (ja) | 冷電子放出素子及びその製造方法 | |
| JP3622406B2 (ja) | 冷電子放出素子及びその製造方法 | |
| JPH11167858A (ja) | 冷電子放出素子及びその製造方法 | |
| JP3788228B2 (ja) | 電界放射型電子源 | |
| US6409565B1 (en) | Reduced voltage field emission cathode and method for manufacturing same | |
| WO2023105899A1 (ja) | 電界放出素子およびその製造方法 | |
| JP4693980B2 (ja) | 電界電子放出素子の製造方法 | |
| JPH09259739A (ja) | 電子放出素子及びその製造方法 | |
| JP3539305B2 (ja) | 電界放射型電子源およびその製造方法 | |
| KR100262199B1 (ko) | 전계방출 캐소드 및 이의 제조방법 | |
| JP4498733B2 (ja) | 電界放出素子の作製方法 | |
| KR100329370B1 (ko) | 전계방출소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050602 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051012 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060606 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060627 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060710 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140728 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |