JP3539305B2 - 電界放射型電子源およびその製造方法 - Google Patents
電界放射型電子源およびその製造方法 Download PDFInfo
- Publication number
- JP3539305B2 JP3539305B2 JP27152499A JP27152499A JP3539305B2 JP 3539305 B2 JP3539305 B2 JP 3539305B2 JP 27152499 A JP27152499 A JP 27152499A JP 27152499 A JP27152499 A JP 27152499A JP 3539305 B2 JP3539305 B2 JP 3539305B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- semiconductor
- electron source
- thin film
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電界放射により電子線を放射するようにした電界放射型電子源に関するものである。
【０００２】
【従来の技術】
従来より、電界放射型電子源として、例えば米国特許３６６５２４１号などに開示されているいわゆるスピント（Spindt）型電極と呼ばれるものがある。このスピント型電極は、微小な三角錐状のエミッタチップを多数配置した基板と、エミッタチップの先端部を露出させる放射孔を有するとともにエミッタチップに対して絶縁された形で配置されたゲート層とを備え、真空中にてエミッタチップをゲート層に対して負極として高電圧を印加することにより、エミッタチップの先端から放射孔を通して電子線を放射するものである。
【０００３】
しかしながら、スピント型電極は、製造プロセスが複雑であるとともに、多数の三角錐状のエミッタチップを精度良く構成することが難しく、例えば平面発光装置やディスプレイなどへ応用する場合に大面積化が難しいという問題があった。また、スピント型電極は、電界がエミッタチップの先端に集中するので、エミッタチップの先端の周りの真空度が低くて残留ガスが存在するような場合、放射された電子によって残留ガスがプラスイオンにイオン化され、プラスイオンがエミッタチップの先端に衝突するから、エミッタチップの先端がダメージ（例えば、イオン衝撃による損傷）を受け、放射される電子の電流密度や効率などが不安定になったり、エミッタチップの寿命が短くなってしまうという問題が生じる。したがって、スピント型電極では、この種の問題の発生を防ぐために、高真空（約１０-5Ｐａ〜約１０-6Ｐａ）で使用する必要があり、コストが高くなるとともに、取扱いが面倒になるという不具合があった。
【０００４】
この種の不具合を改善するために、ＭＩＭ（Metal Insulator Metal)方式やＭＯＳ(Metal Oxide Semiconductor)型の電界放射型電子源が提案されている。前者は金属−絶縁膜−金属、後者は金属−酸化膜−半導体の積層構造を有する平面型の電界放射型電子源である。しかしながら、このタイプの電界放射型電子源において電子の放射効率を高めるためには（多くの電子を放射させるためには）、上記絶縁膜や上記酸化膜の膜厚を薄くする必要があるが、上記絶縁膜や上記酸化膜の膜厚を薄くしすぎると、上記積層構造の上下の電極間に電圧を印加した時に絶縁破壊を起こす恐れがあり、このような絶縁破壊を防止するためには上記絶縁膜や上記酸化膜の膜厚の薄膜化に制約があるので、電子の放出効率（引き出し効率）をあまり高くできないという不具合があった。
【０００５】
また、近年では、特開平８−２５０７６６号公報に開示されているように、シリコン基板などの単結晶の半導体基板を用い、その半導体基板の一表面を陽極酸化することにより多孔質半導体層（ポーラスシリコン層）を形成して、その多孔質半導体層上に導電性薄膜（金属薄膜）を形成し、半導体基板と導電性薄膜との間に電圧を印加して電子を放射させるように構成した電界放射型電子源（半導体冷電子放出素子）が提案されている。
【０００６】
しかしながら、上述の特開平８−２５０７６６号公報に記載の電界放射型電子源では、基板が半導体基板に限られるので、大面積化やコストダウン化が難しいという不具合がある。また、特開平８−２５０７６６号公報に記載の電界放射型電子源では電子放出時にいわゆるポッピング現象が生じやすく、放出電子量にむらが起こりやすいので、平面発光装置やディスプレイなどに応用すると、発光むらができてしまうという不具合がある。
【０００７】
そこで、本願発明者らは、特願平１０−２７２３４０号、特願平１０−２７２３４２号において、多孔質多結晶半導体層（例えば、多孔質化された多結晶シリコン層）を急速熱酸化（ＲＴＯ）技術によって急速熱酸化することによって、導電性基板と導電性薄膜との間に介在し導電性基板から注入された電子がドリフトする強電界ドリフト層を形成した電界放射型電子源を提案した。この電界放射型電子源では、電子放出特性の真空度依存性が小さく且つ電子放出時にポッピング現象が発生せず安定して電子を放出することができ、また、導電性基板として単結晶シリコン基板などの半導体基板の他にガラス基板（絶縁性基板）などに導電性膜（例えば、ＩＴＯ膜）を形成した基板などを使用することもできるから、従来のように半導体基板を多孔質化した多孔質半導体層を利用する場合やスピント型電極に比べて、電子源の大面積化および低コスト化が可能になる。
【０００８】
図６に、ガラス基板よりなる絶縁性基板１１と該絶縁性基板１１の一表面上に形成したＩＴＯ膜よりなる導電性層８’とで構成した導電性基板を用いた電界放射型電子源１０’を示す。すなわち、この電界放射型電子源１０’は、図６に示すように、絶縁性基板１１の上記一表面上に導電性層８’が形成され、導電性層８’上に強電界ドリフト層６’が形成され、強電界ドリフト層６’上に導電性薄膜７が形成されている。
【０００９】
この電界放射型電子源１０’では、例えば図７に示すように、導電性薄膜７を真空中に配置するとともに導電性薄膜７に対向してコレクタ電極２１を配置し、導電性薄膜７を導電性層８’に対して正極として直流電圧Ｖpsを印加するとともに、コレクタ電極２１を導電性薄膜７に対して正極として直流電圧Ｖcを印加することにより、導電性層８’から注入された電子が強電界ドリフト層６’をドリフトし導電性薄膜７を通して放出される（なお、図７中の一点鎖線は導電性薄膜７を通して放出された電子ｅ-の流れを示す）。ここにおいて、導電性薄膜７と導電性層８’との間に流れる電流をダイオード電流Ｉpsと称し、コレクタ電極２１と導電性薄膜７との間に流れる電流を放出電子電流Ｉeと称し、ダイオード電流Ｉpsに対する放出電子電流Ｉeが大きい（Ｉe／Ｉpsが大きい）ほど電子の放出効率が高くなる。なお、この電界放射型電子源１０’では、導電性薄膜７と導電性層８’との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができる。
【００１０】
ところで、この種の電界放射型電子源１０’をディスプレイ装置の電子源として利用する場合には、例えば、絶縁性基板１１上に形成する導電性層８’をストライプ状にパターニングするとともに、導電性薄膜７を導電性層８’に交差する方向にストライプ状にパターニングして、導電性層８’と導電性薄膜７とでマトリクスを構成すればよい。
【００１１】
なお、図８に示すように、絶縁性基板１１上に所定形状にパターニングした導電性層８’を有する電界放射型電子源１０”も提案されている（例えば、特開平９−２５９７９５号公報）。図８に示す電界放射型電子源１０”は、絶縁性基板１１の一表面上に所定形状にパターニングして形成されたオーミック電極よりなる導電性層８’を有し、絶縁性基板１１の上記一表面側の全面を覆うように形成された半導体層３’と、該半導体層３’の表面側で導電性層８’の上方に形成された多孔質半導体層よりなる強電界ドリフト層６’と、強電界ドリフト層６’上に形成された導電性薄膜７とを備えている。
【００１２】
さらに上述の各電界放射型電子源１０’，１０”について説明すると、特願平１０−２７２３４０号、特願平１０−２７２３４２号に提案した電界放射型電子源１０’では、強電界ドリフト層６’の膜厚を例えば１．５μｍ、導電性薄膜７の膜厚を例えば１０ｎｍにそれぞれ設定してあり、特開平９−２５９７９５号公報に開示された電界放射型電子源１０”では、強電界ドリフト層６’の膜厚を例えば５μｍ〜１０μｍに、導電性薄膜７の膜厚を例えば１５ｎｍにそれぞれ設定してある。
【００１３】
ところで、上述の各電界放射型電子源１０’，１０”では、図示されていないが、導電性薄膜７の所定部位上および導電性層８’の所定部位上にそれぞれパッド電極を配設する必要がある。
【００１４】
【発明が解決しようとする課題】
上述の電界放射型電子源１０’，１０”では、導電性層８’の所定部位上にパッド電極を形成するに際して導電性層８’の一部の表面を露出させるためにフォトリソグラフィ工程や膜厚がμｍオーダの強電界ドリフト層６’のエッチング工程が必要になり、また、導電性薄膜７が形成される平面（つまり、強電界ドリフト層６’の表面）と導電性層８’が形成される平面（つまり、絶縁性基板１１の上記一表面）とが絶縁性基板１１の厚み方向においてずれているので、パッド電極が２層化してしまい、絶縁性基板１１の上記一表面側の表面に形成される段差が大きくなってしまうという不具合やプロセスが複雑になってしまうという不具合があった。
【００１５】
本発明は上記事由に鑑みて為されたものであり、その目的は、表面の平坦性を向上した電界放射型電子源およびその製造方法を提供することにある。
【００１６】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、絶縁性基板の一表面上に形成された半導体層に、酸化若しくは窒化した多孔質半導体よりなる強電界ドリフト領域と不純物をドーピングした半導体よりなる導電性領域とが絶縁性基板の一表面内方向に並んで形成され、強電界ドリフト領域上に導電性薄膜が形成され、導電性薄膜を導電性領域に対して正極として電圧を印加することにより導電性領域から注入された電子が強電界ドリフト領域をドリフトし導電性薄膜を通して放出されることを特徴とするものであり、導電性領域の表面と強電界ドリフト領域の表面とを面一にすることができ、絶縁性基板の上記一表面側の表面の平坦性が向上し、しかも、導電性薄膜と導電性領域上に形成されるパッド電極とを同一平面上に形成したプレーナ構造を実現することができる。
【００１７】
請求項２の発明は、請求項１の発明において、上記多孔質半導体が、多孔質化した多結晶半導体よりなるので、大面積化が容易になる。
【００１８】
請求項３の発明は、請求項２の発明において、上記多結晶半導体が、６００℃以下の低温プロセスによって形成されているので、絶縁性基板として安価なガラス基板を用いることができ、低コスト化が図れるとともに、より一層の大面積化を図ることができる。
【００１９】
請求項４の発明は、請求項１の発明において、上記多孔質半導体が、多孔質化したアモルファス半導体よりなるので、大面積化が図れるとともに、絶縁性基板として安価なガラス基板を用いることができて低コスト化が図れる。
【００２０】
請求項５の発明は、請求項１ないし請求項４の発明において、上記半導体が、シリコンよりなるので、シリコンプロセスを使用でき、強電界ドリフト領域および導電性領域それぞれのパターンの微細化と高精度化とを図ることができる。
【００２１】
請求項６の発明は、請求項１記載の電界放射型電子源の製造方法であって、絶縁性基板の一表面上に半導体層を形成する工程と、上記半導体層の一部に不純物をドーピングすることにより導電性領域を形成する工程と、陽極酸化処理を行うことにより上記半導体層の所定部位を多孔質化して強電界ドリフト領域を形成する工程と、強電界ドリフト領域上に導電性薄膜を形成する工程とを有することを特徴とし、上記半導体層へプレーナ技術を利用して導電性領域および強電界ドリフト領域を形成することができ、絶縁性基板の上記一表面側の表面の平坦性を向上した電界放射型電子源を簡単なプロセスで製造することができる。
【００２２】
【発明の実施の形態】
本実施形態の電界放射型電子源１０は、図１および図２に示すように、ガラス基板よりなる絶縁性基板１１の一表面（図２における上面）上に形成された半導体層たるノンドープの多結晶シリコン層３に、酸化した多孔質多結晶シリコンよりなる強電界ドリフト領域６とｎ形多結晶シリコン（不純物をドーピングした半導体）よりなる導電性領域８とが絶縁性基板１１の一表面内方向（図２における横方向）に並んで所定距離（例えば、０．５μｍ）だけ離間して形成されている。ここにおいて、多結晶シリコン層３は、図１に示すように、ストライプ状に形成された例えばシリコン酸化膜よりなる絶縁分離領域９によって複数の島状領域に電気的に分離されており、各島状領域において強電界ドリフト領域６と導電性領域８とが絶縁性基板１１の一表面内方向に並んで互いに絶縁分離領域９に平行する形で形成されている。要するに、強電界ドリフト領域６および導電性領域８はそれぞれストライプ状に形成されている。さらに、本実施形態の電界放射型電子源１０では、多結晶シリコン層３および絶縁分離領域９および導電性領域８それぞれの表面を覆うようにシリコン酸化膜よりなる絶縁層１３がストライプ状に形成されている。言い換えれば、強電界ドリフト領域６の表面上には、絶縁層１３は形成されていない。ここに、絶縁層１３の膜厚は絶縁性基板１１の上記一表面側の平坦性を損なわないように薄く設定することが望ましい。また、電界放射型電子源１０は、絶縁性基板１１の上記一表面側で例えば金薄膜よりなる導電性薄膜７が導電性領域８に直交（交差）する方向にストライプ状に形成されている。つまり、導電性薄膜７は、強電界ドリフト領域６上および絶縁層１３上に跨って形成されている。また、導電性領域８の所定部位上には、パッド電極１８が配設され、導電性薄膜７上の所定部位上には、パッド電極１７が配設されている。
【００２３】
ところで、本実施形態の電解放射型電子源１０では、ストライプ状に形成された導電性領域８と導電性領域８に直交する方向にストライプ状に形成された導電性薄膜７とでマトリクスを構成しており、導電性薄膜７（パッド電極１７）を導電性領域８（パッド電極１８）に対して正極として電圧を印加することにより、図３中に二点鎖線で示すように導電性領域８から多結晶シリコン層３を通して強電界ドリフト領域６へ注入された電子ｅ-が強電界ドリフト領域６をドリフトし導電性薄膜７を通して図３中に一点鎖線で示すように導電性薄膜７の厚み方向（図３における上向き）へ放出されるから、電圧を印加する導電性薄膜７と導電性領域８とを適宜選択することにより、導電性薄膜７と導電性領域８との交差する領域から導電性薄膜７を通して電子ｅ-を放出させることができる。つまり、本実施形態の電界放射型電子源１０は、ディスプレイ装置の電子源として利用できるように構成されている。なお、強電界ドリフト領域６に隣り合う多結晶シリコン層３上および導電性領域８上には上述の絶縁層１３が形成されているので、これら多結晶シリコン層３表面や導電性領域８表面から電子が放出されるのを防ぐことができる。
【００２４】
しかして、本実施形態の電界放射型電子源１０では、絶縁性基板１１の一表面上に形成された半導体層たるノンドープの多結晶シリコン層３に、酸化した多孔質多結晶シリコンよりなる強電界ドリフト領域６とｎ形多結晶シリコンよりなる導電性領域８とが絶縁性基板１１の一表面内方向に並んで形成され、強電界ドリフト領域６上に導電性薄膜７が形成され、導電性薄膜７を導電性領域８に対して正極として電圧を印加することにより導電性領域８から注入された電子が強電界ドリフト領域６をドリフトし導電性薄膜７を通して放出されるから、導電性領域８の表面と強電界ドリフト領域６の表面とを面一にすることができ、絶縁性基板１１の上記一表面側の表面の平坦性が向上し、しかも、導電性薄膜７と導電性領域８上に形成されるパッド電極１８とを同一平面上に形成したプレーナ構造を実現することができる。
【００２５】
なお、本実施形態では、強電界ドリフト領域６を酸化した多孔質多結晶シリコンにより構成しているが、強電界ドリフト領域６を窒化した多孔質多結晶シリコン、あるいは、その他の酸化若しくは窒化した多孔質多結晶半導体、あるいは、酸化若しくは窒化したアモルファス半導体（例えば、アモルファスシリコン）により構成してもよい。また、本実施形態では導電性薄膜７を金薄膜により構成しているが、導電性薄膜７の材料は金に限定されるものではなく、仕事関数の小さな材料であればよい。また、導電性薄膜７は、厚み方向に積層された少なくとも二層の薄膜層により構成してもよい。二層の薄膜層により構成する場合には、上層の薄膜層の材料として例えば金などを採用し、下層の薄膜層（強電界ドリフト領域６側の薄膜層）の材料として例えば、クロム、ニッケル、白金、チタン、イリジウムなどを採用すればよい。
【００２６】
以下、製造方法について図４を参照しながら説明する。
【００２７】
まず、絶縁性基板１１の一表面（図４（ａ）における上面）上に所定膜厚（例えば、１．５μｍ）のノンドープの多結晶シリコン層３を例えばプラズマＣＶＤ法によって形成することにより、図４（ａ）に示すような構造が得られる。ここにおいて、ノンドープの多結晶シリコン層３は、プラズマＣＶＤ法により堆積しているので、６００℃以下の低温プロセスで成膜することができる。なお、ノンドープの多結晶シリコン層３の形成方法は、プラズマＣＶＤ法に限らず、触媒ＣＶＤ法により形成してもよく、触媒ＣＶＤ法でも６００℃以下の低温プロセスで成膜することができる。
【００２８】
ノンドープの多結晶シリコン層３を形成した後、該多結晶シリコン層３にシリコン酸化膜よりなる素子分離用の絶縁分離領域９をストライプ状の形成することにより、図４（ｂ）に示す構造が得られる。なお、このような絶縁分離領域９を形成するには、例えば、絶縁性基板１１の上記一表面上に形成した多結晶シリコン層３（図５（ａ）参照）に絶縁性基板１１の上記一表面に達する深さの絶縁分離溝３ａをフォトリソグラフィ技術およびエッチング技術などを利用して形成し（図５（ｂ）参照）、絶縁分離溝３ａが埋め込まれるように絶縁性基板１１の上記一表面側の全面にシリコン酸化膜よりなる絶縁膜９’を例えばプラズマＣＶＤ法によって堆積し（図５（ｃ）参照）、該絶縁膜９’をエッチバックして絶縁性基板１１の一表面側を平坦化することにより絶縁膜９’よりなる絶縁分離領域９を形成すればよい。
【００２９】
絶縁分離領域９を形成した後、絶縁性基板１１の上記一表面側の全面にフォトレジスト層を塗布形成し、該フォトレジスト層を導電性領域８形成用に開孔して（パターニングして）、リン（Ｐ）などのｎ形不純物をドーピングすることでストライプ状の導電性領域８を形成し、上記フォトレジスト層を除去することにより、図４（ｂ）に示すような構造が得られる。
【００３０】
次に、絶縁性基板１１の上記一表面側の全面にシリコン酸化膜よりなる絶縁層１３を形成し、該絶縁層１３上にフォトレジスト層（図示せず）を塗布形成し、該フォトレジスト層のうち強電界ドリフト領域６の形成予定領域に重複する部分およびパッド１８の形成予定領域に重複する部分を開孔し、フォトレジスト層をマスクとして絶縁層１３の一部をエッチング除去し、上記フォトレジスト層を除去することにより、図４（ｄ）に示すような構造が得られる。なお、本実施形成では、絶縁層１３をシリコン酸化膜により形成しているが、シリコン窒化膜により形成してもよい。
【００３１】
その後、５５ｗｔ％のフッ化水素水溶液とエタノールとを略１：１で混合した混合液よりなる電解液の入った陽極酸化処理槽を利用し、白金電極（図示せず）を負極、導電性領域８を正極として、多結晶シリコン層３に光照射を行いながら所定の条件で陽極酸化処理を行うことによって多結晶シリコン層３の一部を多孔質化して多孔質多結晶シリコンを形成し、該多孔質多結晶シリコンを例えば酸（例えば、ＨＮＯ3、Ｈ2ＳＯ4、王水など）によって電気化学的に酸化することで強電界ドリフト領域６を形成することにより、図４（ｅ）に示すような構造が得られる。ここにおいて、多孔質多結晶シリコンを酸により酸化しているので、従来のような急速加熱法による加熱を行うことなしに強電界ドリフト領域６を形成することができる（例えば１００℃以下の低温で強電界ドリフト領域６を形成することができる）。
【００３２】
次いで、絶縁性基板１１の上記一表面側にメタルマスクを用いてストライプ状の導電性薄膜７を蒸着法によって形成した後、各導電性薄膜７の長手方向の両端部上にパッド電極１７を形成するとともに導電性領域８の所定部位上にパッド電極１８（図１参照）を形成することにより、図４（ｆ）に示すような構造の電界放射型電子源１０が得られる。
【００３３】
しかして、上述の製造方法によれば、半導体層たるノンドープの多結晶シリコン層３へプレーナ技術を利用して導電性領域８および強電界ドリフト領域６を形成することができ、絶縁性基板１１の上記一表面側の表面の平坦性を向上した電界放射型電子源１０を簡単なプロセスで製造することができる。しかも、多結晶シリコン層３を６００℃以下の低温プロセスで堆積し、強電界ドリフト領域６を酸によって電気化学的に酸化しているので、プロセス温度を６００℃以下にすることができ、絶縁性基板１１として、石英ガラス基板のような高価なガラス基板を用いずに、安価なガラス基板（例えば、無アルカリガラス基板）を用いることができる。また、導電性領域８が半導体材料により形成されているので、導電性領域８が金属により形成されている場合に発生する恐れのある強電界ドリフト領域６のメタル汚染を防止することができる。
【００３４】
【発明の効果】
請求項１の発明は、絶縁性基板の一表面上に形成された半導体層に、酸化若しくは窒化した多孔質半導体よりなる強電界ドリフト領域と不純物をドーピングした半導体よりなる導電性領域とが絶縁性基板の一表面内方向に並んで形成され、強電界ドリフト領域上に導電性薄膜が形成され、導電性薄膜を導電性領域に対して正極として電圧を印加することにより導電性領域から注入された電子が強電界ドリフト領域をドリフトし導電性薄膜を通して放出されるものであり、導電性領域の表面と強電界ドリフト領域の表面とを面一にすることができ、絶縁性基板の上記一表面側の表面の平坦性が向上するという効果があり、しかも、導電性薄膜と導電性領域上に形成されるパッド電極とを同一平面上に形成したプレーナ構造を実現することができるという効果がある。
【００３５】
請求項２の発明は、請求項１の発明において、上記多孔質半導体が、多孔質化した多結晶半導体よりなるので、大面積化が容易になるという効果がある。
【００３６】
請求項３の発明は、請求項２の発明において、上記多結晶半導体が、６００℃以下の低温プロセスによって形成されているので、絶縁性基板として安価なガラス基板を用いることができ、低コスト化が図れるとともに、より一層の大面積化を図ることができるという効果がある。
【００３７】
請求項４の発明は、請求項１の発明において、上記多孔質半導体が、多孔質化したアモルファス半導体よりなるので、大面積化が図れるとともに、絶縁性基板として安価なガラス基板を用いることができて低コスト化が図れるという効果がある。
【００３８】
請求項５の発明は、請求項１ないし請求項４の発明において、上記半導体が、シリコンよりなるので、シリコンプロセスを使用でき、強電界ドリフト領域および導電性領域それぞれのパターンの微細化と高精度化とを図ることができるという効果がある。
【００３９】
請求項６の発明は、請求項１記載の電界放射型電子源の製造方法であって、絶縁性基板の一表面上に半導体層を形成する工程と、上記半導体層の一部に不純物をドーピングすることにより導電性領域を形成する工程と、陽極酸化処理を行うことにより上記半導体層の所定部位を多孔質化して強電界ドリフト領域を形成する工程と、強電界ドリフト領域上に導電性薄膜を形成する工程とを有するので、上記半導体層へプレーナ技術を利用して導電性領域および強電界ドリフト領域を形成することができ、絶縁性基板の上記一表面側の表面の平坦性を向上した電界放射型電子源を簡単なプロセスで製造することができるという効果がある。
【図面の簡単な説明】
【図１】実施形態１を示す概略斜視図である。
【図２】同上の要部断面図である。
【図３】同上の動作原理の説明図である。
【図４】同上の製造方法を説明するための主要工程断面図である。
【図５】同上の製造方法を説明するための主要工程断面図である。
【図６】従来例を示す断面図である。
【図７】同上の特性測定原理の説明図である。
【図８】他の従来例を示す断面図である。
【符号の説明】
３ 多結晶シリコン層
６ 強電界ドリフト領域
７ 導電性薄膜
８ 導電性領域
９ 絶縁分離領域
１０ 電界放射型電子源
１１ 絶縁性基板
１３ 絶縁層
１７ パッド電極
１８ パッド電極
【発明の属する技術分野】
本発明は、電界放射により電子線を放射するようにした電界放射型電子源に関するものである。
【０００２】
【従来の技術】
従来より、電界放射型電子源として、例えば米国特許３６６５２４１号などに開示されているいわゆるスピント（Spindt）型電極と呼ばれるものがある。このスピント型電極は、微小な三角錐状のエミッタチップを多数配置した基板と、エミッタチップの先端部を露出させる放射孔を有するとともにエミッタチップに対して絶縁された形で配置されたゲート層とを備え、真空中にてエミッタチップをゲート層に対して負極として高電圧を印加することにより、エミッタチップの先端から放射孔を通して電子線を放射するものである。
【０００３】
しかしながら、スピント型電極は、製造プロセスが複雑であるとともに、多数の三角錐状のエミッタチップを精度良く構成することが難しく、例えば平面発光装置やディスプレイなどへ応用する場合に大面積化が難しいという問題があった。また、スピント型電極は、電界がエミッタチップの先端に集中するので、エミッタチップの先端の周りの真空度が低くて残留ガスが存在するような場合、放射された電子によって残留ガスがプラスイオンにイオン化され、プラスイオンがエミッタチップの先端に衝突するから、エミッタチップの先端がダメージ（例えば、イオン衝撃による損傷）を受け、放射される電子の電流密度や効率などが不安定になったり、エミッタチップの寿命が短くなってしまうという問題が生じる。したがって、スピント型電極では、この種の問題の発生を防ぐために、高真空（約１０-5Ｐａ〜約１０-6Ｐａ）で使用する必要があり、コストが高くなるとともに、取扱いが面倒になるという不具合があった。
【０００４】
この種の不具合を改善するために、ＭＩＭ（Metal Insulator Metal)方式やＭＯＳ(Metal Oxide Semiconductor)型の電界放射型電子源が提案されている。前者は金属−絶縁膜−金属、後者は金属−酸化膜−半導体の積層構造を有する平面型の電界放射型電子源である。しかしながら、このタイプの電界放射型電子源において電子の放射効率を高めるためには（多くの電子を放射させるためには）、上記絶縁膜や上記酸化膜の膜厚を薄くする必要があるが、上記絶縁膜や上記酸化膜の膜厚を薄くしすぎると、上記積層構造の上下の電極間に電圧を印加した時に絶縁破壊を起こす恐れがあり、このような絶縁破壊を防止するためには上記絶縁膜や上記酸化膜の膜厚の薄膜化に制約があるので、電子の放出効率（引き出し効率）をあまり高くできないという不具合があった。
【０００５】
また、近年では、特開平８−２５０７６６号公報に開示されているように、シリコン基板などの単結晶の半導体基板を用い、その半導体基板の一表面を陽極酸化することにより多孔質半導体層（ポーラスシリコン層）を形成して、その多孔質半導体層上に導電性薄膜（金属薄膜）を形成し、半導体基板と導電性薄膜との間に電圧を印加して電子を放射させるように構成した電界放射型電子源（半導体冷電子放出素子）が提案されている。
【０００６】
しかしながら、上述の特開平８−２５０７６６号公報に記載の電界放射型電子源では、基板が半導体基板に限られるので、大面積化やコストダウン化が難しいという不具合がある。また、特開平８−２５０７６６号公報に記載の電界放射型電子源では電子放出時にいわゆるポッピング現象が生じやすく、放出電子量にむらが起こりやすいので、平面発光装置やディスプレイなどに応用すると、発光むらができてしまうという不具合がある。
【０００７】
そこで、本願発明者らは、特願平１０−２７２３４０号、特願平１０−２７２３４２号において、多孔質多結晶半導体層（例えば、多孔質化された多結晶シリコン層）を急速熱酸化（ＲＴＯ）技術によって急速熱酸化することによって、導電性基板と導電性薄膜との間に介在し導電性基板から注入された電子がドリフトする強電界ドリフト層を形成した電界放射型電子源を提案した。この電界放射型電子源では、電子放出特性の真空度依存性が小さく且つ電子放出時にポッピング現象が発生せず安定して電子を放出することができ、また、導電性基板として単結晶シリコン基板などの半導体基板の他にガラス基板（絶縁性基板）などに導電性膜（例えば、ＩＴＯ膜）を形成した基板などを使用することもできるから、従来のように半導体基板を多孔質化した多孔質半導体層を利用する場合やスピント型電極に比べて、電子源の大面積化および低コスト化が可能になる。
【０００８】
図６に、ガラス基板よりなる絶縁性基板１１と該絶縁性基板１１の一表面上に形成したＩＴＯ膜よりなる導電性層８’とで構成した導電性基板を用いた電界放射型電子源１０’を示す。すなわち、この電界放射型電子源１０’は、図６に示すように、絶縁性基板１１の上記一表面上に導電性層８’が形成され、導電性層８’上に強電界ドリフト層６’が形成され、強電界ドリフト層６’上に導電性薄膜７が形成されている。
【０００９】
この電界放射型電子源１０’では、例えば図７に示すように、導電性薄膜７を真空中に配置するとともに導電性薄膜７に対向してコレクタ電極２１を配置し、導電性薄膜７を導電性層８’に対して正極として直流電圧Ｖpsを印加するとともに、コレクタ電極２１を導電性薄膜７に対して正極として直流電圧Ｖcを印加することにより、導電性層８’から注入された電子が強電界ドリフト層６’をドリフトし導電性薄膜７を通して放出される（なお、図７中の一点鎖線は導電性薄膜７を通して放出された電子ｅ-の流れを示す）。ここにおいて、導電性薄膜７と導電性層８’との間に流れる電流をダイオード電流Ｉpsと称し、コレクタ電極２１と導電性薄膜７との間に流れる電流を放出電子電流Ｉeと称し、ダイオード電流Ｉpsに対する放出電子電流Ｉeが大きい（Ｉe／Ｉpsが大きい）ほど電子の放出効率が高くなる。なお、この電界放射型電子源１０’では、導電性薄膜７と導電性層８’との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができる。
【００１０】
ところで、この種の電界放射型電子源１０’をディスプレイ装置の電子源として利用する場合には、例えば、絶縁性基板１１上に形成する導電性層８’をストライプ状にパターニングするとともに、導電性薄膜７を導電性層８’に交差する方向にストライプ状にパターニングして、導電性層８’と導電性薄膜７とでマトリクスを構成すればよい。
【００１１】
なお、図８に示すように、絶縁性基板１１上に所定形状にパターニングした導電性層８’を有する電界放射型電子源１０”も提案されている（例えば、特開平９−２５９７９５号公報）。図８に示す電界放射型電子源１０”は、絶縁性基板１１の一表面上に所定形状にパターニングして形成されたオーミック電極よりなる導電性層８’を有し、絶縁性基板１１の上記一表面側の全面を覆うように形成された半導体層３’と、該半導体層３’の表面側で導電性層８’の上方に形成された多孔質半導体層よりなる強電界ドリフト層６’と、強電界ドリフト層６’上に形成された導電性薄膜７とを備えている。
【００１２】
さらに上述の各電界放射型電子源１０’，１０”について説明すると、特願平１０−２７２３４０号、特願平１０−２７２３４２号に提案した電界放射型電子源１０’では、強電界ドリフト層６’の膜厚を例えば１．５μｍ、導電性薄膜７の膜厚を例えば１０ｎｍにそれぞれ設定してあり、特開平９−２５９７９５号公報に開示された電界放射型電子源１０”では、強電界ドリフト層６’の膜厚を例えば５μｍ〜１０μｍに、導電性薄膜７の膜厚を例えば１５ｎｍにそれぞれ設定してある。
【００１３】
ところで、上述の各電界放射型電子源１０’，１０”では、図示されていないが、導電性薄膜７の所定部位上および導電性層８’の所定部位上にそれぞれパッド電極を配設する必要がある。
【００１４】
【発明が解決しようとする課題】
上述の電界放射型電子源１０’，１０”では、導電性層８’の所定部位上にパッド電極を形成するに際して導電性層８’の一部の表面を露出させるためにフォトリソグラフィ工程や膜厚がμｍオーダの強電界ドリフト層６’のエッチング工程が必要になり、また、導電性薄膜７が形成される平面（つまり、強電界ドリフト層６’の表面）と導電性層８’が形成される平面（つまり、絶縁性基板１１の上記一表面）とが絶縁性基板１１の厚み方向においてずれているので、パッド電極が２層化してしまい、絶縁性基板１１の上記一表面側の表面に形成される段差が大きくなってしまうという不具合やプロセスが複雑になってしまうという不具合があった。
【００１５】
本発明は上記事由に鑑みて為されたものであり、その目的は、表面の平坦性を向上した電界放射型電子源およびその製造方法を提供することにある。
【００１６】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、絶縁性基板の一表面上に形成された半導体層に、酸化若しくは窒化した多孔質半導体よりなる強電界ドリフト領域と不純物をドーピングした半導体よりなる導電性領域とが絶縁性基板の一表面内方向に並んで形成され、強電界ドリフト領域上に導電性薄膜が形成され、導電性薄膜を導電性領域に対して正極として電圧を印加することにより導電性領域から注入された電子が強電界ドリフト領域をドリフトし導電性薄膜を通して放出されることを特徴とするものであり、導電性領域の表面と強電界ドリフト領域の表面とを面一にすることができ、絶縁性基板の上記一表面側の表面の平坦性が向上し、しかも、導電性薄膜と導電性領域上に形成されるパッド電極とを同一平面上に形成したプレーナ構造を実現することができる。
【００１７】
請求項２の発明は、請求項１の発明において、上記多孔質半導体が、多孔質化した多結晶半導体よりなるので、大面積化が容易になる。
【００１８】
請求項３の発明は、請求項２の発明において、上記多結晶半導体が、６００℃以下の低温プロセスによって形成されているので、絶縁性基板として安価なガラス基板を用いることができ、低コスト化が図れるとともに、より一層の大面積化を図ることができる。
【００１９】
請求項４の発明は、請求項１の発明において、上記多孔質半導体が、多孔質化したアモルファス半導体よりなるので、大面積化が図れるとともに、絶縁性基板として安価なガラス基板を用いることができて低コスト化が図れる。
【００２０】
請求項５の発明は、請求項１ないし請求項４の発明において、上記半導体が、シリコンよりなるので、シリコンプロセスを使用でき、強電界ドリフト領域および導電性領域それぞれのパターンの微細化と高精度化とを図ることができる。
【００２１】
請求項６の発明は、請求項１記載の電界放射型電子源の製造方法であって、絶縁性基板の一表面上に半導体層を形成する工程と、上記半導体層の一部に不純物をドーピングすることにより導電性領域を形成する工程と、陽極酸化処理を行うことにより上記半導体層の所定部位を多孔質化して強電界ドリフト領域を形成する工程と、強電界ドリフト領域上に導電性薄膜を形成する工程とを有することを特徴とし、上記半導体層へプレーナ技術を利用して導電性領域および強電界ドリフト領域を形成することができ、絶縁性基板の上記一表面側の表面の平坦性を向上した電界放射型電子源を簡単なプロセスで製造することができる。
【００２２】
【発明の実施の形態】
本実施形態の電界放射型電子源１０は、図１および図２に示すように、ガラス基板よりなる絶縁性基板１１の一表面（図２における上面）上に形成された半導体層たるノンドープの多結晶シリコン層３に、酸化した多孔質多結晶シリコンよりなる強電界ドリフト領域６とｎ形多結晶シリコン（不純物をドーピングした半導体）よりなる導電性領域８とが絶縁性基板１１の一表面内方向（図２における横方向）に並んで所定距離（例えば、０．５μｍ）だけ離間して形成されている。ここにおいて、多結晶シリコン層３は、図１に示すように、ストライプ状に形成された例えばシリコン酸化膜よりなる絶縁分離領域９によって複数の島状領域に電気的に分離されており、各島状領域において強電界ドリフト領域６と導電性領域８とが絶縁性基板１１の一表面内方向に並んで互いに絶縁分離領域９に平行する形で形成されている。要するに、強電界ドリフト領域６および導電性領域８はそれぞれストライプ状に形成されている。さらに、本実施形態の電界放射型電子源１０では、多結晶シリコン層３および絶縁分離領域９および導電性領域８それぞれの表面を覆うようにシリコン酸化膜よりなる絶縁層１３がストライプ状に形成されている。言い換えれば、強電界ドリフト領域６の表面上には、絶縁層１３は形成されていない。ここに、絶縁層１３の膜厚は絶縁性基板１１の上記一表面側の平坦性を損なわないように薄く設定することが望ましい。また、電界放射型電子源１０は、絶縁性基板１１の上記一表面側で例えば金薄膜よりなる導電性薄膜７が導電性領域８に直交（交差）する方向にストライプ状に形成されている。つまり、導電性薄膜７は、強電界ドリフト領域６上および絶縁層１３上に跨って形成されている。また、導電性領域８の所定部位上には、パッド電極１８が配設され、導電性薄膜７上の所定部位上には、パッド電極１７が配設されている。
【００２３】
ところで、本実施形態の電解放射型電子源１０では、ストライプ状に形成された導電性領域８と導電性領域８に直交する方向にストライプ状に形成された導電性薄膜７とでマトリクスを構成しており、導電性薄膜７（パッド電極１７）を導電性領域８（パッド電極１８）に対して正極として電圧を印加することにより、図３中に二点鎖線で示すように導電性領域８から多結晶シリコン層３を通して強電界ドリフト領域６へ注入された電子ｅ-が強電界ドリフト領域６をドリフトし導電性薄膜７を通して図３中に一点鎖線で示すように導電性薄膜７の厚み方向（図３における上向き）へ放出されるから、電圧を印加する導電性薄膜７と導電性領域８とを適宜選択することにより、導電性薄膜７と導電性領域８との交差する領域から導電性薄膜７を通して電子ｅ-を放出させることができる。つまり、本実施形態の電界放射型電子源１０は、ディスプレイ装置の電子源として利用できるように構成されている。なお、強電界ドリフト領域６に隣り合う多結晶シリコン層３上および導電性領域８上には上述の絶縁層１３が形成されているので、これら多結晶シリコン層３表面や導電性領域８表面から電子が放出されるのを防ぐことができる。
【００２４】
しかして、本実施形態の電界放射型電子源１０では、絶縁性基板１１の一表面上に形成された半導体層たるノンドープの多結晶シリコン層３に、酸化した多孔質多結晶シリコンよりなる強電界ドリフト領域６とｎ形多結晶シリコンよりなる導電性領域８とが絶縁性基板１１の一表面内方向に並んで形成され、強電界ドリフト領域６上に導電性薄膜７が形成され、導電性薄膜７を導電性領域８に対して正極として電圧を印加することにより導電性領域８から注入された電子が強電界ドリフト領域６をドリフトし導電性薄膜７を通して放出されるから、導電性領域８の表面と強電界ドリフト領域６の表面とを面一にすることができ、絶縁性基板１１の上記一表面側の表面の平坦性が向上し、しかも、導電性薄膜７と導電性領域８上に形成されるパッド電極１８とを同一平面上に形成したプレーナ構造を実現することができる。
【００２５】
なお、本実施形態では、強電界ドリフト領域６を酸化した多孔質多結晶シリコンにより構成しているが、強電界ドリフト領域６を窒化した多孔質多結晶シリコン、あるいは、その他の酸化若しくは窒化した多孔質多結晶半導体、あるいは、酸化若しくは窒化したアモルファス半導体（例えば、アモルファスシリコン）により構成してもよい。また、本実施形態では導電性薄膜７を金薄膜により構成しているが、導電性薄膜７の材料は金に限定されるものではなく、仕事関数の小さな材料であればよい。また、導電性薄膜７は、厚み方向に積層された少なくとも二層の薄膜層により構成してもよい。二層の薄膜層により構成する場合には、上層の薄膜層の材料として例えば金などを採用し、下層の薄膜層（強電界ドリフト領域６側の薄膜層）の材料として例えば、クロム、ニッケル、白金、チタン、イリジウムなどを採用すればよい。
【００２６】
以下、製造方法について図４を参照しながら説明する。
【００２７】
まず、絶縁性基板１１の一表面（図４（ａ）における上面）上に所定膜厚（例えば、１．５μｍ）のノンドープの多結晶シリコン層３を例えばプラズマＣＶＤ法によって形成することにより、図４（ａ）に示すような構造が得られる。ここにおいて、ノンドープの多結晶シリコン層３は、プラズマＣＶＤ法により堆積しているので、６００℃以下の低温プロセスで成膜することができる。なお、ノンドープの多結晶シリコン層３の形成方法は、プラズマＣＶＤ法に限らず、触媒ＣＶＤ法により形成してもよく、触媒ＣＶＤ法でも６００℃以下の低温プロセスで成膜することができる。
【００２８】
ノンドープの多結晶シリコン層３を形成した後、該多結晶シリコン層３にシリコン酸化膜よりなる素子分離用の絶縁分離領域９をストライプ状の形成することにより、図４（ｂ）に示す構造が得られる。なお、このような絶縁分離領域９を形成するには、例えば、絶縁性基板１１の上記一表面上に形成した多結晶シリコン層３（図５（ａ）参照）に絶縁性基板１１の上記一表面に達する深さの絶縁分離溝３ａをフォトリソグラフィ技術およびエッチング技術などを利用して形成し（図５（ｂ）参照）、絶縁分離溝３ａが埋め込まれるように絶縁性基板１１の上記一表面側の全面にシリコン酸化膜よりなる絶縁膜９’を例えばプラズマＣＶＤ法によって堆積し（図５（ｃ）参照）、該絶縁膜９’をエッチバックして絶縁性基板１１の一表面側を平坦化することにより絶縁膜９’よりなる絶縁分離領域９を形成すればよい。
【００２９】
絶縁分離領域９を形成した後、絶縁性基板１１の上記一表面側の全面にフォトレジスト層を塗布形成し、該フォトレジスト層を導電性領域８形成用に開孔して（パターニングして）、リン（Ｐ）などのｎ形不純物をドーピングすることでストライプ状の導電性領域８を形成し、上記フォトレジスト層を除去することにより、図４（ｂ）に示すような構造が得られる。
【００３０】
次に、絶縁性基板１１の上記一表面側の全面にシリコン酸化膜よりなる絶縁層１３を形成し、該絶縁層１３上にフォトレジスト層（図示せず）を塗布形成し、該フォトレジスト層のうち強電界ドリフト領域６の形成予定領域に重複する部分およびパッド１８の形成予定領域に重複する部分を開孔し、フォトレジスト層をマスクとして絶縁層１３の一部をエッチング除去し、上記フォトレジスト層を除去することにより、図４（ｄ）に示すような構造が得られる。なお、本実施形成では、絶縁層１３をシリコン酸化膜により形成しているが、シリコン窒化膜により形成してもよい。
【００３１】
その後、５５ｗｔ％のフッ化水素水溶液とエタノールとを略１：１で混合した混合液よりなる電解液の入った陽極酸化処理槽を利用し、白金電極（図示せず）を負極、導電性領域８を正極として、多結晶シリコン層３に光照射を行いながら所定の条件で陽極酸化処理を行うことによって多結晶シリコン層３の一部を多孔質化して多孔質多結晶シリコンを形成し、該多孔質多結晶シリコンを例えば酸（例えば、ＨＮＯ3、Ｈ2ＳＯ4、王水など）によって電気化学的に酸化することで強電界ドリフト領域６を形成することにより、図４（ｅ）に示すような構造が得られる。ここにおいて、多孔質多結晶シリコンを酸により酸化しているので、従来のような急速加熱法による加熱を行うことなしに強電界ドリフト領域６を形成することができる（例えば１００℃以下の低温で強電界ドリフト領域６を形成することができる）。
【００３２】
次いで、絶縁性基板１１の上記一表面側にメタルマスクを用いてストライプ状の導電性薄膜７を蒸着法によって形成した後、各導電性薄膜７の長手方向の両端部上にパッド電極１７を形成するとともに導電性領域８の所定部位上にパッド電極１８（図１参照）を形成することにより、図４（ｆ）に示すような構造の電界放射型電子源１０が得られる。
【００３３】
しかして、上述の製造方法によれば、半導体層たるノンドープの多結晶シリコン層３へプレーナ技術を利用して導電性領域８および強電界ドリフト領域６を形成することができ、絶縁性基板１１の上記一表面側の表面の平坦性を向上した電界放射型電子源１０を簡単なプロセスで製造することができる。しかも、多結晶シリコン層３を６００℃以下の低温プロセスで堆積し、強電界ドリフト領域６を酸によって電気化学的に酸化しているので、プロセス温度を６００℃以下にすることができ、絶縁性基板１１として、石英ガラス基板のような高価なガラス基板を用いずに、安価なガラス基板（例えば、無アルカリガラス基板）を用いることができる。また、導電性領域８が半導体材料により形成されているので、導電性領域８が金属により形成されている場合に発生する恐れのある強電界ドリフト領域６のメタル汚染を防止することができる。
【００３４】
【発明の効果】
請求項１の発明は、絶縁性基板の一表面上に形成された半導体層に、酸化若しくは窒化した多孔質半導体よりなる強電界ドリフト領域と不純物をドーピングした半導体よりなる導電性領域とが絶縁性基板の一表面内方向に並んで形成され、強電界ドリフト領域上に導電性薄膜が形成され、導電性薄膜を導電性領域に対して正極として電圧を印加することにより導電性領域から注入された電子が強電界ドリフト領域をドリフトし導電性薄膜を通して放出されるものであり、導電性領域の表面と強電界ドリフト領域の表面とを面一にすることができ、絶縁性基板の上記一表面側の表面の平坦性が向上するという効果があり、しかも、導電性薄膜と導電性領域上に形成されるパッド電極とを同一平面上に形成したプレーナ構造を実現することができるという効果がある。
【００３５】
請求項２の発明は、請求項１の発明において、上記多孔質半導体が、多孔質化した多結晶半導体よりなるので、大面積化が容易になるという効果がある。
【００３６】
請求項３の発明は、請求項２の発明において、上記多結晶半導体が、６００℃以下の低温プロセスによって形成されているので、絶縁性基板として安価なガラス基板を用いることができ、低コスト化が図れるとともに、より一層の大面積化を図ることができるという効果がある。
【００３７】
請求項４の発明は、請求項１の発明において、上記多孔質半導体が、多孔質化したアモルファス半導体よりなるので、大面積化が図れるとともに、絶縁性基板として安価なガラス基板を用いることができて低コスト化が図れるという効果がある。
【００３８】
請求項５の発明は、請求項１ないし請求項４の発明において、上記半導体が、シリコンよりなるので、シリコンプロセスを使用でき、強電界ドリフト領域および導電性領域それぞれのパターンの微細化と高精度化とを図ることができるという効果がある。
【００３９】
請求項６の発明は、請求項１記載の電界放射型電子源の製造方法であって、絶縁性基板の一表面上に半導体層を形成する工程と、上記半導体層の一部に不純物をドーピングすることにより導電性領域を形成する工程と、陽極酸化処理を行うことにより上記半導体層の所定部位を多孔質化して強電界ドリフト領域を形成する工程と、強電界ドリフト領域上に導電性薄膜を形成する工程とを有するので、上記半導体層へプレーナ技術を利用して導電性領域および強電界ドリフト領域を形成することができ、絶縁性基板の上記一表面側の表面の平坦性を向上した電界放射型電子源を簡単なプロセスで製造することができるという効果がある。
【図面の簡単な説明】
【図１】実施形態１を示す概略斜視図である。
【図２】同上の要部断面図である。
【図３】同上の動作原理の説明図である。
【図４】同上の製造方法を説明するための主要工程断面図である。
【図５】同上の製造方法を説明するための主要工程断面図である。
【図６】従来例を示す断面図である。
【図７】同上の特性測定原理の説明図である。
【図８】他の従来例を示す断面図である。
【符号の説明】
３ 多結晶シリコン層
６ 強電界ドリフト領域
７ 導電性薄膜
８ 導電性領域
９ 絶縁分離領域
１０ 電界放射型電子源
１１ 絶縁性基板
１３ 絶縁層
１７ パッド電極
１８ パッド電極
Claims (6)
- 絶縁性基板の一表面上に形成された半導体層に、酸化若しくは窒化した多孔質半導体よりなる強電界ドリフト領域と不純物をドーピングした半導体よりなる導電性領域とが絶縁性基板の一表面内方向に並んで形成され、強電界ドリフト領域上に導電性薄膜が形成され、導電性薄膜を導電性領域に対して正極として電圧を印加することにより導電性領域から注入された電子が強電界ドリフト領域をドリフトし導電性薄膜を通して放出されることを特徴とする電界放射型電子源。
- 上記多孔質半導体は、多孔質化した多結晶半導体よりなることを特徴とする請求項１記載の電界放射型電子源。
- 上記多結晶半導体は、６００℃以下の低温プロセスによって形成されてなることを特徴とする請求項２記載の電界放射型電子源。
- 上記多孔質半導体は、多孔質化したアモルファス半導体よりなることを特徴とする請求項１記載の電界放射型電子源。
- 上記半導体は、シリコンよりなることを特徴とする請求項１ないし請求項４のいずれかに記載の電界放射型電子源。
- 請求項１記載の電界放射型電子源の製造方法であって、絶縁性基板の一表面上に半導体層を形成する工程と、上記半導体層の一部に不純物をドーピングすることにより導電性領域を形成する工程と、陽極酸化処理を行うことにより上記半導体層の所定部位を多孔質化して強電界ドリフト領域を形成する工程と、強電界ドリフト領域上に導電性薄膜を形成する工程とを有することを特徴とする電界放射型電子源の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27152499A JP3539305B2 (ja) | 1999-09-27 | 1999-09-27 | 電界放射型電子源およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27152499A JP3539305B2 (ja) | 1999-09-27 | 1999-09-27 | 電界放射型電子源およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001093406A JP2001093406A (ja) | 2001-04-06 |
| JP3539305B2 true JP3539305B2 (ja) | 2004-07-07 |
Family
ID=17501275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27152499A Expired - Fee Related JP3539305B2 (ja) | 1999-09-27 | 1999-09-27 | 電界放射型電子源およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3539305B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100839336B1 (ko) * | 2007-07-12 | 2008-06-17 | 박용성 | 윤활용 볼의 고정 지지구조 및 그 고정 방법 |
-
1999
- 1999-09-27 JP JP27152499A patent/JP3539305B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001093406A (ja) | 2001-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100366805B1 (ko) | 전계 방사형 전자원 및 그 제조방법과 사용법 | |
| KR100486951B1 (ko) | 전계방사형 전자원 | |
| JP2001035354A (ja) | 電界放射型電子源およびその製造方法 | |
| JP3539305B2 (ja) | 電界放射型電子源およびその製造方法 | |
| CN111725040B (zh) | 一种场发射晶体管的制备方法、场发射晶体管及设备 | |
| JP3788228B2 (ja) | 電界放射型電子源 | |
| JP3767275B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3508652B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3985445B2 (ja) | 電界放射型電子源の製造方法 | |
| US20100159783A1 (en) | Method for producing electron-emitting device and method for producing image display apparatus including the same | |
| JP3687522B2 (ja) | 電界放射型電子源 | |
| JP3487230B2 (ja) | 電界放射型電子源およびその製造方法およびディスプレイ装置 | |
| JP3603682B2 (ja) | 電界放射型電子源 | |
| JP3079086B2 (ja) | 電界放射型電子源の製造方法 | |
| JP4291965B2 (ja) | 電子放出表示装置の製造方法 | |
| JP3076561B1 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3669291B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3084280B2 (ja) | 電界放射型電子源の製造方法および平面発光装置の製造方法およびディスプレイ装置の製造方法 | |
| JP2002150926A (ja) | 電界放射型電子源およびその製造方法 | |
| JP3687520B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3687527B2 (ja) | 電界放射型電子源の製造方法、電界放射型電子源 | |
| JP4886173B2 (ja) | 電子源の製造方法 | |
| JP3826539B2 (ja) | 冷電子放出素子の製造方法 | |
| JP4155215B2 (ja) | 電子源の製造方法 | |
| JP4433857B2 (ja) | 電界放射型電子源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040202 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040302 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040315 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140402 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |