JP2001093406A - 電界放射型電子源およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】表面の平坦性を向上した電界放射型電子源およ
びその製造方法を提供する。 【解決手段】電界放射型電子源１０は、ガラス基板より
なる絶縁性基板１１の一表面上に形成された半導体層た
るノンドープの多結晶シリコン層３に、酸化した多孔質
多結晶シリコンよりなる強電界ドリフト領域６とｎ形多
結晶シリコンよりなる導電性領域８とが面内方向に並ん
で所定距離だけ離間して形成されている。多結晶シリコ
ン層３および絶縁分離領域９および導電性領域８それぞ
れの表面を覆うようにシリコン酸化膜よりなる絶縁層１
３がストライプ状に形成されている。導電性薄膜７は、
強電界ドリフト領域６上および絶縁層１３上に跨って形
成されている。導電性領域８の所定部位上には、パッド
電極１８が配設され、導電性薄膜７上の所定部位上に
は、パッド電極１７が配設されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電界放射により電
子線を放射するようにした電界放射型電子源に関するも
のである。

【０００２】

【従来の技術】従来より、電界放射型電子源として、例
えば米国特許３６６５２４１号などに開示されているい
わゆるスピント（Spindt）型電極と呼ばれるものがあ
る。このスピント型電極は、微小な三角錐状のエミッタ
チップを多数配置した基板と、エミッタチップの先端部
を露出させる放射孔を有するとともにエミッタチップに
対して絶縁された形で配置されたゲート層とを備え、真
空中にてエミッタチップをゲート層に対して負極として
高電圧を印加することにより、エミッタチップの先端か
ら放射孔を通して電子線を放射するものである。

【０００３】しかしながら、スピント型電極は、製造プ
ロセスが複雑であるとともに、多数の三角錐状のエミッ
タチップを精度良く構成することが難しく、例えば平面
発光装置やディスプレイなどへ応用する場合に大面積化
が難しいという問題があった。また、スピント型電極
は、電界がエミッタチップの先端に集中するので、エミ
ッタチップの先端の周りの真空度が低くて残留ガスが存
在するような場合、放射された電子によって残留ガスが
プラスイオンにイオン化され、プラスイオンがエミッタ
チップの先端に衝突するから、エミッタチップの先端が
ダメージ（例えば、イオン衝撃による損傷）を受け、放
射される電子の電流密度や効率などが不安定になった
り、エミッタチップの寿命が短くなってしまうという問
題が生じる。したがって、スピント型電極では、この種
の問題の発生を防ぐために、高真空（約１０^-5Ｐａ〜約
１０^-6Ｐａ）で使用する必要があり、コストが高くなる
とともに、取扱いが面倒になるという不具合があった。

【０００４】この種の不具合を改善するために、ＭＩＭ
（Metal Insulator Metal)方式やＭＯＳ(Metal Oxid
e Semiconductor)型の電界放射型電子源が提案されて
いる。前者は金属−絶縁膜−金属、後者は金属−酸化膜
−半導体の積層構造を有する平面型の電界放射型電子源
である。しかしながら、このタイプの電界放射型電子源
において電子の放射効率を高めるためには（多くの電子
を放射させるためには）、上記絶縁膜や上記酸化膜の膜
厚を薄くする必要があるが、上記絶縁膜や上記酸化膜の
膜厚を薄くしすぎると、上記積層構造の上下の電極間に
電圧を印加した時に絶縁破壊を起こす恐れがあり、この
ような絶縁破壊を防止するためには上記絶縁膜や上記酸
化膜の膜厚の薄膜化に制約があるので、電子の放出効率
（引き出し効率）をあまり高くできないという不具合が
あった。

【０００５】また、近年では、特開平８−２５０７６６
号公報に開示されているように、シリコン基板などの単
結晶の半導体基板を用い、その半導体基板の一表面を陽
極酸化することにより多孔質半導体層（ポーラスシリコ
ン層）を形成して、その多孔質半導体層上に導電性薄膜
（金属薄膜）を形成し、半導体基板と導電性薄膜との間
に電圧を印加して電子を放射させるように構成した電界
放射型電子源（半導体冷電子放出素子）が提案されてい
る。

【０００６】しかしながら、上述の特開平８−２５０７
６６号公報に記載の電界放射型電子源では、基板が半導
体基板に限られるので、大面積化やコストダウン化が難
しいという不具合がある。また、特開平８−２５０７６
６号公報に記載の電界放射型電子源では電子放出時にい
わゆるポッピング現象が生じやすく、放出電子量にむら
が起こりやすいので、平面発光装置やディスプレイなど
に応用すると、発光むらができてしまうという不具合が
ある。

【０００７】そこで、本願発明者らは、特願平１０−２
７２３４０号、特願平１０−２７２３４２号において、
多孔質多結晶半導体層（例えば、多孔質化された多結晶
シリコン層）を急速熱酸化（ＲＴＯ）技術によって急速
熱酸化することによって、導電性基板と導電性薄膜との
間に介在し導電性基板から注入された電子がドリフトす
る強電界ドリフト層を形成した電界放射型電子源を提案
した。この電界放射型電子源では、電子放出特性の真空
度依存性が小さく且つ電子放出時にポッピング現象が発
生せず安定して電子を放出することができ、また、導電
性基板として単結晶シリコン基板などの半導体基板の他
にガラス基板（絶縁性基板）などに導電性膜（例えば、
ＩＴＯ膜）を形成した基板などを使用することもできる
から、従来のように半導体基板を多孔質化した多孔質半
導体層を利用する場合やスピント型電極に比べて、電子
源の大面積化および低コスト化が可能になる。

【０００８】図６に、ガラス基板よりなる絶縁性基板１
１と該絶縁性基板１１の一表面上に形成したＩＴＯ膜よ
りなる導電性層８’とで構成した導電性基板を用いた電
界放射型電子源１０’を示す。すなわち、この電界放射
型電子源１０’は、図６に示すように、絶縁性基板１１
の上記一表面上に導電性層８’が形成され、導電性層
８’上に強電界ドリフト層６’が形成され、強電界ドリ
フト層６’上に導電性薄膜７が形成されている。

【０００９】この電界放射型電子源１０’では、例えば
図７に示すように、導電性薄膜７を真空中に配置すると
ともに導電性薄膜７に対向してコレクタ電極２１を配置
し、導電性薄膜７を導電性層８’に対して正極として直
流電圧Ｖpsを印加するとともに、コレクタ電極２１を導
電性薄膜７に対して正極として直流電圧Ｖcを印加する
ことにより、導電性層８’から注入された電子が強電界
ドリフト層６’をドリフトし導電性薄膜７を通して放出
される（なお、図７中の一点鎖線は導電性薄膜７を通し
て放出された電子ｅ^-の流れを示す）。ここにおいて、
導電性薄膜７と導電性層８’との間に流れる電流をダイ
オード電流Ｉpsと称し、コレクタ電極２１と導電性薄膜
７との間に流れる電流を放出電子電流Ｉeと称し、ダイ
オード電流Ｉpsに対する放出電子電流Ｉeが大きい（Ｉe
／Ｉpsが大きい）ほど電子の放出効率が高くなる。な
お、この電界放射型電子源１０’では、導電性薄膜７と
導電性層８’との間に印加する直流電圧Ｖpsを１０〜２
０Ｖ程度の低電圧としても電子を放出させることができ
る。

【００１０】ところで、この種の電界放射型電子源１
０’をディスプレイ装置の電子源として利用する場合に
は、例えば、絶縁性基板１１上に形成する導電性層８’
をストライプ状にパターニングするとともに、導電性薄
膜７を導電性層８’に交差する方向にストライプ状にパ
ターニングして、導電性層８’と導電性薄膜７とでマト
リクスを構成すればよい。

【００１１】なお、図８に示すように、絶縁性基板１１
上に所定形状にパターニングした導電性層８’を有する
電界放射型電子源１０”も提案されている（例えば、特
開平９−２５９７９５号公報）。図８に示す電界放射型
電子源１０”は、絶縁性基板１１の一表面上に所定形状
にパターニングして形成されたオーミック電極よりなる
導電性層８’を有し、絶縁性基板１１の上記一表面側の
全面を覆うように形成された半導体層３’と、該半導体
層３’の表面側で導電性層８’の上方に形成された多孔
質半導体層よりなる強電界ドリフト層６’と、強電界ド
リフト層６’上に形成された導電性薄膜７とを備えてい
る。

【００１２】さらに上述の各電界放射型電子源１０’，
１０”について説明すると、特願平１０−２７２３４０
号、特願平１０−２７２３４２号に提案した電界放射型
電子源１０’では、強電界ドリフト層６’の膜厚を例え
ば１．５μｍ、導電性薄膜７の膜厚を例えば１０ｎｍに
それぞれ設定してあり、特開平９−２５９７９５号公報
に開示された電界放射型電子源１０”では、強電界ドリ
フト層６’の膜厚を例えば５μｍ〜１０μｍに、導電性
薄膜７の膜厚を例えば１５ｎｍにそれぞれ設定してあ
る。

【００１３】ところで、上述の各電界放射型電子源１
０’，１０”では、図示されていないが、導電性薄膜７
の所定部位上および導電性層８’の所定部位上にそれぞ
れパッド電極を配設する必要がある。

【００１４】

【発明が解決しようとする課題】上述の電界放射型電子
源１０’，１０”では、導電性層８’の所定部位上にパ
ッド電極を形成するに際して導電性層８’の一部の表面
を露出させるためにフォトリソグラフィ工程や膜厚がμ
ｍオーダの強電界ドリフト層６’のエッチング工程が必
要になり、また、導電性薄膜７が形成される平面（つま
り、強電界ドリフト層６’の表面）と導電性層８’が形
成される平面（つまり、絶縁性基板１１の上記一表面）
とが絶縁性基板１１の厚み方向においてずれているの
で、パッド電極が２層化してしまい、絶縁性基板１１の
上記一表面側の表面に形成される段差が大きくなってし
まうという不具合やプロセスが複雑になってしまうとい
う不具合があった。

【００１５】本発明は上記事由に鑑みて為されたもので
あり、その目的は、表面の平坦性を向上した電界放射型
電子源およびその製造方法を提供することにある。

【００１６】

【課題を解決するための手段】請求項１の発明は、上記
目的を達成するために、絶縁性基板の一表面上に形成さ
れた半導体層に、酸化若しくは窒化した多孔質半導体よ
りなる強電界ドリフト領域と不純物をドーピングした半
導体よりなる導電性領域とが面内方向に並んで形成さ
れ、強電界ドリフト領域上に導電性薄膜が形成され、導
電性薄膜を導電性領域に対して正極として電圧を印加す
ることにより導電性領域から注入された電子が強電界ド
リフト領域をドリフトし導電性薄膜を通して放出される
ことを特徴とするものであり、導電性領域の表面と強電
界ドリフト領域の表面とを面一にすることができ、絶縁
性基板の上記一表面側の表面の平坦性が向上し、しか
も、導電性薄膜と導電性領域上に形成されるパッド電極
とを同一平面上に形成したプレーナ構造を実現すること
ができる。

【００１７】請求項２の発明は、請求項１の発明におい
て、上記多孔質半導体が、多孔質化した多結晶半導体よ
りなるので、大面積化が容易になる。

【００１８】請求項３の発明は、請求項２の発明におい
て、上記多結晶半導体が、６００℃以下の低温プロセス
によって形成されているので、絶縁性基板として安価な
ガラス基板を用いることができ、低コスト化が図れると
ともに、より一層の大面積化を図ることができる。

【００１９】請求項４の発明は、請求項１の発明におい
て、上記多孔質半導体が、多孔質化したアモルファス半
導体よりなるので、大面積化が図れるとともに、絶縁性
基板として安価なガラス基板を用いることができて低コ
スト化が図れる。

【００２０】請求項５の発明は、請求項１ないし請求項
４の発明において、上記半導体が、シリコンよりなるの
で、シリコンプロセスを使用でき、強電界ドリフト領域
および導電性領域それぞれのパターンの微細化と高精度
化とを図ることができる。

【００２１】請求項６の発明は、請求項１記載の電界放
射型電子源の製造方法であって、絶縁性基板の一表面上
に半導体層を形成する工程と、上記半導体層の一部に不
純物をドーピングすることにより導電性領域を形成する
工程と、陽極酸化処理を行うことにより上記半導体層の
所定部位を多孔質化して強電界ドリフト領域を形成する
工程と、強電界ドリフト領域上に導電性薄膜を形成する
工程とを有することを特徴とし、上記半導体層へプレー
ナ技術を利用して導電性領域および強電界ドリフト領域
を形成することができ、絶縁性基板の上記一表面側の表
面の平坦性を向上した電界放射型電子源を簡単なプロセ
スで製造することができる。

【００２２】

【発明の実施の形態】本実施形態の電界放射型電子源１
０は、図１および図２に示すように、ガラス基板よりな
る絶縁性基板１１の一表面（図２における上面）上に形
成された半導体層たるノンドープの多結晶シリコン層３
に、酸化した多孔質多結晶シリコンよりなる強電界ドリ
フト領域６とｎ形多結晶シリコン（不純物をドーピング
した半導体）よりなる導電性領域８とが面内方向（図２
における横方向）に並んで所定距離（例えば、０．５μ
ｍ）だけ離間して形成されている。ここにおいて、多結
晶シリコン層３は、図１に示すように、ストライプ状に
形成された例えばシリコン酸化膜よりなる絶縁分離領域
９によって複数の島状領域に電気的に分離されており、
各島状領域において強電界ドリフト領域６と導電性領域
８とが面内方向に並んで互いに絶縁分離領域９に平行す
る形で形成されている。要するに、強電界ドリフト領域
６および導電性領域８はそれぞれストライプ状に形成さ
れている。さらに、本実施形態の電界放射型電子源１０
では、多結晶シリコン層３および絶縁分離領域９および
導電性領域８それぞれの表面を覆うようにシリコン酸化
膜よりなる絶縁層１３がストライプ状に形成されてい
る。言い換えれば、強電界ドリフト領域６の表面上に
は、絶縁層１３は形成されていない。ここに、絶縁層１
３の膜厚は絶縁性基板１１の上記一表面側の平坦性を損
なわないように薄く設定することが望ましい。また、電
界放射型電子源１０は、絶縁性基板１１の上記一表面側
で例えば金薄膜よりなる導電性薄膜７が導電性領域８に
直交（交差）する方向にストライプ状に形成されてい
る。つまり、導電性薄膜７は、強電界ドリフト領域６上
および絶縁層１３上に跨って形成されている。また、導
電性領域８の所定部位上には、パッド電極１８が配設さ
れ、導電性薄膜７上の所定部位上には、パッド電極１７
が配設されている。

【００２３】ところで、本実施形態の電解放射型電子源
１０では、ストライプ状に形成された導電性領域８と導
電性領域８に直交する方向にストライプ状に形成された
導電性薄膜７とでマトリクスを構成しており、導電性薄
膜７（パッド電極１７）を導電性領域８（パッド電極１
８）に対して正極として電圧を印加することにより、図
３中に二点鎖線で示すように導電性領域８から多結晶シ
リコン層３を通して強電界ドリフト領域６へ注入された
電子ｅ^-が強電界ドリフト領域６をドリフトし導電性薄
膜７を通して図３中に一点鎖線で示すように導電性薄膜
７の厚み方向（図３における上向き）へ放出されるか
ら、電圧を印加する導電性薄膜７と導電性領域８とを適
宜選択することにより、導電性薄膜７と導電性領域８と
の交差する領域から導電性薄膜７を通して電子ｅ^-を放
出させることができる。つまり、本実施形態の電界放射
型電子源１０は、ディスプレイ装置の電子源として利用
できるように構成されている。なお、強電界ドリフト領
域６に隣り合う多結晶シリコン層３上および導電性領域
８上には上述の絶縁層１３が形成されているので、これ
ら多結晶シリコン層３表面や導電性領域８表面から電子
が放出されるのを防ぐことができる。

【００２４】しかして、本実施形態の電界放射型電子源
１０では、絶縁性基板１１の一表面上に形成された半導
体層たるノンドープの多結晶シリコン層３に、酸化した
多孔質多結晶シリコンよりなる強電界ドリフト領域６と
ｎ形多結晶シリコンよりなる導電性領域８とが面内方向
に並んで形成され、強電界ドリフト領域６上に導電性薄
膜７が形成され、導電性薄膜７を導電性領域８に対して
正極として電圧を印加することにより導電性領域８から
注入された電子が強電界ドリフト領域６をドリフトし導
電性薄膜７を通して放出されるから、導電性領域８の表
面と強電界ドリフト領域６の表面とを面一にすることが
でき、絶縁性基板１１の上記一表面側の表面の平坦性が
向上し、しかも、導電性薄膜７と導電性領域８上に形成
されるパッド電極１８とを同一平面上に形成したプレー
ナ構造を実現することができる。

【００２５】なお、本実施形態では、強電界ドリフト領
域６を酸化した多孔質多結晶シリコンにより構成してい
るが、強電界ドリフト領域６を窒化した多孔質多結晶シ
リコン、あるいは、その他の酸化若しくは窒化した多孔
質多結晶半導体、あるいは、酸化若しくは窒化したアモ
ルファス半導体（例えば、アモルファスシリコン）によ
り構成してもよい。また、本実施形態では導電性薄膜７
を金薄膜により構成しているが、導電性薄膜７の材料は
金に限定されるものではなく、仕事関数の小さな材料で
あればよい。また、導電性薄膜７は、厚み方向に積層さ
れた少なくとも二層の薄膜層により構成してもよい。二
層の薄膜層により構成する場合には、上層の薄膜層の材
料として例えば金などを採用し、下層の薄膜層（強電界
ドリフト領域６側の薄膜層）の材料として例えば、クロ
ム、ニッケル、白金、チタン、イリジウムなどを採用す
ればよい。

【００２６】以下、製造方法について図４を参照しなが
ら説明する。

【００２７】まず、絶縁性基板１１の一表面（図４
（ａ）における上面）上に所定膜厚（例えば、１．５μ
ｍ）のノンドープの多結晶シリコン層３を例えばプラズ
マＣＶＤ法によって形成することにより、図４（ａ）に
示すような構造が得られる。ここにおいて、ノンドープ
の多結晶シリコン層３は、プラズマＣＶＤ法により堆積
しているので、６００℃以下の低温プロセスで成膜する
ことができる。なお、ノンドープの多結晶シリコン層３
の形成方法は、プラズマＣＶＤ法に限らず、触媒ＣＶＤ
法により形成してもよく、触媒ＣＶＤ法でも６００℃以
下の低温プロセスで成膜することができる。

【００２８】ノンドープの多結晶シリコン層３を形成し
た後、該多結晶シリコン層３にシリコン酸化膜よりなる
素子分離用の絶縁分離領域９をストライプ状の形成する
ことにより、図４（ｂ）に示す構造が得られる。なお、
このような絶縁分離領域９を形成するには、例えば、絶
縁性基板１１の上記一表面上に形成した多結晶シリコン
層３（図５（ａ）参照）に絶縁性基板１１の上記一表面
に達する深さの絶縁分離溝３ａをフォトリソグラフィ技
術およびエッチング技術などを利用して形成し（図５
（ｂ）参照）、絶縁分離溝３ａが埋め込まれるように絶
縁性基板１１の上記一表面側の全面にシリコン酸化膜よ
りなる絶縁膜９’を例えばプラズマＣＶＤ法によって堆
積し（図５（ｃ）参照）、該絶縁膜９’をエッチバック
して絶縁性基板１１の一表面側を平坦化することにより
絶縁膜９’よりなる絶縁分離領域９を形成すればよい。

【００２９】絶縁分離領域９を形成した後、絶縁性基板
１１の上記一表面側の全面にフォトレジスト層を塗布形
成し、該フォトレジスト層を導電性領域８形成用に開孔
して（パターニングして）、リン（Ｐ）などのｎ形不純
物をドーピングすることでストライプ状の導電性領域８
を形成し、上記フォトレジスト層を除去することによ
り、図４（ｂ）に示すような構造が得られる。

【００３０】次に、絶縁性基板１１の上記一表面側の全
面にシリコン酸化膜よりなる絶縁層１３を形成し、該絶
縁層１３上にフォトレジスト層（図示せず）を塗布形成
し、該フォトレジスト層のうち強電界ドリフト領域６の
形成予定領域に重複する部分およびパッド１８の形成予
定領域に重複する部分を開孔し、フォトレジスト層をマ
スクとして絶縁層１３の一部をエッチング除去し、上記
フォトレジスト層を除去することにより、図４（ｄ）に
示すような構造が得られる。なお、本実施形成では、絶
縁層１３をシリコン酸化膜により形成しているが、シリ
コン窒化膜により形成してもよい。

【００３１】その後、５５ｗｔ％のフッ化水素水溶液と
エタノールとを略１：１で混合した混合液よりなる電解
液の入った陽極酸化処理槽を利用し、白金電極（図示せ
ず）を負極、導電性領域８を正極として、多結晶シリコ
ン層３に光照射を行いながら所定の条件で陽極酸化処理
を行うことによって多結晶シリコン層３の一部を多孔質
化して多孔質多結晶シリコンを形成し、該多孔質多結晶
シリコンを例えば酸（例えば、ＨＮＯ₃、Ｈ₂ＳＯ₄、王
水など）によって電気化学的に酸化することで強電界ド
リフト領域６を形成することにより、図４（ｅ）に示す
ような構造が得られる。ここにおいて、多孔質多結晶シ
リコンを酸により酸化しているので、従来のような急速
加熱法による加熱を行うことなしに強電界ドリフト領域
６を形成することができる（例えば１００℃以下の低温
で強電界ドリフト領域６を形成することができる）。

【００３２】次いで、絶縁性基板１１の上記一表面側に
メタルマスクを用いてストライプ状の導電性薄膜７を蒸
着法によって形成した後、各導電性薄膜７の長手方向の
両端部上にパッド電極１７を形成するとともに導電性領
域８の所定部位上にパッド電極１８（図１参照）を形成
することにより、図４（ｆ）に示すような構造の電界放
射型電子源１０が得られる。

【００３３】しかして、上述の製造方法によれば、半導
体層たるノンドープの多結晶シリコン層３へプレーナ技
術を利用して導電性領域８および強電界ドリフト領域６
を形成することができ、絶縁性基板１１の上記一表面側
の表面の平坦性を向上した電界放射型電子源１０を簡単
なプロセスで製造することができる。しかも、多結晶シ
リコン層３を６００℃以下の低温プロセスで堆積し、強
電界ドリフト領域６を酸によって電気化学的に酸化して
いるので、プロセス温度を６００℃以下にすることがで
き、絶縁性基板１１として、石英ガラス基板のような高
価なガラス基板を用いずに、安価なガラス基板（例え
ば、無アルカリガラス基板）を用いることができる。ま
た、導電性領域８が半導体材料により形成されているの
で、導電性領域８が金属により形成されている場合に発
生する恐れのある強電界ドリフト領域６のメタル汚染を
防止することができる。

【００３４】

【発明の効果】請求項１の発明は、絶縁性基板の一表面
上に形成された半導体層に、酸化若しくは窒化した多孔
質半導体よりなる強電界ドリフト領域と不純物をドーピ
ングした半導体よりなる導電性領域とが面内方向に並ん
で形成され、強電界ドリフト領域上に導電性薄膜が形成
され、導電性薄膜を導電性領域に対して正極として電圧
を印加することにより導電性領域から注入された電子が
強電界ドリフト領域をドリフトし導電性薄膜を通して放
出されるものであり、導電性領域の表面と強電界ドリフ
ト領域の表面とを面一にすることができ、絶縁性基板の
上記一表面側の表面の平坦性が向上するという効果があ
り、しかも、導電性薄膜と導電性領域上に形成されるパ
ッド電極とを同一平面上に形成したプレーナ構造を実現
することができるという効果がある。

【００３５】請求項２の発明は、請求項１の発明におい
て、上記多孔質半導体が、多孔質化した多結晶半導体よ
りなるので、大面積化が容易になるという効果がある。

【００３６】請求項３の発明は、請求項２の発明におい
て、上記多結晶半導体が、６００℃以下の低温プロセス
によって形成されているので、絶縁性基板として安価な
ガラス基板を用いることができ、低コスト化が図れると
ともに、より一層の大面積化を図ることができるという
効果がある。

【００３７】請求項４の発明は、請求項１の発明におい
て、上記多孔質半導体が、多孔質化したアモルファス半
導体よりなるので、大面積化が図れるとともに、絶縁性
基板として安価なガラス基板を用いることができて低コ
スト化が図れるという効果がある。

【００３８】請求項５の発明は、請求項１ないし請求項
４の発明において、上記半導体が、シリコンよりなるの
で、シリコンプロセスを使用でき、強電界ドリフト領域
および導電性領域それぞれのパターンの微細化と高精度
化とを図ることができるという効果がある。

【００３９】請求項６の発明は、請求項１記載の電界放
射型電子源の製造方法であって、絶縁性基板の一表面上
に半導体層を形成する工程と、上記半導体層の一部に不
純物をドーピングすることにより導電性領域を形成する
工程と、陽極酸化処理を行うことにより上記半導体層の
所定部位を多孔質化して強電界ドリフト領域を形成する
工程と、強電界ドリフト領域上に導電性薄膜を形成する
工程とを有するので、上記半導体層へプレーナ技術を利
用して導電性領域および強電界ドリフト領域を形成する
ことができ、絶縁性基板の上記一表面側の表面の平坦性
を向上した電界放射型電子源を簡単なプロセスで製造す
ることができるという効果がある。

【図面の簡単な説明】

【図１】実施形態１を示す概略斜視図である。

【図２】同上の要部断面図である。

【図３】同上の動作原理の説明図である。

【図４】同上の製造方法を説明するための主要工程断面
図である。

【図５】同上の製造方法を説明するための主要工程断面
図である。

【図６】従来例を示す断面図である。

【図７】同上の特性測定原理の説明図である。

【図８】他の従来例を示す断面図である。

【符号の説明】

３ 多結晶シリコン層 ６ 強電界ドリフト領域 ７ 導電性薄膜 ８ 導電性領域 ９ 絶縁分離領域 １０ 電界放射型電子源 １１ 絶縁性基板 １３ 絶縁層 １７ パッド電極 １８ パッド電極

───────────────────────────────────────────────────── フロントページの続き (72)発明者 菰田 卓哉 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 渡部 祥文 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 幡井 崇 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 櫟原 勉 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 近藤 行廣 大阪府門真市大字門真1048番地松下電工株 式会社内 Ｆターム(参考） 5C035 AA01 BB02 BB03 BB05

Claims (6)

【特許請求の範囲】
1. 【請求項１】 絶縁性基板の一表面上に形成された半導
   体層に、酸化若しくは窒化した多孔質半導体よりなる強
   電界ドリフト領域と不純物をドーピングした半導体より
   なる導電性領域とが面内方向に並んで形成され、強電界
   ドリフト領域上に導電性薄膜が形成され、導電性薄膜を
   導電性領域に対して正極として電圧を印加することによ
   り導電性領域から注入された電子が強電界ドリフト領域
   をドリフトし導電性薄膜を通して放出されることを特徴
   とする電界放射型電子源。
2. 【請求項２】 上記多孔質半導体は、多孔質化した多結
   晶半導体よりなることを特徴とする請求項１記載の電界
   放射型電子源。
3. 【請求項３】 上記多結晶半導体は、６００℃以下の低
   温プロセスによって形成されてなることを特徴とする請
   求項２記載の電界放射型電子源。
4. 【請求項４】 上記多孔質半導体は、多孔質化したアモ
   ルファス半導体よりなることを特徴とする請求項１記載
   の電界放射型電子源。
5. 【請求項５】 上記半導体は、シリコンよりなることを
   特徴とする請求項１ないし請求項４のいずれかに記載の
   電界放射型電子源。
6. 【請求項６】 請求項１記載の電界放射型電子源の製造
   方法であって、絶縁性基板の一表面上に半導体層を形成
   する工程と、上記半導体層の一部に不純物をドーピング
   することにより導電性領域を形成する工程と、陽極酸化
   処理を行うことにより上記半導体層の所定部位を多孔質
   化して強電界ドリフト領域を形成する工程と、強電界ド
   リフト領域上に導電性薄膜を形成する工程とを有するこ
   とを特徴とする電界放射型電子源の製造方法。