JP3508652B2 - 電界放射型電子源およびその製造方法 - Google Patents
電界放射型電子源およびその製造方法Info
- Publication number
- JP3508652B2 JP3508652B2 JP29595199A JP29595199A JP3508652B2 JP 3508652 B2 JP3508652 B2 JP 3508652B2 JP 29595199 A JP29595199 A JP 29595199A JP 29595199 A JP29595199 A JP 29595199A JP 3508652 B2 JP3508652 B2 JP 3508652B2
- Authority
- JP
- Japan
- Prior art keywords
- electron source
- layer
- electric field
- field emission
- strong electric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体材料を用い
て電界放射により電子線を放射するようにした電界放射
型電子源およびその製造方法に関するものである。
て電界放射により電子線を放射するようにした電界放射
型電子源およびその製造方法に関するものである。
【０００２】
【従来の技術】従来より、電界放射型電子源として、例
えば米国特許３６６５２４１号などに開示されているい
わゆるスピント（Spindt）型電極と呼ばれるものがあ
る。このスピント型電極は、微小な三角錐状のエミッタ
チップを多数配置した基板と、エミッタチップの先端部
を露出させる放射孔を有するとともにエミッタチップに
対して絶縁された形で配置されたゲート層とを備え、真
空中にてエミッタチップをゲート層に対して負極として
高電圧を印加することにより、エミッタチップの先端か
ら放射孔を通して電子線を放射するものである。
えば米国特許３６６５２４１号などに開示されているい
わゆるスピント（Spindt）型電極と呼ばれるものがあ
る。このスピント型電極は、微小な三角錐状のエミッタ
チップを多数配置した基板と、エミッタチップの先端部
を露出させる放射孔を有するとともにエミッタチップに
対して絶縁された形で配置されたゲート層とを備え、真
空中にてエミッタチップをゲート層に対して負極として
高電圧を印加することにより、エミッタチップの先端か
ら放射孔を通して電子線を放射するものである。
【０００３】しかしながら、スピント型電極は、製造プ
ロセスが複雑であるとともに、多数の三角錐状のエミッ
タチップを精度良く構成することが難しく、例えば平面
発光装置やディスプレイなどへ応用する場合に大面積化
が難しいという問題があった。また、スピント型電極
は、電界がエミッタチップの先端に集中するので、エミ
ッタチップの先端の周りの真空度が低くて残留ガスが存
在するような場合、放射された電子によって残留ガスが
プラスイオンにイオン化され、プラスイオンがエミッタ
チップの先端に衝突するから、エミッタチップの先端が
ダメージ（例えば、イオン衝撃による損傷）を受け、放
射される電子の電流密度や効率などが不安定になった
り、エミッタチップの寿命が短くなってしまうという問
題が生じる。したがって、スピント型電極では、この種
の問題の発生を防ぐために、高真空（約１０-5Ｐａ〜約
１０-6Ｐａ）で使用する必要があり、コストが高くなる
とともに、取扱いが面倒になるという不具合があった。
ロセスが複雑であるとともに、多数の三角錐状のエミッ
タチップを精度良く構成することが難しく、例えば平面
発光装置やディスプレイなどへ応用する場合に大面積化
が難しいという問題があった。また、スピント型電極
は、電界がエミッタチップの先端に集中するので、エミ
ッタチップの先端の周りの真空度が低くて残留ガスが存
在するような場合、放射された電子によって残留ガスが
プラスイオンにイオン化され、プラスイオンがエミッタ
チップの先端に衝突するから、エミッタチップの先端が
ダメージ（例えば、イオン衝撃による損傷）を受け、放
射される電子の電流密度や効率などが不安定になった
り、エミッタチップの寿命が短くなってしまうという問
題が生じる。したがって、スピント型電極では、この種
の問題の発生を防ぐために、高真空（約１０-5Ｐａ〜約
１０-6Ｐａ）で使用する必要があり、コストが高くなる
とともに、取扱いが面倒になるという不具合があった。
【０００４】この種の不具合を改善するために、ＭＩＭ
（Metal Insulator Metal)方式やＭＯＳ(Metal Oxid
e Semiconductor)型の電界放射型電子源が提案されて
いる。前者は金属−絶縁膜−金属、後者は金属−酸化膜
−半導体の積層構造を有する平面型の電界放射型電子源
である。しかしながら、このタイプの電界放射型電子源
において電子の放出効率を高めるためには（多くの電子
を放射させるためには）、上記絶縁膜や上記酸化膜の膜
厚を薄くする必要があるが、上記絶縁膜や上記酸化膜の
膜厚を薄くしすぎると、上記積層構造の上下の電極間に
電圧を印加した時に絶縁破壊を起こす恐れがあり、この
ような絶縁破壊を防止するためには上記絶縁膜や上記酸
化膜の膜厚の薄膜化に制約があるので、電子の放出効率
（引き出し効率）をあまり高くできないという不具合が
あった。
（Metal Insulator Metal)方式やＭＯＳ(Metal Oxid
e Semiconductor)型の電界放射型電子源が提案されて
いる。前者は金属−絶縁膜−金属、後者は金属−酸化膜
−半導体の積層構造を有する平面型の電界放射型電子源
である。しかしながら、このタイプの電界放射型電子源
において電子の放出効率を高めるためには（多くの電子
を放射させるためには）、上記絶縁膜や上記酸化膜の膜
厚を薄くする必要があるが、上記絶縁膜や上記酸化膜の
膜厚を薄くしすぎると、上記積層構造の上下の電極間に
電圧を印加した時に絶縁破壊を起こす恐れがあり、この
ような絶縁破壊を防止するためには上記絶縁膜や上記酸
化膜の膜厚の薄膜化に制約があるので、電子の放出効率
（引き出し効率）をあまり高くできないという不具合が
あった。
【０００５】これらに対し、電子の放出効率を高めるこ
とができる電界放射型電子源として、近年では、例えば
特開平８−２５０７６６号公報に開示されているよう
に、シリコン基板などの単結晶の半導体基板を用い、そ
の半導体基板の一表面を陽極酸化することにより多孔質
半導体層（ポーラスシリコン層）を形成して、その多孔
質半導体層上に金属薄膜（導電性薄膜）よりなる表面電
極を形成し、半導体基板と表面電極との間に電圧を印加
して電子を放射させるように構成した電界放射型電子源
（半導体冷電子放出素子）が提案されている。
とができる電界放射型電子源として、近年では、例えば
特開平８−２５０７６６号公報に開示されているよう
に、シリコン基板などの単結晶の半導体基板を用い、そ
の半導体基板の一表面を陽極酸化することにより多孔質
半導体層（ポーラスシリコン層）を形成して、その多孔
質半導体層上に金属薄膜（導電性薄膜）よりなる表面電
極を形成し、半導体基板と表面電極との間に電圧を印加
して電子を放射させるように構成した電界放射型電子源
（半導体冷電子放出素子）が提案されている。
【０００６】しかしながら、上述の特開平８−２５０７
６６号公報に記載の電界放射型電子源では、電子放出時
にいわゆるポッピング現象が生じやすく、放出電子量に
むらが起こりやすいので、平面発光装置やディスプレイ
装置などに応用すると、発光むらができてしまうという
不具合がある。
６６号公報に記載の電界放射型電子源では、電子放出時
にいわゆるポッピング現象が生じやすく、放出電子量に
むらが起こりやすいので、平面発光装置やディスプレイ
装置などに応用すると、発光むらができてしまうという
不具合がある。
【０００７】そこで、本願発明者らは、特願平１０−２
７２３４０号、特願平１０−２７２３４２号において、
多孔質多結晶シリコン層を急速加熱法（ＲＴＯ）によっ
て急速熱酸化することによって、導電性基板と表面電極
との間に介在し導電性基板から注入された電子がドリフ
トする強電界ドリフト層を形成した電界放射型電子源を
提案した。この電界放射型電子源では、上述の他の電界
放射型電子源に比べ、電子放出特性の真空度依存性が小
さく且つ電子放出時にポッピング現象が発生せず安定し
て電子を放出することができ、また、導電性基板として
単結晶シリコン基板などの半導体基板の他にガラス基板
などに導電性膜（例えば、ＩＴＯ膜）を形成した基板な
どを使用することもできるから、半導体基板を多孔質化
した多孔質半導体層を利用する場合やスピント型電極に
比べて、電子源の大面積化および低コスト化が可能にな
る。
７２３４０号、特願平１０−２７２３４２号において、
多孔質多結晶シリコン層を急速加熱法（ＲＴＯ）によっ
て急速熱酸化することによって、導電性基板と表面電極
との間に介在し導電性基板から注入された電子がドリフ
トする強電界ドリフト層を形成した電界放射型電子源を
提案した。この電界放射型電子源では、上述の他の電界
放射型電子源に比べ、電子放出特性の真空度依存性が小
さく且つ電子放出時にポッピング現象が発生せず安定し
て電子を放出することができ、また、導電性基板として
単結晶シリコン基板などの半導体基板の他にガラス基板
などに導電性膜（例えば、ＩＴＯ膜）を形成した基板な
どを使用することもできるから、半導体基板を多孔質化
した多孔質半導体層を利用する場合やスピント型電極に
比べて、電子源の大面積化および低コスト化が可能にな
る。
【０００８】なお、上述の特願平１０−２７２３４０
号、特願平１０−２７２３４２号に提案した電界放射型
電子源では、多結晶シリコン層を陽極酸化処理にて酸化
することにより形成された多孔質多結晶シリコン層を急
速加熱法によって急速熱酸化している。ここに、陽極酸
化処理に用いる電解液としては、フッ化水素水溶液とエ
タノールとを略１：１で混合した液を用いている。
号、特願平１０−２７２３４２号に提案した電界放射型
電子源では、多結晶シリコン層を陽極酸化処理にて酸化
することにより形成された多孔質多結晶シリコン層を急
速加熱法によって急速熱酸化している。ここに、陽極酸
化処理に用いる電解液としては、フッ化水素水溶液とエ
タノールとを略１：１で混合した液を用いている。
【０００９】ところで、本願発明者らは、図４に示すよ
うに、上述の特願平１０−２７２３４２号において、強
電界ドリフト層６’が、少なくとも、柱状の多結晶シリ
コン（グレイン）５１と、多結晶シリコン５１の表面に
形成された薄いシリコン酸化膜５２と、多結晶シリコン
５１間に介在するナノメータオーダの微結晶シリコン層
６３と、微結晶シリコン層６３の表面に形成され当該微
結晶シリコン層６３の結晶粒径よりも小さな膜厚のシリ
コン酸化膜６４とから構成されることを提案している。
すなわち、強電界ドリフト層６’は、各グレインの表面
が多孔質化し各グレインの中心部分では結晶状態が維持
されていると考えている。したがって、強電界ドリフト
層６’に印加された電界はほとんどシリコン酸化膜６４
にかかるから、注入された電子はシリコン酸化膜６４に
かかっている強電界により加速され多結晶シリコン５１
間を表面に向かって図４中の矢印Ａの向きへ（図４中の
上方向へ向かって）ドリフトするので、電子の放出効率
を向上させることができる。
うに、上述の特願平１０−２７２３４２号において、強
電界ドリフト層６’が、少なくとも、柱状の多結晶シリ
コン（グレイン）５１と、多結晶シリコン５１の表面に
形成された薄いシリコン酸化膜５２と、多結晶シリコン
５１間に介在するナノメータオーダの微結晶シリコン層
６３と、微結晶シリコン層６３の表面に形成され当該微
結晶シリコン層６３の結晶粒径よりも小さな膜厚のシリ
コン酸化膜６４とから構成されることを提案している。
すなわち、強電界ドリフト層６’は、各グレインの表面
が多孔質化し各グレインの中心部分では結晶状態が維持
されていると考えている。したがって、強電界ドリフト
層６’に印加された電界はほとんどシリコン酸化膜６４
にかかるから、注入された電子はシリコン酸化膜６４に
かかっている強電界により加速され多結晶シリコン５１
間を表面に向かって図４中の矢印Ａの向きへ（図４中の
上方向へ向かって）ドリフトするので、電子の放出効率
を向上させることができる。
【００１０】
【発明が解決しようとする課題】しかしながら、上述の
強電界ドリフト層６’における各シリコン酸化膜５２，
６４中には欠陥（例えば、酸化誘起欠陥やＳｉ−ＯＨ結
合など）が存在するので、各シリコン酸化膜５２，６４
の絶縁耐圧が低くなって電子源の絶縁耐圧が低くなって
しまうという不具合があった。
強電界ドリフト層６’における各シリコン酸化膜５２，
６４中には欠陥（例えば、酸化誘起欠陥やＳｉ−ＯＨ結
合など）が存在するので、各シリコン酸化膜５２，６４
の絶縁耐圧が低くなって電子源の絶縁耐圧が低くなって
しまうという不具合があった。
【００１１】本発明は上記事由に鑑みて為されたもので
あり、その目的は、電子放出効率が高く且つ絶縁耐圧の
高い電界放射型電子源およびその製造方法を提供するこ
とにある。
あり、その目的は、電子放出効率が高く且つ絶縁耐圧の
高い電界放射型電子源およびその製造方法を提供するこ
とにある。
【００１２】
【課題を解決するための手段】請求項１の発明は、上記
目的を達成するために、導電性基板と、導電性基板の一
表面側に設けられた強電界ドリフト層と、該強電界ドリ
フト層上に形成された導電性薄膜よりなる表面電極とを
備え、表面電極を導電性基板に対して正極として電圧を
印加することにより導電性基板から注入された電子が強
電界ドリフト層をドリフトし表面電極を通して放出され
る電界放射型電子源であって、強電界ドリフト層は、酸
窒化した多孔質半導体層よりなることを特徴とするもの
であり、強電界ドリフト層が酸窒化した多孔質半導体層
よりなるので、電子放出効率が高く、また、強電界ドリ
フト層が酸化した多孔質半導体層により形成されている
場合に比べて欠陥密度が減少し、絶縁耐圧が高くなる。
目的を達成するために、導電性基板と、導電性基板の一
表面側に設けられた強電界ドリフト層と、該強電界ドリ
フト層上に形成された導電性薄膜よりなる表面電極とを
備え、表面電極を導電性基板に対して正極として電圧を
印加することにより導電性基板から注入された電子が強
電界ドリフト層をドリフトし表面電極を通して放出され
る電界放射型電子源であって、強電界ドリフト層は、酸
窒化した多孔質半導体層よりなることを特徴とするもの
であり、強電界ドリフト層が酸窒化した多孔質半導体層
よりなるので、電子放出効率が高く、また、強電界ドリ
フト層が酸化した多孔質半導体層により形成されている
場合に比べて欠陥密度が減少し、絶縁耐圧が高くなる。
【００１３】請求項２の発明は、請求項１の発明におい
て、前記多孔質半導体層は、多孔質多結晶シリコンより
なるので、大面積化が容易になる。
て、前記多孔質半導体層は、多孔質多結晶シリコンより
なるので、大面積化が容易になる。
【００１４】請求項３の発明は、請求項１記載の電界放
射型電子源の製造方法であって、導電性基板上に半導体
層を形成し、陽極酸化処理にて前記半導体層の少なくと
も一部を多孔質化することにより多孔質半導体層を形成
した後、ＮＯガスまたはＮ2Ｏガス雰囲気中でアニール
を行うことにより前記多孔質半導体層を酸窒化し、該酸
窒化された多孔質半導体層よりなる強電界ドリフト層上
に導電性薄膜よりなる表面電極を形成することを特徴と
し、陽極酸化処理にて多孔質半導体層を形成した後にＮ
ＯガスまたはＮ2Ｏガス雰囲気中でアニールを行うこと
により前記多孔質半導体層を酸窒化することで強電界ド
リフト層を形成しているので、多孔質半導体層を酸化す
ることで強電界ドリフト層を形成した場合に比べて強電
界ドリフト層中の欠陥密度を低減することができ、電子
放出効率が高く且つ絶縁耐圧の高い電界放射型電子源を
実現することができる。
射型電子源の製造方法であって、導電性基板上に半導体
層を形成し、陽極酸化処理にて前記半導体層の少なくと
も一部を多孔質化することにより多孔質半導体層を形成
した後、ＮＯガスまたはＮ2Ｏガス雰囲気中でアニール
を行うことにより前記多孔質半導体層を酸窒化し、該酸
窒化された多孔質半導体層よりなる強電界ドリフト層上
に導電性薄膜よりなる表面電極を形成することを特徴と
し、陽極酸化処理にて多孔質半導体層を形成した後にＮ
ＯガスまたはＮ2Ｏガス雰囲気中でアニールを行うこと
により前記多孔質半導体層を酸窒化することで強電界ド
リフト層を形成しているので、多孔質半導体層を酸化す
ることで強電界ドリフト層を形成した場合に比べて強電
界ドリフト層中の欠陥密度を低減することができ、電子
放出効率が高く且つ絶縁耐圧の高い電界放射型電子源を
実現することができる。
【００１５】
【発明の実施の形態】図１に本実施形態の電界放射型電
子源１０の概略構成図を、図２（ａ）〜（ｄ）に電界放
射型電子源１０の製造方法を説明するための主要工程断
面図を示す。なお、本実施形態では、導電性基板として
抵抗率が導体の抵抗率に比較的近い単結晶のｎ形シリコ
ン基板１（例えば、抵抗率が略０．０１Ωｃｍ〜０．０
２Ωｃｍの（１００）基板）を用いている。
子源１０の概略構成図を、図２（ａ）〜（ｄ）に電界放
射型電子源１０の製造方法を説明するための主要工程断
面図を示す。なお、本実施形態では、導電性基板として
抵抗率が導体の抵抗率に比較的近い単結晶のｎ形シリコ
ン基板１（例えば、抵抗率が略０．０１Ωｃｍ〜０．０
２Ωｃｍの（１００）基板）を用いている。
【００１６】本実施形態の電界放射型電子源１０は、図
１に示すように、ｎ形シリコン基板１の主表面側に酸窒
化した多孔質多結晶シリコン層よりなる強電界ドリフト
層６が形成され、該強電界ドリフト層６上に導電性薄膜
（例えば、金薄膜）よりなる表面電極７が形成されてい
る。また、ｎ形シリコン基板１の裏面にはオーミック電
極２が形成されている。ここに、表面電極７の膜厚は１
０ｎｍないし１５ｎｍ程度に設定されている。
１に示すように、ｎ形シリコン基板１の主表面側に酸窒
化した多孔質多結晶シリコン層よりなる強電界ドリフト
層６が形成され、該強電界ドリフト層６上に導電性薄膜
（例えば、金薄膜）よりなる表面電極７が形成されてい
る。また、ｎ形シリコン基板１の裏面にはオーミック電
極２が形成されている。ここに、表面電極７の膜厚は１
０ｎｍないし１５ｎｍ程度に設定されている。
【００１７】この電界放射型電子源１０では、例えば図
３に示すように、表面電極７を真空中に配置するととも
に表面電極７に対向してコレクタ電極２１を配置し、表
面電極７をｎ形シリコン基板１（オーミック電極２）に
対して正極として直流電圧Ｖpsを印加するとともに、コ
レクタ電極２１を表面電極７に対して正極として直流電
圧Ｖcを印加することにより、ｎ形シリコン基板１から
注入された電子が強電界ドリフト層６をドリフトし表面
電極７を通して放出される（なお、図３中の一点鎖線は
表面電極７を通して放出された電子ｅ-の流れを示
す）。ここにおいて、表面電極７とｎ形シリコン基板１
（オーミック電極２）との間に流れる電流をダイオード
電流Ｉpsと称し、コレクタ電極２１と表面電極７との間
に流れる電流を放出電子電流Ｉeと称し、ダイオード電
流Ｉpsに対する放出電子電流Ｉeが大きい（Ｉe／Ｉpsが
大きい）ほど電子放出効率が高くなる。なお、この電界
放射型電子源１０では、表面電極７とｎ形シリコン基板
１との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度の
低電圧としても電子を放出させることができ、図４を参
照して説明した強電界ドリフト層６’を有する従来例と
同等以上の電子の放出効率を得ることができる。
３に示すように、表面電極７を真空中に配置するととも
に表面電極７に対向してコレクタ電極２１を配置し、表
面電極７をｎ形シリコン基板１（オーミック電極２）に
対して正極として直流電圧Ｖpsを印加するとともに、コ
レクタ電極２１を表面電極７に対して正極として直流電
圧Ｖcを印加することにより、ｎ形シリコン基板１から
注入された電子が強電界ドリフト層６をドリフトし表面
電極７を通して放出される（なお、図３中の一点鎖線は
表面電極７を通して放出された電子ｅ-の流れを示
す）。ここにおいて、表面電極７とｎ形シリコン基板１
（オーミック電極２）との間に流れる電流をダイオード
電流Ｉpsと称し、コレクタ電極２１と表面電極７との間
に流れる電流を放出電子電流Ｉeと称し、ダイオード電
流Ｉpsに対する放出電子電流Ｉeが大きい（Ｉe／Ｉpsが
大きい）ほど電子放出効率が高くなる。なお、この電界
放射型電子源１０では、表面電極７とｎ形シリコン基板
１との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度の
低電圧としても電子を放出させることができ、図４を参
照して説明した強電界ドリフト層６’を有する従来例と
同等以上の電子の放出効率を得ることができる。
【００１８】ところで、本実施形態の電界放射型電子源
１０では、強電界ドリフト層６が酸窒化した多孔質多結
晶シリコン層よりなるので、図４を参照して説明した微
結晶シリコン層６３、多結晶シリコン５１それぞれの表
面に形成された薄いシリコン酸化膜６４，５２の代わり
に、それぞれ微結晶シリコン層６３の結晶粒径よりも小
さな膜厚の酸窒化膜（ＳｉＯＮ膜）が形成されている。
したがって、本実施形態では、従来例の強電界ドリフト
層６’におけるシリコン酸化膜６４，５２に比べて、微
結晶シリコン層６３、多結晶シリコン５１それぞれの表
面に形成される各酸窒化膜中の欠陥密度が少ない（特
に、微結晶シリコン層６３の表面に形成された酸窒化膜
と微結晶シリコン層６３との界面の欠陥密度が少ない）
ので、微結晶シリコン層６３表面の酸窒化膜の絶縁耐圧
が上記シリコン酸化膜６４の絶縁耐圧に比べて高くな
り、電界放射型電子源１０の絶縁耐圧が高くなる。
１０では、強電界ドリフト層６が酸窒化した多孔質多結
晶シリコン層よりなるので、図４を参照して説明した微
結晶シリコン層６３、多結晶シリコン５１それぞれの表
面に形成された薄いシリコン酸化膜６４，５２の代わり
に、それぞれ微結晶シリコン層６３の結晶粒径よりも小
さな膜厚の酸窒化膜（ＳｉＯＮ膜）が形成されている。
したがって、本実施形態では、従来例の強電界ドリフト
層６’におけるシリコン酸化膜６４，５２に比べて、微
結晶シリコン層６３、多結晶シリコン５１それぞれの表
面に形成される各酸窒化膜中の欠陥密度が少ない（特
に、微結晶シリコン層６３の表面に形成された酸窒化膜
と微結晶シリコン層６３との界面の欠陥密度が少ない）
ので、微結晶シリコン層６３表面の酸窒化膜の絶縁耐圧
が上記シリコン酸化膜６４の絶縁耐圧に比べて高くな
り、電界放射型電子源１０の絶縁耐圧が高くなる。
【００１９】なお、本実施形態では、導電性基板として
ｎ形シリコン基板１を用いているが、導電性基板は、ｎ
形シリコン基板に限定されるものではなく、例えば、ク
ロムなどの金属基板であってもよいし、ガラスなどの絶
縁性基板の一表面に導電性膜（例えば、ＩＴＯ膜）を形
成したものであってもよい。ガラス基板の一表面に導電
性膜を形成した基板を用いる場合には、半導体基板を用
いる場合に比べて、電子源の大面積化および低コスト化
が可能になる。
ｎ形シリコン基板１を用いているが、導電性基板は、ｎ
形シリコン基板に限定されるものではなく、例えば、ク
ロムなどの金属基板であってもよいし、ガラスなどの絶
縁性基板の一表面に導電性膜（例えば、ＩＴＯ膜）を形
成したものであってもよい。ガラス基板の一表面に導電
性膜を形成した基板を用いる場合には、半導体基板を用
いる場合に比べて、電子源の大面積化および低コスト化
が可能になる。
【００２０】また、本実施形態においては、表面電極７
を金薄膜により構成しているが、表面電極７の材料は金
に限定されるものではなく、仕事関数の小さな材料であ
ればよくて、例えば、アルミニウム、クロム、タングス
テン、ニッケル、白金などを用いてもよい。また、表面
電極７は、厚み方向に積層された少なくとも二層の導電
性薄膜により構成してもよい。二層の導電性薄膜により
構成する場合には、上層の導電性薄膜の材料として例え
ば金を採用し、下層の導電性薄膜（強電界ドリフト層６
側の導電性薄膜）の材料として例えば、クロム、ニッケ
ル、白金、チタン、イリジウムなどを採用すればよい。
を金薄膜により構成しているが、表面電極７の材料は金
に限定されるものではなく、仕事関数の小さな材料であ
ればよくて、例えば、アルミニウム、クロム、タングス
テン、ニッケル、白金などを用いてもよい。また、表面
電極７は、厚み方向に積層された少なくとも二層の導電
性薄膜により構成してもよい。二層の導電性薄膜により
構成する場合には、上層の導電性薄膜の材料として例え
ば金を採用し、下層の導電性薄膜（強電界ドリフト層６
側の導電性薄膜）の材料として例えば、クロム、ニッケ
ル、白金、チタン、イリジウムなどを採用すればよい。
【００２１】以下、製造方法について図２を参照しなが
ら説明する。
ら説明する。
【００２２】まず、ｎ形シリコン基板１の裏面にオーミ
ック電極２を形成した後、ｎ形シリコン基板１の表面に
所定膜厚（例えば、１．５μｍ）の半導体層たるノンド
ープの多結晶シリコン層３を形成（成膜）することによ
り図２（ａ）に示すような構造が得られる。なお、多結
晶シリコン層３の成膜は、導電性基板が半導体基板の場
合には例えばＬＰＣＶＤ法やスパッタ法により行っても
よいし、あるいはプラズマＣＶＤ法によってアモルファ
スシリコンを成膜した後にアニール処理を行うことによ
り結晶化させて成膜してもよい。また、導電性基板がガ
ラス基板に導電性膜を形成した基板の場合には、ＣＶＤ
法により導電性膜上にアモルファスシリコンを成膜した
後にエキシマレーザでアニールすることにより、ポリシ
リコン層を形成してもよい。また、導電性膜上にポリシ
リコン層を形成する方法はＣＶＤ法に限定されるもので
はなく、例えばＣＧＳ（Continuous Grain Silicon）
法や触媒ＣＶＤ法などを用いてもよい。
ック電極２を形成した後、ｎ形シリコン基板１の表面に
所定膜厚（例えば、１．５μｍ）の半導体層たるノンド
ープの多結晶シリコン層３を形成（成膜）することによ
り図２（ａ）に示すような構造が得られる。なお、多結
晶シリコン層３の成膜は、導電性基板が半導体基板の場
合には例えばＬＰＣＶＤ法やスパッタ法により行っても
よいし、あるいはプラズマＣＶＤ法によってアモルファ
スシリコンを成膜した後にアニール処理を行うことによ
り結晶化させて成膜してもよい。また、導電性基板がガ
ラス基板に導電性膜を形成した基板の場合には、ＣＶＤ
法により導電性膜上にアモルファスシリコンを成膜した
後にエキシマレーザでアニールすることにより、ポリシ
リコン層を形成してもよい。また、導電性膜上にポリシ
リコン層を形成する方法はＣＶＤ法に限定されるもので
はなく、例えばＣＧＳ（Continuous Grain Silicon）
法や触媒ＣＶＤ法などを用いてもよい。
【００２３】ノンドープの多結晶シリコン層３を形成し
た後、５５ｗｔ％のフッ化水素水溶液とエタノールとを
略１：１で混合した混合液よりなる電解液の入った陽極
酸化処理槽を利用し、白金電極（図示せず）を負極、ｎ
形シリコン基板１（オーミック電極２）を正極として、
多結晶シリコン層３に光照射を行いながら所定の条件で
陽極酸化処理を行うことによって、多孔質多結晶シリコ
ン層４が形成され図２（ｂ）に示すような構造が得られ
る。ここにおいて、本実施形態では、陽極酸化処理の条
件として、電流密度を一定として、陽極酸化処理中に５
００Ｗのタングステンランプにより多結晶シリコン層３
の表面に光照射を行い、多結晶シリコン層３の全部を多
孔質化しているが、多結晶シリコン層３の一部を多孔質
化するようにしてもよい。
た後、５５ｗｔ％のフッ化水素水溶液とエタノールとを
略１：１で混合した混合液よりなる電解液の入った陽極
酸化処理槽を利用し、白金電極（図示せず）を負極、ｎ
形シリコン基板１（オーミック電極２）を正極として、
多結晶シリコン層３に光照射を行いながら所定の条件で
陽極酸化処理を行うことによって、多孔質多結晶シリコ
ン層４が形成され図２（ｂ）に示すような構造が得られ
る。ここにおいて、本実施形態では、陽極酸化処理の条
件として、電流密度を一定として、陽極酸化処理中に５
００Ｗのタングステンランプにより多結晶シリコン層３
の表面に光照射を行い、多結晶シリコン層３の全部を多
孔質化しているが、多結晶シリコン層３の一部を多孔質
化するようにしてもよい。
【００２４】上述の陽極酸化処理が終了した後、ランプ
アニール装置を用い、Ｎ2Ｏガス雰囲気中において基板
温度９００℃で１時間のアニールを行うことで多孔質多
結晶シリコン層４を酸窒化することにより強電界ドリフ
ト層６が形成され、図２（ｃ）に示す構造が得られる。
ここにおいて、本実施形態では、アニールをＮ2Ｏガス
雰囲気中で行っているが、Ｎ2Ｏガスの代わりにＮＯガ
スを用いてもよい。
アニール装置を用い、Ｎ2Ｏガス雰囲気中において基板
温度９００℃で１時間のアニールを行うことで多孔質多
結晶シリコン層４を酸窒化することにより強電界ドリフ
ト層６が形成され、図２（ｃ）に示す構造が得られる。
ここにおいて、本実施形態では、アニールをＮ2Ｏガス
雰囲気中で行っているが、Ｎ2Ｏガスの代わりにＮＯガ
スを用いてもよい。
【００２５】強電界ドリフト層６を形成した後は、強電
界ドリフト層６上に金薄膜よりなる表面電極７を例えば
蒸着により形成することによって、図２（ｄ）に示す構
造の電界放射型電子源１０が得られる。なお、表面電極
７の膜厚は特に限定するものではなく、強電界ドリフト
層６を通ってきた電子がトンネルできる膜厚であればよ
い。また、本実施形態では、表面電極７となる導電性薄
膜を蒸着により形成しているが、導電性薄膜の形成方法
は蒸着に限定されるものではなく、例えばスパッタ法を
用いてもよい。
界ドリフト層６上に金薄膜よりなる表面電極７を例えば
蒸着により形成することによって、図２（ｄ）に示す構
造の電界放射型電子源１０が得られる。なお、表面電極
７の膜厚は特に限定するものではなく、強電界ドリフト
層６を通ってきた電子がトンネルできる膜厚であればよ
い。また、本実施形態では、表面電極７となる導電性薄
膜を蒸着により形成しているが、導電性薄膜の形成方法
は蒸着に限定されるものではなく、例えばスパッタ法を
用いてもよい。
【００２６】しかして、上述の製造方法によれば、多孔
質多結晶シリコン層４をＮ2ＯガスまたはＮＯガス雰囲
気中でアニールすることで、酸窒化した多孔質多結晶シ
リコン層よりなる強電界ドリフト層６を形成しているの
で、多孔質多結晶シリコン層４を酸化する場合に比べて
強電界ドリフト層６中の欠陥密度を低減することがで
き、電子放出効率が高く且つ絶縁耐圧の高い電界放射型
電子源１０を実現することができる。
質多結晶シリコン層４をＮ2ＯガスまたはＮＯガス雰囲
気中でアニールすることで、酸窒化した多孔質多結晶シ
リコン層よりなる強電界ドリフト層６を形成しているの
で、多孔質多結晶シリコン層４を酸化する場合に比べて
強電界ドリフト層６中の欠陥密度を低減することがで
き、電子放出効率が高く且つ絶縁耐圧の高い電界放射型
電子源１０を実現することができる。
【００２７】また、上述の製造方法で製造された電界放
射型電子源１０は、本願発明者らが特願平１０−２７２
３４０号、特願平１０−２７２３４２号で提案した電界
放射型電子源と同様に、電子放出特性の真空度依存性が
小さく且つ電子放出時にポッピング現象が発生せず安定
して電子を放出することができ、また、導電性基板とし
て単結晶シリコン基板などの半導体基板の他にガラス基
板などに導電性膜（例えば、ＩＴＯ膜）を形成した基板
などを使用することもできるから、スピント型電極に比
べて、電子源の大面積化および低コスト化が可能にな
る。
射型電子源１０は、本願発明者らが特願平１０−２７２
３４０号、特願平１０−２７２３４２号で提案した電界
放射型電子源と同様に、電子放出特性の真空度依存性が
小さく且つ電子放出時にポッピング現象が発生せず安定
して電子を放出することができ、また、導電性基板とし
て単結晶シリコン基板などの半導体基板の他にガラス基
板などに導電性膜（例えば、ＩＴＯ膜）を形成した基板
などを使用することもできるから、スピント型電極に比
べて、電子源の大面積化および低コスト化が可能にな
る。
【００２８】（実施例１）実施形態１にて図２を参照し
ながら説明した電界放射型電子源１０の製造方法で以下
の条件により図１の電界放射型電子源１０を作成した。
ながら説明した電界放射型電子源１０の製造方法で以下
の条件により図１の電界放射型電子源１０を作成した。
【００２９】ｎ形シリコン基板１としては、抵抗率が
０．０１〜０．０２Ωｃｍ、厚さが５２５μｍの（１０
０）基板を用いた。多結晶シリコン層３（図２（ａ）参
照）の成膜は、ＬＰＣＶＤ法により行い、成膜条件は、
真空度を２０Ｐａ、基板温度を６４０℃、モノシランガ
スの流量を６００ｓｃｃｍとした。
０．０１〜０．０２Ωｃｍ、厚さが５２５μｍの（１０
０）基板を用いた。多結晶シリコン層３（図２（ａ）参
照）の成膜は、ＬＰＣＶＤ法により行い、成膜条件は、
真空度を２０Ｐａ、基板温度を６４０℃、モノシランガ
スの流量を６００ｓｃｃｍとした。
【００３０】陽極酸化では電解液として、５５ｗｔ％の
フッ化水素水溶液とエタノールとを略１：１で混合した
電解液を用いた。陽極酸化は、多結晶シリコン層３のう
ち表面の直径１０ｍｍの領域のみが電解液に触れるよう
にし、他の部分は電解液に接触しないようにシールを行
い、電解液中に白金電極を浸し、５００Ｗのタングステ
ンランプを用いて多結晶シリコン層３に一定の光パワー
で光照射を行いながら、白金電極を負極、ｎ形シリコン
基板１（オーミック電極２）を正極として、所定の電流
を流した。ここに、電流密度を２５ｍＡ／ｃｍ2で一
定、通電時間を１２秒とした。
フッ化水素水溶液とエタノールとを略１：１で混合した
電解液を用いた。陽極酸化は、多結晶シリコン層３のう
ち表面の直径１０ｍｍの領域のみが電解液に触れるよう
にし、他の部分は電解液に接触しないようにシールを行
い、電解液中に白金電極を浸し、５００Ｗのタングステ
ンランプを用いて多結晶シリコン層３に一定の光パワー
で光照射を行いながら、白金電極を負極、ｎ形シリコン
基板１（オーミック電極２）を正極として、所定の電流
を流した。ここに、電流密度を２５ｍＡ／ｃｍ2で一
定、通電時間を１２秒とした。
【００３１】多孔質多結晶シリコン層４を酸窒化する条
件は、ランプアニール装置を用い、Ｎ2Ｏガス雰囲気中
において、基板温度を９００℃、アニール時間を１時間
とした。また、表面電極７としては、膜厚が１５ｎｍの
金薄膜を蒸着法によって形成した。
件は、ランプアニール装置を用い、Ｎ2Ｏガス雰囲気中
において、基板温度を９００℃、アニール時間を１時間
とした。また、表面電極７としては、膜厚が１５ｎｍの
金薄膜を蒸着法によって形成した。
【００３２】（実施例２）本実施例は、実施例１と略同
じ条件で、多孔質多結晶シリコン層４を酸窒化する条件
だけが相違した電界放射型電子源１０を作成した。ここ
において、本実施例における多孔質多結晶シリコン層４
を酸窒化する条件は、ランプアニール装置を用い、ＮＯ
ガス雰囲気中において、基板温度を９００℃、アニール
時間を１時間とした。
じ条件で、多孔質多結晶シリコン層４を酸窒化する条件
だけが相違した電界放射型電子源１０を作成した。ここ
において、本実施例における多孔質多結晶シリコン層４
を酸窒化する条件は、ランプアニール装置を用い、ＮＯ
ガス雰囲気中において、基板温度を９００℃、アニール
時間を１時間とした。
【００３３】上記各実施例の電界放射型電子源１０を真
空チャンバ（図示せず）内に導入して、上述の図３に示
すように表面電極７と対向する位置にコレクタ電極２１
（放射電子収集電極）を配置し、真空チャンバ内の真空
度を５×１０-5Ｐａとして、表面電極７（正極）とオー
ミック電極２（負極）との間に直流電圧Ｖpsを印加する
とともに、コレクタ電極２１と表面電極７との間に１０
０Ｖの直流電圧Ｖｃを印加することによって、表面電極
７とオーミック電極２との間に流れるダイオード電流Ｉ
psと、電界放射型電子源１０から表面電極７を通して放
射される電子ｅ -（なお、図３中の一点鎖線は放射電子
流を示す）によりコレクタ電極２１と表面電極７との間
に流れる放出電子電流Ｉｅとを測定した。その結果、上
記各実施例の電界放射型電子源１０では、従来の酸化し
た多孔質多結晶シリコン層よりなる強電界ドリフト層
６’を有する電界放射型電子源と同等以上の電子放出効
率が得られることがわかった。また、上記各実施例の電
界放射型電子源１０では、従来の酸化した多孔質多結晶
シリコン層よりなる強電界ドリフト層６’を有する電界
放射型電子源に比べて絶縁耐圧が高くなることが確認さ
れた。
空チャンバ（図示せず）内に導入して、上述の図３に示
すように表面電極７と対向する位置にコレクタ電極２１
（放射電子収集電極）を配置し、真空チャンバ内の真空
度を５×１０-5Ｐａとして、表面電極７（正極）とオー
ミック電極２（負極）との間に直流電圧Ｖpsを印加する
とともに、コレクタ電極２１と表面電極７との間に１０
０Ｖの直流電圧Ｖｃを印加することによって、表面電極
７とオーミック電極２との間に流れるダイオード電流Ｉ
psと、電界放射型電子源１０から表面電極７を通して放
射される電子ｅ -（なお、図３中の一点鎖線は放射電子
流を示す）によりコレクタ電極２１と表面電極７との間
に流れる放出電子電流Ｉｅとを測定した。その結果、上
記各実施例の電界放射型電子源１０では、従来の酸化し
た多孔質多結晶シリコン層よりなる強電界ドリフト層
６’を有する電界放射型電子源と同等以上の電子放出効
率が得られることがわかった。また、上記各実施例の電
界放射型電子源１０では、従来の酸化した多孔質多結晶
シリコン層よりなる強電界ドリフト層６’を有する電界
放射型電子源に比べて絶縁耐圧が高くなることが確認さ
れた。
【００３４】
【発明の効果】請求項１の発明は、導電性基板と、導電
性基板の一表面側に設けられた強電界ドリフト層と、該
強電界ドリフト層上に形成された導電性薄膜よりなる表
面電極とを備え、表面電極を導電性基板に対して正極と
して電圧を印加することにより導電性基板から注入され
た電子が強電界ドリフト層をドリフトし表面電極を通し
て放出される電界放射型電子源であって、強電界ドリフ
ト層が酸窒化した多孔質半導体層よりなるので、電子放
出効率が高く、また、強電界ドリフト層が酸化した多孔
質半導体層により形成されている場合に比べて欠陥密度
が減少し、絶縁耐圧が高くなるという効果がある。
性基板の一表面側に設けられた強電界ドリフト層と、該
強電界ドリフト層上に形成された導電性薄膜よりなる表
面電極とを備え、表面電極を導電性基板に対して正極と
して電圧を印加することにより導電性基板から注入され
た電子が強電界ドリフト層をドリフトし表面電極を通し
て放出される電界放射型電子源であって、強電界ドリフ
ト層が酸窒化した多孔質半導体層よりなるので、電子放
出効率が高く、また、強電界ドリフト層が酸化した多孔
質半導体層により形成されている場合に比べて欠陥密度
が減少し、絶縁耐圧が高くなるという効果がある。
【００３５】請求項２の発明は、請求項１の発明におい
て、前記多孔質半導体層は、多孔質多結晶シリコンより
なるので、大面積化が容易になるという効果がある。
て、前記多孔質半導体層は、多孔質多結晶シリコンより
なるので、大面積化が容易になるという効果がある。
【００３６】請求項３の発明は、請求項１記載の電界放
射型電子源の製造方法であって、導電性基板上に半導体
層を形成し、陽極酸化処理にて前記半導体層の少なくと
も一部を多孔質化することにより多孔質半導体層を形成
した後、ＮＯガスまたはＮ2Ｏガス雰囲気中でアニール
を行うことにより前記多孔質半導体層を酸窒化し、該酸
窒化された多孔質半導体層よりなる強電界ドリフト層上
に導電性薄膜よりなる表面電極を形成するので、多孔質
半導体層を酸化することで強電界ドリフト層を形成した
場合に比べて強電界ドリフト層中の欠陥密度を低減する
ことができ、電子放出効率が高く且つ絶縁耐圧の高い電
界放射型電子源を実現することができるという効果があ
る。
射型電子源の製造方法であって、導電性基板上に半導体
層を形成し、陽極酸化処理にて前記半導体層の少なくと
も一部を多孔質化することにより多孔質半導体層を形成
した後、ＮＯガスまたはＮ2Ｏガス雰囲気中でアニール
を行うことにより前記多孔質半導体層を酸窒化し、該酸
窒化された多孔質半導体層よりなる強電界ドリフト層上
に導電性薄膜よりなる表面電極を形成するので、多孔質
半導体層を酸化することで強電界ドリフト層を形成した
場合に比べて強電界ドリフト層中の欠陥密度を低減する
ことができ、電子放出効率が高く且つ絶縁耐圧の高い電
界放射型電子源を実現することができるという効果があ
る。
【図１】実施形態を示す概略断面図である。
【図２】同上の製造方法を説明するための主要工程断面
図である。
図である。
【図３】同上の特性測定原理の説明図である。
【図４】従来例の電子放出機構の説明図である。
１ ｎ形シリコン基板
２ オーミック電極
６ 強電界ドリフト層
７ 表面電極
１０ 電界放射型電子源
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平10−326557（ＪＰ，Ａ)
特開 平11−67066（ＪＰ，Ａ)
特許3363429（ＪＰ，Ｂ２)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01J 1/312
H01J 9/02
H01J 29/04
H01J 31/12
H01L 33/00
ＪＳＴＰｌｕｓファイル（ＪＯＩＳ)
Claims (3)
- 【請求項１】 導電性基板と、導電性基板の一表面側に
設けられた強電界ドリフト層と、該強電界ドリフト層上
に形成された導電性薄膜よりなる表面電極とを備え、表
面電極を導電性基板に対して正極として電圧を印加する
ことにより導電性基板から注入された電子が強電界ドリ
フト層をドリフトし表面電極を通して放出される電界放
射型電子源であって、強電界ドリフト層は、酸窒化した
多孔質半導体層よりなることを特徴とする電界放射型電
子源。 - 【請求項２】 前記多孔質半導体層は、多孔質多結晶シ
リコンよりなることを特徴とする請求項１記載の電界放
射型電子源。 - 【請求項３】 請求項１記載の電界放射型電子源の製造
方法であって、導電性基板上に半導体層を形成し、陽極
酸化処理にて前記半導体層の少なくとも一部を多孔質化
することにより多孔質半導体層を形成した後、ＮＯガス
またはＮ2Ｏガス雰囲気中でアニールを行うことにより
前記多孔質半導体層を酸窒化し、該酸窒化された多孔質
半導体層よりなる強電界ドリフト層上に導電性薄膜より
なる表面電極を形成することを特徴とする電界放射型電
子源の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29595199A JP3508652B2 (ja) | 1999-10-18 | 1999-10-18 | 電界放射型電子源およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29595199A JP3508652B2 (ja) | 1999-10-18 | 1999-10-18 | 電界放射型電子源およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001118489A JP2001118489A (ja) | 2001-04-27 |
| JP3508652B2 true JP3508652B2 (ja) | 2004-03-22 |
Family
ID=17827222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29595199A Expired - Fee Related JP3508652B2 (ja) | 1999-10-18 | 1999-10-18 | 電界放射型電子源およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3508652B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6781146B2 (en) * | 2001-04-30 | 2004-08-24 | Hewlett-Packard Development Company, L.P. | Annealed tunneling emitter |
| US6753544B2 (en) | 2001-04-30 | 2004-06-22 | Hewlett-Packard Development Company, L.P. | Silicon-based dielectric tunneling emitter |
| EP1276130A2 (en) * | 2001-06-26 | 2003-01-15 | Matsushita Electric Works, Ltd. | Method of and apparatus for manufacturing field emission-type electron source |
-
1999
- 1999-10-18 JP JP29595199A patent/JP3508652B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001118489A (ja) | 2001-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6249080B1 (en) | Field emission electron source, method of producing the same, and use of the same | |
| US6285118B1 (en) | Field emission-type electron source and manufacturing method thereof and display using the electron source | |
| US20030102793A1 (en) | Field emission electron source and production method thereof | |
| JP2987140B2 (ja) | 電界放射型電子源およびその製造方法および平面発光装置およびディスプレイ装置および固体真空デバイス | |
| JP3508652B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP2001035354A (ja) | 電界放射型電子源およびその製造方法 | |
| JP3508651B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3687520B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3079086B2 (ja) | 電界放射型電子源の製造方法 | |
| JP4135309B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3480464B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3363429B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3465657B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3478279B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3589172B2 (ja) | 電界放射型電子源 | |
| JP3603682B2 (ja) | 電界放射型電子源 | |
| JP4616538B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3669291B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3721976B2 (ja) | 電界放射型電子源の製造方法 | |
| JP2001118500A (ja) | 電界放射型電子源およびその製造方法 | |
| JP3539305B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3335161B2 (ja) | 電界放射型電子源 | |
| JP3687527B2 (ja) | 電界放射型電子源の製造方法、電界放射型電子源 | |
| JP3487230B2 (ja) | 電界放射型電子源およびその製造方法およびディスプレイ装置 | |
| JP2003016930A (ja) | 電界放射型電子源の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031202 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031215 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |