JP3335161B2 - 電界放射型電子源 - Google Patents
電界放射型電子源Info
- Publication number
- JP3335161B2 JP3335161B2 JP2000226059A JP2000226059A JP3335161B2 JP 3335161 B2 JP3335161 B2 JP 3335161B2 JP 2000226059 A JP2000226059 A JP 2000226059A JP 2000226059 A JP2000226059 A JP 2000226059A JP 3335161 B2 JP3335161 B2 JP 3335161B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- electrode
- electron source
- layer
- field emission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
- Electrodes For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
Description
子線を放射するようにした電界放射型電子源に関するも
のである。
えば米国特許3665241号などに開示されているい
わゆるスピント(Spindt)型電極と呼ばれるものがあ
る。このスピント型電極は、微小な三角錐状のエミッタ
チップを多数配置した基板と、エミッタチップの先端部
を露出させる放射孔を有するとともにエミッタチップに
対して絶縁された形で配置されたゲート層とを備え、真
空中にてエミッタチップをゲート層に対して負極として
高電圧を印加することにより、エミッタチップの先端か
ら放射孔を通して電子線を放射するものである。
ロセスが複雑であるとともに、多数の三角錐状のエミッ
タチップを精度良く構成することが難しく、例えば平面
発光装置やディスプレイなどへ応用する場合に大面積化
が難しいという問題があった。また、スピント型電極
は、電界がエミッタチップの先端に集中するので、エミ
ッタチップの先端の周りの真空度が低くて残留ガスが存
在するような場合、放射された電子によって残留ガスが
プラスイオンにイオン化され、プラスイオンがエミッタ
チップの先端に衝突するから、エミッタチップの先端が
ダメージ(例えば、イオン衝撃による損傷)を受け、放
射される電子の電流密度や効率などが不安定になった
り、エミッタチップの寿命が短くなってしまうという問
題が生じる。したがって、スピント型電極では、この種
の問題の発生を防ぐために、高真空(約10−5Pa〜
約10−6Pa)で使用する必要があり、コストが高く
なるとともに、取扱いが面倒になるという不具合があっ
た。
(Metal Insulator Metal)方式やMOS(Metal Oxid
e Semiconductor)型の電界放射型電子源が提案されて
いる。前者は金属−絶縁膜−金属、後者は金属−酸化膜
−半導体の積層構造を有する平面型の電界放射型電子源
である。しかしながら、このタイプの電界放射型電子源
において電子の放射効率を高めるためには(多くの電子
を放射させるためには)、上記絶縁膜や上記酸化膜の膜
厚を薄くする必要があるが、上記絶縁膜や上記酸化膜の
膜厚を薄くしすぎると、上記積層構造の上下の電極間に
電圧を印加した時に絶縁破壊を起こす恐れがあり、この
ような絶縁破壊を防止するためには上記絶縁膜や上記酸
化膜の膜厚の薄膜化に制約があるので、電子の放出効率
(引き出し効率)をあまり高くできないという不具合が
あった。
号公報に開示されているように、シリコン基板などの単
結晶の半導体基板を用い、その半導体基板の一表面を陽
極酸化することにより多孔質半導体層(ポーラスシリコ
ン層)を形成して、その多孔質半導体層上に表面電極を
形成し、半導体基板と表面電極との間に電圧を印加して
電子を放射させるように構成した電界放射型電子源(半
導体冷電子放出素子)が提案されている。
66号公報に記載の電界放射型電子源では、基板が半導
体基板に限られるので、大面積化やコストダウン化が難
しいという不具合がある。また、特開平8−25076
6号公報に記載の電界放射型電子源では電子放出時にい
わゆるポッピング現象が生じやすく、放出電子量にむら
が起こりやすいので、平面発光装置やディスプレイなど
に応用すると、発光むらができてしまうという不具合が
ある。
72340号、特願平10−272342号において、
多孔質多結晶シリコン層を急速熱酸化(RTO)技術に
よって急速熱酸化することによって、導電性基板と表面
電極との間に介在し導電性基板から注入された電子がド
リフトする強電界ドリフト部(強電界ドリフト層)を形
成した電界放射型電子源を提案した。ここにおいて、多
孔質多結晶シリコン層は、導電性基板上の多結晶シリコ
ン層を陽極酸化によって多孔質化することにより形成し
ている。また、表面電極は、強電界ドリフト部の表面に
到達した電子(該到達した電子はホットエレクトロンと
考えられる)が該表面電極内で散乱されることなくトン
ネルして真空中へ放出する必要があるので、膜厚が10
nm程度のAu薄膜などにより形成されている。この電
界放射型電子源では、電子放出特性の真空度依存性が小
さく且つ電子放出時にポッピング現象が発生せず安定し
て電子を放出することができ、また、導電性基板として
単結晶シリコン基板などの半導体基板の他にガラス基板
などに導電性膜(例えば、ITO膜)を形成した基板な
どを使用することもできるから、従来のように半導体基
板を多孔質化した多孔質半導体層を利用する場合やスピ
ント型電極に比べて、電子源の大面積化および低コスト
化が可能になる。
平10−272340号、特願平10−272342号
に提案した電界放射型電子源では、表面電極の材料とし
て該表面電極内での電子の散乱が少なくかつ仕事関数が
小さなAuを用いることを例示しているが、製造工程に
おいて、導電性基板上の多結晶シリコン層を陽極酸化に
て多孔質化することにより多孔質多結晶シリコン層を形
成しているので、多孔質多結晶シリコン層の表面に多数
の微細な凹凸が形成され、結果として強電界ドリフト部
の表面にも多数の微細な凹凸(この凹凸は凸部の先端と
凹部の底との段差が200nm程度である)が形成され
ている。このため、強電界ドリフト部への表面電極の密
着性が低く、製造プロセスの途中などに強電界ドリフト
部から表面電極が剥離してしまうことがあり、歩留まり
が低下してコストが増加したり、経時安定性が低下して
しまうという不具合があった。
に表面電極近傍の温度が上昇することにより、表面電極
を構成するAu原子が多孔質多結晶シリコンよりなる電
界ドリフト部中へ拡散してしまい、電子放出特性などの
特性が劣化してしまうという不具合があった。なお、表
面電極をAu薄膜により形成した上述の電界放射型電子
源を200℃で2分間アニールした後に、二次イオン質
量分析法(SIMS)により分析した結果、シリコン
(Si)、酸素(O)、金(Au)それぞれについて図
10に示すような深さプロファイルが得られ、強電界ド
リフト部中にAuが1μm程度の深さまで拡散している
ことがわかった。
になると、該表面電極のAuが凝集して断線が起こる恐
れがあった。
報に開示された電界放射型電子源においても、多孔質半
導体層上にAu薄膜よりなる表面電極を形成しているの
で、同様の問題が生じる。
あり、その目的は、低コストかつ経時安定性に優れた電
界放射型電子源を提供することにある。
目的を達成するために、導電性基板と、導電性基板の一
表面側に形成された多孔質材料よりなる強電界ドリフト
部と、該強電界ドリフト部上に形成された導電性薄膜よ
りなる表面電極とを備え、表面電極を導電性基板に対し
て正極として電圧を印加することにより導電性基板から
注入された電子が強電界ドリフト部をドリフトし表面電
極を通して放出される電界放射型電子源であって、強電
界ドリフト部は、少なくとも、導電性基板の上記一表面
側に形成された柱状の半導体結晶と、半導体結晶間に介
在するナノメータオーダの微結晶半導体層と、微結晶半
導体層の表面に形成され当該微結晶半導体層の結晶粒径
よりも小さな膜厚の絶縁膜とからなり、表面電極は、厚
み方向に積層された少なくとも二層の薄膜電極層からな
り、最上層の薄膜電極層は、放出される電子のエネルギ
近傍の状態密度が低い性質と、仕事関数がAuと同じま
たはそれ以下である性質との少なくとも一方の性質を有
し、最下層の薄膜電極層は、強電界ドリフト部との密着
性が良い性質を有することを特徴とするものであり、強
電界ドリフト部が、少なくとも、導電性基板の上記一表
面側に形成された柱状の半導体結晶と、半導体結晶間に
介在するナノメータオーダの微結晶半導体層と、微結晶
半導体層の表面に形成され当該微結晶半導体層の結晶粒
径よりも小さな膜厚の絶縁膜とからなるので、電子放出
特性の真空度依存性が小さくかつ電子放出時にポッピン
グ現象が発生せず安定して高効率で電子を放出すること
ができ、また、表面電極が、厚み方向に積層された少な
くとも二層の薄膜電極層からなり、最上層の薄膜電極層
が、放出される電子のエネルギ近傍の状態密度が低い性
質と、仕事関数がAuと同じまたはそれ以下である性質
との少なくとも一方の性質を有し、最下層の薄膜電極層
が、強電界ドリフト部との密着性が良い性質を有するの
で、強電界ドリフト部をドリフトした電子が表面電極中
で散乱されにくくかつ表面電極が電界ドリフト部から剥
離するのを防止することができ、経時安定性が向上する
とともに、歩留まりが高くなって低コスト化を図ること
ができる。
て、上記最上層の薄膜電極層の膜厚が、当該薄膜電極層
の成膜時に島状の結晶核が合体して平坦な連続膜となる
膜厚以上に設定されているので、断線の発生を抑制する
ことができるとともに、電子放出効率および耐熱性を向
上させることができる。
て、上記最下層の薄膜電極層が、当該薄膜電極層上の薄
膜電極層から強電界ドリフト部中への拡散を防止できる
膜厚を有するので、上記最下層の薄膜電極層の膜厚を制
御するだけの簡単な管理で表面電極から強電界ドリフト
部への拡散を防止することができる。
て、上記最下層の薄膜電極層が、Auよりも高い昇華エ
ンタルピーを有するので、上記最下層の薄膜電極層とし
てAuを用いる場合に比べて耐熱性および経時安定性が
向上し、上記最下層の薄膜電極層の膜厚を薄くすること
ができて表面電極の膜厚を薄くすることができるから、
電子放出効率を向上させることができる。
4の発明において、上記表面電極の膜厚が、当該表面電
極中の電子の平均自由行程よりも小さく設定されている
ので、電子放出効率を向上させることができる。
5の発明において、上記柱状の半導体結晶が、柱状の多
結晶シリコンであり、上記微結晶半導体層が、微結晶シ
リコン層であり、上記絶縁膜が、シリコン酸化膜である
ので、シリコンプロセスを利用しながらも大面積化が可
能になる。
6の発明において、上記表面電極を構成する薄膜電極層
は二層であって、最上層の薄膜電極層がAuよりなり、
最下層の薄膜電極層がCr、Ni、Pt、Ti、Zr、
Rh、Hf、Irおよびそれらの酸化物からなる群より
選択される材料よりなるので、最下層の薄膜電極層を比
較的安価な材料を用いて形成することができる。
て、上記表面電極が、真空蒸着法あるいはCVD法ある
いはスパッタ法あるいはイオンプレーティング法により
成膜されているので、表面電極を半導体プロセスで利用
される一般的な方法により成膜できる。
8の発明において、上記強電界ドリフト部が、上記電子
がドリフトするドリフト部とドリフト部よりも熱伝導性
の良い放熱部とからなり、表面電極は、ドリフト部と放
熱部とのうちドリフト部上のみに形成されていないの
で、放熱部に流れる無駄な電流を低減でき、電子放出効
率を向上することができる。
を、図2(a)〜(d)に電界放射型電子源10の製造
方法における主要工程断面図を示す。なお、本実施形態
では、導電性基板として抵抗率が導体の抵抗率に比較的
近い単結晶のn形シリコン基板1(例えば、抵抗率が略
0.1Ωcmの(100)基板)を用いている。
1に示すように、導電性基板たるn形シリコン基板1の
主表面(一表面)側に酸化された多孔質多結晶シリコン
層よりなる強電界ドリフト部6が形成され、強電界ドリ
フト部6上に導電性薄膜よりなる表面電極7が形成され
ている。また、n形シリコン基板1の裏面にはオーミッ
ク電極2が形成されている。
n形シリコン基板1を用いているが、導電性基板は、電
界放射型電子源10の負極を構成するとともに真空中に
おいて上述の強電界ドリフト部6を支持し、なお且つ、
強電界ドリフト部6へ電子を注入するものである。した
がって、導電性基板は、電界放射型電子源10の負極を
構成し強電界ドリフト部6を支持することができればよ
いので、n形シリコン基板に限定されるものではなく、
クロムなどの金属基板であってもよいし、ガラスなどの
絶縁性基板の一表面に導電性膜(例えば、ITO膜)を
形成したものであってもよい。ガラス基板の一表面に導
電性膜を形成した基板を用いる場合には、半導体基板を
用いる場合に比べて、電子源の大面積化および低コスト
化が可能になる。また、強電界ドリフト部6を酸化され
た多孔質多結晶シリコン層により構成しているが、窒化
された多孔質多結晶シリコン層により構成してもよい
し、その他の酸化若しくは窒化された多孔質半導体層に
より構成してもよい。なお、いずれの場合も、強電界ド
リフト部6は、多孔質材料により形成されることにな
る。
すように、表面電極7を真空中に配置するとともに表面
電極7に対向してコレクタ電極21を配置し、表面電極
7をn形シリコン基板1(オーミック電極2)に対して
正極として直流電圧を印加するとともに、コレクタ電極
21を表面電極7に対して正極として直流電圧を印加す
ることにより、導電性基板1から注入された電子が強電
界ドリフト部6をドリフトし表面電極7を通して放出さ
れる。したがって、表面電極7としては、仕事関数の小
さな材料を用いることが望ましい。なお、この電界放射
型電子源10の基本構成および基本動作については本願
発明者らが既に特願平10−272340号、特願平1
0−272342号において提案している。
が、放出される電子のエネルギ近傍の状態密度が低くか
つ強電界ドリフト部6との密着性が良い性質を有する点
に特徴がある。ここで、上述のホットエレクトロンの散
乱は主に電子−電子散乱であり、状態密度が高いほど散
乱確率が高くなることが知られている。つまり、状態密
度が低い材料を表面電極7に用いれば、散乱確率が低く
なり、電子源としての効率(電子放出効率)が向上す
る。ここで、放出されるエネルギ近傍の状態密度が低い
とは、主にd軌道の電子からなる状態密度の高い部分と
比較して低いという意味である。また、密着性が良いと
は、少なくともAuよりも強電界ドリフト部6との密着
性が良く、フォトリソグラフィなどのプロセス中に剥離
などの問題を生じないという意味である。ここにおい
て、表面電極7は、厚み方向に積層された二層の薄膜電
極層7b,7aからなり、最上層の薄膜電極層7aは、
放出される電子のエネルギ近傍の状態密度が低い性質を
有し、最下層の薄膜電極層7bは、放出される電子のエ
ネルギ近傍の状態密度が低くかつ強電界ドリフト部6と
の密着性が良い性質を有している。なお、放出される電
子は、強電界ドリフト部6をドリフトし表面電極7を通
して放出される電子である。また、放出される電子のエ
ネルギ近傍の状態密度が低い性質を有することにより、
電子が散乱されにくくなる。
は、最上層の薄膜電極層7aの材料に比べて強電界度ド
リフト部6中で拡散しにくい(つまり、強電界ドリフト
部6の材料中での拡散係数が小さい)性質を有してい
る。なお、本実施形態では、表面電極7を厚み方向に積
層された二層の薄膜電極層7b,7aにより構成してい
るが、厚み方向に積層された三層以上の薄膜電極層によ
り構成してもよく、厚み方向に隣接する薄膜電極層間
(本実施形態においては薄膜電極層7aと薄膜電極層7
bとの間)は密着性が良いことが望ましい。
10では、表面電極7が、放出される電子のエネルギ近
傍の状態密度が低くかつ強電界ドリフト部6との密着性
が良い性質を有するので、強電界ドリフト部6をドリフ
トした電子が表面電極7中で散乱されにくくかつ表面電
極7が電界ドリフト部6から剥離するのを防止すること
ができ、経時安定性が向上するとともに、歩留まりが高
くなって低コスト化を図ることができるという効果が得
られる。なお、本実施形態では、最上層の薄膜電極層7
aが、放出される電子のエネルギ近傍の状態密度が低い
性質を有しているが、この性質の代わりに仕事関数がA
uと同じまたはそれ以下である性質を有した材料であっ
てもよいし、これら両方の性質を有している場合にも、
同様の効果が得られる。
u)を用いており、最下層の薄膜電極層7bとしては、
クロム(Cr)を用いているが、最下層の薄膜電極層7
bとしてはクロムの代わりに、ニッケル(Ni)、白金
(Pt)、チタン(Ti)、ジルコニウム(Zr)、ロ
ジウム(Rh)、ハフニウム(Hf)、イリジウム(I
r)のいずれかあるいはそれらの酸化物を用いてもよ
い。最下層の薄膜電極層7bとして、クロム、ニッケ
ル、白金、チタン、ジルコニウム、ロジウム、ハフニウ
ム、イリジウムのいずれかあるいはそれらの酸化物を用
いることにより、最下層の薄膜電極層7bの材料コスト
を比較的安価にすることができる。ここに、金の仕事関
数は5.10eV、クロムの仕事関数は4.50eV、
ニッケルの仕事関数は5.15eV、白金の仕事関数は
5.65eVである。また、最下層の薄膜電極層7bの
材料として、タングステン(W)、ルテニウム(R
u)、イリジウム(Ir)、アルミニウム(Al)、ス
カンジウム(Sc)、チタン(Ti)、バナジウム
(V)、マンガン(Mn)、鉄(Fe)、コバルト(C
o)、銅(Cu)、亜鉛(Zn)、ガリウム(Ga)、
イットリウム(Y)、ジルコニウム(Zr)、ニオブ
(Nb)、モリブデン(Mo)、テクネチウム(T
c)、ロジウム(Rh)、パラジウム(Pd)、銀(A
g)、カドミウム(Cd)、錫(Sn)、タンタル(T
a)、レニウム(Re)、オスミウム(Os)、タリウ
ム(Tl)、鉛(Pb)、ランタン(La)、セリウム
(Ce)、プラセオジウム(Pr)、ネオジウム(N
d)、プロメチウム(Pm)、サマリウム(Sm)、ユ
ーロピウム(Eu)、ガドリニウム(Gd)、テルビウ
ム(Tb)、ジスプロシウム(Dy)、ホルミウム(H
o)、エルビウム(Er)、ツリウム(Tm)、イッテ
ルビウム(Yb)、ルテチウム(Lu)のいずれかある
いはそれらの合金を用いてもよい。
当該薄膜電極層7aの成膜時に島状の結晶核が合体して
平坦な連続膜となる膜厚(臨界膜厚)以上に設定してあ
るので、薄膜電極層7aにおける断線の発生を抑制する
ことができるとともに、電子放出効率および耐熱性を向
上させることができる。なお、最上層の薄膜電極層7a
として金よりも被覆性の良い材料を用いることにより、
最上層の薄膜電極層7aの膜厚を薄くすることができる
ので、表面電極7の膜厚を薄くすることができ、電子放
出効率を向上させることができる。
最上層の薄膜電極層7aから強電界ドリフト部6中への
拡散を防止する拡散防止層としての機能を有しており、
最上層の薄膜電極層7aから強電界ドリフト部6へ金が
拡散するのを防止することができ、耐熱性および経時安
定性が向上する。ここにおいて、最下層の薄膜電極層7
bの膜厚を、該薄膜電極層7b上の薄膜電極層(本実施
形態では、最上層の薄膜電極層7a)から強電界ドリフ
ト部6への金の拡散を防止できる膜厚に設定することに
より、最下層の薄膜電極層7bの膜厚を制御するだけの
簡単な管理で最上層の薄膜電極層7aから強電界ドリフ
ト部6への金の拡散を確実に防止することができる。ま
た、上述の最下層の薄膜電極層7bとしてAuよりも昇
華エンタルピーの高い材料を用いることにより、耐熱性
および経時安定性が向上し、最下層の薄膜電極層7bの
膜厚を薄くすることができて表面電極7の膜厚を薄くす
ることができるから、電子放出効率を向上させることが
できる。
膜厚を、当該表面電極7中の電子の平均自由行程よりも
小さく設定してあるので、電子放出効率を高めることが
できる。言い換えれば、金を材料とする薄膜電極層7a
と酸化された多孔質多結晶シリコン層よりなる強電界ド
リフト部6との間に薄膜電極層7bを設けたことによる
電子放出効率の低下を抑制することができる。
ように、少なくとも、柱状の半導体結晶である多結晶シ
リコン51(グレイン)と、多結晶シリコン51の表面
に形成された薄い絶縁膜であるシリコン酸化膜52と、
多結晶シリコン51間に介在するナノメータオーダの微
結晶半導体層である微結晶シリコン層63と、微結晶シ
リコン層63の表面に形成され当該微結晶シリコン層6
3の結晶粒径よりも小さな膜厚の絶縁膜であるシリコン
酸化膜64とから構成されると考えられる。すなわち、
強電界ドリフト部6は、各グレインの表面が多孔質化し
各グレインの中心部分では結晶状態が維持されていると
考えられる。したがって、電界ドリフト部6に印加され
た電界はほとんどシリコン酸化膜64にかかるから、注
入された電子はシリコン酸化膜64にかかっている強電
界により加速され多結晶シリコン51間を表面に向かっ
て図4中の矢印Aの向きへ(図4中の上方向へ向かっ
て)ドリフトするので、電子放出効率を向上させること
ができる。なお、強電界ドリフト部6の表面に到達した
電子はホットエレクトロンであると考えられ、表面電極
7を容易にトンネルし真空中に放出される。また、上述
の多結晶シリコン51はn形シリコン基板1の主表面に
略直交して列設されている。
方法について図2を参照しながら説明する。
ック電極2を形成した後、n形シリコン基板1の主表面
に所定膜厚(例えば、1.5μm)のノンドープの多結
晶シリコン層(多結晶シリコン薄膜)3を例えばLPC
VD法によって形成(成膜)することにより図2(a)
に示すような構造が得られる。なお、多結晶シリコン層
3の成膜は、導電性基板が半導体基板の場合にはLPC
VD法の他にスパッタ法により行ってもよいし、あるい
は、プラズマCVD法によってアモルファスシリコンを
成膜した後にアニール処理を行うことにより結晶化させ
て成膜してもよい。また、導電性基板としてガラス基板
に透明導電性膜を形成した基板を用いる場合には、CV
D法により透明導電性膜上にアモルファスシリコンを成
膜した後にアニールすることにより、多結晶シリコン層
3を形成してもよい。また、透明導電性膜上に多結晶シ
リコン層3を形成する方法はCVD法に限定されるもの
ではなく、例えばCGS(Continuous Grain Silico
n)法や触媒CVD法などを用いてもよい。
た後、55wt%のフッ化水素水溶液とエタノールとを
略1:1で混合した混合液よりなる電解液の入った陽極
酸化処理槽を利用し、白金電極(図示せず)を負極、n
形シリコン基板1(オーミック電極2)を正極として、
多結晶シリコン層3に光照射を行いながら所定の条件で
陽極酸化処理を行うことによって、多孔質多結晶シリコ
ン層4が形成され図2(b)に示すような構造が得られ
る。ここにおいて、本実施形態では、陽極酸化処理の条
件として、電流密度を一定として、陽極酸化処理中に5
00Wのタングステンランプにより多結晶シリコン層3
の表面に光照射を行い、多結晶シリコン層3の全部を多
孔質化しているが、多結晶シリコン層3の一部を多孔質
化するようにしてもよい。
酸化技術によって多孔質多結晶シリコン層4の急速熱酸
化を行うことにより図2(c)に示す構造が得られる。
図2(c)における6は多孔質多結晶シリコン層4を急
速熱酸化によって酸化することにより形成された強電界
ドリフト部6を示す。ここに、本実施形態では、多孔質
多結晶シリコン層4の酸化を急速熱酸化により行ってい
るので、数秒で酸化温度まで昇温することが可能であ
り、通常の炉心管タイプの酸化装置で問題となる入炉時
の巻き込み酸化を抑制することができる。なお、多孔質
多結晶シリコン層4の酸化方法としては、熱酸化法の他
に、プラズマによる酸化方法や電気化学的な(例えば酸
による)酸化方法を用いてもよい。また、多孔質多結晶
シリコン層4を酸化する代わりに、窒化するようにして
よい。
界ドリフト部6上に導電性薄膜よりなる表面電極7を例
えば電子ビーム蒸着法により形成することによって、図
2(d)に示す構造の電界放射型電子源10が得られ
る。ここに、表面電極7は、上述の最下層の薄膜電極層
7bを形成し、続いて最上層の薄膜電極層7aを形成し
ている。本実施形態では、表面電極7となる導電性薄膜
を電子ビーム蒸着法により形成しているが、導電性薄膜
の形成方法は真空蒸着法(例えば、電子ビーム蒸着法、
抵抗加熱蒸着法など)あるいはCVD法あるいはスパッ
タ法あるいはイオンプレーティング法を用いてもよい。
子源10は、本願発明者らが特願平10−272340
号、特願平10−272342号で提案した電界放射型
電子源と同様に、電子放出特性の真空度依存性が小さく
且つ電子放出時にポッピング現象が発生せず安定して電
子を放出することができ、また、導電性基板として単結
晶シリコン基板などの半導体基板の他にガラス基板など
に導電性膜(例えば、ITO膜)を形成した基板などを
使用することもできるから、スピント型電極に比べて、
電子源の大面積化および低コスト化が可能になる。
を利用したディスプレイの一例について図5を参照しな
がら説明する。
子源10の表面電極7に対向配置されるガラス基板33
を備え、ガラス基板33の電界放射型電子源10と対向
する面にはストライプ状にコレクタ電極31が形成さ
れ、表面電極7から放射される電子線によって可視光を
発光する蛍光体層32がコレクタ電極31を覆うように
形成されている。ここに、表面電極7はストライプ状に
形成されている。なお、電界放射型電子源10とガラス
基板33との間の空間は真空にしてある。
ライプ状に形成するとともに、コレクタ電極31を表面
電極7に直交するストライプ状に形成しておき、コレク
タ電極31および表面電極7を適宜選択して電圧(電
界)を印加することにより、電圧を印加した表面電極7
からのみ電子が放出される。そして、放出された電子
は、当該電子が放出された表面電極7において対向する
コレクタ電極31に電圧が印加されている領域から放出
された電子だけが加速され、該コレクタ電極31を覆う
蛍光体を光らせる。
では、特定の表面電極7と特定のコレクタ電極31とに
電圧を印加することにより、蛍光体層32のうち前記電
圧が印加された両電極7,31の交差する領域に対応す
る部分を光らせることができる。そして、電圧を印加す
る表面電極7およびコレクタ電極31を適宜切り替える
ことにより、画像や文字などを表示することが可能にな
る。
電子源10の製造方法で以下の条件により図1の電界放
射型電子源10を作成した。
0.01〜0.02Ωcm、厚さが525μmの(10
0)基板を用いた。多結晶シリコン層3(図2(a)参
照)の成膜は、LPCVD法により行い、成膜条件は、
真空度を20Pa、基板温度を640℃、モノシランガ
スの流量を標準状態で0.6L/min(600scc
m)とした。
フッ化水素水溶液とエタノールとを略1:1で混合した
電解液を用いた。陽極酸化は、多結晶シリコン層3のう
ち表面の直径10mmの領域のみが電解液に触れるよう
にし、他の部分は電解液に接触しないようにシールを行
い、電解液中に白金電極を浸し、500Wのタングステ
ンランプを用いて多結晶シリコン層3に一定の光パワー
で光照射を行いながら、白金電極を負極、n形シリコン
基板1(オーミック電極2)を正極として所定の電流を
流した。ここに、陽極酸化期間における電流密度は、3
0mA/cm2で一定とした。
る条件は、酸素ガスの流量を標準状態で0.3L/mi
n(300sccm)、酸化温度を900℃、酸化時間
を1時間とした。また、表面電極7は電子ビーム蒸着法
によって形成し、膜厚を12nmとした。ここにおい
て、最下層の薄膜電極層7bとしてはクロムを用い、最
上層の薄膜電極層7aとしては金を用いた。なお、最下
層の薄膜電極層7bの膜厚は2nm、最上層の薄膜電極
層7aの膜厚は10nmとした。
ャンバ(図示せず)内に導入して、図3に示すように表
面電極7と対向する位置にコレクタ電極21(放射電子
収集電極)を配置し、真空チャンバ内の真空度を5×1
0−5Paとして、表面電極7(正極)とオーミック電
極2(負極)との間に20Vの直流電圧Vpsを印加する
とともに、コレクタ電極21と表面電極7との間に10
0Vの直流電圧Vcを印加することによって、表面電極
7とオーミック電極2との間に流れるダイオード電流I
psと、電界放射型電子源10から表面電極7を通して放
射される電子e−(なお、図3中の一点鎖線は放射電子
流を示す)によりコレクタ電極21と表面電極7との間
に流れる放出電子電流Ieとを測定した。その結果、表
面電極7からコレクタ電極21に向かって電子が放出さ
れるのを観測することができた。
200℃で2分間アニールした後に、二次イオン質量分
析法(SIMS)により分析した結果、図6に示すよう
な深さプロファイルが得られ、図10に示した従来の電
界放射型電子源に比べて金(Au)の拡散深さが1/3
程度になっていることがわかる。なお、最上層の薄膜電
極層7aとして金を用いていることにより、表面電極7
が高い耐酸化性を有することから、例えばスピント型の
電子源に要求されるような高真空でなくても、経時的に
安定である。
を、図8(a)〜(c)に電界放射型電子源10の製造
方法における主要工程断面図を示す。なお、本実施形態
では、導電性基板として抵抗率が導体の抵抗率に比較的
近い単結晶のn形シリコン基板1(例えば、抵抗率が略
0.1Ωcmの(100)基板)を用いている。
7に示すように、n形シリコン基板1の主表面側に強電
界ドリフト部6が形成され、強電界ドリフト部6上に導
電性薄膜よりなる表面電極7が形成されている。また、
n形シリコン基板1の裏面にはオーミック電極2が形成
されている。
7を真空中に配置するとともに表面電極7に対向してコ
レクタ電極(図示せず)を配置し、表面電極7をオーミ
ック電極2に対して正極として直流電圧を印加するとと
もに、コレクタ電極を表面電極7に対して正極として直
流電圧を印加することにより、n形シリコン基板1から
強電界ドリフト部6へ注入された電子が強電界ドリフト
部6をドリフトし表面電極7を通して放出される。ここ
において、表面電極7とオーミック電極2との間に流れ
る電流をダイオード電流と称し、コレクタ電極と表面電
極7との間に流れる電流を放出電子電流と称し、ダイオ
ード電流に対する放出電子電流が大きいほど電子の放出
効率が高くなる。なお、本実施形態の電界放射型電子源
10では、表面電極7とオーミック電極2との間の直流
電圧を10〜20V程度の低電圧としても電子を放出さ
せることができる。
は、導電性基板たるn形シリコン基板1の厚み方向に直
交する断面が網目状に形成され上記電子がドリフトする
ドリフト部61と、網目の中に満たされたドリフト部6
1よりも熱伝導性の良い放熱部62とからなる。要する
に、放熱部62は、n形シリコン基板1の厚み方向に平
行な角柱状に形成されている。ここにおいて、ドリフト
部61は、酸化された多孔質多結晶シリコンよりなり、
放熱部62は、酸化された多結晶シリコンよりなる。
厚み方向に積層された二層の薄膜電極層7b,7aから
なり、強電界ドリフト部6のドリフト部61と放熱部6
2とのうちドリフト部61上にのみ形成されている点が
実施形態1と相違する。
10では、ドリフト部61で発生した熱が放熱部62を
通して放熱されるので、電子放出時にポッピング現象が
発生せず安定して高効率で電子を放出することができ
る。しかも、放熱部62上には表面電極7が形成されて
いないので、ドリフト部61と放熱部62との両方に跨
って表面電極7が形成される場合(つまり、強電界ドリ
フト部6上の全面にわたって表面電極7が形成される場
合)に比べて、放熱部62に流れる無駄な電流を低減で
き、電子放出効率を向上することができる。
ら説明する。
ック電極2を形成した後、n形シリコン基板1の主表面
上に所定膜厚(例えば、1.5μm)のノンドープの多
結晶シリコン層3を例えばLPCVD法によって形成
し、その後、多結晶シリコン層3上にフォトレジストを
塗布し、図9に示すようなフォトマスクMを利用し上記
フォトレジストをパターニングすることによってレジス
トマスク30を形成することにより図8(a)に示すよ
うな構造が得られる。ここに、フォトマスクMは、レジ
ストマスク30の平面形状が微小(例えば、0.1μm
オーダ)な略正方形になるように構成されているが、レ
ジストマスク30の平面形状が正方形以外の微小な多角
形状、微小な円形状、微小な星形などになるように構成
してもよい。
タノールとを略1:1で混合した混合液よりなる電解液
を用い、白金電極(図示せず)を負極、n形シリコン基
板1(オーミック電極2)を正極として、多結晶シリコ
ン層3の主表面側に光照射を行いながら所定の条件で陽
極酸化処理を行うことによって、多結晶シリコン層3の
主表面側においてレジストマスク30で覆われていない
部分が多孔質化されて多孔質多結晶シリコン層11が形
成され図8(b)に示すような構造が得られる。ここ
に、図8(b)中の12は多結晶シリコン層3の一部よ
りなる多結晶半導体層を示す。この多結晶半導体層12
は、四角柱状に形成される。なお、本実施形態では、陽
極酸化処理の条件として、電流密度を10mA/cm2
一定、陽極酸化時間を30秒とするとともに、陽極酸化
中に500Wのタングステンランプにより多結晶シリコ
ン層3の主表面側に光照射を行ったが、この条件は一例
であって特に限定されるものではない。
酸化(RTO:Rapid Thermal Oxidation)技術によ
って多孔質多結晶シリコン層11および多結晶半導体層
12の急速熱酸化を行うことによって強電界ドリフト部
6が形成され、続いて、強電界ドリフト部6上に表面電
極7を例えば電子ビーム蒸着法によって形成することに
より図8(c)に示す構造が得られる。ここに、図8
(c)における61は急速熱酸化された多孔質多結晶シ
リコン層11であって上述のドリフト部61に対応し、
62は急速熱酸化された多結晶半導体層12であって上
述の放熱部62に対応する。つまり、図8(c)におけ
るドリフト部61と放熱部62とで強電界ドリフト部6
を構成している。急速熱酸化の条件としては、酸化温度
を900℃、酸化時間を1時間とした。また、表面電極
7の膜厚は略12nmとし、最下層の薄膜電極層7bの
膜厚を2nm、最上層の薄膜電極層7aの膜厚を10n
mとした。
界放射型電子源10は、放出電子電流の経時変化が少な
くてポッピングノイズがなく、電子が安定して高効率で
放出された。また、この電界放射型電子源10は、電子
放出特性(例えば、電子放出電流)の真空度依存性が小
さく、低真空度でも良好な電子放出特性が得られたの
で、従来のような高真空で使用する必要がないから、電
界放射型電子源10を利用する装置の低コスト化が図れ
るとともに取り扱いが容易になる。
10では、ポッピングノイズが発生せずに高効率で安定
して電子を放出することができるが、これは、電圧の印
加により強電界ドリフト部6のドリフト部61に発生し
た熱が放熱部62を伝導して外部に放出され、温度上昇
が抑制されるからであると推考される。
性基板の一表面側に形成された多孔質材料よりなる強電
界ドリフト部と、該強電界ドリフト部上に形成された導
電性薄膜よりなる表面電極とを備え、表面電極を導電性
基板に対して正極として電圧を印加することにより導電
性基板から注入された電子が強電界ドリフト部をドリフ
トし表面電極を通して放出される電界放射型電子源であ
って、強電界ドリフト部は、少なくとも、導電性基板の
上記一表面側に形成された柱状の半導体結晶と、半導体
結晶間に介在するナノメータオーダの微結晶半導体層
と、微結晶半導体層の表面に形成され当該微結晶半導体
層の結晶粒径よりも小さな膜厚の絶縁膜とからなり、表
面電極は、厚み方向に積層された少なくとも二層の薄膜
電極層からなり、最上層の薄膜電極層は、放出される電
子のエネルギ近傍の状態密度が低い性質と、仕事関数が
Auと同じまたはそれ以下である性質との少なくとも一
方の性質を有し、最下層の薄膜電極層は、強電界ドリフ
ト部との密着性が良い性質を有するものであり、強電界
ドリフト部が、少なくとも、導電性基板の上記一表面側
に形成された柱状の半導体結晶と、半導体結晶間に介在
するナノメータオーダの微結晶半導体層と、微結晶半導
体層の表面に形成され当該微結晶半導体層の結晶粒径よ
りも小さな膜厚の絶縁膜とからなるので、電子放出特性
の真空度依存性が小さくかつ電子放出時にポッピング現
象が発生せず安定して高効率で電子を放出することがで
き、また、表面電極が、厚み方向に積層された少なくと
も二層の薄膜電極層からなり、最上層の薄膜電極層が、
放出される電子のエネルギ近傍の状態密度が低い性質
と、仕事関数がAuと同じまたはそれ以下である性質と
の少なくとも一方の性質を有し、最下層の薄膜電極層
が、強電界ドリフト部との密着性が良い性質を有するの
で、強電界ドリフト部をドリフトした電子が表面電極中
で散乱されにくくかつ表面電極が電界ドリフト部から剥
離するのを防止することができ、経時安定性が向上する
とともに、歩留まりが高くなって低コスト化を図ること
ができるという効果がある。
て、上記最上層の薄膜電極層の膜厚が、当該薄膜電極層
の成膜時に島状の結晶核が合体して平坦な連続膜となる
膜厚以上に設定されているので、断線の発生を抑制する
ことができるとともに、電子放出効率および耐熱性を向
上させることができるという効果がある。
て、上記最下層の薄膜電極層が、当該薄膜電極層上の薄
膜電極層から強電界ドリフト部中への拡散を防止できる
膜厚を有するので、上記最下層の薄膜電極層の膜厚を制
御するだけの簡単な管理で表面電極から強電界ドリフト
部への拡散を防止することができるという効果がある。
て、上記最下層の薄膜電極層が、Auよりも高い昇華エ
ンタルピーを有するので、上記最下層の薄膜電極層とし
てAuを用いる場合に比べて耐熱性および経時安定性が
向上し、上記最下層の薄膜電極層の膜厚を薄くすること
ができて表面電極の膜厚を薄くすることができるから、
電子放出効率を向上させることができるという効果があ
る。
4の発明において、上記表面電極の膜厚が、当該表面電
極中の電子の平均自由行程よりも小さく設定されている
ので、電子放出効率を向上させることができるという効
果がある。
5の発明において、上記柱状の半導体結晶が、柱状の多
結晶シリコンであり、上記微結晶半導体層が、微結晶シ
リコン層であり、上記絶縁膜が、シリコン酸化膜である
ので、シリコンプロセスを利用しながらも大面積化が可
能になるという効果がある。
6の発明において、上記表面電極を構成する薄膜電極層
は二層であって、最上層の薄膜電極層がAuよりなり、
最下層の薄膜電極層がCr、Ni、Pt、Ti、Zr、
Rh、Hf、Irおよびそれらの酸化物からなる群より
選択される材料よりなるので、最下層の薄膜電極層を比
較的安価な材料を用いて形成することができるという効
果がある。
て、上記表面電極が、真空蒸着法あるいはCVD法ある
いはスパッタ法あるいはイオンプレーティング法により
成膜されているので、表面電極を半導体プロセスで利用
される一般的な方法により成膜できるという効果があ
る。
8の発明において、上記強電界ドリフト部が、上記電子
がドリフトするドリフト部とドリフト部よりも熱伝導性
の良い放熱部とからなり、表面電極は、ドリフト部と放
熱部とのうちドリフト部上のみに形成されていないの
で、放熱部に流れる無駄な電流を低減でき、電子放出効
率を向上することができるという効果がある。
図である。
る。
を示す構成元素の深さプロファイルである。
(b)は概略水平断面図である。
図である。
の平面図である。
結果を示す構成元素の深さプロファイルである。
Claims (9)
- 【請求項1】 導電性基板と、導電性基板の一表面側に
形成された多孔質材料よりなる強電界ドリフト部と、該
強電界ドリフト部上に形成された導電性薄膜よりなる表
面電極とを備え、表面電極を導電性基板に対して正極と
して電圧を印加することにより導電性基板から注入され
た電子が強電界ドリフト部をドリフトし表面電極を通し
て放出される電界放射型電子源であって、強電界ドリフ
ト部は、少なくとも、導電性基板の上記一表面側に形成
された柱状の半導体結晶と、半導体結晶間に介在するナ
ノメータオーダの微結晶半導体層と、微結晶半導体層の
表面に形成され当該微結晶半導体層の結晶粒径よりも小
さな膜厚の絶縁膜とからなり、表面電極は、厚み方向に
積層された少なくとも二層の薄膜電極層からなり、最上
層の薄膜電極層は、放出される電子のエネルギ近傍の状
態密度が低い性質と、仕事関数がAuと同じまたはそれ
以下である性質との少なくとも一方の性質を有し、最下
層の薄膜電極層は、強電界ドリフト部との密着性が良い
性質を有することを特徴とする電界放射型電子源。 - 【請求項2】 上記最上層の薄膜電極層の膜厚は、当該
薄膜電極層の成膜時に島状の結晶核が合体して平坦な連
続膜となる膜厚以上に設定されてなることを特徴とする
請求項1記載の電界放射型電子源。 - 【請求項3】 上記最下層の薄膜電極層は、当該薄膜電
極層上の薄膜電極層から強電界ドリフト部中への拡散を
防止できる膜厚を有することを特徴とする請求項1記載
の電界放射型電子源。 - 【請求項4】 上記最下層の薄膜電極層は、Auよりも
高い昇華エンタルピーを有することを特徴とする請求項
1記載の電界放射型電子源。 - 【請求項5】 上記表面電極の膜厚は、当該表面電極中
の電子の平均自由行程よりも小さく設定されてなること
を特徴とする請求項1ないし請求項4のいずれかに記載
の電界放射型電子源。 - 【請求項6】 上記柱状の半導体結晶は、柱状の多結晶
シリコンであり、上記微結晶半導体層は、微結晶シリコ
ン層であり、上記絶縁膜は、シリコン酸化膜 であること
を特徴とする請求項1ないし請求項5のいずれかに記載
の電界放射型電子源。 - 【請求項7】 上記表面電極を構成する薄膜電極層は二
層であって、最上層の薄膜電極層がAuよりなり、最下
層の薄膜電極層がCr、Ni、Pt、Ti、Zr、R
h、Hf、Irおよびそれらの酸化物からなる群より選
択される材料よりなることを特徴とする請求項1ないし
請求項6のいずれかに記載の電界放射型電子源。 - 【請求項8】 上記表面電極は、真空蒸着法あるいはC
VD法あるいはスパッタ法あるいはイオンプレーティン
グ法により成膜されてなることを特徴とする請求項7記
載の電界放射型電子源。 - 【請求項9】 上記強電界ドリフト部は、上記電子がド
リフトするドリフト部とドリフト部よりも熱伝導性の良
い放熱部とからなり、表面電極は、ドリフト部と放熱部
とのうちドリフト部上のみに形成されてなることを特徴
とする請求項1ないし請求項8のいずれかに記載の電界
放射型電子源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000226059A JP3335161B2 (ja) | 1999-07-27 | 2000-07-26 | 電界放射型電子源 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11-211899 | 1999-07-27 | ||
JP21189999 | 1999-07-27 | ||
JP2000226059A JP3335161B2 (ja) | 1999-07-27 | 2000-07-26 | 電界放射型電子源 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001101967A JP2001101967A (ja) | 2001-04-13 |
JP3335161B2 true JP3335161B2 (ja) | 2002-10-15 |
Family
ID=26518893
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000226059A Expired - Fee Related JP3335161B2 (ja) | 1999-07-27 | 2000-07-26 | 電界放射型電子源 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3335161B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1276130A2 (en) * | 2001-06-26 | 2003-01-15 | Matsushita Electric Works, Ltd. | Method of and apparatus for manufacturing field emission-type electron source |
-
2000
- 2000-07-26 JP JP2000226059A patent/JP3335161B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001101967A (ja) | 2001-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6583578B1 (en) | Field emission-type electron source and manufacturing method thereof | |
KR100420772B1 (ko) | 전계방사형 전자원 및 그의 제조방법 | |
JP2987140B2 (ja) | 電界放射型電子源およびその製造方法および平面発光装置およびディスプレイ装置および固体真空デバイス | |
KR100486951B1 (ko) | 전계방사형 전자원 | |
JP3335161B2 (ja) | 電界放射型電子源 | |
JP3789064B2 (ja) | 電子放出素子 | |
JP3465657B2 (ja) | 電界放射型電子源およびその製造方法 | |
JP3508652B2 (ja) | 電界放射型電子源およびその製造方法 | |
JP3589172B2 (ja) | 電界放射型電子源 | |
JP3363429B2 (ja) | 電界放射型電子源およびその製造方法 | |
JP3788228B2 (ja) | 電界放射型電子源 | |
JP3079086B2 (ja) | 電界放射型電子源の製造方法 | |
CN100545984C (zh) | 电场放射型电子源 | |
JP3480464B2 (ja) | 電界放射型電子源の製造方法 | |
JP3603682B2 (ja) | 電界放射型電子源 | |
JP3508651B2 (ja) | 電界放射型電子源およびその製造方法 | |
JP3963121B2 (ja) | 陽極酸化方法、電気化学酸化方法、電界放射型電子源およびその製造方法 | |
JP3687520B2 (ja) | 電界放射型電子源およびその製造方法 | |
JP3587141B2 (ja) | 電界放射型電子源及びその製造方法 | |
JP3985445B2 (ja) | 電界放射型電子源の製造方法 | |
JP2001210219A (ja) | 電界放射型電子源 | |
JP2003016930A (ja) | 電界放射型電子源の製造方法 | |
JP2001210229A (ja) | 電界放射型電子源の製造方法 | |
JP2003281992A (ja) | 電子源およびその製造方法 | |
JP2002134002A (ja) | 電界放射型電子源およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020409 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020716 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070802 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 7 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100802 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110802 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120802 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130802 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |