JP3480464B2 - 電界放射型電子源の製造方法 - Google Patents
電界放射型電子源の製造方法Info
- Publication number
- JP3480464B2 JP3480464B2 JP2002122330A JP2002122330A JP3480464B2 JP 3480464 B2 JP3480464 B2 JP 3480464B2 JP 2002122330 A JP2002122330 A JP 2002122330A JP 2002122330 A JP2002122330 A JP 2002122330A JP 3480464 B2 JP3480464 B2 JP 3480464B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- electron source
- electric field
- surface electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
て電界放射により電子線を放射するようにした電界放射
型電子源の製造方法に関するものである。
えば米国特許3665241号などに開示されているい
わゆるスピント(Spindt)型電極と呼ばれるものがあ
る。このスピント型電極は、微小な円錐状のエミッタチ
ップを多数配置した基板と、エミッタチップの先端部を
露出させる放射孔を有するとともにエミッタチップに対
して絶縁された形で配置されたゲート層とを備え、真空
中にてエミッタチップをゲート層に対して負極として高
電圧を印加することにより、エミッタチップの先端から
放射孔を通して電子線を放射するものである。
ロセスが複雑であるとともに、多数の円錐状のエミッタ
チップを精度良く構成することが難しく、例えば平面発
光装置やディスプレイなどへ応用する場合に大面積化が
難しいという問題があった。また、スピント型電極は、
電界がエミッタチップの先端に集中するので、エミッタ
チップの先端の周りの真空度が低くて残留ガスが存在す
るような場合、放射された電子によって残留ガスがプラ
スイオンにイオン化され、プラスイオンがエミッタチッ
プの先端に衝突するから、エミッタチップの先端がダメ
ージ(例えば、イオン衝撃による損傷)を受け、放射さ
れる電子の電流密度や効率などが不安定になったり、エ
ミッタチップの寿命が短くなってしまうという問題が生
じる。したがって、スピント型電極では、この種の問題
の発生を防ぐために、高真空(約10-5Pa〜約10-6
Pa)で使用する必要があり、コストが高くなるととも
に、取扱いが面倒になるという不具合があった。
(Metal Insulator Metal)方式やMOS(Metal Oxid
e Semiconductor)型の電界放射型電子源が提案されて
いる。前者は金属−絶縁膜−金属、後者は金属−酸化膜
−半導体の積層構造を有する平面型の電界放射型電子源
である。しかしながら、このタイプの電界放射型電子源
において電子の放出効率を高めるためには(多くの電子
を放射させるためには)、上記絶縁膜や上記酸化膜の膜
厚を薄くする必要があるが、上記絶縁膜や上記酸化膜の
膜厚を薄くしすぎると、上記積層構造の上下の電極間に
電圧を印加した時に絶縁破壊を起こす恐れがあり、この
ような絶縁破壊を防止するためには上記絶縁膜や上記酸
化膜の膜厚の薄膜化に制約があるので、電子の放出効率
(引き出し効率)をあまり高くできないという不具合が
あった。
とができる電界放射型電子源として、近年では、例えば
特開平8−250766号公報に開示されているよう
に、シリコン基板などの単結晶の半導体基板を用い、そ
の半導体基板の一表面を陽極酸化することにより多孔質
半導体層(ポーラスシリコン層)を形成して、その多孔
質半導体層上に金属薄膜(導電性薄膜)よりなる表面電
極を形成し、半導体基板と表面電極との間に電圧を印加
して電子を放射させるように構成した電界放射型電子源
(半導体冷電子放出素子)が提案されている。
66号公報に記載の電界放射型電子源では、電子放出時
にいわゆるポッピング現象が生じやすく、放出電子量に
むらが起こりやすいので、平面発光装置やディスプレイ
装置などに応用すると、発光むらができてしまうという
不具合がある。
72340号、特願平10−272342号において、
導電性基板と金属薄膜(表面電極)との間に介在し導電
性基板から注入された電子がドリフトする強電界ドリフ
ト層を酸化した多孔質多結晶シリコン層により構成した
電界放射型電子源を提案した。この電界放射型電子源1
0’は、例えば、図3に示すように、導電性基板たるn
形シリコン基板1の主表面側に酸化した多孔質多結晶シ
リコン層よりなる強電界ドリフト層6”が形成され、強
電界ドリフト層6”上に金属薄膜よりなる表面電極7が
形成され、n形シリコン基板1の裏面にオーミック電極
2が形成されている。なお、図3に示す例では、n形シ
リコン基板1と強電界ドリフト層6”との間にノンドー
プの多結晶シリコン層3を介在させてあるが、多結晶シ
リコン層3を介在させずにn形シリコン基板上に強電界
ドリフト層6”を形成した構成も提案されている。
から電子を放出させるには、表面電極7に対向配置され
たコレクタ電極21を設け、表面電極7とコレクタ電極
21との間を真空とした状態で、表面電極7をn形シリ
コン基板1(オーミック電極2)に対して高電位側(正
極)となるように表面電極7とn形シリコン基板1との
間に直流電圧Vpsを印加するとともに、コレクタ電極2
1が表面電極7に対して高電位側となるようにコレクタ
電極21と表面電極7との間に直流電圧Vcを印加す
る。各直流電圧Vps,Vcを適宜に設定すれば、n形シ
リコン基板1から注入された電子が強電界ドリフト層
6”をドリフトし表面電極7を通して放出される(な
お、図3中の一点鎖線は表面電極7を通して放出された
電子e-の流れを示す)。表面電極7には仕事関数の小
さな材料(例えば、金)が採用され、表面電極7の膜厚
は10nm〜15nm程度に設定されている。
0’では、表面電極7とオーミック電極2との間に流れ
る電流をダイオード電流Ipsと呼び、コレクタ電極21
と表面電極7との間に流れる電流をエミッション電流
(放出電子電流)Ieと呼ぶことにすれば(図3参
照)、ダイオード電流Ipsに対するエミッション電流I
eの比率(=Ie/Ips)が大きいほど電子放出効率が高
くなる。なお、この電界放射型電子源10’では、表面
電極7とオーミック電極2との間に印加する直流電圧V
psを10〜20V程度の低電圧としても電子を放出させ
ることができる。
出特性の真空度依存性が小さく且つ電子放出時にポッピ
ング現象が発生せず安定して電子を高い電子放出効率で
放出することができる。
界ドリフト層6”が、導電性基板たるn形シリコン基板
1上にノンドープの多結晶シリコン層を堆積させた後
に、該多結晶シリコン層を陽極酸化処理にて多孔質化
し、多孔質化された多結晶シリコン層(多孔質多結晶シ
リコン層)を急速加熱法によって例えば900℃の温度
で酸化することにより形成されている。ここにおいて、
陽極酸化処理に用いる電解液としては、フッ化水素水溶
液とエタノールとを略1:1で混合した液を用いてい
る。また、急速加熱法によって酸化する工程では、ラン
プアニール装置を用い、基板温度を乾燥酸素中で室温か
ら900℃まで上昇させた後、基板温度を900℃で1
時間維持することで酸化し、その後、基板温度を室温ま
で下降させている。
ト層6”は、図4に示すように、少なくとも、柱状の多
結晶シリコンのグレイン51と、グレイン51の表面に
形成された薄いシリコン酸化膜52と、グレイン51間
に介在するナノメータオーダのシリコン微結晶63と、
シリコン微結晶63の表面に形成され当該シリコン微結
晶63の結晶粒径よりも小さな膜厚の酸化膜であるシリ
コン酸化膜64とから構成されると考えられる。すなわ
ち、強電界ドリフト層6”は、陽極酸化処理を行う前の
多結晶シリコン層に含まれていた各グレインの表面が多
孔質化し各グレインの中心部分では結晶状態が維持され
ているものと考えられる。したがって、強電界ドリフト
層6”に印加された電界の大部分はシリコン酸化膜64
に集中的にかかり、注入された電子はシリコン酸化膜6
4にかかっている強電界により加速されグレイン51間
を表面に向かって図4中の矢印Aの向き(図4中の上方
向)へドリフトするので、電子放出効率を向上させるこ
とができる。なお、強電界ドリフト層6”の表面に到達
した電子はホットエレクトロンであると考えられ、表面
電極7を容易にトンネルし真空中に放出される。
性基板としてn形シリコン基板1を用いているが、図5
に示すように、ガラス基板からなる絶縁性基板11の一
表面に導電性層12を形成したものを用いた電界放射型
電子源10”も提案されている。ここに、上述の電界放
射型電子源10’と同様の構成要素には同一の符号を付
して説明を省略する。
から電子を放出させるには、表面電極7に対向配置され
たコレクタ電極21を設け、表面電極7とコレクタ電極
21との間を真空とした状態で、表面電極7が導電性層
12に対して高電位側(正極)となるように表面電極7
と導電性層12との間に直流電圧Vpsを印加するととも
に、コレクタ電極21が表面電極7に対して高電位側と
なるようにコレクタ電極21と表面電極7との間に直流
電圧Vcを印加する。各直流電圧Vps,Vcを適宜に設
定すれば、導電性層12から注入された電子が強電界ド
リフト層6”をドリフトし表面電極7を通して放出され
る(なお、図5中の一点鎖線は表面電極7を通して放出
された電子e-の流れを示す。)上述の構成を有する電
界放射型電子源10”では、表面電極7と導電性層12
との間に流れる電流をダイオード電流Ipsと呼び、コレ
クタ電極21と表面電極7との間に流れる電流をエミッ
ション電流(放出電子電流)Ieと呼ぶことにすれば
(図5参照)、ダイオード電流Ipsに対するエミッショ
ン電流Ieの比率(=Ie/Ips)が大きいほど電子放出
効率が高くなる。なお、この電界放射型電子源10”で
は、表面電極7と導電性層12との間に印加する直流電
圧Vpsを10〜20V程度の低電圧としても電子を放出
させることができる。
における絶縁性基板11として石英ガラス基板に比べて
比較的安価なガラス基板(例えば、無アルカリガラス基
板、低アルカリガラス基板、ソーダライムガラス基板な
ど)を用いれば絶縁性基板11の耐熱温度は低下するも
のの低コスト化を図ることができるので、多結晶シリコ
ン層の形成温度を低温化する(例えば、600℃以下に
する)ことが考えられる。
シリコン層を比較的低温で形成した場合には、比較的高
温で形成された多結晶シリコン層に比べて多結晶シリコ
ン層の結晶性が悪く、欠陥も多くなってしまうので、結
果的に強電界ドリフト層6”中に含まれる欠陥が増加し
て電子放出特性が悪化するとともに信頼性が低下してし
まうという不具合があった。例えば、強電界ドリフト層
6”における各シリコン酸化膜52,64中に欠陥が存
在すれば、各シリコン酸化膜52,64の絶縁耐圧が低
くなって電子源の絶縁耐圧が低くなったり、電子の散乱
のために電子放出効率が低下してしまう。また、多結晶
シリコン層のような多結晶半導体層を導電性基板上に低
温で形成した場合には、導電性基板と多結晶半導体層と
の界面近傍にショットキ障壁が形成されたり、高抵抗の
アモルファス層が形成されたりして、結果的に導電性基
板から強電界ドリフト層6”への電子注入が阻害された
り、発熱による信頼性の低下につながることが考えられ
る。
あり、その目的は、低コスト化を図れ電子放出効率およ
び信頼性を向上できる電界放射型電子源の製造方法を提
供することにある。
目的を達成するために、導電性基板と、導電性基板の一
表面側に形成された酸化した多孔質多結晶半導体層より
なる強電界ドリフト層と、該強電界ドリフト層上に形成
された表面電極とを備え、表面電極を導電性基板に対し
て正極として電圧を印加することにより導電性基板から
注入された電子が強電界ドリフト層をドリフトし表面電
極を通して放出される電界放射型電子源の製造方法であ
って、導電性基板の一表面側に多結晶半導体からなる層
状の半導体層を形成する工程と、前記半導体層をアニー
ルすることにより多結晶半導体層を形成する工程と、陽
極酸化処理にて多結晶半導体層の少なくとも一部を多孔
質化することにより多孔質多結晶半導体層を形成する工
程と、多孔質多結晶半導体層を酸化することにより強電
界ドリフト層を形成する工程とを有することを特徴と
し、多結晶半導体からなる層状の半導体層をアニールす
ることにより多結晶半導体層を形成するので、多結晶半
導体層を比較的低温で形成しながらも多結晶半導体層の
結晶性を改善することができて従来の比較的低温で形成
した多結晶半導体層に比べて欠陥を少なくすることがで
き、結果的に強電界ドリフト層の酸化膜中の欠陥が減少
するので、低コスト化を図れ電子放出効率および信頼性
を向上可能な電界放射型電子源を提供することができ
る。また、多結晶半導体からなる層状の半導体層をアニ
ールすることにより、導電性基板と半導体層との界面近
傍に導電性基板の構成元素と半導体層の構成元素とから
なる化合物層や合金層を形成させたり、導電性基板と半
導体層との界面近傍での半導体層の結晶化を促進させる
ことができ、導電性基板と半導体層との界面近傍でのシ
ョットキ障壁の高さを低くしたり界面近傍の抵抗を低減
することができるので、結果的に発熱による特性劣化を
防止することができて、電子放出効率が高く且つ信頼性
が高い電界放射型電子源を実現することができる。
て、前記半導体層のアニールは、真空中若しくは不活性
ガス中で行うので、前記半導体層のアニール時に前記半
導体層へ活性な不純物が導入されるのを抑制することが
できる。
2の発明において、前記半導体層のアニールは、100
℃から700℃の温度範囲で行うので、前記導電性基板
として例えばガラス基板の一表面側に導電性層を設けた
ものを採用するような場合に、ガラス基板として石英ガ
ラス基板に比べて耐熱温度が低く安価なガラス基板を用
いることが可能になって低コスト化を図れる。
すように導電性基板としてガラス基板からなる絶縁性基
板11の一表面上に導電性層(例えば、クロム膜、チタ
ン膜、タングステン膜などの金属膜や複数種類の金属膜
の積層膜、ITO膜など)12を設けたものを用いてい
る。このように絶縁性基板11の一表面側に導電性層1
2を形成した基板を用いる場合には、導電性基板として
半導体基板を用いる場合に比べて、電子源の大面積化お
よび低コスト化が可能になる。
構成は、図5に示した従来構成と略同じであって、図1
(f)に示すように、絶縁性基板11上の導電性層12
上に多結晶半導体層としてノンドープの多結晶シリコン
層3’が形成され、多結晶シリコン層3’上に酸化した
多孔質多結晶シリコン層よりなる強電界ドリフト層6が
形成され、強電界ドリフト層6上に表面電極7が形成さ
れている。表面電極7には仕事関数の小さな材料(例え
ば、金)が採用され、表面電極7の膜厚は10〜15n
m程度に設定されている。強電界ドリフト層6の構造に
ついては後述する。なお、図1(f)の例では、導電性
層12と強電界ドリフト層6との間に多結晶シリコン層
3’の一部を介在させてあるが、多結晶シリコン層3’
を介在させずに導電性層12上に強電界ドリフト層6を
形成した構成を採用してもよい。
10から電子を放出させるには、図5に示した従来構成
と同様に、表面電極7に対向配置されたコレクタ電極2
1(図5参照)を設け、表面電極7とコレクタ電極21
との間を真空とした状態で、表面電極7が導電性層12
に対して高電位側(正極)となるように表面電極7と導
電性層12との間に直流電圧Vpsを印加するとともに、
コレクタ電極21が表面電極7に対して高電位側となる
ようにコレクタ電極21と表面電極7との間に直流電圧
Vcを印加する。各直流電圧Vps,Vcを適宜に設定す
れば、導電性層12から注入された電子が強電界ドリフ
ト層6をドリフトし表面電極7を通して放出される。
の製造方法について図1を参照しながら説明する。
タ法などによって導電性層12を形成して導電性基板を
構成することで図1(a)に示す構造が得られる。
導電性層12上)に所定膜厚(例えば、1.5μm)の
多結晶半導体たる多結晶シリコンからなる層状の半導体
層として多結晶シリコン層3を形成(成膜)することに
より図1(b)に示す構造が得られる。なお、多結晶シ
リコン層3の成膜方法としては、例えばCVD法(例え
ばLPCVD法、プラズマCVD法、触媒CVD法な
ど)やスパッタ法やCGS(Continuous Grain Silic
on)法などを採用すればよいが、成膜温度を600℃以
下とすることで絶縁性基板11として、例えば、無アル
カリガラス基板、低アルカリガラス基板、ソーダライム
ガラス基板などの比較的安価なガラス基板を用いること
ができて低コスト化を図ることができる。
た後、多結晶シリコン層3を不活性ガスであるN2ガス
中で規定のアニール温度(例えば、400℃〜600
℃)にて規定時間(例えば、1時間)のアニールを行う
ことによって結晶性を改善するとともに欠陥を低減する
ことにより、図1(c)に示す構造が得られる。図1
(c)中の3’はアニール後の多結晶シリコン層を示し
ており、本実施形態ではアニール後の多結晶シリコン層
3’が多結晶半導体層を構成している。なお、多結晶シ
リコン層3をアニールする際の不活性ガスはN2ガスに
限らず、例えばArガスなどを採用してもよい。また、
多結晶シリコン層3のアニールは不活性ガス中に限らず
真空中で行ってもよく、不活性ガス中若しくは真空中で
アニールを行うことで、アニール時に多結晶シリコン層
3へ活性な不純物が導入されるのを抑制することができ
る。また、多結晶シリコン層3をアニールする際の温度
は、100℃〜700℃の温度範囲で導電性基板の材料
などの耐熱温度を考慮した上で比較的高い温度に設定す
ることが望ましい。このようにアニールを100℃〜7
00℃の温度範囲で行うことにより、導電性基板として
例えばガラス基板の一表面側に導電性層を設けたものを
採用するような場合に、ガラス基板として石英ガラス基
板に比べて耐熱温度が低く安価なガラス基板を用いるこ
とが可能になって低コスト化を図れる。ただし、このア
ニールの温度は絶縁性基板11として、例えば、無アル
カリガラス基板、低アルカリガラス基板、ソーダライム
ガラス基板を用いている場合には、400℃〜600℃
の温度範囲が好ましい。
ン層3’上に後述の多孔質多結晶シリコン層4を所定領
域にのみ形成するためのマスク材(図示せず)を設け、
その後、55wt%のフッ化水素水溶液とエタノールと
を略1:1で混合した混合液よりなる電解液の入った陽
極酸化処理槽を利用し、白金電極(図示せず)を負極、
導電性層12を正極として、多結晶シリコン層3’に光
照射を行いながら所定の条件で陽極酸化処理を行うこと
によって、多孔質多結晶シリコン層4が形成され、上記
マスク材を除去することにより、図1(d)に示す構造
が得られる。ここにおいて、本実施形態では、陽極酸化
処理の条件として、陽極酸化処理の期間、多結晶シリコ
ン層3’の表面に照射する光パワーを一定、電流密度を
一定としたが、この条件は適宜変更してもよい(例え
ば、電流密度を変化させてもよい)。
多結晶シリコン層4を1モルの硫酸(H2SO4)水溶液
中で電気化学的に酸化して強電界ドリフト層6を形成す
ることにより、図1(e)に示す構造が得られる。な
お、電気化学的な酸化の際に用いる水溶液および濃度は
特に限定するものではなく、例えば硝酸水溶液などを用
いてもよい。
界ドリフト層6上に導電性薄膜(例えば、金薄膜)から
なる表面電極7を例えば蒸着法により形成することによ
って、図1(f)に示す構造の電界放射型電子源10が
得られる。なお、表面電極7の形成方法は蒸着法に限定
されるものではなく、例えばスパッタ法を用いてもよ
い。
射型電子源10の強電界ドリフト層6は、従来構成にお
いて図4を用いて説明した強電界ドリフト層6”と同様
に、少なくとも、柱状の多結晶シリコンのグレイン51
と、グレイン51の表面に形成された薄いシリコン酸化
膜52と、グレイン51間に介在するナノメータオーダ
のシリコン微結晶63と、シリコン微結晶63の表面に
形成され当該シリコン微結晶63の結晶粒径よりも小さ
な膜厚の酸化膜であるシリコン酸化膜64とから構成さ
れると考えられる。ただし、本実施形態の電界放射型電
子源10では、多結晶シリコン層3をアニールした後に
陽極酸化処理にて形成した多孔質多結晶シリコン層4を
酸化することで強電界ドリフト層6を形成しているの
で、層状の半導体層たる多結晶シリコン層3をアニール
することにより多結晶半導体層たる多結晶シリコン層
3’が形成されるから、多結晶シリコン層3’を比較的
低温(600℃以下)で形成しながらも多結晶シリコン
層3’の結晶性を従来の比較的低温で形成した多結晶シ
リコン層3に比べて改善できて欠陥を少なくすることが
でき、結果的に強電界ドリフト層6の酸化膜であるシリ
コン酸化膜64,52中の欠陥が減少するから、低コス
ト化を図れ電子放出効率および信頼性を向上可能な電界
放射型電子源10を提供することができる。また、多結
晶シリコン層3をアニールすることにより、導電性層1
2と多結晶シリコン層3との界面近傍に導電性層12の
構成元素と多結晶シリコン層3の構成元素とからなる化
合物層や合金層を形成させたり、導電性層12と多結晶
シリコン層3との界面近傍での多結晶シリコン層3の結
晶化を促進させることができ、導電性層12と多結晶シ
リコン層3との界面近傍でのショットキ障壁の高さを低
くしたり界面近傍の抵抗を低減することができるので、
結果的に発熱による特性劣化を防止することができて、
電子放出効率が高く且つ信頼性が高い電界放射型電子源
10を実現することができる。なお、上述の製造方法で
製造された電界放射型電子源10は、図3に示した従来
の電界放射型電子源10’と同様に、電子放出特性の真
空度依存性が小さく且つ電子放出時にポッピング現象が
発生せず安定して電子を放出することができる。
照)および本実施形態の製造方法により製造した電界放
射型電子源10の電子放出特性(エミッション電流I
e、電子放出効率など)を測定した結果を図2に示す。
図2において、(a)は従来例(つまり、アニールな
し)、(b)はアニール温度を500℃とした実施例
1、(c)はアニール温度を550℃とした実施例2、
それぞれの測定結果である。(a)〜(c)の横軸は上
述の直流電圧Vps、左側の縦軸は電流密度を示し、イが
ダイオード電流Ipsの電流密度、ロがエミッション電流
Ieの電流密度を示す。また、(a)〜(c)の右側の
縦軸は電子放出効率としてあり、ハが電子放出効率を示
す。なお、上述の直流電圧Vcは100V一定とし、電
子放出効率は、(Ie/Ips)×100[%]として求
めた値である。また、従来例、実施例1および実施例2
のいずれも導電性基板上への多結晶シリコン層3の堆積
はプラズマCVD法により行った。
1,2ではアニールを行っていない従来例に比べてエミ
ッション電流Ieおよび電子放出効率が大幅に向上して
いることが分かる。また、実施例1と実施例2とを比較
すると、アニール温度の高い実施例2の方が実施例1に
比べてエミッション電流Ieおよび電子放出効率の両方
とも向上していることが分かる。
導体層を多結晶シリコンからなる多結晶シリコン層3に
より構成しているが、層状の半導体層を例えばシリコン
微結晶のような半導体微結晶により構成してもよく、こ
の場合にはシリコン微結晶からなる層状の半導体層を形
成した後に、アニールによって多結晶化することで多結
晶シリコン層3’を形成すればよい。
基板からなる絶縁性基板11の一表面に導電性層12を
形成したものを用いているが、導電性基板としては、ク
ロムなどの金属基板を用いてもよいし、半導体基板(例
えば、抵抗率が導体の抵抗率に比較的近いn形シリコン
基板や、一表面側に導電性層としてn形領域が形成され
たp形シリコン基板など)などを用いてもよい。絶縁性
基板11もガラス基板の他にセラミック基板などを用い
ることができる。
して金を採用しているが、表面電極7の材料は金に限定
されるものではなく、例えば、アルミニウム、クロム、
タングステン、ニッケル、白金などを採用してもよい。
少なくとも2層の薄膜層で構成してもよい。表面電極7
が2層の薄膜層で構成される場合には、上層の薄膜層の
材料として例えば金などを採用し、下層の薄膜層(強電
界ドリフト層6側の薄膜層)の材料として例えば、クロ
ム、ニッケル、白金、チタン、イリジウムなどを採用す
ればよい。
6を酸化した多孔質多結晶シリコン層により構成してい
るが、強電界ドリフト層6をその他の酸化した多孔質多
結晶半導体層により構成してもよい。
性基板の一表面側に形成された酸化した多孔質多結晶半
導体層よりなる強電界ドリフト層と、該強電界ドリフト
層上に形成された表面電極とを備え、表面電極を導電性
基板に対して正極として電圧を印加することにより導電
性基板から注入された電子が強電界ドリフト層をドリフ
トし表面電極を通して放出される電界放射型電子源の製
造方法であって、導電性基板の一表面側に多結晶半導体
からなる層状の半導体層を形成する工程と、前記半導体
層をアニールすることにより多結晶半導体層を形成する
工程と、陽極酸化処理にて多結晶半導体層の少なくとも
一部を多孔質化することにより多孔質多結晶半導体層を
形成する工程と、多孔質多結晶半導体層を酸化すること
により強電界ドリフト層を形成する工程とを有するの
で、多結晶半導体からなる層状の半導体層をアニールす
ることにより多結晶半導体層が形成されるから、多結晶
半導体層を比較的低温で形成しながらも多結晶半導体層
の結晶性を改善することができて従来の比較的低温で形
成した多結晶半導体層に比べて欠陥を少なくすることが
でき、結果的に強電界ドリフト層の酸化膜中の欠陥が減
少するから、低コスト化を図れ電子放出効率および信頼
性を向上可能な電界放射型電子源を提供することができ
るという効果がある。また、多結晶半導体からなる層状
の半導体層をアニールすることにより、導電性基板と半
導体層との界面近傍に導電性基板の構成元素と半導体層
の構成元素とからなる化合物層や合金層を形成させた
り、導電性基板と半導体層との界面近傍での半導体層の
結晶化を促進させることができ、導電性基板と半導体層
との界面近傍でのショットキ障壁の高さを低くしたり界
面近傍の抵抗を低減することができるので、結果的に発
熱による特性劣化を防止することができて、電子放出効
率が高く且つ信頼性が高い電界放射型電子源を実現する
ことができるという効果がある。
て、前記半導体層のアニールは、真空中若しくは不活性
ガス中で行うので、前記半導体層のアニール時に前記半
導体層へ活性な不純物が導入されるのを抑制することが
できるという効果がある。
2の発明において、前記半導体層のアニールは、100
℃から700℃の温度範囲で行うので、前記導電性基板
として例えばガラス基板の一表面側に導電性層を設けた
ものを採用するような場合に、ガラス基板として石英ガ
ラス基板に比べて耐熱温度が低く安価なガラス基板を用
いることが可能になって低コスト化を図れるという効果
がある。
するための主要工程断面図である。
子源と従来例との電子放出特性の比較図である。
ある。
図である。
Claims (3)
- 【請求項1】 導電性基板と、導電性基板の一表面側に
形成された酸化した多孔質多結晶半導体層よりなる強電
界ドリフト層と、該強電界ドリフト層上に形成された表
面電極とを備え、表面電極を導電性基板に対して正極と
して電圧を印加することにより導電性基板から注入され
た電子が強電界ドリフト層をドリフトし表面電極を通し
て放出される電界放射型電子源の製造方法であって、導
電性基板の一表面側に多結晶半導体からなる層状の半導
体層を形成する工程と、前記半導体層をアニールするこ
とにより多結晶半導体層を形成する工程と、陽極酸化処
理にて多結晶半導体層の少なくとも一部を多孔質化する
ことにより多孔質多結晶半導体層を形成する工程と、多
孔質多結晶半導体層を酸化することにより強電界ドリフ
ト層を形成する工程とを有することを特徴とする電界放
射型電子源の製造方法。 - 【請求項2】 前記半導体層のアニールは、真空中若し
くは不活性ガス中で行うことを特徴とする請求項1記載
の電界放射型電子源の製造方法。 - 【請求項3】 前記半導体層のアニールは、100℃か
ら700℃の温度範囲で行うことを特徴とする請求項1
または請求項2記載の電界放射型電子源の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002122330A JP3480464B2 (ja) | 2001-04-24 | 2002-04-24 | 電界放射型電子源の製造方法 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001-125157 | 2001-04-24 | ||
JP2001125157 | 2001-04-24 | ||
JP2001-192138 | 2001-06-26 | ||
JP2001192138 | 2001-06-26 | ||
JP2002122330A JP3480464B2 (ja) | 2001-04-24 | 2002-04-24 | 電界放射型電子源の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003086093A JP2003086093A (ja) | 2003-03-20 |
JP3480464B2 true JP3480464B2 (ja) | 2003-12-22 |
Family
ID=27346594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002122330A Expired - Fee Related JP3480464B2 (ja) | 2001-04-24 | 2002-04-24 | 電界放射型電子源の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3480464B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4474596B2 (ja) | 2003-08-29 | 2010-06-09 | キヤノンアネルバ株式会社 | シリコンナノ結晶構造体の形成方法及び形成装置 |
-
2002
- 2002-04-24 JP JP2002122330A patent/JP3480464B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003086093A (ja) | 2003-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100491305B1 (ko) | 전계방사형 전자원 | |
JP4285684B2 (ja) | 量子デバイスおよびその製造方法 | |
KR100420772B1 (ko) | 전계방사형 전자원 및 그의 제조방법 | |
JP3480464B2 (ja) | 電界放射型電子源の製造方法 | |
JP3508652B2 (ja) | 電界放射型電子源およびその製造方法 | |
JP3465657B2 (ja) | 電界放射型電子源およびその製造方法 | |
JP3478279B2 (ja) | 電界放射型電子源の製造方法 | |
JP3079086B2 (ja) | 電界放射型電子源の製造方法 | |
JP3508651B2 (ja) | 電界放射型電子源およびその製造方法 | |
JP4135309B2 (ja) | 電界放射型電子源の製造方法 | |
JP3687520B2 (ja) | 電界放射型電子源およびその製造方法 | |
JP3363429B2 (ja) | 電界放射型電子源およびその製造方法 | |
JP3669291B2 (ja) | 電界放射型電子源の製造方法 | |
JP3589172B2 (ja) | 電界放射型電子源 | |
JP2003016930A (ja) | 電界放射型電子源の製造方法 | |
JP2003100201A (ja) | 電界放射型電子源およびその製造方法 | |
JP3648599B2 (ja) | 電界放射型電子源の製造方法 | |
JP3963121B2 (ja) | 陽極酸化方法、電気化学酸化方法、電界放射型電子源およびその製造方法 | |
JP4616538B2 (ja) | 電界放射型電子源の製造方法 | |
JP3603682B2 (ja) | 電界放射型電子源 | |
JP2001118500A (ja) | 電界放射型電子源およびその製造方法 | |
JP3335161B2 (ja) | 電界放射型電子源 | |
JP2003187688A (ja) | 電界放射型電子源およびその製造方法 | |
JP3985445B2 (ja) | 電界放射型電子源の製造方法 | |
JP2001210229A (ja) | 電界放射型電子源の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030909 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071010 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101010 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101010 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |