JP3985445B2 - 電界放射型電子源の製造方法 - Google Patents
電界放射型電子源の製造方法 Download PDFInfo
- Publication number
- JP3985445B2 JP3985445B2 JP2000326273A JP2000326273A JP3985445B2 JP 3985445 B2 JP3985445 B2 JP 3985445B2 JP 2000326273 A JP2000326273 A JP 2000326273A JP 2000326273 A JP2000326273 A JP 2000326273A JP 3985445 B2 JP3985445 B2 JP 3985445B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- electrode
- lower electrode
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電界放射により電子線を放射するようにした電界放射型電子源の製造方法に関するものである。
【０００２】
【従来の技術】
従来より、電界放射型電子源として、例えば米国特許３６６５２４１号などに開示されているいわゆるスピント（Spindt）型電極と呼ばれるものがある。このスピント型電極は、微小な三角錐状のエミッタチップを多数配置した基板と、エミッタチップの先端部を露出させる放射孔を有するとともにエミッタチップに対して絶縁された形で配置されたゲート層とを備え、真空中にてエミッタチップをゲート層に対して負極として高電圧を印加することにより、エミッタチップの先端から放射孔を通して電子線を放射するものである。
【０００３】
しかしながら、スピント型電極は、製造プロセスが複雑であるとともに、多数の三角錐状のエミッタチップを精度良く構成することが難しく、例えば平面発光装置やディスプレイなどへ応用する場合に大面積化が難しいという問題があった。また、スピント型電極は、電界がエミッタチップの先端に集中するので、エミッタチップの先端の周りの真空度が低くて残留ガスが存在するような場合、放射された電子によって残留ガスがプラスイオンにイオン化され、プラスイオンがエミッタチップの先端に衝突するから、エミッタチップの先端がダメージ（例えば、イオン衝撃による損傷）を受け、放射される電子の電流密度や効率などが不安定になったり、エミッタチップの寿命が短くなってしまうという問題が生じる。したがって、スピント型電極では、この種の問題の発生を防ぐために、高真空（約１０-5Ｐａ〜約１０-6Ｐａ）で使用する必要があり、コストが高くなるとともに、取扱いが面倒になるという不具合があった。
【０００４】
この種の不具合を改善するために、ＭＩＭ（Metal Insulator Metal)方式やＭＯＳ(Metal Oxide Semiconductor)型の電界放射型電子源が提案されている。前者は金属−絶縁膜−金属、後者は金属−酸化膜−半導体の積層構造を有する平面型の電界放射型電子源である。しかしながら、このタイプの電界放射型電子源において電子の放射効率を高めるためには（多くの電子を放射させるためには）、上記絶縁膜や上記酸化膜の膜厚を薄くする必要があるが、上記絶縁膜や上記酸化膜の膜厚を薄くしすぎると、上記積層構造の上下の電極間に電圧を印加した時に絶縁破壊を起こす恐れがあり、このような絶縁破壊を防止するためには上記絶縁膜や上記酸化膜の膜厚の薄膜化に制約があるので、電子の放出効率（引き出し効率）をあまり高くできないという不具合があった。
【０００５】
また、近年では、特開平８−２５０７６６号公報に開示されているように、シリコン基板などの単結晶の半導体基板を用い、その半導体基板の一表面を陽極酸化することにより多孔質半導体層（ポーラスシリコン層）を形成して、その多孔質半導体層上に金属薄膜を形成し、半導体基板と金属薄膜との間に電圧を印加して電子を放射させるように構成した電界放射型電子源（半導体冷電子放出素子）が提案されている。
【０００６】
しかしながら、上述の特開平８−２５０７６６号公報に記載の電界放射型電子源では、基板が半導体基板に限られるので、大面積化やコストダウン化が難しいという不具合がある。また、特開平８−２５０７６６号公報に記載の電界放射型電子源では電子放出時にいわゆるポッピング現象が生じやすく、電子放出量にむらが起こりやすいので、平面発光装置やディスプレイなどに応用すると、発光むらができてしまうという不具合がある。
【０００７】
そこで、本願発明者らは、特願平１０−２７２３４０号、特願平１０−２７２３４２号において、多孔質多結晶半導体層（例えば、多孔質化された多結晶シリコン層）を急速熱酸化（ＲＴＯ）技術によって急速熱酸化することによって、導電性基板と金属薄膜（表面電極）との間に介在し導電性基板から注入された電子がドリフトする強電界ドリフト層を形成した電界放射型電子源を提案した。この電界放射型電子源１０’は、例えば、図３に示すように、導電性基板たるｎ形シリコン基板１の主表面（一表面）側に酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層６が形成され、強電界ドリフト層６上に金属薄膜よりなる表面電極７が形成され、ｎ形シリコン基板１の裏面にオーミック電極２が形成されている。なお、強電界ドリフト層６の厚さは例えば１．５μｍに設定されている。
【０００８】
図３に示す構成の電界放射型電子源１０’では、表面電極７を真空中に配置するとともに図４に示すように表面電極７に対向してコレクタ電極１２を配置し、表面電極７をｎ形シリコン基板１（オーミック電極２）に対して正極として直流電圧Ｖpsを印加するとともに、コレクタ電極１２を表面電極７に対して正極として直流電圧Ｖcを印加することにより、ｎ形シリコン基板１から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（なお、図４中の一点鎖線は表面電極７を通して放出された電子ｅ-の流れを示す）。したがって、表面電極７としては、仕事関数の小さな材料を用いることが望ましい。ここにおいて、表面電極７とオーミック電極２との間に流れる電流をダイオード電流Ｉpsと称し、コレクタ電極１２と表面電極７との間に流れる電流を放出電子電流Ｉeと称し、ダイオード電流Ｉpsに対する放出電子電流Ｉeが大きい（Ｉe／Ｉpsが大きい）ほど電子放出効率が高くなる。なお、この電界放射型電子源１０’では、表面電極７とオーミック電極２との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができる。
【０００９】
この電界放射型電子源１０’では、電子放出特性の真空度依存性が小さく且つ電子放出時にポッピング現象が発生せず安定して電子を高い電子放出効率で放出することができる。ここにおいて、強電界ドリフト層６は、図５に示すように、少なくとも、導電性基板たるｎ形シリコン基板１の主表面側に列設された柱状の多結晶シリコンのグレイン５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在するナノメータオーダの微結晶シリコン層６３と、微結晶シリコン層６３の表面に形成され当該微結晶シリコン層６３の結晶粒径よりも小さな膜厚の絶縁膜であるシリコン酸化膜６４とから構成されると考えられる。すなわち、強電界ドリフト層６は、各グレインの表面が多孔質化し各グレインの中心部分では結晶状態が維持されていると考えられる。したがって、強電界ドリフト層６に印加された電界はほとんどシリコン酸化膜６４にかかるから、注入された電子はシリコン酸化膜６４にかかっている強電界により加速され多結晶シリコンのグレイン５１間を表面に向かって図５中の矢印Ａの向きへ（図５中の上方向へ向かって）ドリフトするので、電子放出効率を向上させることができる。ここに、強電界ドリフト層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。なお、表面電極７の膜厚は１０ｎｍないし１５ｎｍ程度に設定されている。
【００１０】
ところで、上記導電性基板としてｎ形シリコン基板１などの半導体基板の代わりに、ガラス基板などの絶縁性基板上に導電性層よりなる下部電極を形成したものを使用すれば、電子源の大面積化および低コスト化が可能になる。
【００１１】
図６に、ガラス基板よりなる絶縁性基板１１と該絶縁性基板１１の一表面上に形成した下部電極８’とで構成した導電性基板を用いた電界放射型電子源１０”を示す。すなわち、この電界放射型電子源１０”は、図６に示すように、絶縁性基板１１の一表面上に金属薄膜（例えば、タングステン薄膜）よりなる下部電極８’が形成され、下部電極８’上に強電界ドリフト層６が形成され、強電界ドリフト層６上に金属薄膜（例えば、金薄膜）よりなる表面電極７が形成されている。ここに、強電界ドリフト層６は、下部電極８’上にノンドープの多結晶シリコン層を堆積させた後に、該多結晶シリコン層を陽極酸化処理にて多孔質化し、さらに急速加熱法によって酸化若しくは窒化することにより形成されている。なお、下部電極８’の膜厚は例えば２００ｎｍ程度に設定されている。
【００１２】
この電界放射型電子源１０”では、表面電極７を真空中に配置するとともに図７に示すように表面電極７に対向してコレクタ電極１２を配置し、表面電極７を下部電極８’に対して正極として直流電圧Ｖpsを印加するとともに、コレクタ電極１２を表面電極７に対して正極として直流電圧Ｖcを印加することにより、下部電極８’から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（なお、図７中の一点鎖線は表面電極７を通して放出された電子ｅ-の流れを示す）。ここにおいて、表面電極７と下部電極８’との間に流れる電流をダイオード電流Ｉpsと称し、コレクタ電極１２と表面電極７との間に流れる電流を放出電子電流Ｉeと称し、ダイオード電流Ｉpsに対する放出電子電流Ｉeが大きい（Ｉe／Ｉpsが大きい）ほど電子放出効率が高くなる。なお、この電界放射型電子源１０”では、表面電極７と下部電極８’との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができる。
【００１３】
また、図６に示した電界放射型電子源１０”をディスプレイの電子源とし応用する場合には、例えば図８に示す構成を採用すればよい。
【００１４】
図８に示すディスプレイは、電界放射型電子源１０に対向してガラス基板１４を配設し、ガラス基板１４における電界放射型電子源１０との対向面にコレクタ電極１２および蛍光体層１５を設けてある。ここに、蛍光体層１５はコレクタ電極１２の表面に塗布されており、電界放射型電子源１０から放射される電子により可視光を発光する。また、ガラス基板１４は図示しないスペーサによって電界放射型電子源１０と離間させてあり、ガラス基板１４と電界放射型電子源１０との間に形成される気密空間を真空にしてある。
【００１５】
図８に示した電界放射型電子源１０は、ガラス基板よりなる絶縁性基板１１と、絶縁性基板１１の一表面上に列設された複数の下部電極８”と、下部電極８”にそれぞれ重なる形で形成された複数の酸化した多孔質多結晶シリコン層よりなるドリフト部６ａおよびドリフト部６ａの間を埋める多結晶シリコン層よりなる分離部６ｂを有する強電界ドリフト層６と、強電界ドリフト層６の上でドリフト部６ａおよび分離部６ｂに跨って下部電極８”に交差する方向に列設された複数の表面電極７とを備えている。
【００１６】
この電界放射型電子源１０では、絶縁性基板１１の一表面上に列設された複数の下部電極８”と、強電界ドリフト層６上に列設された複数の表面電極７との間に強電界ドリフト層６のドリフト部６ａが挟まれているから、表面電極７と下部電極８”との組を適宜選択して選択した組間に電圧を印加することにより、選択された表面電極７と下部電極８”との交点に相当する部位のドリフト部６ａにのみ強電界が作用して電子が放出される。つまり、表面電極７と下部電極８”とからなる格子の格子点に電子源を配置したことに相当し、電圧を印加する表面電極７と下部電極８”との組を選択することによって所望の格子点から電子を放出させることが可能になる。なお、表面電極７と下部電極８”との間に印加する電圧は１０〜２０Ｖ程度になっている。
【００１７】
以下、図８に示す構成の電界放射型電子源１０の製造方法について図９を参照しながら簡単に説明する。
【００１８】
まず、絶縁性基板１１の一表面（図９（ａ）における上面）上に金属薄膜（例えば、タングステン薄膜）からなる導電性層１８を例えばスパッタ法によって成膜し、導電性層１８上にレジスト層１９を塗布形成し、当該レジスト層１９のうち下部電極８に対応した部位が残るようにレジスト層１９へ溝１９ａを開口することにより、図９（ａ）に示す構造が得られる。
【００１９】
次に、レジスト層１９をマスクとしてドライエッチングによって導電性層１８をパターニングすることによりそれぞれ導電性層１８の一部からなる断面長方形状の下部電極８”を形成した後、レジスト層１９を除去することにより、図９（ｂ）に示す構造が得られる。
【００２０】
その後、絶縁性基板１１の上記一表面側の全面に、絶縁性基板１１および下部電極８”を覆うように所定膜厚（例えば、１，５μｍ）のノンドープの多結晶シリコン層３を例えばプラズマＣＶＤ法によって成膜することにより、図９（ｃ）に示す構造が得られる。
【００２１】
次に、多結晶シリコン層３のうち下部電極８”に重なる部位を陽極酸化処理にて多孔質化することにより強電界ドリフト層６におけるドリフト部６ａとなる部位のパターンを形成し、その後、ランプアニール装置を用い、乾燥酸素雰囲気中で急速熱酸化することによって酸化した多孔質多結晶シリコン層よりなるドリフト部６ａが形成され、図９（ｄ）に示す構造が得られる。
【００２２】
続いて、強電界ドリフト層６上に所定膜厚（例えば、１５ｎｍ）の表面電極７を形成することによって図９（ｅ）に示す構成の電界放射型電子源１０が得られる。
【００２３】
【発明が解決しようとする課題】
ところで、上述のように図８に示した構成の電界放射型電子源１０は、絶縁性基板１１の一表面上にドライエッチングによって断面長方形状の下部電極８”をパターニングした後に、絶縁性基板１１の一表面側の全面に多結晶シリコン層３を堆積させ、多結晶シリコン層３のうち下部電極８”上の部位を陽極酸化処理によって多孔質化し、さらに酸化を施してドリフト部６ａを形成しているものである。ここにおいて、本願発明者らはドリフト部６ａの厚さを薄くするにつれて単位面積当たりの電子放出量が多くなり電子放出効率が高くなることを実験的に確認している。しかしながら、図８に示した構成の電界放射型電子源１０では、絶縁性基板１１の一表面上に形成された下部電極８”の断面形状が長方形状であって、多結晶シリコン層３の膜厚を薄くするほど多結晶シリコン層３の表面形状が下部電極８”の形状を反映しやすくなるから、図１０に示すようにドリフト部６ａの表面と分離部６ｂの表面との間に急峻な段差が形成され、段差部分での表面電極７の被覆率が低下して表面電極７が断線したり、表面電極７と下部電極８”との間の距離が短くなった部分で表面電極７と下部電極８”とが短絡してしまう恐れがあった。
【００２４】
本発明は上記事由に鑑みて為されたものであり、その目的は、大面積化が可能で、電子放出量が高く且つ表面電極の断線や表面電極と下部電極との間の短絡を防止することが可能な電界放射型電子源を提供することにある。
【００２５】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、基板と、基板の一表面上に列設された複数の下部電極と、各下部電極の表面側に各下部電極にそれぞれ重なる形で形成された複数の酸化若しくは窒化した多孔質半導体層よりなるドリフト部およびドリフト部の間を埋める分離部を有する強電界ドリフト層と、強電界ドリフト層上において下部電極に交差する方向に列設された複数の表面電極とを備え、表面電極を下部電極に対して正極として電圧を印加することにより下部電極から注入された電子が強電界ドリフト層をドリフトし表面電極を通して放出される電界放射型電子源の製造方法であって、下部電極の形成にあたっては、基板の前記一表面上の全面にレジスト層を形成した後、レジスト層へ下部電極のパターンに対応し且つ基板に近づくほど開口幅が徐々に大きくなるテーパ状の開口断面の溝を開口し、次に、基板の前記一表面側の全面に導電性層を成膜し、その後、リフトオフによりレジスト層およびレジスト層上の導電性層を除去することにより基板の前記一表面上にパターニングされた導電性層よりなる断面台形状の下部電極を形成することを特徴とし、基板の前記一表面上に形成したレジスト層へ下部電極のパターンに対応し且つ基板に近づくほど開口幅が徐々に大きくなるテーパ状の開口断面の溝を開口し、次に、基板の前記一表面側の全面に導電性層を成膜し、その後、リフトオフによりレジスト層およびレジスト層上の導電性層を除去することにより基板の前記一表面上にパターニングされた導電性層よりなる断面台形状の下部電極を形成しているので、基板としてガラス基板を用いることにより大面積化を図ることができ、しかも強電界ドリフト層の厚さを比較的薄くしても強電界ドリフト層の表面においてドリフト部の表面と分離部の表面との間に急峻な段差が形成されるのを防ぐことができ、表面電極の断線や表面電極と下部電極との間の短絡を防止することができるから、大面積化が可能で、電子放出量が高く且つ表面電極の断線や表面電極と下部電極との間の短絡を防止することが可能な電界放射型電子源を提供することができる。
【００２６】
請求項２の発明は、請求項１の発明において、前記導電性層の成膜にあたっては、粒子の飛来する向きと前記基板の向きとを、前記基板の前記一表面上であって前記溝の周壁近傍に粒子が入り込み且つ前記基板の前記一表面上に断面台形状の導電性層が形成されるように時間経過に伴って相対的に変化させるので、真空蒸着法や電子ビーム蒸着法などのように蒸発源が点源に近似できるような成膜法を採用し且つ前記基板を大面積化しても前記基板の前記一表面上に断面台形状の導電性層を形成することができ、下部電極の材料として採用できる材料の選択肢を広げることができる。
【００２７】
請求項３の発明は、請求項１の発明において、前記導電性層の成膜にあたっては、前記基板の前記一表面上であって前記溝の周壁近傍に粒子が入り込み且つ前記基板の前記一表面上に断面台形状の導電性層が形成されるようにプラズマを利用した成膜法を用いるので、前記基板を大面積化しても前記基板の前記一表面上に断面台形状の導電性層を形成することができ、請求項２の発明のように粒子の飛来する向きと基板の向きとを時間経過に伴って相対的に変化させる必要がないから、導電性層を成膜する成膜装置の構成が簡単になるとともに成膜装置の故障が少なくなり、結果的に低コスト化を図ることができる。
【００２８】
【発明の実施の形態】
本実施形態の電界放射型電子源１０の基本構成は図８に示した従来構成と略同じであって、図１（ｆ）および図２に示すように、ガラス基板よりなる絶縁性基板１１と、絶縁性基板１１の一表面上に列設された複数の下部電極８と、下部電極８にそれぞれ重なる形で形成された複数の酸化した多孔質多結晶シリコン層よりなるドリフト部６ａおよびドリフト部６ａの間を埋める多結晶シリコン層よりなる分離部６ｂを有する強電界ドリフト層６と、強電界ドリフト層６の上でドリフト部６ａおよび分離部６ｂに跨って下部電極８に交差（直交）する方向に列設された複数の表面電極７とを備えている。ここにおいて、下部電極８はタングステン薄膜からなる導電性層により構成し、表面電極７は金薄膜からなる導電性薄膜により構成している。また、下部電極８の膜厚は２００ｎｍ、表面電極７の膜厚は１５ｎｍにそれぞれ設定されているが、これらの膜厚は特に限定するものではない。また、強電界ドリフト層６の厚さは１．５μｍに設定してあるが、強電界ドリフト層６の厚さも特に限定するものではない。なお、本実施形態では、絶縁性基板１１が基板を構成している。
【００２９】
本実施形態の電界放射型電子源１０では、図８に示した従来構成と同様、絶縁性基板１１の一表面上に列設された複数の下部電極８と、強電界ドリフト層６上に列設された複数の表面電極７との間に強電界ドリフト層６のドリフト部６ａが挟まれているから、表面電極７と下部電極８との組を適宜選択して選択した組間に電圧を印加することにより、選択された表面電極７と下部電極８との交点に相当する部位のドリフト部６ａにのみ強電界が作用して電子が放出される。つまり、表面電極７と下部電極８とからなる格子の格子点に電子源を配置したことに相当し、電圧を印加する表面電極７と下部電極８との組を選択することによって所望の格子点から電子を放出させることが可能になる。なお、表面電極７と下部電極８との間に印加する電圧は１０〜２０Ｖ程度になっている。ここにおいて、各表面電極７は、短冊状に形成され、長手方向の両端部上にそれぞれパッド２７が形成されている。また、各下部電極８も、短冊状に形成され、長手方向の両端部上にそれぞれパッド２８が形成されている。
【００３０】
本実施形態の電界放射型電子源１０におけるドリフト部６ａは、上述の図５に示した強電界ドリフト層６と同様に、少なくとも、絶縁性基板１１の一表面側に列設された柱状の多結晶シリコンのグレイン５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在するナノメータオーダの微結晶シリコン層６３と、微結晶シリコン層６３の表面に形成され当該微結晶シリコン層６３の結晶粒径よりも小さな膜厚の絶縁膜であるシリコン酸化膜６４とから構成されると考えられる。
【００３１】
なお、本実施形態では、強電界ドリフト層６のドリフト部６ａを酸化した多孔質多結晶シリコン層により形成しているが、強電界ドリフト層６のドリフト部６ａを窒化した多孔質多結晶シリコン層により形成してもよく、多孔質多結晶シリコン層以外の多孔質半導体層を酸化若しくは窒化したものでもよい。なお、強電界ドリフト層６のドリフト部６ａを窒化した多孔質多結晶シリコン層とした場合には図５にて説明した各シリコン酸化膜５２，６４がいずれもシリコン窒化膜となる。
【００３２】
本実施形態においては、表面電極７を構成する導電性薄膜として金薄膜を用いているが、表面電極７の材料は金に限定されるものではなく、例えば、アルミニウム、クロム、タングステン、ニッケル、白金などの仕事関数が小さな材料を用いてもよい。ここに、金の仕事関数は５．１０ｅＶ、アルミニウムの仕事関数は４．２８ｅＶ、クロムの仕事関数は４．５０ｅＶ、タングステンの仕事関数は４．５５ｅＶ、ニッケルの仕事関数は５．１５ｅＶ、白金の仕事関数は５．６５ｅＶである。また、表面電極７を厚み方向に積層された複数層の薄膜電極層からなる導電性薄膜により構成してもよい。この場合、最上層の薄膜電極層としては、耐酸化性に優れ仕事関数が小さな性質を有する材料を採用し、最下層の薄膜電極層としては、仕事関数が小さく且つ強電界ドリフト層６との密着性が良い性質の材料を採用すればよい。ここに、最下層の薄膜電極層の材料は、最上層の薄膜電極層の材料に比べて強電界ドリフト層６中へ拡散しにくい（つまり、強電界ドリフト層６の材料中での拡散係数が小さい）性質を有していることが望ましい。
【００３３】
上述のような仕事関数が小さくかつ強電界ドリフト層６との密着性が良い性質を有する表面電極７を採用することにより、表面電極７が強電界ドリフト層６から剥離するのを防止することができ、表面電極７の断線を防止できるとともに経時安定性が向上し、また、製造時の歩留まりが高くなって低コスト化を図ることができる。
【００３４】
また、最上層の薄膜電極層としては例えば金を用い、最下層の薄膜電極層としては、クロムを用いればよいが、最下層の薄膜電極層としてはクロムの代わりに、ニッケル、白金、チタン、ジルコニウム、ロジウム、ハフニウム、イリジウムのいずれかあるいはそれらの酸化物を用いてもよい。最下層の薄膜電極層として、クロム、ニッケル、白金、チタン、ジルコニウム、ロジウム、ハフニウム、イリジウムのいずれかあるいはそれらの酸化物を用いることにより、最下層の薄膜電極層の材料コストを比較的安価にすることができる。
【００３５】
また、本実施形態では、下部電極８を構成する導電性層としてタングステン薄膜を用いているが、下部電極８の材料はタングステンに限定されるものではなく、タングステンの代わりに、アルミニウム、ニッケル、コバルト、クロム、ハフニウム、モリブデン、パラジウム、白金、ロジウム、タンタル、チタン、ジルコニウムのいずれかを用いてもよいし、これらの金属の酸化物やこれらの金属のうちの複数種類よりなる合金膜や、これらの金属とＳｉとの合金（例えば、アルミニウムを主成分としたＡｉ−Ｓｉ合金）やシリサイド膜を用いてもよい。
【００３６】
なお、下部電極８を厚み方向に積層された複数層の導電性膜からなる導電性層により構成してもよい。複数層の導電性膜により導電性層を構成する場合には、例えば最上層の導電性膜としてアルミニウムを用い、最下層の導電性膜としてはアルミニウムに比べて抵抗が小さな銅を用いればよい。
【００３７】
以下、本実施形態の電界放射型電子源１０の製造方法について図１を参照しながら説明する。
【００３８】
まず、絶縁性基板１１の一表面（図１（ａ）における上面）の全面上に所定膜厚（例えば、２μｍ）のレジスト層２０を塗布形成した後、レジスト層２０へ下部電極８のパターンに対応し且つ絶縁性基板１１に近づくほど開口幅が徐々に大きくなる溝２１を開口することにより、図１（ａ）に示すような構造が得られる。ここにおいて、溝２１はいわゆる逆テーパ状の形状に形成されている。なお、本実施形態では、レジスト層２０としては、ノボラック樹脂を用いた化学増幅型レジストを採用している。また、絶縁性基板１１の上記一表面における開口幅Ｌａは０．６ｍｍに設定してある。
【００３９】
次に、絶縁性基板１１の上記一表面側の全面に所定膜厚（例えば、２００ｎｍ）のタングステン薄膜よりなる導電性層１８をスパッタ法により成膜（堆積）することにより、図１（ｂ）に示す構造が得られる。ここにおいて、導電性層１８の成膜にあたっては、粒子（ここでは、ラジカルやイオンなどの反応粒子）の飛来する向きと絶縁性基板１１の向きとを、絶縁性基板１１の上記一表面上であって溝２１の周壁２１ｂ近傍に上記粒子が入り込み且つ絶縁性基板１１の上記一表面上に断面台形状の導電性層１８が形成されるように時間経過に伴って相対的に変化させている。したがって、絶縁性基板１１における溝２１の底面のうちレジスト層２０の影となる部位上まで導電性層１８が堆積され且つ影となる部位上ではレジスト層２０と絶縁性基板１１との境界に近づくほど導電性層１８の膜厚が小さくなる。要するに、下部電極８は幅方向（図１（ｃ）における左右方向）の両端部がいわゆる順テーパ状の形状に形成されている。なお、本実施形態では、上記粒子の飛来する向きと絶縁性基板１１の向きとを相対的に変化させるために、絶縁性基板１１が載置され陽極となるホルダ上で絶縁性基板１１を回転させながら、ホルダをターンテーブルの中心の周りで回転させているが、このように絶縁性基板１１を動かす代わりに、陰極となるターゲットを動かすようにしてもよい。
【００４０】
上述のように絶縁性基板１１の上記一表面側の全面に導電性層１８を成膜した後、リフトオフによりレジスト層２０およびレジスト層２０上の導電性層１８を有機溶剤中若しくは酸溶液中で除去することによって絶縁性基板１１上にパターニングされた導電性層１８からなる断面台形状の下部電極１８が形成され、図１（ｃ）に示す構造が得られる。
【００４１】
その後、絶縁性基板１１の上記一表面側の全面に所定膜厚（例えば、１．５μｍ）のノンドープの多結晶シリコン層３を例えばプラズマＣＶＤ法によって形成することにより、図１（ｄ）に示すような構造が得られる。ここにおいて、ノンドープの多結晶シリコン層３は、プラズマＣＶＤ法により堆積しているので、６００℃以下（１００℃〜６００℃）の低温プロセスで成膜することができる。なお、ノンドープの多結晶シリコン層３の形成方法は、プラズマＣＶＤ法に限らず、触媒ＣＶＤ法により形成してもよく、触媒ＣＶＤ法でも６００℃以下の低温プロセスで成膜することができる。
【００４２】
ノンドープの多結晶シリコン層３を形成した後、５５ｗｔ％のフッ化水素水溶液とエタノールとを略１：１で混合した混合液よりなる電解液の入った陽極酸化処理槽を利用し、白金電極（図示せず）を負極、下部電極８を正極として、多結晶シリコン層３に光照射を行いながら所定の条件で陽極酸化処理を行うことによって、多結晶シリコン層３のうち下部電極８に重なる部位に多孔質多結晶シリコン層を形成し、その後、陽極酸化処理槽から電解液を除去し、該陽極酸化処理槽に新たに酸（例えば、略１０％の希硝酸、略１０％の希硫酸、王水など）を投入し、その後、この酸の入った陽極酸化処理槽を利用して、白金電極（図示せず）を負極、下部電極８を正極として、定電流を流し多孔質多結晶シリコン層を酸化することにより下部電極８に重なる部位に酸化した多孔質多結晶シリコン層よりなるドリフト部６ａが形成され、図１（ｅ）に示すような構造が得られる。ここにおいて、ドリフト部６ａの間に介在している多結晶シリコン層３が分離部６ｂを構成するから、ドリフト部６ａおよび分離部６ｂを有する強電界ドリフト層６が形成されている。なお、本実施形態では、陽極酸化処理の条件として、陽極酸化処理の期間、多結晶シリコン層３の表面に照射する光パワーを一定、電流密度を一定としたが、この条件は適宜変更してもよい（例えば、電流密度を変化させてもよい）。
【００４３】
強電界ドリフト層６を形成した後は、強電界ドリフト層６上に所定膜厚（例えば、１５ｎｍ）の金薄膜からなる表面電極７を例えばメタルマスクを用いて蒸着法によって形成し、次に、パッド２７，２８を形成することによって図１（ｆ）に示す構成の電界放射型電子源１０が得られる。なお、本実施形態では、表面電極７の膜厚を１５ｎｍとしてあるが、この膜厚は特に限定するものではなく、強電界ドリフト層６を通ってきた電子がトンネルできる膜厚であればよい。また、本実施形態では、表面電極７となる導電性薄膜を蒸着により形成しているが、導電性薄膜の形成方法は蒸着に限定されるものではなく、例えばスパッタ法を用いてもよい。
【００４４】
しかして、上述の製造方法によれば、下部電極８の形成にあたって、絶縁性基板１１上に形成したレジスト層２０へ下部電極８のパターンに対応し且つ絶縁性基板１１に近づくほど開口幅が徐々に大きくなるテーパ状の開口断面の溝２１を開口し、次に、絶縁性基板１１の上記一表面側の全面に導電性層１８を成膜し、その後、リフトオフによりレジスト層２０およびレジスト層２０上の導電性層１８を除去することにより絶縁性基板１１上にパターニングされた導電性層１８よりなる断面台形状の下部電極８を形成しているので、絶縁性基板１１としてガラス基板を用いることにより大面積化および低コスト化を図ることができ、しかも強電界ドリフト層６の厚さを比較的薄くしても強電界ドリフト層６の表面においてドリフト部６ａと分離部６ｂとの間に急峻な段差が形成されるのを防ぐことができ、表面電極７の断線や表面電極７と下部電極８との間の短絡を防止することができるから、大面積化が可能で、電子放出量が高く且つ表面電極７の断線や表面電極７と下部電極８との間の短絡を防止することが可能な電界放射型電子源１０を提供することができる。
【００４５】
また、上述の製造方法で製造された電界放射型電子源１０は、上記従来の電界放射型電子源１０’、１０”と同様に、電子放出特性の真空度依存性が小さく且つ電子放出時にポッピング現象が発生せず安定して電子を放出することができる。
【００４６】
ところで、上述の製造方法では、導電性層１８をスパッタ法により成膜しているが、導電性層１８の成膜法はスパッタ法に限らず、真空蒸着法や電子ビーム蒸着法などの成膜法によって成膜してもよい。これらの成膜法の場合にも粒子（ここでは蒸着原子）の飛来する向きと絶縁性基板１１の向きとを、絶縁性基板１１の上記一表面上であって溝２１の周壁２１ｂ近傍に粒子が入り込み且つ絶縁性基板１１の上記一表面上に断面台形状の導電性層１８が形成されるように時間経過に伴って相対的に変化させることにより、真空蒸着法や電子ビーム蒸着法などのように蒸発源が点源に近似できるような成膜法を採用し且つ絶縁性基板１１を大面積化しても絶縁性基板１１の上記一表面上に断面台形状の導電性層１８を形成することができ、下部電極８の材料として採用できる材料の選択肢を広げることができる。
【００４７】
また、導電性層１８の成膜にあたってプラズマを利用した成膜法（例えば、スパッタ法、プラズマＣＶＤ法など）を用いる場合には、粒子（ラジカル、イオン、原料ガス分子など）の飛来する向きと絶縁性基板１１の向きとを時間経過に伴って相対的に変化させなくても絶縁性基板１１の上記一表面上に断面台形状の導電性層１８（つまり、下部電極８）を形成することができ、粒子の飛来する向きと絶縁性基板１１の向きとを相対的に変化させるための駆動機構などを設けなくてよいから、導電性層１８を成膜する成膜装置の構成が簡単になるとともに成膜装置の故障が少なくなり、結果的に低コスト化を図ることが可能になる。
【００４８】
【発明の効果】
請求項１の発明は、基板と、基板の一表面上に列設された複数の下部電極と、各下部電極の表面側に各下部電極にそれぞれ重なる形で形成された複数の酸化若しくは窒化した多孔質半導体層よりなるドリフト部およびドリフト部の間を埋める分離部を有する強電界ドリフト層と、強電界ドリフト層上において下部電極に交差する方向に列設された複数の表面電極とを備え、表面電極を下部電極に対して正極として電圧を印加することにより下部電極から注入された電子が強電界ドリフト層をドリフトし表面電極を通して放出される電界放射型電子源の製造方法であって、下部電極の形成にあたっては、基板の前記一表面上の全面にレジスト層を形成した後、レジスト層へ下部電極のパターンに対応し且つ基板に近づくほど開口幅が徐々に大きくなるテーパ状の開口断面の溝を開口し、次に、基板の前記一表面側の全面に導電性層を成膜し、その後、リフトオフによりレジスト層およびレジスト層上の導電性層を除去することにより基板の前記一表面上にパターニングされた導電性層よりなる断面台形状の下部電極を形成することを特徴とし、基板の前記一表面上に形成したレジスト層へ下部電極のパターンに対応し且つ基板に近づくほど開口幅が徐々に大きくなるテーパ状の開口断面の溝を開口し、次に、基板の前記一表面側の全面に導電性層を成膜し、その後、リフトオフによりレジスト層およびレジスト層上の導電性層を除去することにより基板の前記一表面上にパターニングされた導電性層よりなる断面台形状の下部電極を形成しているので、基板としてガラス基板を用いることにより大面積化を図ることができ、しかも強電界ドリフト層の厚さを比較的薄くしても強電界ドリフト層の表面においてドリフト部の表面と分離部の表面との間に急峻な段差が形成されるのを防ぐことができ、表面電極の断線や表面電極と下部電極との間の短絡を防止することができるから、大面積化が可能で、電子放出量が高く且つ表面電極の断線や表面電極と下部電極との間の短絡を防止することが可能な電界放射型電子源を提供することができるという効果がある。
【００４９】
請求項２の発明は、請求項１の発明において、前記導電性層の成膜にあたっては、粒子の飛来する向きと前記基板の向きとを、前記基板の前記一表面上であって前記溝の周壁近傍に粒子が入り込み且つ前記基板の前記一表面上に断面台形状の導電性層が形成されるように時間経過に伴って相対的に変化させるので、真空蒸着法や電子ビーム蒸着法などのように蒸発源が点源に近似できるような成膜法を採用し且つ前記基板を大面積化しても前記基板の前記一表面上に断面台形状の導電性層を形成することができ、下部電極の材料として採用できる材料の選択肢を広げることができるという効果がある。
【００５０】
請求項３の発明は、請求項１の発明において、前記導電性層の成膜にあたっては、前記基板の前記一表面上であって前記溝の周壁近傍に粒子が入り込み且つ前記基板の前記一表面上に断面台形状の導電性層が形成されるようにプラズマを利用した成膜法を用いるので、前記基板を大面積化しても前記基板の前記一表面上に断面台形状の導電性層を形成することができ、請求項２の発明のように粒子の飛来する向きと基板の向きとを時間経過に伴って相対的に変化させる必要がないから、導電性層を成膜する成膜装置の構成が簡単になるとともに成膜装置の故障が少なくなり、結果的に低コスト化を図ることができるという効果がある。
【図面の簡単な説明】
【図１】実施形態の製造方法を説明するための主要工程断面図である。
【図２】同上の電界放射型電子源の一部破断した概略斜視図である。
【図３】従来例を示す概略断面図である。
【図４】同上の動作説明図である。
【図５】同上の動作説明図である。
【図６】他の従来例を示す概略断面図である。
【図７】同上の動作説明図である。
【図８】同上を応用したディスプレイの概略構成図である。
【図９】図８のディスプレイに用いる電界放射型電子源の製造方法を説明するための主要工程断面図である。
【図１０】同上の要部説明図である。
【符号の説明】
３ 多結晶シリコン層
６ 強電界ドリフト層
６ａ ドリフト部
６ｂ 分離部
７ 表面電極
８ 下部電極
１０ 電界放射型電子源
１１ 絶縁性基板
２０ レジスト層
２１ 溝
２１ｂ 周壁
【発明の属する技術分野】
本発明は、電界放射により電子線を放射するようにした電界放射型電子源の製造方法に関するものである。
【０００２】
【従来の技術】
従来より、電界放射型電子源として、例えば米国特許３６６５２４１号などに開示されているいわゆるスピント（Spindt）型電極と呼ばれるものがある。このスピント型電極は、微小な三角錐状のエミッタチップを多数配置した基板と、エミッタチップの先端部を露出させる放射孔を有するとともにエミッタチップに対して絶縁された形で配置されたゲート層とを備え、真空中にてエミッタチップをゲート層に対して負極として高電圧を印加することにより、エミッタチップの先端から放射孔を通して電子線を放射するものである。
【０００３】
しかしながら、スピント型電極は、製造プロセスが複雑であるとともに、多数の三角錐状のエミッタチップを精度良く構成することが難しく、例えば平面発光装置やディスプレイなどへ応用する場合に大面積化が難しいという問題があった。また、スピント型電極は、電界がエミッタチップの先端に集中するので、エミッタチップの先端の周りの真空度が低くて残留ガスが存在するような場合、放射された電子によって残留ガスがプラスイオンにイオン化され、プラスイオンがエミッタチップの先端に衝突するから、エミッタチップの先端がダメージ（例えば、イオン衝撃による損傷）を受け、放射される電子の電流密度や効率などが不安定になったり、エミッタチップの寿命が短くなってしまうという問題が生じる。したがって、スピント型電極では、この種の問題の発生を防ぐために、高真空（約１０-5Ｐａ〜約１０-6Ｐａ）で使用する必要があり、コストが高くなるとともに、取扱いが面倒になるという不具合があった。
【０００４】
この種の不具合を改善するために、ＭＩＭ（Metal Insulator Metal)方式やＭＯＳ(Metal Oxide Semiconductor)型の電界放射型電子源が提案されている。前者は金属−絶縁膜−金属、後者は金属−酸化膜−半導体の積層構造を有する平面型の電界放射型電子源である。しかしながら、このタイプの電界放射型電子源において電子の放射効率を高めるためには（多くの電子を放射させるためには）、上記絶縁膜や上記酸化膜の膜厚を薄くする必要があるが、上記絶縁膜や上記酸化膜の膜厚を薄くしすぎると、上記積層構造の上下の電極間に電圧を印加した時に絶縁破壊を起こす恐れがあり、このような絶縁破壊を防止するためには上記絶縁膜や上記酸化膜の膜厚の薄膜化に制約があるので、電子の放出効率（引き出し効率）をあまり高くできないという不具合があった。
【０００５】
また、近年では、特開平８−２５０７６６号公報に開示されているように、シリコン基板などの単結晶の半導体基板を用い、その半導体基板の一表面を陽極酸化することにより多孔質半導体層（ポーラスシリコン層）を形成して、その多孔質半導体層上に金属薄膜を形成し、半導体基板と金属薄膜との間に電圧を印加して電子を放射させるように構成した電界放射型電子源（半導体冷電子放出素子）が提案されている。
【０００６】
しかしながら、上述の特開平８−２５０７６６号公報に記載の電界放射型電子源では、基板が半導体基板に限られるので、大面積化やコストダウン化が難しいという不具合がある。また、特開平８−２５０７６６号公報に記載の電界放射型電子源では電子放出時にいわゆるポッピング現象が生じやすく、電子放出量にむらが起こりやすいので、平面発光装置やディスプレイなどに応用すると、発光むらができてしまうという不具合がある。
【０００７】
そこで、本願発明者らは、特願平１０−２７２３４０号、特願平１０−２７２３４２号において、多孔質多結晶半導体層（例えば、多孔質化された多結晶シリコン層）を急速熱酸化（ＲＴＯ）技術によって急速熱酸化することによって、導電性基板と金属薄膜（表面電極）との間に介在し導電性基板から注入された電子がドリフトする強電界ドリフト層を形成した電界放射型電子源を提案した。この電界放射型電子源１０’は、例えば、図３に示すように、導電性基板たるｎ形シリコン基板１の主表面（一表面）側に酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層６が形成され、強電界ドリフト層６上に金属薄膜よりなる表面電極７が形成され、ｎ形シリコン基板１の裏面にオーミック電極２が形成されている。なお、強電界ドリフト層６の厚さは例えば１．５μｍに設定されている。
【０００８】
図３に示す構成の電界放射型電子源１０’では、表面電極７を真空中に配置するとともに図４に示すように表面電極７に対向してコレクタ電極１２を配置し、表面電極７をｎ形シリコン基板１（オーミック電極２）に対して正極として直流電圧Ｖpsを印加するとともに、コレクタ電極１２を表面電極７に対して正極として直流電圧Ｖcを印加することにより、ｎ形シリコン基板１から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（なお、図４中の一点鎖線は表面電極７を通して放出された電子ｅ-の流れを示す）。したがって、表面電極７としては、仕事関数の小さな材料を用いることが望ましい。ここにおいて、表面電極７とオーミック電極２との間に流れる電流をダイオード電流Ｉpsと称し、コレクタ電極１２と表面電極７との間に流れる電流を放出電子電流Ｉeと称し、ダイオード電流Ｉpsに対する放出電子電流Ｉeが大きい（Ｉe／Ｉpsが大きい）ほど電子放出効率が高くなる。なお、この電界放射型電子源１０’では、表面電極７とオーミック電極２との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができる。
【０００９】
この電界放射型電子源１０’では、電子放出特性の真空度依存性が小さく且つ電子放出時にポッピング現象が発生せず安定して電子を高い電子放出効率で放出することができる。ここにおいて、強電界ドリフト層６は、図５に示すように、少なくとも、導電性基板たるｎ形シリコン基板１の主表面側に列設された柱状の多結晶シリコンのグレイン５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在するナノメータオーダの微結晶シリコン層６３と、微結晶シリコン層６３の表面に形成され当該微結晶シリコン層６３の結晶粒径よりも小さな膜厚の絶縁膜であるシリコン酸化膜６４とから構成されると考えられる。すなわち、強電界ドリフト層６は、各グレインの表面が多孔質化し各グレインの中心部分では結晶状態が維持されていると考えられる。したがって、強電界ドリフト層６に印加された電界はほとんどシリコン酸化膜６４にかかるから、注入された電子はシリコン酸化膜６４にかかっている強電界により加速され多結晶シリコンのグレイン５１間を表面に向かって図５中の矢印Ａの向きへ（図５中の上方向へ向かって）ドリフトするので、電子放出効率を向上させることができる。ここに、強電界ドリフト層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。なお、表面電極７の膜厚は１０ｎｍないし１５ｎｍ程度に設定されている。
【００１０】
ところで、上記導電性基板としてｎ形シリコン基板１などの半導体基板の代わりに、ガラス基板などの絶縁性基板上に導電性層よりなる下部電極を形成したものを使用すれば、電子源の大面積化および低コスト化が可能になる。
【００１１】
図６に、ガラス基板よりなる絶縁性基板１１と該絶縁性基板１１の一表面上に形成した下部電極８’とで構成した導電性基板を用いた電界放射型電子源１０”を示す。すなわち、この電界放射型電子源１０”は、図６に示すように、絶縁性基板１１の一表面上に金属薄膜（例えば、タングステン薄膜）よりなる下部電極８’が形成され、下部電極８’上に強電界ドリフト層６が形成され、強電界ドリフト層６上に金属薄膜（例えば、金薄膜）よりなる表面電極７が形成されている。ここに、強電界ドリフト層６は、下部電極８’上にノンドープの多結晶シリコン層を堆積させた後に、該多結晶シリコン層を陽極酸化処理にて多孔質化し、さらに急速加熱法によって酸化若しくは窒化することにより形成されている。なお、下部電極８’の膜厚は例えば２００ｎｍ程度に設定されている。
【００１２】
この電界放射型電子源１０”では、表面電極７を真空中に配置するとともに図７に示すように表面電極７に対向してコレクタ電極１２を配置し、表面電極７を下部電極８’に対して正極として直流電圧Ｖpsを印加するとともに、コレクタ電極１２を表面電極７に対して正極として直流電圧Ｖcを印加することにより、下部電極８’から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（なお、図７中の一点鎖線は表面電極７を通して放出された電子ｅ-の流れを示す）。ここにおいて、表面電極７と下部電極８’との間に流れる電流をダイオード電流Ｉpsと称し、コレクタ電極１２と表面電極７との間に流れる電流を放出電子電流Ｉeと称し、ダイオード電流Ｉpsに対する放出電子電流Ｉeが大きい（Ｉe／Ｉpsが大きい）ほど電子放出効率が高くなる。なお、この電界放射型電子源１０”では、表面電極７と下部電極８’との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができる。
【００１３】
また、図６に示した電界放射型電子源１０”をディスプレイの電子源とし応用する場合には、例えば図８に示す構成を採用すればよい。
【００１４】
図８に示すディスプレイは、電界放射型電子源１０に対向してガラス基板１４を配設し、ガラス基板１４における電界放射型電子源１０との対向面にコレクタ電極１２および蛍光体層１５を設けてある。ここに、蛍光体層１５はコレクタ電極１２の表面に塗布されており、電界放射型電子源１０から放射される電子により可視光を発光する。また、ガラス基板１４は図示しないスペーサによって電界放射型電子源１０と離間させてあり、ガラス基板１４と電界放射型電子源１０との間に形成される気密空間を真空にしてある。
【００１５】
図８に示した電界放射型電子源１０は、ガラス基板よりなる絶縁性基板１１と、絶縁性基板１１の一表面上に列設された複数の下部電極８”と、下部電極８”にそれぞれ重なる形で形成された複数の酸化した多孔質多結晶シリコン層よりなるドリフト部６ａおよびドリフト部６ａの間を埋める多結晶シリコン層よりなる分離部６ｂを有する強電界ドリフト層６と、強電界ドリフト層６の上でドリフト部６ａおよび分離部６ｂに跨って下部電極８”に交差する方向に列設された複数の表面電極７とを備えている。
【００１６】
この電界放射型電子源１０では、絶縁性基板１１の一表面上に列設された複数の下部電極８”と、強電界ドリフト層６上に列設された複数の表面電極７との間に強電界ドリフト層６のドリフト部６ａが挟まれているから、表面電極７と下部電極８”との組を適宜選択して選択した組間に電圧を印加することにより、選択された表面電極７と下部電極８”との交点に相当する部位のドリフト部６ａにのみ強電界が作用して電子が放出される。つまり、表面電極７と下部電極８”とからなる格子の格子点に電子源を配置したことに相当し、電圧を印加する表面電極７と下部電極８”との組を選択することによって所望の格子点から電子を放出させることが可能になる。なお、表面電極７と下部電極８”との間に印加する電圧は１０〜２０Ｖ程度になっている。
【００１７】
以下、図８に示す構成の電界放射型電子源１０の製造方法について図９を参照しながら簡単に説明する。
【００１８】
まず、絶縁性基板１１の一表面（図９（ａ）における上面）上に金属薄膜（例えば、タングステン薄膜）からなる導電性層１８を例えばスパッタ法によって成膜し、導電性層１８上にレジスト層１９を塗布形成し、当該レジスト層１９のうち下部電極８に対応した部位が残るようにレジスト層１９へ溝１９ａを開口することにより、図９（ａ）に示す構造が得られる。
【００１９】
次に、レジスト層１９をマスクとしてドライエッチングによって導電性層１８をパターニングすることによりそれぞれ導電性層１８の一部からなる断面長方形状の下部電極８”を形成した後、レジスト層１９を除去することにより、図９（ｂ）に示す構造が得られる。
【００２０】
その後、絶縁性基板１１の上記一表面側の全面に、絶縁性基板１１および下部電極８”を覆うように所定膜厚（例えば、１，５μｍ）のノンドープの多結晶シリコン層３を例えばプラズマＣＶＤ法によって成膜することにより、図９（ｃ）に示す構造が得られる。
【００２１】
次に、多結晶シリコン層３のうち下部電極８”に重なる部位を陽極酸化処理にて多孔質化することにより強電界ドリフト層６におけるドリフト部６ａとなる部位のパターンを形成し、その後、ランプアニール装置を用い、乾燥酸素雰囲気中で急速熱酸化することによって酸化した多孔質多結晶シリコン層よりなるドリフト部６ａが形成され、図９（ｄ）に示す構造が得られる。
【００２２】
続いて、強電界ドリフト層６上に所定膜厚（例えば、１５ｎｍ）の表面電極７を形成することによって図９（ｅ）に示す構成の電界放射型電子源１０が得られる。
【００２３】
【発明が解決しようとする課題】
ところで、上述のように図８に示した構成の電界放射型電子源１０は、絶縁性基板１１の一表面上にドライエッチングによって断面長方形状の下部電極８”をパターニングした後に、絶縁性基板１１の一表面側の全面に多結晶シリコン層３を堆積させ、多結晶シリコン層３のうち下部電極８”上の部位を陽極酸化処理によって多孔質化し、さらに酸化を施してドリフト部６ａを形成しているものである。ここにおいて、本願発明者らはドリフト部６ａの厚さを薄くするにつれて単位面積当たりの電子放出量が多くなり電子放出効率が高くなることを実験的に確認している。しかしながら、図８に示した構成の電界放射型電子源１０では、絶縁性基板１１の一表面上に形成された下部電極８”の断面形状が長方形状であって、多結晶シリコン層３の膜厚を薄くするほど多結晶シリコン層３の表面形状が下部電極８”の形状を反映しやすくなるから、図１０に示すようにドリフト部６ａの表面と分離部６ｂの表面との間に急峻な段差が形成され、段差部分での表面電極７の被覆率が低下して表面電極７が断線したり、表面電極７と下部電極８”との間の距離が短くなった部分で表面電極７と下部電極８”とが短絡してしまう恐れがあった。
【００２４】
本発明は上記事由に鑑みて為されたものであり、その目的は、大面積化が可能で、電子放出量が高く且つ表面電極の断線や表面電極と下部電極との間の短絡を防止することが可能な電界放射型電子源を提供することにある。
【００２５】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、基板と、基板の一表面上に列設された複数の下部電極と、各下部電極の表面側に各下部電極にそれぞれ重なる形で形成された複数の酸化若しくは窒化した多孔質半導体層よりなるドリフト部およびドリフト部の間を埋める分離部を有する強電界ドリフト層と、強電界ドリフト層上において下部電極に交差する方向に列設された複数の表面電極とを備え、表面電極を下部電極に対して正極として電圧を印加することにより下部電極から注入された電子が強電界ドリフト層をドリフトし表面電極を通して放出される電界放射型電子源の製造方法であって、下部電極の形成にあたっては、基板の前記一表面上の全面にレジスト層を形成した後、レジスト層へ下部電極のパターンに対応し且つ基板に近づくほど開口幅が徐々に大きくなるテーパ状の開口断面の溝を開口し、次に、基板の前記一表面側の全面に導電性層を成膜し、その後、リフトオフによりレジスト層およびレジスト層上の導電性層を除去することにより基板の前記一表面上にパターニングされた導電性層よりなる断面台形状の下部電極を形成することを特徴とし、基板の前記一表面上に形成したレジスト層へ下部電極のパターンに対応し且つ基板に近づくほど開口幅が徐々に大きくなるテーパ状の開口断面の溝を開口し、次に、基板の前記一表面側の全面に導電性層を成膜し、その後、リフトオフによりレジスト層およびレジスト層上の導電性層を除去することにより基板の前記一表面上にパターニングされた導電性層よりなる断面台形状の下部電極を形成しているので、基板としてガラス基板を用いることにより大面積化を図ることができ、しかも強電界ドリフト層の厚さを比較的薄くしても強電界ドリフト層の表面においてドリフト部の表面と分離部の表面との間に急峻な段差が形成されるのを防ぐことができ、表面電極の断線や表面電極と下部電極との間の短絡を防止することができるから、大面積化が可能で、電子放出量が高く且つ表面電極の断線や表面電極と下部電極との間の短絡を防止することが可能な電界放射型電子源を提供することができる。
【００２６】
請求項２の発明は、請求項１の発明において、前記導電性層の成膜にあたっては、粒子の飛来する向きと前記基板の向きとを、前記基板の前記一表面上であって前記溝の周壁近傍に粒子が入り込み且つ前記基板の前記一表面上に断面台形状の導電性層が形成されるように時間経過に伴って相対的に変化させるので、真空蒸着法や電子ビーム蒸着法などのように蒸発源が点源に近似できるような成膜法を採用し且つ前記基板を大面積化しても前記基板の前記一表面上に断面台形状の導電性層を形成することができ、下部電極の材料として採用できる材料の選択肢を広げることができる。
【００２７】
請求項３の発明は、請求項１の発明において、前記導電性層の成膜にあたっては、前記基板の前記一表面上であって前記溝の周壁近傍に粒子が入り込み且つ前記基板の前記一表面上に断面台形状の導電性層が形成されるようにプラズマを利用した成膜法を用いるので、前記基板を大面積化しても前記基板の前記一表面上に断面台形状の導電性層を形成することができ、請求項２の発明のように粒子の飛来する向きと基板の向きとを時間経過に伴って相対的に変化させる必要がないから、導電性層を成膜する成膜装置の構成が簡単になるとともに成膜装置の故障が少なくなり、結果的に低コスト化を図ることができる。
【００２８】
【発明の実施の形態】
本実施形態の電界放射型電子源１０の基本構成は図８に示した従来構成と略同じであって、図１（ｆ）および図２に示すように、ガラス基板よりなる絶縁性基板１１と、絶縁性基板１１の一表面上に列設された複数の下部電極８と、下部電極８にそれぞれ重なる形で形成された複数の酸化した多孔質多結晶シリコン層よりなるドリフト部６ａおよびドリフト部６ａの間を埋める多結晶シリコン層よりなる分離部６ｂを有する強電界ドリフト層６と、強電界ドリフト層６の上でドリフト部６ａおよび分離部６ｂに跨って下部電極８に交差（直交）する方向に列設された複数の表面電極７とを備えている。ここにおいて、下部電極８はタングステン薄膜からなる導電性層により構成し、表面電極７は金薄膜からなる導電性薄膜により構成している。また、下部電極８の膜厚は２００ｎｍ、表面電極７の膜厚は１５ｎｍにそれぞれ設定されているが、これらの膜厚は特に限定するものではない。また、強電界ドリフト層６の厚さは１．５μｍに設定してあるが、強電界ドリフト層６の厚さも特に限定するものではない。なお、本実施形態では、絶縁性基板１１が基板を構成している。
【００２９】
本実施形態の電界放射型電子源１０では、図８に示した従来構成と同様、絶縁性基板１１の一表面上に列設された複数の下部電極８と、強電界ドリフト層６上に列設された複数の表面電極７との間に強電界ドリフト層６のドリフト部６ａが挟まれているから、表面電極７と下部電極８との組を適宜選択して選択した組間に電圧を印加することにより、選択された表面電極７と下部電極８との交点に相当する部位のドリフト部６ａにのみ強電界が作用して電子が放出される。つまり、表面電極７と下部電極８とからなる格子の格子点に電子源を配置したことに相当し、電圧を印加する表面電極７と下部電極８との組を選択することによって所望の格子点から電子を放出させることが可能になる。なお、表面電極７と下部電極８との間に印加する電圧は１０〜２０Ｖ程度になっている。ここにおいて、各表面電極７は、短冊状に形成され、長手方向の両端部上にそれぞれパッド２７が形成されている。また、各下部電極８も、短冊状に形成され、長手方向の両端部上にそれぞれパッド２８が形成されている。
【００３０】
本実施形態の電界放射型電子源１０におけるドリフト部６ａは、上述の図５に示した強電界ドリフト層６と同様に、少なくとも、絶縁性基板１１の一表面側に列設された柱状の多結晶シリコンのグレイン５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在するナノメータオーダの微結晶シリコン層６３と、微結晶シリコン層６３の表面に形成され当該微結晶シリコン層６３の結晶粒径よりも小さな膜厚の絶縁膜であるシリコン酸化膜６４とから構成されると考えられる。
【００３１】
なお、本実施形態では、強電界ドリフト層６のドリフト部６ａを酸化した多孔質多結晶シリコン層により形成しているが、強電界ドリフト層６のドリフト部６ａを窒化した多孔質多結晶シリコン層により形成してもよく、多孔質多結晶シリコン層以外の多孔質半導体層を酸化若しくは窒化したものでもよい。なお、強電界ドリフト層６のドリフト部６ａを窒化した多孔質多結晶シリコン層とした場合には図５にて説明した各シリコン酸化膜５２，６４がいずれもシリコン窒化膜となる。
【００３２】
本実施形態においては、表面電極７を構成する導電性薄膜として金薄膜を用いているが、表面電極７の材料は金に限定されるものではなく、例えば、アルミニウム、クロム、タングステン、ニッケル、白金などの仕事関数が小さな材料を用いてもよい。ここに、金の仕事関数は５．１０ｅＶ、アルミニウムの仕事関数は４．２８ｅＶ、クロムの仕事関数は４．５０ｅＶ、タングステンの仕事関数は４．５５ｅＶ、ニッケルの仕事関数は５．１５ｅＶ、白金の仕事関数は５．６５ｅＶである。また、表面電極７を厚み方向に積層された複数層の薄膜電極層からなる導電性薄膜により構成してもよい。この場合、最上層の薄膜電極層としては、耐酸化性に優れ仕事関数が小さな性質を有する材料を採用し、最下層の薄膜電極層としては、仕事関数が小さく且つ強電界ドリフト層６との密着性が良い性質の材料を採用すればよい。ここに、最下層の薄膜電極層の材料は、最上層の薄膜電極層の材料に比べて強電界ドリフト層６中へ拡散しにくい（つまり、強電界ドリフト層６の材料中での拡散係数が小さい）性質を有していることが望ましい。
【００３３】
上述のような仕事関数が小さくかつ強電界ドリフト層６との密着性が良い性質を有する表面電極７を採用することにより、表面電極７が強電界ドリフト層６から剥離するのを防止することができ、表面電極７の断線を防止できるとともに経時安定性が向上し、また、製造時の歩留まりが高くなって低コスト化を図ることができる。
【００３４】
また、最上層の薄膜電極層としては例えば金を用い、最下層の薄膜電極層としては、クロムを用いればよいが、最下層の薄膜電極層としてはクロムの代わりに、ニッケル、白金、チタン、ジルコニウム、ロジウム、ハフニウム、イリジウムのいずれかあるいはそれらの酸化物を用いてもよい。最下層の薄膜電極層として、クロム、ニッケル、白金、チタン、ジルコニウム、ロジウム、ハフニウム、イリジウムのいずれかあるいはそれらの酸化物を用いることにより、最下層の薄膜電極層の材料コストを比較的安価にすることができる。
【００３５】
また、本実施形態では、下部電極８を構成する導電性層としてタングステン薄膜を用いているが、下部電極８の材料はタングステンに限定されるものではなく、タングステンの代わりに、アルミニウム、ニッケル、コバルト、クロム、ハフニウム、モリブデン、パラジウム、白金、ロジウム、タンタル、チタン、ジルコニウムのいずれかを用いてもよいし、これらの金属の酸化物やこれらの金属のうちの複数種類よりなる合金膜や、これらの金属とＳｉとの合金（例えば、アルミニウムを主成分としたＡｉ−Ｓｉ合金）やシリサイド膜を用いてもよい。
【００３６】
なお、下部電極８を厚み方向に積層された複数層の導電性膜からなる導電性層により構成してもよい。複数層の導電性膜により導電性層を構成する場合には、例えば最上層の導電性膜としてアルミニウムを用い、最下層の導電性膜としてはアルミニウムに比べて抵抗が小さな銅を用いればよい。
【００３７】
以下、本実施形態の電界放射型電子源１０の製造方法について図１を参照しながら説明する。
【００３８】
まず、絶縁性基板１１の一表面（図１（ａ）における上面）の全面上に所定膜厚（例えば、２μｍ）のレジスト層２０を塗布形成した後、レジスト層２０へ下部電極８のパターンに対応し且つ絶縁性基板１１に近づくほど開口幅が徐々に大きくなる溝２１を開口することにより、図１（ａ）に示すような構造が得られる。ここにおいて、溝２１はいわゆる逆テーパ状の形状に形成されている。なお、本実施形態では、レジスト層２０としては、ノボラック樹脂を用いた化学増幅型レジストを採用している。また、絶縁性基板１１の上記一表面における開口幅Ｌａは０．６ｍｍに設定してある。
【００３９】
次に、絶縁性基板１１の上記一表面側の全面に所定膜厚（例えば、２００ｎｍ）のタングステン薄膜よりなる導電性層１８をスパッタ法により成膜（堆積）することにより、図１（ｂ）に示す構造が得られる。ここにおいて、導電性層１８の成膜にあたっては、粒子（ここでは、ラジカルやイオンなどの反応粒子）の飛来する向きと絶縁性基板１１の向きとを、絶縁性基板１１の上記一表面上であって溝２１の周壁２１ｂ近傍に上記粒子が入り込み且つ絶縁性基板１１の上記一表面上に断面台形状の導電性層１８が形成されるように時間経過に伴って相対的に変化させている。したがって、絶縁性基板１１における溝２１の底面のうちレジスト層２０の影となる部位上まで導電性層１８が堆積され且つ影となる部位上ではレジスト層２０と絶縁性基板１１との境界に近づくほど導電性層１８の膜厚が小さくなる。要するに、下部電極８は幅方向（図１（ｃ）における左右方向）の両端部がいわゆる順テーパ状の形状に形成されている。なお、本実施形態では、上記粒子の飛来する向きと絶縁性基板１１の向きとを相対的に変化させるために、絶縁性基板１１が載置され陽極となるホルダ上で絶縁性基板１１を回転させながら、ホルダをターンテーブルの中心の周りで回転させているが、このように絶縁性基板１１を動かす代わりに、陰極となるターゲットを動かすようにしてもよい。
【００４０】
上述のように絶縁性基板１１の上記一表面側の全面に導電性層１８を成膜した後、リフトオフによりレジスト層２０およびレジスト層２０上の導電性層１８を有機溶剤中若しくは酸溶液中で除去することによって絶縁性基板１１上にパターニングされた導電性層１８からなる断面台形状の下部電極１８が形成され、図１（ｃ）に示す構造が得られる。
【００４１】
その後、絶縁性基板１１の上記一表面側の全面に所定膜厚（例えば、１．５μｍ）のノンドープの多結晶シリコン層３を例えばプラズマＣＶＤ法によって形成することにより、図１（ｄ）に示すような構造が得られる。ここにおいて、ノンドープの多結晶シリコン層３は、プラズマＣＶＤ法により堆積しているので、６００℃以下（１００℃〜６００℃）の低温プロセスで成膜することができる。なお、ノンドープの多結晶シリコン層３の形成方法は、プラズマＣＶＤ法に限らず、触媒ＣＶＤ法により形成してもよく、触媒ＣＶＤ法でも６００℃以下の低温プロセスで成膜することができる。
【００４２】
ノンドープの多結晶シリコン層３を形成した後、５５ｗｔ％のフッ化水素水溶液とエタノールとを略１：１で混合した混合液よりなる電解液の入った陽極酸化処理槽を利用し、白金電極（図示せず）を負極、下部電極８を正極として、多結晶シリコン層３に光照射を行いながら所定の条件で陽極酸化処理を行うことによって、多結晶シリコン層３のうち下部電極８に重なる部位に多孔質多結晶シリコン層を形成し、その後、陽極酸化処理槽から電解液を除去し、該陽極酸化処理槽に新たに酸（例えば、略１０％の希硝酸、略１０％の希硫酸、王水など）を投入し、その後、この酸の入った陽極酸化処理槽を利用して、白金電極（図示せず）を負極、下部電極８を正極として、定電流を流し多孔質多結晶シリコン層を酸化することにより下部電極８に重なる部位に酸化した多孔質多結晶シリコン層よりなるドリフト部６ａが形成され、図１（ｅ）に示すような構造が得られる。ここにおいて、ドリフト部６ａの間に介在している多結晶シリコン層３が分離部６ｂを構成するから、ドリフト部６ａおよび分離部６ｂを有する強電界ドリフト層６が形成されている。なお、本実施形態では、陽極酸化処理の条件として、陽極酸化処理の期間、多結晶シリコン層３の表面に照射する光パワーを一定、電流密度を一定としたが、この条件は適宜変更してもよい（例えば、電流密度を変化させてもよい）。
【００４３】
強電界ドリフト層６を形成した後は、強電界ドリフト層６上に所定膜厚（例えば、１５ｎｍ）の金薄膜からなる表面電極７を例えばメタルマスクを用いて蒸着法によって形成し、次に、パッド２７，２８を形成することによって図１（ｆ）に示す構成の電界放射型電子源１０が得られる。なお、本実施形態では、表面電極７の膜厚を１５ｎｍとしてあるが、この膜厚は特に限定するものではなく、強電界ドリフト層６を通ってきた電子がトンネルできる膜厚であればよい。また、本実施形態では、表面電極７となる導電性薄膜を蒸着により形成しているが、導電性薄膜の形成方法は蒸着に限定されるものではなく、例えばスパッタ法を用いてもよい。
【００４４】
しかして、上述の製造方法によれば、下部電極８の形成にあたって、絶縁性基板１１上に形成したレジスト層２０へ下部電極８のパターンに対応し且つ絶縁性基板１１に近づくほど開口幅が徐々に大きくなるテーパ状の開口断面の溝２１を開口し、次に、絶縁性基板１１の上記一表面側の全面に導電性層１８を成膜し、その後、リフトオフによりレジスト層２０およびレジスト層２０上の導電性層１８を除去することにより絶縁性基板１１上にパターニングされた導電性層１８よりなる断面台形状の下部電極８を形成しているので、絶縁性基板１１としてガラス基板を用いることにより大面積化および低コスト化を図ることができ、しかも強電界ドリフト層６の厚さを比較的薄くしても強電界ドリフト層６の表面においてドリフト部６ａと分離部６ｂとの間に急峻な段差が形成されるのを防ぐことができ、表面電極７の断線や表面電極７と下部電極８との間の短絡を防止することができるから、大面積化が可能で、電子放出量が高く且つ表面電極７の断線や表面電極７と下部電極８との間の短絡を防止することが可能な電界放射型電子源１０を提供することができる。
【００４５】
また、上述の製造方法で製造された電界放射型電子源１０は、上記従来の電界放射型電子源１０’、１０”と同様に、電子放出特性の真空度依存性が小さく且つ電子放出時にポッピング現象が発生せず安定して電子を放出することができる。
【００４６】
ところで、上述の製造方法では、導電性層１８をスパッタ法により成膜しているが、導電性層１８の成膜法はスパッタ法に限らず、真空蒸着法や電子ビーム蒸着法などの成膜法によって成膜してもよい。これらの成膜法の場合にも粒子（ここでは蒸着原子）の飛来する向きと絶縁性基板１１の向きとを、絶縁性基板１１の上記一表面上であって溝２１の周壁２１ｂ近傍に粒子が入り込み且つ絶縁性基板１１の上記一表面上に断面台形状の導電性層１８が形成されるように時間経過に伴って相対的に変化させることにより、真空蒸着法や電子ビーム蒸着法などのように蒸発源が点源に近似できるような成膜法を採用し且つ絶縁性基板１１を大面積化しても絶縁性基板１１の上記一表面上に断面台形状の導電性層１８を形成することができ、下部電極８の材料として採用できる材料の選択肢を広げることができる。
【００４７】
また、導電性層１８の成膜にあたってプラズマを利用した成膜法（例えば、スパッタ法、プラズマＣＶＤ法など）を用いる場合には、粒子（ラジカル、イオン、原料ガス分子など）の飛来する向きと絶縁性基板１１の向きとを時間経過に伴って相対的に変化させなくても絶縁性基板１１の上記一表面上に断面台形状の導電性層１８（つまり、下部電極８）を形成することができ、粒子の飛来する向きと絶縁性基板１１の向きとを相対的に変化させるための駆動機構などを設けなくてよいから、導電性層１８を成膜する成膜装置の構成が簡単になるとともに成膜装置の故障が少なくなり、結果的に低コスト化を図ることが可能になる。
【００４８】
【発明の効果】
請求項１の発明は、基板と、基板の一表面上に列設された複数の下部電極と、各下部電極の表面側に各下部電極にそれぞれ重なる形で形成された複数の酸化若しくは窒化した多孔質半導体層よりなるドリフト部およびドリフト部の間を埋める分離部を有する強電界ドリフト層と、強電界ドリフト層上において下部電極に交差する方向に列設された複数の表面電極とを備え、表面電極を下部電極に対して正極として電圧を印加することにより下部電極から注入された電子が強電界ドリフト層をドリフトし表面電極を通して放出される電界放射型電子源の製造方法であって、下部電極の形成にあたっては、基板の前記一表面上の全面にレジスト層を形成した後、レジスト層へ下部電極のパターンに対応し且つ基板に近づくほど開口幅が徐々に大きくなるテーパ状の開口断面の溝を開口し、次に、基板の前記一表面側の全面に導電性層を成膜し、その後、リフトオフによりレジスト層およびレジスト層上の導電性層を除去することにより基板の前記一表面上にパターニングされた導電性層よりなる断面台形状の下部電極を形成することを特徴とし、基板の前記一表面上に形成したレジスト層へ下部電極のパターンに対応し且つ基板に近づくほど開口幅が徐々に大きくなるテーパ状の開口断面の溝を開口し、次に、基板の前記一表面側の全面に導電性層を成膜し、その後、リフトオフによりレジスト層およびレジスト層上の導電性層を除去することにより基板の前記一表面上にパターニングされた導電性層よりなる断面台形状の下部電極を形成しているので、基板としてガラス基板を用いることにより大面積化を図ることができ、しかも強電界ドリフト層の厚さを比較的薄くしても強電界ドリフト層の表面においてドリフト部の表面と分離部の表面との間に急峻な段差が形成されるのを防ぐことができ、表面電極の断線や表面電極と下部電極との間の短絡を防止することができるから、大面積化が可能で、電子放出量が高く且つ表面電極の断線や表面電極と下部電極との間の短絡を防止することが可能な電界放射型電子源を提供することができるという効果がある。
【００４９】
請求項２の発明は、請求項１の発明において、前記導電性層の成膜にあたっては、粒子の飛来する向きと前記基板の向きとを、前記基板の前記一表面上であって前記溝の周壁近傍に粒子が入り込み且つ前記基板の前記一表面上に断面台形状の導電性層が形成されるように時間経過に伴って相対的に変化させるので、真空蒸着法や電子ビーム蒸着法などのように蒸発源が点源に近似できるような成膜法を採用し且つ前記基板を大面積化しても前記基板の前記一表面上に断面台形状の導電性層を形成することができ、下部電極の材料として採用できる材料の選択肢を広げることができるという効果がある。
【００５０】
請求項３の発明は、請求項１の発明において、前記導電性層の成膜にあたっては、前記基板の前記一表面上であって前記溝の周壁近傍に粒子が入り込み且つ前記基板の前記一表面上に断面台形状の導電性層が形成されるようにプラズマを利用した成膜法を用いるので、前記基板を大面積化しても前記基板の前記一表面上に断面台形状の導電性層を形成することができ、請求項２の発明のように粒子の飛来する向きと基板の向きとを時間経過に伴って相対的に変化させる必要がないから、導電性層を成膜する成膜装置の構成が簡単になるとともに成膜装置の故障が少なくなり、結果的に低コスト化を図ることができるという効果がある。
【図面の簡単な説明】
【図１】実施形態の製造方法を説明するための主要工程断面図である。
【図２】同上の電界放射型電子源の一部破断した概略斜視図である。
【図３】従来例を示す概略断面図である。
【図４】同上の動作説明図である。
【図５】同上の動作説明図である。
【図６】他の従来例を示す概略断面図である。
【図７】同上の動作説明図である。
【図８】同上を応用したディスプレイの概略構成図である。
【図９】図８のディスプレイに用いる電界放射型電子源の製造方法を説明するための主要工程断面図である。
【図１０】同上の要部説明図である。
【符号の説明】
３ 多結晶シリコン層
６ 強電界ドリフト層
６ａ ドリフト部
６ｂ 分離部
７ 表面電極
８ 下部電極
１０ 電界放射型電子源
１１ 絶縁性基板
２０ レジスト層
２１ 溝
２１ｂ 周壁
Claims (3)
- 基板と、基板の一表面上に列設された複数の下部電極と、各下部電極の表面側に各下部電極にそれぞれ重なる形で形成された複数の酸化若しくは窒化した多孔質半導体層よりなるドリフト部およびドリフト部の間を埋める分離部を有する強電界ドリフト層と、強電界ドリフト層上において下部電極に交差する方向に列設された複数の表面電極とを備え、表面電極を下部電極に対して正極として電圧を印加することにより下部電極から注入された電子が強電界ドリフト層をドリフトし表面電極を通して放出される電界放射型電子源の製造方法であって、下部電極の形成にあたっては、基板の前記一表面上の全面にレジスト層を形成した後、レジスト層へ下部電極のパターンに対応し且つ基板に近づくほど開口幅が徐々に大きくなるテーパ状の開口断面の溝を開口し、次に、基板の前記一表面側の全面に導電性層を成膜し、その後、リフトオフによりレジスト層およびレジスト層上の導電性層を除去することにより基板の前記一表面上にパターニングされた導電性層よりなる断面台形状の下部電極を形成することを特徴とする電界放射型電子源の製造方法。
- 前記導電性層の成膜にあたっては、粒子の飛来する向きと前記基板の向きとを、前記基板の前記一表面上であって前記溝の周壁近傍に粒子が入り込み且つ前記基板の前記一表面上に断面台形状の導電性層が形成されるように時間経過に伴って相対的に変化させることを特徴とする請求項１記載の電界放射型電子源の製造方法。
- 前記導電性層の成膜にあたっては、前記基板の前記一表面上であって前記溝の周壁近傍に粒子が入り込み且つ前記基板の前記一表面上に断面台形状の導電性層が形成されるようにプラズマを利用した成膜法を用いることを特徴とする請求項１記載の電界放射型電子源の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000326273A JP3985445B2 (ja) | 2000-10-26 | 2000-10-26 | 電界放射型電子源の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000326273A JP3985445B2 (ja) | 2000-10-26 | 2000-10-26 | 電界放射型電子源の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002134008A JP2002134008A (ja) | 2002-05-10 |
| JP3985445B2 true JP3985445B2 (ja) | 2007-10-03 |
Family
ID=18803489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000326273A Expired - Fee Related JP3985445B2 (ja) | 2000-10-26 | 2000-10-26 | 電界放射型電子源の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3985445B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4892730B2 (ja) * | 2006-12-16 | 2012-03-07 | 国立大学法人大阪大学 | プラズマディスプレイパネルおよびその製造方法 |
-
2000
- 2000-10-26 JP JP2000326273A patent/JP3985445B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002134008A (ja) | 2002-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4611228B2 (ja) | 電界電子放出装置およびその製造方法 | |
| KR100486951B1 (ko) | 전계방사형 전자원 | |
| JP3985445B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3788228B2 (ja) | 電界放射型電子源 | |
| JP4120398B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3687522B2 (ja) | 電界放射型電子源 | |
| JP3539305B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3508652B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3084272B2 (ja) | 電界放射型電子源 | |
| JP3589172B2 (ja) | 電界放射型電子源 | |
| JP3669291B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3487230B2 (ja) | 電界放射型電子源およびその製造方法およびディスプレイ装置 | |
| JP4023312B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3721976B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3687520B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3603682B2 (ja) | 電界放射型電子源 | |
| JP2002150926A (ja) | 電界放射型電子源およびその製造方法 | |
| JP4120397B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3480464B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3767275B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP4433857B2 (ja) | 電界放射型電子源 | |
| JP4306070B2 (ja) | 電界放射型電子源 | |
| JP4241766B2 (ja) | 照明ランプ用冷電子放出素子 | |
| JP3648599B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3945049B2 (ja) | 冷電子放出素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060217 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070608 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070619 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070702 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130720 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |