JP3721976B2 - 電界放射型電子源の製造方法 - Google Patents
電界放射型電子源の製造方法 Download PDFInfo
- Publication number
- JP3721976B2 JP3721976B2 JP2000326276A JP2000326276A JP3721976B2 JP 3721976 B2 JP3721976 B2 JP 3721976B2 JP 2000326276 A JP2000326276 A JP 2000326276A JP 2000326276 A JP2000326276 A JP 2000326276A JP 3721976 B2 JP3721976 B2 JP 3721976B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electric field
- surface electrode
- electrode
- strong electric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Cold Cathode And The Manufacture (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体材料を用いて電界放射により電子線を放射するようにした電界放射型電子源の製造方法に関するものである。
【０００２】
【従来の技術】
従来より、電界放射型電子源として、例えば米国特許３６６５２４１号などに開示されているいわゆるスピント（Spindt）型電極と呼ばれるものがある。このスピント型電極は、微小な三角錐状のエミッタチップを多数配置した基板と、エミッタチップの先端部を露出させる放射孔を有するとともにエミッタチップに対して絶縁された形で配置されたゲート層とを備え、真空中にてエミッタチップをゲート層に対して負極として高電圧を印加することにより、エミッタチップの先端から放射孔を通して電子線を放射するものである。
【０００３】
しかしながら、スピント型電極は、製造プロセスが複雑であるとともに、多数の三角錐状のエミッタチップを精度良く構成することが難しく、例えば平面発光装置やディスプレイなどへ応用する場合に大面積化が難しいという問題があった。また、スピント型電極は、電界がエミッタチップの先端に集中するので、エミッタチップの先端の周りの真空度が低くて残留ガスが存在するような場合、放射された電子によって残留ガスがプラスイオンにイオン化され、プラスイオンがエミッタチップの先端に衝突するから、エミッタチップの先端がダメージ（例えば、イオン衝撃による損傷）を受け、放射される電子の電流密度や効率などが不安定になったり、エミッタチップの寿命が短くなってしまうという問題が生じる。したがって、スピント型電極では、この種の問題の発生を防ぐために、高真空（約１０-5Ｐａ〜約１０-6Ｐａ）で使用する必要があり、コストが高くなるとともに、取扱いが面倒になるという不具合があった。
【０００４】
この種の不具合を改善するために、ＭＩＭ（Metal Insulator Metal)方式やＭＯＳ(Metal Oxide Semiconductor)型の電界放射型電子源が提案されている。前者は金属−絶縁膜−金属、後者は金属−酸化膜−半導体の積層構造を有する平面型の電界放射型電子源である。しかしながら、このタイプの電界放射型電子源において電子の放射効率を高めるためには（多くの電子を放射させるためには）、上記絶縁膜や上記酸化膜の膜厚を薄くする必要があるが、上記絶縁膜や上記酸化膜の膜厚を薄くしすぎると、上記積層構造の上下の電極間に電圧を印加した時に絶縁破壊を起こす恐れがあり、このような絶縁破壊を防止するためには上記絶縁膜や上記酸化膜の膜厚の薄膜化に制約があるので、電子の放出効率（引き出し効率）をあまり高くできないという不具合があった。
【０００５】
また、近年では、特開平８−２５０７６６号公報に開示されているように、シリコン基板などの単結晶の半導体基板を用い、その半導体基板の一表面を陽極酸化することにより多孔質半導体層（ポーラスシリコン層）を形成して、その多孔質半導体層上に金属薄膜を形成し、半導体基板と金属薄膜との間に電圧を印加して電子を放射させるように構成した電界放射型電子源（半導体冷電子放出素子）が提案されている。
【０００６】
しかしながら、上述の特開平８−２５０７６６号公報に記載の電界放射型電子源では、基板が半導体基板に限られるので、大面積化やコストダウン化が難しいという不具合がある。また、特開平８−２５０７６６号公報に記載の電界放射型電子源では電子放出時にいわゆるポッピング現象が生じやすく、放出電子量にむらが起こりやすいので、平面発光装置やディスプレイなどに応用すると、発光むらができてしまうという不具合がある。
【０００７】
これに対して、本願発明者らは、特願平１０−２７２３４０号、特願平１０−２７２３４２号などにおいて大面積化の可能な電界放射型電子源を提案した。これらの電子源は、導電性基板と導電性薄膜（例えば、金薄膜）からなる表面電極との間に、多孔質多結晶半導体層（例えば、陽極酸化処理により多孔質化された多結晶シリコン層）を急速熱酸化（ＲＴＯ）技術によって急速熱酸化することによって形成した強電界ドリフト層を介在させた構造を有し、導電性基板から強電界ドリフト層に注入された電子が強電界ドリフト層においてドリフトするようになっている。この種の電界放射型電子源は、例えば図８に示すように、導電性基板としてのｎ形シリコン基板１の主表面側に、酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層６が形成され、強電界ドリフト層６上に表面電極７が積層され、ｎ形シリコン基板１の裏面にオーミック電極２が積層されている。
【０００８】
図８に示す電界放射型電子源から電子を放出させるには、図９に示すように、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７がｎ形シリコン基板１（オーミック電極２）に対して高電位側（正極）となるように表面電極７とｎ形シリコン基板１との間に直流電圧Ｖpsを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側（正極）となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。各直流電圧Ｖps，Ｖｃを適宜に設定すれば、ｎ形シリコン基板１から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（なお、図９中の一点鎖線は表面電極７を通して放出された電子ｅ- の流れを示す）。表面電極７には仕事関数の小さな材料が採用され、表面電極７の膜厚は１０〜１５ｎｍ程度に設定されている。
【０００９】
ここで、強電界ドリフト層６は、図１０に示すように、柱状の多結晶シリコンのグレイン５１と、グレイン５１の表面に形成された薄い酸化シリコン膜５２と、多結晶シリコンのグレイン５１の間に介在するナノメータオーダのシリコン微結晶６３と、シリコン微結晶６３の表面に形成されシリコン微結晶６３の結晶粒径よりも小さい膜厚の酸化シリコン膜６４とを少なくとも含むと考えられる。この強電界ドリフト層６は上述した陽極酸化処理を行う前の多結晶シリコン層に含まれていたグレインの表面が多孔質化し、残されたグレイン５１で結晶状態が維持されているものと考えられる。したがって、強電界ドリフト層６に印加された電界の大部分は酸化シリコン膜６４を集中的に通り、注入された電子ｅ- はグレイン５１の間で酸化シリコン膜６４を通る強電界により加速され図１０の矢印Ａの向き（図１０中の上向き）にドリフトする。なお、強電界ドリフト層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。
【００１０】
上述の構成を有する電界放射型電子源では、表面電極７とオーミック電極２との間に流れる電流をダイオード電流Ｉpsと呼び、コレクタ電極２１と表面電極７との間に流れる電流を放出電子電流Ｉｅと呼ぶことにすれば（図９参照）、ダイオード電流Ｉpsに対する放出電子電流Ｉｅの比率（＝Ｉｅ／Ｉps）が大きいほど電子放出効率が高くなる。なお、この電界放射型電子源では、表面電極７とオーミック電極２との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができる。また、この電界放射型電子源は、電子放出特性の真空度依存性が小さく、しかも電子放出時にポッピング現象が発生せず、電子を高い電子放出効率で安定して放出することができる。
【００１１】
ところで、上述した構成例では導電性基板としてｎ形シリコン基板１を用いているが、ｎ形シリコン基板１に代えてガラス基板のような絶縁性基板上にＩＴＯ膜のような導電性層を形成した基板を用いることもでき、このような構成の導電性基板を用いると、電子源の大面積化および低コスト化が可能になる。このような構成の導電性基板を用いた電界放射型電子源の一例を図１１に示す。図１１に示す電界放射型電子源は、ガラス基板よりなる絶縁性基板１１と、絶縁性基板１１の上に形成したＩＴＯ膜よりなる導電性層８とで構成した導電性基板を用いており、導電性層８上に強電界ドリフト層６が形成され、強電界ドリフト層６上に表面電極７が積層されている。この電界放射型電子源における強電界ドリフト層６は、導電性層８の上にノンドープの多結晶シリコン層を堆積させた後に、多結晶シリコン層を陽極酸化処理にて多孔質化し、さらに酸化あるいは窒化することにより形成されている。
【００１２】
図１１に示す電界放射型電子源から電子を放出させるには、図８に示した電界放射型電子源と同様に表面電極７に対向配置されたコレクタ電極２１を設ける。つまり、図１２に示すように、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７が導電性層８に対して高電位側（正極）となるように表面電極７と導電性層８との間に直流電圧Ｖpsを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側（正極）となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。各直流電圧Ｖps，Ｖｃを適宜に設定すれば、導電性層８から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（なお、図１２中の一点鎖線は表面電極７を通して放出された電子ｅ- の流れを示す）。
【００１３】
【発明が解決しようとする課題】
ところで、図８および図１１それぞれに示した各電界放射型電子源は、電子放出特性の真空度依存性が小さく、しかも電子放出時にポッピング現象が発生せず、電子を高い電子放出効率で安定して放出することができる。しかしながら、上記従来の各電界放射型電子源では、上述のダイオード電流Ｉpsが図１３中のイのように経時変化し、放出電子電流Ｉｅが同図中のロのように経時変化してしまうという不具合があった。すなわち、ダイオード電流Ｉpsが徐々に増加する一方で、放出電子電流Ｉｅが徐々に減少するので、電子放出効率が徐々に低下してしまい、放出電子電流Ｉｅの経時的な低下を抑制しようとすると消費電力が増加してしまうという不具合があった。
【００１４】
このような不具合が発生する原因としては、以下のことが考えられる。上記従来の電界放射型電子源では、多孔質多結晶シリコン層を酸化することにより強電界ドリフト層６を形成しているので、強電界ドリフト層６の全体にわたって均一な膜質および膜厚で上述の酸化シリコン膜５２，６４（図１０参照）を形成することが難しい。また、強電界ドリフト層６において、シリコン微結晶６３が形成された領域における酸化シリコン膜６４の合計膜厚と、グレイン５１が残っている領域の酸化シリコン膜５２の膜厚とを比較すると、酸化シリコン膜５２の方が薄くなりやすい。これらの理由から、従来構成の電界放射型電子源に駆動電圧（直流電圧Ｖps）を印加してダイオード電流Ｉpsを流していくと、酸化シリコン膜５２若しくは酸化シリコン膜６４あるいは各酸化シリコン膜５２，６４において膜厚の薄い部分や、欠陥、不純物が多く含まれる部分などが徐々に絶縁破壊を起こし、絶縁破壊を起こした部分では酸化シリコン膜５２，６４の抵抗値が小さくなってダイオード電流Ｉpsが経時的に増加する一方で、電子放出に寄与する電流が減少して放出電子電流Ｉｅが経時的に低下するものと考えられる。
【００１５】
したがって、この電界放射型電子源をディスプレイなどに応用した場合、酸化シリコン膜５２，６４の絶縁破壊にともなって消費電力や発熱量が徐々に増加してしまうとともに、画面の輝度が徐々に暗くなってしまうという不具合があった。
【００１６】
本発明は上記事由に鑑みて為されたものであり、その目的は、電子放出特性の経時安定性に優れた電界放射型電子源の製造方法を提供することにある。
【００１７】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、導電性基板と、導電性基板の主表面側に形成された酸化若しくは窒化した多孔質半導体層よりなる強電界ドリフト層と、強電界ドリフト層の主表面側に形成された導電性薄膜よりなる表面電極とを備え、強電界ドリフト層と表面電極との間に強電界ドリフト層の電界強度を緩和する酸化層よりなる電界緩和層が設けられ、表面電極を導電性基板に対して正極として電圧を印加することにより導電性基板から注入された電子が強電界ドリフト層をドリフトし表面電極を通して放出される電界放射型電子源の製造方法であって、導電性基板の主表面側に形成された強電界ドリフト層上に電界緩和層の構成元素のうち酸素を除いた構成元素により構成された被酸化層を形成する工程と、被酸化層上に表面電極を形成する工程と、表面電極を形成した後に酸化処理によって被酸化層を酸化することにより電界緩和層を形成する工程とを備えることを特徴とし、経時安定性の優れた電界放射型電子源を提供することができ、また、表面電極を形成した後の酸化処理によって被酸化層を酸化することにより電界緩和層を形成しているから、電界緩和層が汚染されたり損傷を受けるのを防止することができる。
【００２７】
請求項２の発明は、請求項１の発明において、上記酸化処理が、オゾンにより上記被酸化層を酸化する処理なので、オゾンが上記表面電極を拡散して上記被酸化層が酸化されるから、熱酸化に比べて低温で上記被酸化層を酸化することができ、上記表面電極の構成元素の凝集による断線や剥離などのダメージが発生するのを防ぐことができる。
【００２８】
請求項３の発明は、請求項１の発明において、上記酸化処理が、酸素プラズマにより上記被酸化層を酸化する処理なので、熱酸化に比べて低温で上記被酸化層を酸化することができ、上記表面電極の構成元素の凝集による断線や剥離などのダメージが発生するのを防ぐことができる。
【００２９】
【発明の実施の形態】
（参考例１）
図１（ａ）に本参考例の電界放射型電子源１０の概略断面図を、図２（ａ）〜（ｄ）に電界放射型電子源１０の製造方法における主要工程断面図を示す。なお、本参考例では、導電性基板として抵抗率が導体の抵抗率に比較的近い単結晶のｎ形シリコン基板１（例えば、抵抗率が略０．０１Ωｃｍ〜０．０２Ωｃｍの（１００）基板）を用いている。
【００３０】
本参考例の電界放射型電子源１０の基本構成は図８に示した従来構成と略同じであって、図１（ａ）に示すように、ｎ形シリコン基板１の主表面上に酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層６が形成され、該強電界ドリフト層６上に窒化シリコン膜よりなる電界緩和層９が形成され、電界緩和層９上に導電性薄膜（例えば、金薄膜）よりなる表面電極７が形成されている。また、ｎ形シリコン基板１の裏面にはオーミック電極２が形成されている。なお、本参考例では、ｎ形シリコン基板１の主表面上に強電界ドリフト層６が形成されているが、ｎ形シリコン基板１の主表面と強電界ドリフト層６との間にノンドープの多結晶シリコン層が形成されていてもよい。
【００３１】
本参考例の電界放射型電子源１０では、図８および図９に示した従来構成の電界放射型電子源と同様の動作原理で電子を放出することができる。すなわち、本参考例の電界放射型電子源１０から電子を放出させるには、例えば、図３に示すように、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７がｎ形シリコン基板１（オーミック電極２）に対して高電位側（正極）となるように表面電極７とｎ形シリコン基板１との間に直流電圧Ｖpsを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側（正極）となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加すればよい。各直流電圧Ｖps，Ｖｃを適宜に設定すれば、ｎ形シリコン基板１から注入された電子が強電界ドリフト層６をドリフトし電界緩和層９および表面電極７を通して放出される（なお、図３中の一点鎖線は表面電極７を通して放出された電子ｅ- の流れを示す）。表面電極７には仕事関数の小さな材料が採用され、表面電極７の膜厚は１０〜１５ｎｍ程度に設定されている。
【００３２】
ここで、強電界ドリフト層６は、図１（ｂ）に示すように、柱状の多結晶シリコンのグレイン（半導体結晶）５１と、グレイン５１の表面に形成された第１の絶縁膜である薄い酸化シリコン膜５２と、多結晶シリコンのグレイン５１の間に介在するナノメータオーダのシリコン微結晶（半導体微結晶）６３と、シリコン微結晶６３の表面に形成されシリコン微結晶６３の結晶粒径よりも小さい膜厚の第２の絶縁膜である酸化シリコン膜６４とを少なくとも含むと考えられる。この強電界ドリフト層６は後述の陽極酸化処理を行う前の多結晶シリコン層３（図２参照）に含まれていたグレインの表面が多孔質化し、残されたグレイン５１で結晶状態が維持されているものと考えられる。したがって、強電界ドリフト層６に印加された電界の大部分は酸化シリコン膜６４を集中的に通り、注入された電子ｅ- はグレイン５１の間で酸化シリコン膜６４を通る強電界により加速され図１（ｂ）中の上向きにドリフトする。なお、強電界ドリフト層６の表面に到達した電子はホットエレクトロンであると考えられ、電界緩和層９でほとんど散乱されずに表面電極７を容易にトンネルし真空中に放出される。
【００３３】
上述の構成を有する電界放射型電子源１０では、表面電極７とオーミック電極２との間に流れる電流をダイオード電流Ｉpsと呼び、コレクタ電極２１と表面電極７との間に流れる電流を放出電子電流Ｉｅと呼ぶことにすれば（図３参照）、ダイオード電流Ｉpsに対する放出電子電流Ｉｅの比率（＝Ｉｅ／Ｉps）が大きいほど電子放出効率が高くなる。なお、この電界放射型電子源１０では、表面電極７とオーミック電極２との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができる。また、この電界放射型電子源は、電子放出特性の真空度依存性が小さく、しかも電子放出時にポッピング現象が発生せず、電子を高い電子放出効率で安定して放出することができる。
【００３４】
ところで、本参考例の電界放射型電子源１０では、強電界ドリフト層６と表面電極７との間に、上記直流電圧（駆動電圧）Ｖpsを印加した状態での強電界ドリフト層６の電界強度を緩和する電界緩和層９が設けられている点に特徴がある。ここにおいて、電界緩和層９は、強電界ドリフト層６と表面電極７との間に介在するから、強電界ドリフト層６をドリフトした電子がほとんど散乱されることなく表面電極７へ到達するように電子が散乱しにくい材料により形成し、膜厚を薄くすることが望ましい。一方で電界緩和層９は強電界ドリフト層６の電界強度を緩和するために設けたものであり、電界緩和層９の抵抗値が強電界ドリフト層６の抵抗値に比べて１桁以上小さいと強電界ドリフト層６の電界強度を緩和する効果が小さく、強電界ドリフト層６の抵抗値よりも大きいと上記駆動電圧を大きくする必要あるので、電界緩和層９の抵抗値は、強電界ドリフト層６の抵抗値と同じオーダであることが望ましい。本参考例では、強電界ドリフト層６の厚さを１．５μｍとし、電界緩和層９の膜厚を５０ｎｍに設定してあるが、電界緩和層９の膜厚は５０ｎｍに限定されるものではなく、強電界ドリフト層６の抵抗値に応じて１０ｎｍ〜１００ｎｍの範囲で適宜設定すればよい。なお、強電界ドリフト層６の抵抗値は、強電界ドリフト層６の厚さや駆動電圧などによっても異なるが、数十ｋΩ〜数十ＭΩ程度である。
【００３５】
しかして、本参考例の電界放射型電子源１０では、強電界ドリフト層６と表面電極７との間に強電界ドリフト層６の電界強度を緩和する電界緩和層９が設けられていることによって、強電界ドリフト層６中の酸化シリコン膜５２，６４において絶縁破壊を起こしやすい部分の電界強度を小さくすることができ、当該部分における絶縁破壊を防止することができて、ダイオード電流Ｉpsおよび放出電子電流Ｉｅそれぞれの経時変化を抑制することができるから、電子放出効率などの電子放出特性の経時安定性を向上させることができ、ディスプレイなどに応用した場合に画面の輝度が経時的に暗くなるのを防止することができる。なお、電界緩和層９を設けたことによって強電界ドリフト層６に印加される電界強度が小さくなるので、表面電極７と導電性基板たるｎ形シリコン基板１（オーミック電極２）との間に印加する駆動電圧（直流電圧Ｖps）を電界緩和層９が設けられていない従来構成の場合と同じにすると、放出電子電流Ｉｅは電界緩和層９を設けていない場合よりも小さくなるが、駆動電圧を大きくすることにより、放出電子電流Ｉｅの大きさを従来構成と同等の値にすることができる。
【００３６】
また、本参考例の電界放射型電子源１０では、電界緩和層９が窒化シリコン膜により形成されており、窒化シリコン膜は抵抗率が高いので電界緩和層９の膜厚を薄くすることができ、しかも窒化シリコン膜は電子の透過特性に優れ、強電界ドリフト層６をドリフトした電子が電界緩和層９中で散乱されにくいから、電界緩和層９を設けたことによる電子放出効率の低下を抑制することができる。
【００３７】
ところで、本参考例では、導電性基板としてｎ形シリコン基板１を用いているが、導電性基板は、電界放射型電子源１０の負極を構成するとともに真空中において上述の強電界ドリフト層６を支持し、なお且つ、強電界ドリフト層６へ電子を注入するものである。したがって、導電性基板は、電界放射型電子源１０の負極を構成し強電界ドリフト層６を支持することができればよいので、ｎ形シリコン基板に限定されるものではなく、クロムなどの金属基板であってもよいし、図１１に示すようにガラスなどの絶縁性基板１１の一表面側（主表面側）に導電性層８を形成したものであってもよい。ガラス基板の一表面側に導電性層８を形成した基板を用いる場合には、半導体基板を用いる場合に比べて、電子源の大面積化および低コスト化が可能になる。
【００３８】
また、本参考例においては、表面電極７として金薄膜を用いているが、表面電極７の材料は金に限定されるものではなく、例えば、アルミニウム、クロム、タングステン、ニッケル、白金などの仕事関数が小さな材料を用いてもよい。ここに、金の仕事関数は５．１０ｅＶ、アルミニウムの仕事関数は４．２８ｅＶ、クロムの仕事関数は４．５０ｅＶ、タングステンの仕事関数は４．５５ｅＶ、ニッケルの仕事関数は５．１５ｅＶ、白金の仕事関数は５．６５ｅＶである。また、表面電極７を厚み方向に積層された複数層の薄膜電極層からなる導電性薄膜により構成してもよい。この場合、最上層の薄膜電極層としては、耐酸化性に優れ仕事関数が小さな性質を有する材料を採用し、最下層の薄膜電極層としては、仕事関数が小さくかつ電界緩和層９との密着性が良い性質の材料を採用すればよい。ここに、最下層の薄膜電極層の材料は、最上層の薄膜電極層の材料に比べて強電界ドリフト層６中へ拡散しにくい（つまり、強電界ドリフト層６の材料中での拡散係数が小さい）性質を有していることが望ましい。
【００３９】
上述のような仕事関数が小さくかつ電界緩和層９との密着性が良い性質を有する表面電極７を採用することにより、表面電極７が電界緩和層９から剥離するのを防止することができ、経時安定性が向上するとともに、歩留まりが高くなって低コスト化を図ることができる。
【００４０】
また、最上層の薄膜電極層としては例えば金を用い、最下層の薄膜電極層としては、クロムを用いればよいが、最下層の薄膜電極層としてはクロムの代わりに、ニッケル、白金、チタン、ジルコニウム、ロジウム、ハフニウム、イリジウムのいずれかあるいはそれらの酸化物を用いてもよい。最下層の薄膜電極層として、クロム、ニッケル、白金、チタン、ジルコニウム、ロジウム、ハフニウム、イリジウムのいずれかあるいはそれらの酸化物を用いることにより、最下層の薄膜電極層の材料コストを比較的安価にすることができる。
【００４１】
また、本参考例では、強電界ドリフト層６を酸化した多孔質多結晶シリコン層により形成しているが、強電界ドリフト層６を窒化した多孔質多結晶シリコン層により形成してもよく、多孔質多結晶シリコン層以外の多孔質半導体層を酸化若しくは窒化したものでもよい。なお、強電界ドリフト層６を窒化した多孔質多結晶シリコン層とした場合には図１（ｂ）にて説明した各酸化シリコン膜５２，６４がいずれも窒化シリコン膜となる。また、本参考例では、電界緩和層９を窒化シリコン膜により形成しているが、電子散乱が少なく抵抗率が高い酸化シリコン膜やアモルファスシリコン、アモルファス炭化シリコン、金属の酸化膜や窒化膜などにより形成してもよい。
【００４２】
以下、図１の電界放射型電子源１０の製造方法について図２を参照しながら説明する。
【００４３】
まず、ｎ形シリコン基板１の裏面にオーミック電極２を形成した後、ｎ形シリコン基板１の主表面上に所定膜厚（例えば、１．５μｍ）のノンドープの多結晶シリコン層（多結晶シリコン薄膜）３を例えばＬＰＣＶＤ法によって形成（成膜）することにより図２（ａ）に示すような構造が得られる。
【００４４】
上記ノンドープの多結晶シリコン層３を形成した後、５５ｗｔ％のフッ化水素水溶液とエタノールとを略１：１で混合した混合液よりなる電解液の入った陽極酸化処理槽を利用し、白金電極（図示せず）を負極、ｎ形シリコン基板１（オーミック電極２）を正極として、多結晶シリコン層３に光照射を行いながら所定の条件で陽極酸化処理を行うことによって、多孔質多結晶シリコン層４が形成され図２（ｂ）に示すような構造が得られる。本参考例では、陽極酸化処理の条件として、多結晶シリコン層３の表面が上記電解液に触れるようにし、電流密度を３０ｍＡ／ｃｍ２で一定、電流の通電時間を１０秒とした。また、多結晶シリコン層３に光を照射する光源としては、５００Ｗのタングステンランプを用いている。なお、本参考例では、多結晶シリコン層３を深さ方向においてｎ形シリコン基板１に達する深さまで多孔質化しているが、深さ方向の途中まで多孔質化するようにしてもよく、この場合にはｎ形シリコン基板１と多孔質多結晶シリコン層４との間に多結晶シリコン層３の一部が残ることになる。
【００４５】
上述の陽極酸化処理が終了した後、急速加熱法による急速熱酸化技術によって多孔質多結晶シリコン層４の急速熱酸化を行うことにより、酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層６が形成され、その後、強電界ドリフト層６上にスパッタ法によって所定膜厚（例えば、５０ｎｍ）の電界緩和層９を形成することにより、図２（ｃ）に示す構造が得られる。急速熱酸化の条件としては、ランプアニール装置を用い、酸素ガスの流量を標準状態で０．３Ｌ／ｍｉｎ（３００ｓｃｃｍ）、酸化温度を９００℃、酸化時間を１時間とした。本参考例では、多孔質多結晶シリコン層４の酸化を急速熱酸化により行っているので、数秒で酸化温度まで昇温することが可能であり、通常の炉心管タイプの酸化装置で問題となる入炉時の巻き込み酸化を抑制することができる。また、スパッタ法による電界緩和層９の形成にあたっては、ターゲットとして窒化シリコンを用い、チャンバ内を１×１０−４Ｐａ以下まで排気した後、Ａｒガスを標準状態で０．０３Ｌ／ｍｉｎ（３０ｓｃｃｍ）の流量でチャンバ内に導入してチャンバ内の圧力を５×１０−１Ｐａに調整し、その後、チャンバ内に配置された電極間に１Ｗ／ｃｍ２の高周波電力を供給して窒化シリコン膜を成膜した。
【００４６】
電界緩和層９を形成した後は、電界緩和層９上に表面電極７となる金薄膜を例えば蒸着により形成することによって、図２（ｄ）に示す構造の電界放射型電子源１０が得られる。
【００４７】
しかして、上述の製造方法を採用することにより、電界緩和層９を強電界ドリフト層６上に積層する工程を従来構成の電界放射型電子源の製造方法に追加するだけで経時安定性の優れた電界放射型電子源１０を提供することができる。
【００４８】
また、上述の製造方法で製造された電界放射型電子源１０は、電子放出特性の真空度依存性が小さく且つ電子放出時にポッピング現象が発生せず安定して電子を放出することができ、また、導電性基板として単結晶シリコン基板などの半導体基板の他にガラス基板などに導電性層（例えば、ＩＴＯ膜）を形成した基板などを使用することもできるから、スピント型電極に比べて、電子源の大面積化および低コスト化が可能になる。
【００４９】
なお、上述の多結晶シリコン層３の成膜は、導電性基板が半導体基板の場合にはＬＰＣＶＤ法の他にスパッタ法により行ってもよいし、あるいは、プラズマＣＶＤ法によってアモルファスシリコンを成膜した後にアニール処理を行うことにより結晶化させて成膜してもよい。また、導電性基板がガラス基板に導電性層を形成した基板の場合には、ＣＶＤ法により導電性層上にアモルファスシリコンを成膜した後にアニールすることにより、多結晶シリコン層３を形成してもよい。また、導電性層上に多結晶シリコン層３を形成する方法はＣＶＤ法に限定されるものではなく、例えばＣＧＳ（Continuous Grain Silicon）法や触媒ＣＶＤ法などを用いてもよい。
【００５０】
また、上述の多孔質多結晶シリコン層４の酸化方法としては、熱酸化法の他に、酸（例えば、希硫酸、希硝酸、王水など）を用いた電気化学的な酸化でもよいし、酸によって電気化学的に酸化する前に多孔質多結晶シリコン層４の極表面が酸化する程度の時間だけ酸化性の溶液（例えば、硝酸、硫酸、塩酸、過酸化水素水など）に浸すことにより、シリコン原子を終端している水素原子を酸素原子に置換してもよい。また、酸素とオゾンとの少なくとも一方を含むガス雰囲気で紫外光を照射して酸化してもよいし、酸素とオゾンとの少なくとも一方を含むガス雰囲気でプラズマにさらすことにより酸化してもよいし、少なくともオゾンを含むガス雰囲気で加熱を行う（加熱温度は１００℃〜６００℃の温度範囲で適宜設定すればよい）ことにより酸化してもよいし、紫外光を照射するとともに加熱を行う（加熱温度は１００℃〜６００℃の温度範囲で適宜設定すればよい）ことにより酸化してもよいし、酸素とオゾンとの少なくとも一方を含むガス雰囲気で紫外光を照射するとともに加熱を行う（加熱温度は１００℃〜６００℃の温度範囲で適宜設定すればよい）ことにより酸化してもよいし、これらを組み合わせるようにしてもよく、熱酸化法以外の方法を採用することにより、比較的低温で多孔質多結晶シリコン層４を酸化することができ、図１（ｂ）にて説明した酸化シリコン膜５２，６４への不純物の拡散量が少なくなり、絶縁耐圧が向上する。なお、多孔質多結晶シリコン層４を酸化する代わりに、窒化するようにしてもよい。
【００５１】
また、上述の電界緩和層９の形成方法はスパッタ法に限定されるものではなく、蒸着法やイオンプレーティング法などを用いてもよい。
【００５２】
また、上述の表面電極７の形成方法は蒸着に限定されるものではなく、例えばスパッタ法を用いてもよい。
【００５３】
次に、本参考例の電界放射型電子源１０を利用したディスプレイについて図４を参照しながら説明する。
【００５４】
図４に示すディスプレイは、電界放射型電子源１０の表面電極７に対向配置されるガラス基板３３を備え、ガラス基板３３の電界放射型電子源１０と対向する面にはストライプ状にコレクタ電極３１が形成され、表面電極７を通して放射される電子線によって可視光を発光する蛍光体層３２がコレクタ電極３１を覆うように形成されている。ここに、表面電極７はストライプ状に形成されている。なお、電界放射型電子源１０とガラス基板３３との間の空間は真空にしてある。
【００５５】
このディスプレイでは、表面電極７をストライプ状に形成するとともに、コレクタ電極３１を表面電極７に直交するストライプ状に形成しておき、コレクタ電極３１および表面電極７を適宜選択して電圧（電界）を印加することにより、電圧を印加した表面電極７からのみ電子が放出される。そして、放出された電子は、当該電子が放出された表面電極７において対向するコレクタ電極３１に電圧が印加されている領域から放出された電子だけが加速され、該コレクタ電極３１を覆う蛍光体層３２を光らせる。
【００５６】
要するに、図４に示す構成のディスプレイでは、特定の表面電極７と特定のコレクタ電極３１とに電圧を印加することにより、蛍光体層３２のうち前記電圧が印加された両電極７，３１の交差する領域に対応する部分を光らせることができる。そして、電圧を印加する表面電極７およびコレクタ電極３１を適宜切り替えることにより、画像や文字などを表示することが可能になる。なお、このディスプレイでは、電界放射型電子源１０から放出された電子で蛍光体層３２の蛍光体を光らせるためには、コレクタ電極３１に高電圧を印加し電子を加速する必要があり、コレクタ電極３１には、数百Ｖないし数ｋＶの高電圧を印加すればよい。
【００５７】
（参考例２）
本参考例の基本構成は参考例１と略同じであって、図５に示すように、電界緩和層９を、強電界ドリフト層６上に形成した窒化シリコン膜９ａと窒化シリコン膜９ａ上に形成した酸化シリコン膜９ｂとにより形成している点に特徴がある。要するに、本参考例では、電界緩和層９が窒化シリコン膜９ａを含む多層膜により構成されており、表面電極７が酸化シリコン膜９ｂ上に積層されている。ここにおいて、窒化シリコン膜９ａおよび酸化シリコン膜９ｂはいずれもスパッタ法により形成している。
【００５８】
しかして、本参考例においても参考例１と同様の効果が得られる。ここに、本参考例では、窒化シリコン膜９ａおよび酸化シリコン膜９ｂの各抵抗率が高いことにより電界緩和層９の膜厚を薄くすることができ且つ強電界ドリフト層６をドリフトした電子が窒化シリコン膜９ａ中で散乱されにくいから、電界緩和層９を設けたことによる電子放出効率の低下を抑制することができる。しかも、本参考例では、表面電極７が酸化シリコン膜９ａ上に形成されているから、参考例１のように表面電極７が窒化シリコン膜よりなる電界緩和層９上に形成されている場合に比べて表面電極７への電子の移動が起こりやすくなり、電子放出効率を高めることができる。
【００５９】
なお、本参考例では、窒化シリコン膜９ａの膜厚を４０ｎｍ、酸化シリコン膜９ｂの膜厚を１０ｎｍに設定してあるが、これらの膜厚は特に限定するものではなく、強電界ドリフト層６の厚さおよび抵抗値などに応じて適宜設定すればよい。ただし、窒化シリコン膜９ａの方が酸化シリコン膜９ｂよりも電子の散乱が少ないので、窒化シリコン膜９ａの膜厚を酸化シリコン膜９ｂの膜厚よりも厚く設定するのが望ましい。
【００６０】
（参考例３）
本参考例の基本構成は参考例１と略同じであって、図６に示すように、電界緩和層９を、強電界ドリフト層６上に形成した第１の酸化シリコン膜９ｃと第１の酸化シリコン膜９ｃ上に形成した窒化シリコン膜９ａと、窒化シリコン膜９ａ上に形成した第２の酸化シリコン膜９ｂとにより形成している点に特徴がある。要するに、本参考例では、電界緩和層９が窒化シリコン膜９ａを含む多層膜により構成されており、表面電極７が第２の酸化シリコン膜９ｂ上に積層されている。ここにおいて、窒化シリコン膜９ａおよび各酸化シリコン膜９ｃ，９ｂはいずれもスパッタ法により形成している。
【００６１】
しかして、本参考例においても参考例１と同様の効果が得られる。ここに、本参考例では、窒化シリコン膜９ａおよび各酸化シリコン膜９ｃ，９ｂの各抵抗率が高いことにより電界緩和層９の膜厚を薄くすることができ且つ強電界ドリフト層６をドリフトした電子が窒化シリコン膜９ａ中で散乱されにくいから、電界緩和層９を設けたことによる電子放出効率の低下を抑制することができる。しかも、本参考例では、表面電極７が第２の酸化シリコン膜９ａ上に形成されているから、参考例１のように表面電極７が窒化シリコン膜よりなる電界緩和層９上に形成されている場合に比べて表面電極７への電子の移動が起こりやすくなり、電子放出効率を高めることができる。
【００６２】
なお、本参考例では、第１の酸化シリコン膜９ｃの膜厚を１０ｎｍ、窒化シリコン膜９ａの膜厚を４０ｎｍ、第２の酸化シリコン膜９ｂの膜厚を１０ｎｍにそれぞれ設定してあるが、これらの膜厚は特に限定するものではなく、強電界ドリフト層６の厚さおよび抵抗値などに応じて適宜設定すればよい。ただし、窒化シリコン膜９ａの方が各酸化シリコン膜９ｃ，９ｂよりも電子の散乱が少ないので、窒化シリコン膜９ａの膜厚を各酸化シリコン膜９ｃ，９ｂの膜厚よりも厚く設定するのが望ましい。
【００６３】
（実施形態）
本実施形態の基本構成は参考例１と略同じであって、参考例１で説明した図１に示す構成の電界放射型電子源１０における電界緩和層９を酸化クロム膜により形成している点に特徴がある。ここにおいて、酸化クロム膜は、少なくとも表面電極７が剥離しない程度に表面電極７との密着性が高い材料なので、電界緩和層９から表面電極７が剥離することによる経時劣化および電子放出特性の経時変化を抑制することができる。また、酸化クロム膜は電子の透過特性に優れいているので、電界緩和層９を設けたことによる電子放出効率の低下を抑制することができる。
【００６４】
しかして、本実施形態の電界放射型電子源１０においても参考例１と同様の効果が得られる。
【００６５】
以下、本実施形態の電界放射型電子源１０の製造方法について図７を参照しながら説明するが、参考例１の製造方法と略同じなので、参考例１で説明した図２に示す構成と同様の構成要素には同一の符号を付して簡単に説明する。
【００６６】
すなわち、本実施形態では、導電性基板たるｎ形シリコン基板１の裏面にオーミック電極２を形成した後、ｎ形シリコン基板１の表面上にノンドープの多結晶シリコン層３をＬＰＣＶＤ法によって形成することにより図７（ａ）に示す構造が得られる。
【００６７】
その後、多結晶シリコン層３を陽極酸化処理にて多孔質化して多孔質多結晶シリコン層４を形成することによって図７（ｂ）に示す構造が得られる。
【００６８】
多孔質多結晶シリコン層４の形成後は、多孔質多結晶シリコン層４を熱酸化することにより酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層６を形成し、その後、強電界ドリフト層６上にクロム膜よりなる被酸化層１９を電子ビーム蒸着法によって形成し、さらに被酸化層１９上に金薄膜からなる表面電極７を形成することにより図７（ｃ）に示す構造が得られる。なお、本実施形態では、被酸化層１９の膜厚を２０ｎｍ、表面電極７の膜厚を１５ｎｍとしてあるが、これらの膜厚は特に限定するものではない。
【００６９】
表面電極７を形成した後、酸化処理によって被酸化層１９を酸化することにより酸化クロム膜からなる電界緩和層９が形成され、図７（ｄ）に示す構造の電界放射型電子源１０が得られる。ここに、酸化処理では、例えばオゾン発生器で発生させたオゾンを酸化処理用のチャンバ内に導入することにより行えばよい。本実施形態では、標準状態で５Ｌ／ｍｉｎの流量の酸素ガスをオゾン発生器に導入し、オゾン発生器内で放電を行うことにより濃度が約５％のオゾンを発生させ、このオゾンを酸化処理用のチャンバへ導入している。また、酸化処理には導電性基板たるｎ形シリコン基板１を１５０℃に加熱している。なお、本実施形態では、酸化クロム膜が酸化層を構成している。
【００７０】
しかして、上述の製造方法によれば、導電性基板たるｎ形シリコン基板１の主表面側に形成された強電界ドリフト層６上に電界緩和層９の構成元素のうち酸素を除いた構成元素であるクロムにより構成された被酸化層１９を形成する工程と、被酸化層１９上に表面電極７を形成する工程と、表面電極７を形成した後に酸化処理によって被酸化層１９を酸化することにより電界緩和層９を形成する工程とを備えるので、経時安定性の優れた電界放射型電子源１０を提供することができる。また、表面電極７を形成した後の酸化処理によって被酸化層１９を酸化することにより電界緩和層９を形成しているから、電界緩和層９が酸化処理時に汚染されたり損傷を受けるのを防止することができる。しかも、酸化処理が、オゾンにより被酸化層１９を酸化する処理なので、オゾンが表面電極７を拡散して被酸化層１９が酸化されるから、熱酸化に比べて低温で被酸化層１９を酸化することができ、表面電極７の構成元素である金の凝集による断線や剥離などのダメージが発生するのを防ぐことができる。
【００７１】
なお、本実施形態では、上述の酸化処理において被酸化層１９をオゾンにより酸化しているが、酸素プラズマにより被酸化層１９を酸化するようにしても、熱酸化に比べて低温で被酸化層１９を酸化することができ、表面電極７の構成元素の凝集による断線や剥離などのダメージが発生するのを防ぐことができる。
【００７２】
【発明の効果】
請求項１の発明は、導電性基板と、導電性基板の主表面側に形成された酸化若しくは窒化した多孔質半導体層よりなる強電界ドリフト層と、強電界ドリフト層の主表面側に形成された導電性薄膜よりなる表面電極とを備え、強電界ドリフト層と表面電極との間に強電界ドリフト層の電界強度を緩和する酸化層よりなる電界緩和層が設けられ、表面電極を導電性基板に対して正極として電圧を印加することにより導電性基板から注入された電子が強電界ドリフト層をドリフトし表面電極を通して放出される電界放射型電子源の製造方法であって、導電性基板の主表面側に形成された強電界ドリフト層上に電界緩和層の構成元素のうち酸素を除いた構成元素により構成された被酸化層を形成する工程と、被酸化層上に表面電極を形成する工程と、表面電極を形成した後に酸化処理によって被酸化層を酸化することにより電界緩和層を形成する工程とを備えるので、経時安定性の優れた電界放射型電子源を提供することができるという効果があり、また、表面電極を形成した後の酸化処理によって被酸化層を酸化することにより電界緩和層を形成しているから、電界緩和層が汚染されたり損傷を受けるのを防止することができるという効果がある。
【００８２】
請求項２の発明は、請求項１の発明において、上記酸化処理が、オゾンにより上記被酸化層を酸化する処理なので、オゾンが上記表面電極を拡散して上記被酸化層が酸化されるから、熱酸化に比べて低温で上記被酸化層を酸化することができ、上記表面電極の構成元素の凝集による断線や剥離などのダメージが発生するのを防ぐことができるという効果がある。
【００８３】
請求項３の発明は、請求項１の発明において、上記酸化処理が、酸素プラズマにより上記被酸化層を酸化する処理なので、熱酸化に比べて低温で上記被酸化層を酸化することができ、上記表面電極の構成元素の凝集による断線や剥離などのダメージが発生するのを防ぐことができるという効果がある。
【図面の簡単な説明】
【図１】 参考例１を示し、（ａ）は概略断面図、（ｂ）は（ａ）の要部説明図である。
【図２】 同上の製造プロセスを説明するための主要工程断面図である。
【図３】 同上の動作説明図である。
【図４】 同上を応用したディスプレイの概略説明図である。
【図５】 参考例２を示す要部断面図である。
【図６】 参考例３を示す要部断面図である。
【図７】 実施形態の製造プロセスを説明するための主要工程断面図である。
【図８】 従来例を示す概略断面図である。
【図９】 同上の動作説明図である。
【図１０】 同上の原理説明図である。
【図１１】 他の従来例を示す概略断面図である。
【図１２】 同上の動作説明図である。
【図１３】 従来例の経時安定性の説明図である。
【符号の説明】
１ ｎ形シリコン基板
２ オーミック電極
６ 強電界ドリフト層
７ 表面電極
９ 電界緩和層
１０ 電界放射型電子源
５１ グレイン
５２ 酸化シリコン膜
６３ シリコン微結晶
６４ 酸化シリコン膜
【発明の属する技術分野】
本発明は、半導体材料を用いて電界放射により電子線を放射するようにした電界放射型電子源の製造方法に関するものである。
【０００２】
【従来の技術】
従来より、電界放射型電子源として、例えば米国特許３６６５２４１号などに開示されているいわゆるスピント（Spindt）型電極と呼ばれるものがある。このスピント型電極は、微小な三角錐状のエミッタチップを多数配置した基板と、エミッタチップの先端部を露出させる放射孔を有するとともにエミッタチップに対して絶縁された形で配置されたゲート層とを備え、真空中にてエミッタチップをゲート層に対して負極として高電圧を印加することにより、エミッタチップの先端から放射孔を通して電子線を放射するものである。
【０００３】
しかしながら、スピント型電極は、製造プロセスが複雑であるとともに、多数の三角錐状のエミッタチップを精度良く構成することが難しく、例えば平面発光装置やディスプレイなどへ応用する場合に大面積化が難しいという問題があった。また、スピント型電極は、電界がエミッタチップの先端に集中するので、エミッタチップの先端の周りの真空度が低くて残留ガスが存在するような場合、放射された電子によって残留ガスがプラスイオンにイオン化され、プラスイオンがエミッタチップの先端に衝突するから、エミッタチップの先端がダメージ（例えば、イオン衝撃による損傷）を受け、放射される電子の電流密度や効率などが不安定になったり、エミッタチップの寿命が短くなってしまうという問題が生じる。したがって、スピント型電極では、この種の問題の発生を防ぐために、高真空（約１０-5Ｐａ〜約１０-6Ｐａ）で使用する必要があり、コストが高くなるとともに、取扱いが面倒になるという不具合があった。
【０００４】
この種の不具合を改善するために、ＭＩＭ（Metal Insulator Metal)方式やＭＯＳ(Metal Oxide Semiconductor)型の電界放射型電子源が提案されている。前者は金属−絶縁膜−金属、後者は金属−酸化膜−半導体の積層構造を有する平面型の電界放射型電子源である。しかしながら、このタイプの電界放射型電子源において電子の放射効率を高めるためには（多くの電子を放射させるためには）、上記絶縁膜や上記酸化膜の膜厚を薄くする必要があるが、上記絶縁膜や上記酸化膜の膜厚を薄くしすぎると、上記積層構造の上下の電極間に電圧を印加した時に絶縁破壊を起こす恐れがあり、このような絶縁破壊を防止するためには上記絶縁膜や上記酸化膜の膜厚の薄膜化に制約があるので、電子の放出効率（引き出し効率）をあまり高くできないという不具合があった。
【０００５】
また、近年では、特開平８−２５０７６６号公報に開示されているように、シリコン基板などの単結晶の半導体基板を用い、その半導体基板の一表面を陽極酸化することにより多孔質半導体層（ポーラスシリコン層）を形成して、その多孔質半導体層上に金属薄膜を形成し、半導体基板と金属薄膜との間に電圧を印加して電子を放射させるように構成した電界放射型電子源（半導体冷電子放出素子）が提案されている。
【０００６】
しかしながら、上述の特開平８−２５０７６６号公報に記載の電界放射型電子源では、基板が半導体基板に限られるので、大面積化やコストダウン化が難しいという不具合がある。また、特開平８−２５０７６６号公報に記載の電界放射型電子源では電子放出時にいわゆるポッピング現象が生じやすく、放出電子量にむらが起こりやすいので、平面発光装置やディスプレイなどに応用すると、発光むらができてしまうという不具合がある。
【０００７】
これに対して、本願発明者らは、特願平１０−２７２３４０号、特願平１０−２７２３４２号などにおいて大面積化の可能な電界放射型電子源を提案した。これらの電子源は、導電性基板と導電性薄膜（例えば、金薄膜）からなる表面電極との間に、多孔質多結晶半導体層（例えば、陽極酸化処理により多孔質化された多結晶シリコン層）を急速熱酸化（ＲＴＯ）技術によって急速熱酸化することによって形成した強電界ドリフト層を介在させた構造を有し、導電性基板から強電界ドリフト層に注入された電子が強電界ドリフト層においてドリフトするようになっている。この種の電界放射型電子源は、例えば図８に示すように、導電性基板としてのｎ形シリコン基板１の主表面側に、酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層６が形成され、強電界ドリフト層６上に表面電極７が積層され、ｎ形シリコン基板１の裏面にオーミック電極２が積層されている。
【０００８】
図８に示す電界放射型電子源から電子を放出させるには、図９に示すように、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７がｎ形シリコン基板１（オーミック電極２）に対して高電位側（正極）となるように表面電極７とｎ形シリコン基板１との間に直流電圧Ｖpsを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側（正極）となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。各直流電圧Ｖps，Ｖｃを適宜に設定すれば、ｎ形シリコン基板１から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（なお、図９中の一点鎖線は表面電極７を通して放出された電子ｅ- の流れを示す）。表面電極７には仕事関数の小さな材料が採用され、表面電極７の膜厚は１０〜１５ｎｍ程度に設定されている。
【０００９】
ここで、強電界ドリフト層６は、図１０に示すように、柱状の多結晶シリコンのグレイン５１と、グレイン５１の表面に形成された薄い酸化シリコン膜５２と、多結晶シリコンのグレイン５１の間に介在するナノメータオーダのシリコン微結晶６３と、シリコン微結晶６３の表面に形成されシリコン微結晶６３の結晶粒径よりも小さい膜厚の酸化シリコン膜６４とを少なくとも含むと考えられる。この強電界ドリフト層６は上述した陽極酸化処理を行う前の多結晶シリコン層に含まれていたグレインの表面が多孔質化し、残されたグレイン５１で結晶状態が維持されているものと考えられる。したがって、強電界ドリフト層６に印加された電界の大部分は酸化シリコン膜６４を集中的に通り、注入された電子ｅ- はグレイン５１の間で酸化シリコン膜６４を通る強電界により加速され図１０の矢印Ａの向き（図１０中の上向き）にドリフトする。なお、強電界ドリフト層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。
【００１０】
上述の構成を有する電界放射型電子源では、表面電極７とオーミック電極２との間に流れる電流をダイオード電流Ｉpsと呼び、コレクタ電極２１と表面電極７との間に流れる電流を放出電子電流Ｉｅと呼ぶことにすれば（図９参照）、ダイオード電流Ｉpsに対する放出電子電流Ｉｅの比率（＝Ｉｅ／Ｉps）が大きいほど電子放出効率が高くなる。なお、この電界放射型電子源では、表面電極７とオーミック電極２との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができる。また、この電界放射型電子源は、電子放出特性の真空度依存性が小さく、しかも電子放出時にポッピング現象が発生せず、電子を高い電子放出効率で安定して放出することができる。
【００１１】
ところで、上述した構成例では導電性基板としてｎ形シリコン基板１を用いているが、ｎ形シリコン基板１に代えてガラス基板のような絶縁性基板上にＩＴＯ膜のような導電性層を形成した基板を用いることもでき、このような構成の導電性基板を用いると、電子源の大面積化および低コスト化が可能になる。このような構成の導電性基板を用いた電界放射型電子源の一例を図１１に示す。図１１に示す電界放射型電子源は、ガラス基板よりなる絶縁性基板１１と、絶縁性基板１１の上に形成したＩＴＯ膜よりなる導電性層８とで構成した導電性基板を用いており、導電性層８上に強電界ドリフト層６が形成され、強電界ドリフト層６上に表面電極７が積層されている。この電界放射型電子源における強電界ドリフト層６は、導電性層８の上にノンドープの多結晶シリコン層を堆積させた後に、多結晶シリコン層を陽極酸化処理にて多孔質化し、さらに酸化あるいは窒化することにより形成されている。
【００１２】
図１１に示す電界放射型電子源から電子を放出させるには、図８に示した電界放射型電子源と同様に表面電極７に対向配置されたコレクタ電極２１を設ける。つまり、図１２に示すように、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７が導電性層８に対して高電位側（正極）となるように表面電極７と導電性層８との間に直流電圧Ｖpsを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側（正極）となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。各直流電圧Ｖps，Ｖｃを適宜に設定すれば、導電性層８から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（なお、図１２中の一点鎖線は表面電極７を通して放出された電子ｅ- の流れを示す）。
【００１３】
【発明が解決しようとする課題】
ところで、図８および図１１それぞれに示した各電界放射型電子源は、電子放出特性の真空度依存性が小さく、しかも電子放出時にポッピング現象が発生せず、電子を高い電子放出効率で安定して放出することができる。しかしながら、上記従来の各電界放射型電子源では、上述のダイオード電流Ｉpsが図１３中のイのように経時変化し、放出電子電流Ｉｅが同図中のロのように経時変化してしまうという不具合があった。すなわち、ダイオード電流Ｉpsが徐々に増加する一方で、放出電子電流Ｉｅが徐々に減少するので、電子放出効率が徐々に低下してしまい、放出電子電流Ｉｅの経時的な低下を抑制しようとすると消費電力が増加してしまうという不具合があった。
【００１４】
このような不具合が発生する原因としては、以下のことが考えられる。上記従来の電界放射型電子源では、多孔質多結晶シリコン層を酸化することにより強電界ドリフト層６を形成しているので、強電界ドリフト層６の全体にわたって均一な膜質および膜厚で上述の酸化シリコン膜５２，６４（図１０参照）を形成することが難しい。また、強電界ドリフト層６において、シリコン微結晶６３が形成された領域における酸化シリコン膜６４の合計膜厚と、グレイン５１が残っている領域の酸化シリコン膜５２の膜厚とを比較すると、酸化シリコン膜５２の方が薄くなりやすい。これらの理由から、従来構成の電界放射型電子源に駆動電圧（直流電圧Ｖps）を印加してダイオード電流Ｉpsを流していくと、酸化シリコン膜５２若しくは酸化シリコン膜６４あるいは各酸化シリコン膜５２，６４において膜厚の薄い部分や、欠陥、不純物が多く含まれる部分などが徐々に絶縁破壊を起こし、絶縁破壊を起こした部分では酸化シリコン膜５２，６４の抵抗値が小さくなってダイオード電流Ｉpsが経時的に増加する一方で、電子放出に寄与する電流が減少して放出電子電流Ｉｅが経時的に低下するものと考えられる。
【００１５】
したがって、この電界放射型電子源をディスプレイなどに応用した場合、酸化シリコン膜５２，６４の絶縁破壊にともなって消費電力や発熱量が徐々に増加してしまうとともに、画面の輝度が徐々に暗くなってしまうという不具合があった。
【００１６】
本発明は上記事由に鑑みて為されたものであり、その目的は、電子放出特性の経時安定性に優れた電界放射型電子源の製造方法を提供することにある。
【００１７】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、導電性基板と、導電性基板の主表面側に形成された酸化若しくは窒化した多孔質半導体層よりなる強電界ドリフト層と、強電界ドリフト層の主表面側に形成された導電性薄膜よりなる表面電極とを備え、強電界ドリフト層と表面電極との間に強電界ドリフト層の電界強度を緩和する酸化層よりなる電界緩和層が設けられ、表面電極を導電性基板に対して正極として電圧を印加することにより導電性基板から注入された電子が強電界ドリフト層をドリフトし表面電極を通して放出される電界放射型電子源の製造方法であって、導電性基板の主表面側に形成された強電界ドリフト層上に電界緩和層の構成元素のうち酸素を除いた構成元素により構成された被酸化層を形成する工程と、被酸化層上に表面電極を形成する工程と、表面電極を形成した後に酸化処理によって被酸化層を酸化することにより電界緩和層を形成する工程とを備えることを特徴とし、経時安定性の優れた電界放射型電子源を提供することができ、また、表面電極を形成した後の酸化処理によって被酸化層を酸化することにより電界緩和層を形成しているから、電界緩和層が汚染されたり損傷を受けるのを防止することができる。
【００２７】
請求項２の発明は、請求項１の発明において、上記酸化処理が、オゾンにより上記被酸化層を酸化する処理なので、オゾンが上記表面電極を拡散して上記被酸化層が酸化されるから、熱酸化に比べて低温で上記被酸化層を酸化することができ、上記表面電極の構成元素の凝集による断線や剥離などのダメージが発生するのを防ぐことができる。
【００２８】
請求項３の発明は、請求項１の発明において、上記酸化処理が、酸素プラズマにより上記被酸化層を酸化する処理なので、熱酸化に比べて低温で上記被酸化層を酸化することができ、上記表面電極の構成元素の凝集による断線や剥離などのダメージが発生するのを防ぐことができる。
【００２９】
【発明の実施の形態】
（参考例１）
図１（ａ）に本参考例の電界放射型電子源１０の概略断面図を、図２（ａ）〜（ｄ）に電界放射型電子源１０の製造方法における主要工程断面図を示す。なお、本参考例では、導電性基板として抵抗率が導体の抵抗率に比較的近い単結晶のｎ形シリコン基板１（例えば、抵抗率が略０．０１Ωｃｍ〜０．０２Ωｃｍの（１００）基板）を用いている。
【００３０】
本参考例の電界放射型電子源１０の基本構成は図８に示した従来構成と略同じであって、図１（ａ）に示すように、ｎ形シリコン基板１の主表面上に酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層６が形成され、該強電界ドリフト層６上に窒化シリコン膜よりなる電界緩和層９が形成され、電界緩和層９上に導電性薄膜（例えば、金薄膜）よりなる表面電極７が形成されている。また、ｎ形シリコン基板１の裏面にはオーミック電極２が形成されている。なお、本参考例では、ｎ形シリコン基板１の主表面上に強電界ドリフト層６が形成されているが、ｎ形シリコン基板１の主表面と強電界ドリフト層６との間にノンドープの多結晶シリコン層が形成されていてもよい。
【００３１】
本参考例の電界放射型電子源１０では、図８および図９に示した従来構成の電界放射型電子源と同様の動作原理で電子を放出することができる。すなわち、本参考例の電界放射型電子源１０から電子を放出させるには、例えば、図３に示すように、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７がｎ形シリコン基板１（オーミック電極２）に対して高電位側（正極）となるように表面電極７とｎ形シリコン基板１との間に直流電圧Ｖpsを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側（正極）となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加すればよい。各直流電圧Ｖps，Ｖｃを適宜に設定すれば、ｎ形シリコン基板１から注入された電子が強電界ドリフト層６をドリフトし電界緩和層９および表面電極７を通して放出される（なお、図３中の一点鎖線は表面電極７を通して放出された電子ｅ- の流れを示す）。表面電極７には仕事関数の小さな材料が採用され、表面電極７の膜厚は１０〜１５ｎｍ程度に設定されている。
【００３２】
ここで、強電界ドリフト層６は、図１（ｂ）に示すように、柱状の多結晶シリコンのグレイン（半導体結晶）５１と、グレイン５１の表面に形成された第１の絶縁膜である薄い酸化シリコン膜５２と、多結晶シリコンのグレイン５１の間に介在するナノメータオーダのシリコン微結晶（半導体微結晶）６３と、シリコン微結晶６３の表面に形成されシリコン微結晶６３の結晶粒径よりも小さい膜厚の第２の絶縁膜である酸化シリコン膜６４とを少なくとも含むと考えられる。この強電界ドリフト層６は後述の陽極酸化処理を行う前の多結晶シリコン層３（図２参照）に含まれていたグレインの表面が多孔質化し、残されたグレイン５１で結晶状態が維持されているものと考えられる。したがって、強電界ドリフト層６に印加された電界の大部分は酸化シリコン膜６４を集中的に通り、注入された電子ｅ- はグレイン５１の間で酸化シリコン膜６４を通る強電界により加速され図１（ｂ）中の上向きにドリフトする。なお、強電界ドリフト層６の表面に到達した電子はホットエレクトロンであると考えられ、電界緩和層９でほとんど散乱されずに表面電極７を容易にトンネルし真空中に放出される。
【００３３】
上述の構成を有する電界放射型電子源１０では、表面電極７とオーミック電極２との間に流れる電流をダイオード電流Ｉpsと呼び、コレクタ電極２１と表面電極７との間に流れる電流を放出電子電流Ｉｅと呼ぶことにすれば（図３参照）、ダイオード電流Ｉpsに対する放出電子電流Ｉｅの比率（＝Ｉｅ／Ｉps）が大きいほど電子放出効率が高くなる。なお、この電界放射型電子源１０では、表面電極７とオーミック電極２との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができる。また、この電界放射型電子源は、電子放出特性の真空度依存性が小さく、しかも電子放出時にポッピング現象が発生せず、電子を高い電子放出効率で安定して放出することができる。
【００３４】
ところで、本参考例の電界放射型電子源１０では、強電界ドリフト層６と表面電極７との間に、上記直流電圧（駆動電圧）Ｖpsを印加した状態での強電界ドリフト層６の電界強度を緩和する電界緩和層９が設けられている点に特徴がある。ここにおいて、電界緩和層９は、強電界ドリフト層６と表面電極７との間に介在するから、強電界ドリフト層６をドリフトした電子がほとんど散乱されることなく表面電極７へ到達するように電子が散乱しにくい材料により形成し、膜厚を薄くすることが望ましい。一方で電界緩和層９は強電界ドリフト層６の電界強度を緩和するために設けたものであり、電界緩和層９の抵抗値が強電界ドリフト層６の抵抗値に比べて１桁以上小さいと強電界ドリフト層６の電界強度を緩和する効果が小さく、強電界ドリフト層６の抵抗値よりも大きいと上記駆動電圧を大きくする必要あるので、電界緩和層９の抵抗値は、強電界ドリフト層６の抵抗値と同じオーダであることが望ましい。本参考例では、強電界ドリフト層６の厚さを１．５μｍとし、電界緩和層９の膜厚を５０ｎｍに設定してあるが、電界緩和層９の膜厚は５０ｎｍに限定されるものではなく、強電界ドリフト層６の抵抗値に応じて１０ｎｍ〜１００ｎｍの範囲で適宜設定すればよい。なお、強電界ドリフト層６の抵抗値は、強電界ドリフト層６の厚さや駆動電圧などによっても異なるが、数十ｋΩ〜数十ＭΩ程度である。
【００３５】
しかして、本参考例の電界放射型電子源１０では、強電界ドリフト層６と表面電極７との間に強電界ドリフト層６の電界強度を緩和する電界緩和層９が設けられていることによって、強電界ドリフト層６中の酸化シリコン膜５２，６４において絶縁破壊を起こしやすい部分の電界強度を小さくすることができ、当該部分における絶縁破壊を防止することができて、ダイオード電流Ｉpsおよび放出電子電流Ｉｅそれぞれの経時変化を抑制することができるから、電子放出効率などの電子放出特性の経時安定性を向上させることができ、ディスプレイなどに応用した場合に画面の輝度が経時的に暗くなるのを防止することができる。なお、電界緩和層９を設けたことによって強電界ドリフト層６に印加される電界強度が小さくなるので、表面電極７と導電性基板たるｎ形シリコン基板１（オーミック電極２）との間に印加する駆動電圧（直流電圧Ｖps）を電界緩和層９が設けられていない従来構成の場合と同じにすると、放出電子電流Ｉｅは電界緩和層９を設けていない場合よりも小さくなるが、駆動電圧を大きくすることにより、放出電子電流Ｉｅの大きさを従来構成と同等の値にすることができる。
【００３６】
また、本参考例の電界放射型電子源１０では、電界緩和層９が窒化シリコン膜により形成されており、窒化シリコン膜は抵抗率が高いので電界緩和層９の膜厚を薄くすることができ、しかも窒化シリコン膜は電子の透過特性に優れ、強電界ドリフト層６をドリフトした電子が電界緩和層９中で散乱されにくいから、電界緩和層９を設けたことによる電子放出効率の低下を抑制することができる。
【００３７】
ところで、本参考例では、導電性基板としてｎ形シリコン基板１を用いているが、導電性基板は、電界放射型電子源１０の負極を構成するとともに真空中において上述の強電界ドリフト層６を支持し、なお且つ、強電界ドリフト層６へ電子を注入するものである。したがって、導電性基板は、電界放射型電子源１０の負極を構成し強電界ドリフト層６を支持することができればよいので、ｎ形シリコン基板に限定されるものではなく、クロムなどの金属基板であってもよいし、図１１に示すようにガラスなどの絶縁性基板１１の一表面側（主表面側）に導電性層８を形成したものであってもよい。ガラス基板の一表面側に導電性層８を形成した基板を用いる場合には、半導体基板を用いる場合に比べて、電子源の大面積化および低コスト化が可能になる。
【００３８】
また、本参考例においては、表面電極７として金薄膜を用いているが、表面電極７の材料は金に限定されるものではなく、例えば、アルミニウム、クロム、タングステン、ニッケル、白金などの仕事関数が小さな材料を用いてもよい。ここに、金の仕事関数は５．１０ｅＶ、アルミニウムの仕事関数は４．２８ｅＶ、クロムの仕事関数は４．５０ｅＶ、タングステンの仕事関数は４．５５ｅＶ、ニッケルの仕事関数は５．１５ｅＶ、白金の仕事関数は５．６５ｅＶである。また、表面電極７を厚み方向に積層された複数層の薄膜電極層からなる導電性薄膜により構成してもよい。この場合、最上層の薄膜電極層としては、耐酸化性に優れ仕事関数が小さな性質を有する材料を採用し、最下層の薄膜電極層としては、仕事関数が小さくかつ電界緩和層９との密着性が良い性質の材料を採用すればよい。ここに、最下層の薄膜電極層の材料は、最上層の薄膜電極層の材料に比べて強電界ドリフト層６中へ拡散しにくい（つまり、強電界ドリフト層６の材料中での拡散係数が小さい）性質を有していることが望ましい。
【００３９】
上述のような仕事関数が小さくかつ電界緩和層９との密着性が良い性質を有する表面電極７を採用することにより、表面電極７が電界緩和層９から剥離するのを防止することができ、経時安定性が向上するとともに、歩留まりが高くなって低コスト化を図ることができる。
【００４０】
また、最上層の薄膜電極層としては例えば金を用い、最下層の薄膜電極層としては、クロムを用いればよいが、最下層の薄膜電極層としてはクロムの代わりに、ニッケル、白金、チタン、ジルコニウム、ロジウム、ハフニウム、イリジウムのいずれかあるいはそれらの酸化物を用いてもよい。最下層の薄膜電極層として、クロム、ニッケル、白金、チタン、ジルコニウム、ロジウム、ハフニウム、イリジウムのいずれかあるいはそれらの酸化物を用いることにより、最下層の薄膜電極層の材料コストを比較的安価にすることができる。
【００４１】
また、本参考例では、強電界ドリフト層６を酸化した多孔質多結晶シリコン層により形成しているが、強電界ドリフト層６を窒化した多孔質多結晶シリコン層により形成してもよく、多孔質多結晶シリコン層以外の多孔質半導体層を酸化若しくは窒化したものでもよい。なお、強電界ドリフト層６を窒化した多孔質多結晶シリコン層とした場合には図１（ｂ）にて説明した各酸化シリコン膜５２，６４がいずれも窒化シリコン膜となる。また、本参考例では、電界緩和層９を窒化シリコン膜により形成しているが、電子散乱が少なく抵抗率が高い酸化シリコン膜やアモルファスシリコン、アモルファス炭化シリコン、金属の酸化膜や窒化膜などにより形成してもよい。
【００４２】
以下、図１の電界放射型電子源１０の製造方法について図２を参照しながら説明する。
【００４３】
まず、ｎ形シリコン基板１の裏面にオーミック電極２を形成した後、ｎ形シリコン基板１の主表面上に所定膜厚（例えば、１．５μｍ）のノンドープの多結晶シリコン層（多結晶シリコン薄膜）３を例えばＬＰＣＶＤ法によって形成（成膜）することにより図２（ａ）に示すような構造が得られる。
【００４４】
上記ノンドープの多結晶シリコン層３を形成した後、５５ｗｔ％のフッ化水素水溶液とエタノールとを略１：１で混合した混合液よりなる電解液の入った陽極酸化処理槽を利用し、白金電極（図示せず）を負極、ｎ形シリコン基板１（オーミック電極２）を正極として、多結晶シリコン層３に光照射を行いながら所定の条件で陽極酸化処理を行うことによって、多孔質多結晶シリコン層４が形成され図２（ｂ）に示すような構造が得られる。本参考例では、陽極酸化処理の条件として、多結晶シリコン層３の表面が上記電解液に触れるようにし、電流密度を３０ｍＡ／ｃｍ２で一定、電流の通電時間を１０秒とした。また、多結晶シリコン層３に光を照射する光源としては、５００Ｗのタングステンランプを用いている。なお、本参考例では、多結晶シリコン層３を深さ方向においてｎ形シリコン基板１に達する深さまで多孔質化しているが、深さ方向の途中まで多孔質化するようにしてもよく、この場合にはｎ形シリコン基板１と多孔質多結晶シリコン層４との間に多結晶シリコン層３の一部が残ることになる。
【００４５】
上述の陽極酸化処理が終了した後、急速加熱法による急速熱酸化技術によって多孔質多結晶シリコン層４の急速熱酸化を行うことにより、酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層６が形成され、その後、強電界ドリフト層６上にスパッタ法によって所定膜厚（例えば、５０ｎｍ）の電界緩和層９を形成することにより、図２（ｃ）に示す構造が得られる。急速熱酸化の条件としては、ランプアニール装置を用い、酸素ガスの流量を標準状態で０．３Ｌ／ｍｉｎ（３００ｓｃｃｍ）、酸化温度を９００℃、酸化時間を１時間とした。本参考例では、多孔質多結晶シリコン層４の酸化を急速熱酸化により行っているので、数秒で酸化温度まで昇温することが可能であり、通常の炉心管タイプの酸化装置で問題となる入炉時の巻き込み酸化を抑制することができる。また、スパッタ法による電界緩和層９の形成にあたっては、ターゲットとして窒化シリコンを用い、チャンバ内を１×１０−４Ｐａ以下まで排気した後、Ａｒガスを標準状態で０．０３Ｌ／ｍｉｎ（３０ｓｃｃｍ）の流量でチャンバ内に導入してチャンバ内の圧力を５×１０−１Ｐａに調整し、その後、チャンバ内に配置された電極間に１Ｗ／ｃｍ２の高周波電力を供給して窒化シリコン膜を成膜した。
【００４６】
電界緩和層９を形成した後は、電界緩和層９上に表面電極７となる金薄膜を例えば蒸着により形成することによって、図２（ｄ）に示す構造の電界放射型電子源１０が得られる。
【００４７】
しかして、上述の製造方法を採用することにより、電界緩和層９を強電界ドリフト層６上に積層する工程を従来構成の電界放射型電子源の製造方法に追加するだけで経時安定性の優れた電界放射型電子源１０を提供することができる。
【００４８】
また、上述の製造方法で製造された電界放射型電子源１０は、電子放出特性の真空度依存性が小さく且つ電子放出時にポッピング現象が発生せず安定して電子を放出することができ、また、導電性基板として単結晶シリコン基板などの半導体基板の他にガラス基板などに導電性層（例えば、ＩＴＯ膜）を形成した基板などを使用することもできるから、スピント型電極に比べて、電子源の大面積化および低コスト化が可能になる。
【００４９】
なお、上述の多結晶シリコン層３の成膜は、導電性基板が半導体基板の場合にはＬＰＣＶＤ法の他にスパッタ法により行ってもよいし、あるいは、プラズマＣＶＤ法によってアモルファスシリコンを成膜した後にアニール処理を行うことにより結晶化させて成膜してもよい。また、導電性基板がガラス基板に導電性層を形成した基板の場合には、ＣＶＤ法により導電性層上にアモルファスシリコンを成膜した後にアニールすることにより、多結晶シリコン層３を形成してもよい。また、導電性層上に多結晶シリコン層３を形成する方法はＣＶＤ法に限定されるものではなく、例えばＣＧＳ（Continuous Grain Silicon）法や触媒ＣＶＤ法などを用いてもよい。
【００５０】
また、上述の多孔質多結晶シリコン層４の酸化方法としては、熱酸化法の他に、酸（例えば、希硫酸、希硝酸、王水など）を用いた電気化学的な酸化でもよいし、酸によって電気化学的に酸化する前に多孔質多結晶シリコン層４の極表面が酸化する程度の時間だけ酸化性の溶液（例えば、硝酸、硫酸、塩酸、過酸化水素水など）に浸すことにより、シリコン原子を終端している水素原子を酸素原子に置換してもよい。また、酸素とオゾンとの少なくとも一方を含むガス雰囲気で紫外光を照射して酸化してもよいし、酸素とオゾンとの少なくとも一方を含むガス雰囲気でプラズマにさらすことにより酸化してもよいし、少なくともオゾンを含むガス雰囲気で加熱を行う（加熱温度は１００℃〜６００℃の温度範囲で適宜設定すればよい）ことにより酸化してもよいし、紫外光を照射するとともに加熱を行う（加熱温度は１００℃〜６００℃の温度範囲で適宜設定すればよい）ことにより酸化してもよいし、酸素とオゾンとの少なくとも一方を含むガス雰囲気で紫外光を照射するとともに加熱を行う（加熱温度は１００℃〜６００℃の温度範囲で適宜設定すればよい）ことにより酸化してもよいし、これらを組み合わせるようにしてもよく、熱酸化法以外の方法を採用することにより、比較的低温で多孔質多結晶シリコン層４を酸化することができ、図１（ｂ）にて説明した酸化シリコン膜５２，６４への不純物の拡散量が少なくなり、絶縁耐圧が向上する。なお、多孔質多結晶シリコン層４を酸化する代わりに、窒化するようにしてもよい。
【００５１】
また、上述の電界緩和層９の形成方法はスパッタ法に限定されるものではなく、蒸着法やイオンプレーティング法などを用いてもよい。
【００５２】
また、上述の表面電極７の形成方法は蒸着に限定されるものではなく、例えばスパッタ法を用いてもよい。
【００５３】
次に、本参考例の電界放射型電子源１０を利用したディスプレイについて図４を参照しながら説明する。
【００５４】
図４に示すディスプレイは、電界放射型電子源１０の表面電極７に対向配置されるガラス基板３３を備え、ガラス基板３３の電界放射型電子源１０と対向する面にはストライプ状にコレクタ電極３１が形成され、表面電極７を通して放射される電子線によって可視光を発光する蛍光体層３２がコレクタ電極３１を覆うように形成されている。ここに、表面電極７はストライプ状に形成されている。なお、電界放射型電子源１０とガラス基板３３との間の空間は真空にしてある。
【００５５】
このディスプレイでは、表面電極７をストライプ状に形成するとともに、コレクタ電極３１を表面電極７に直交するストライプ状に形成しておき、コレクタ電極３１および表面電極７を適宜選択して電圧（電界）を印加することにより、電圧を印加した表面電極７からのみ電子が放出される。そして、放出された電子は、当該電子が放出された表面電極７において対向するコレクタ電極３１に電圧が印加されている領域から放出された電子だけが加速され、該コレクタ電極３１を覆う蛍光体層３２を光らせる。
【００５６】
要するに、図４に示す構成のディスプレイでは、特定の表面電極７と特定のコレクタ電極３１とに電圧を印加することにより、蛍光体層３２のうち前記電圧が印加された両電極７，３１の交差する領域に対応する部分を光らせることができる。そして、電圧を印加する表面電極７およびコレクタ電極３１を適宜切り替えることにより、画像や文字などを表示することが可能になる。なお、このディスプレイでは、電界放射型電子源１０から放出された電子で蛍光体層３２の蛍光体を光らせるためには、コレクタ電極３１に高電圧を印加し電子を加速する必要があり、コレクタ電極３１には、数百Ｖないし数ｋＶの高電圧を印加すればよい。
【００５７】
（参考例２）
本参考例の基本構成は参考例１と略同じであって、図５に示すように、電界緩和層９を、強電界ドリフト層６上に形成した窒化シリコン膜９ａと窒化シリコン膜９ａ上に形成した酸化シリコン膜９ｂとにより形成している点に特徴がある。要するに、本参考例では、電界緩和層９が窒化シリコン膜９ａを含む多層膜により構成されており、表面電極７が酸化シリコン膜９ｂ上に積層されている。ここにおいて、窒化シリコン膜９ａおよび酸化シリコン膜９ｂはいずれもスパッタ法により形成している。
【００５８】
しかして、本参考例においても参考例１と同様の効果が得られる。ここに、本参考例では、窒化シリコン膜９ａおよび酸化シリコン膜９ｂの各抵抗率が高いことにより電界緩和層９の膜厚を薄くすることができ且つ強電界ドリフト層６をドリフトした電子が窒化シリコン膜９ａ中で散乱されにくいから、電界緩和層９を設けたことによる電子放出効率の低下を抑制することができる。しかも、本参考例では、表面電極７が酸化シリコン膜９ａ上に形成されているから、参考例１のように表面電極７が窒化シリコン膜よりなる電界緩和層９上に形成されている場合に比べて表面電極７への電子の移動が起こりやすくなり、電子放出効率を高めることができる。
【００５９】
なお、本参考例では、窒化シリコン膜９ａの膜厚を４０ｎｍ、酸化シリコン膜９ｂの膜厚を１０ｎｍに設定してあるが、これらの膜厚は特に限定するものではなく、強電界ドリフト層６の厚さおよび抵抗値などに応じて適宜設定すればよい。ただし、窒化シリコン膜９ａの方が酸化シリコン膜９ｂよりも電子の散乱が少ないので、窒化シリコン膜９ａの膜厚を酸化シリコン膜９ｂの膜厚よりも厚く設定するのが望ましい。
【００６０】
（参考例３）
本参考例の基本構成は参考例１と略同じであって、図６に示すように、電界緩和層９を、強電界ドリフト層６上に形成した第１の酸化シリコン膜９ｃと第１の酸化シリコン膜９ｃ上に形成した窒化シリコン膜９ａと、窒化シリコン膜９ａ上に形成した第２の酸化シリコン膜９ｂとにより形成している点に特徴がある。要するに、本参考例では、電界緩和層９が窒化シリコン膜９ａを含む多層膜により構成されており、表面電極７が第２の酸化シリコン膜９ｂ上に積層されている。ここにおいて、窒化シリコン膜９ａおよび各酸化シリコン膜９ｃ，９ｂはいずれもスパッタ法により形成している。
【００６１】
しかして、本参考例においても参考例１と同様の効果が得られる。ここに、本参考例では、窒化シリコン膜９ａおよび各酸化シリコン膜９ｃ，９ｂの各抵抗率が高いことにより電界緩和層９の膜厚を薄くすることができ且つ強電界ドリフト層６をドリフトした電子が窒化シリコン膜９ａ中で散乱されにくいから、電界緩和層９を設けたことによる電子放出効率の低下を抑制することができる。しかも、本参考例では、表面電極７が第２の酸化シリコン膜９ａ上に形成されているから、参考例１のように表面電極７が窒化シリコン膜よりなる電界緩和層９上に形成されている場合に比べて表面電極７への電子の移動が起こりやすくなり、電子放出効率を高めることができる。
【００６２】
なお、本参考例では、第１の酸化シリコン膜９ｃの膜厚を１０ｎｍ、窒化シリコン膜９ａの膜厚を４０ｎｍ、第２の酸化シリコン膜９ｂの膜厚を１０ｎｍにそれぞれ設定してあるが、これらの膜厚は特に限定するものではなく、強電界ドリフト層６の厚さおよび抵抗値などに応じて適宜設定すればよい。ただし、窒化シリコン膜９ａの方が各酸化シリコン膜９ｃ，９ｂよりも電子の散乱が少ないので、窒化シリコン膜９ａの膜厚を各酸化シリコン膜９ｃ，９ｂの膜厚よりも厚く設定するのが望ましい。
【００６３】
（実施形態）
本実施形態の基本構成は参考例１と略同じであって、参考例１で説明した図１に示す構成の電界放射型電子源１０における電界緩和層９を酸化クロム膜により形成している点に特徴がある。ここにおいて、酸化クロム膜は、少なくとも表面電極７が剥離しない程度に表面電極７との密着性が高い材料なので、電界緩和層９から表面電極７が剥離することによる経時劣化および電子放出特性の経時変化を抑制することができる。また、酸化クロム膜は電子の透過特性に優れいているので、電界緩和層９を設けたことによる電子放出効率の低下を抑制することができる。
【００６４】
しかして、本実施形態の電界放射型電子源１０においても参考例１と同様の効果が得られる。
【００６５】
以下、本実施形態の電界放射型電子源１０の製造方法について図７を参照しながら説明するが、参考例１の製造方法と略同じなので、参考例１で説明した図２に示す構成と同様の構成要素には同一の符号を付して簡単に説明する。
【００６６】
すなわち、本実施形態では、導電性基板たるｎ形シリコン基板１の裏面にオーミック電極２を形成した後、ｎ形シリコン基板１の表面上にノンドープの多結晶シリコン層３をＬＰＣＶＤ法によって形成することにより図７（ａ）に示す構造が得られる。
【００６７】
その後、多結晶シリコン層３を陽極酸化処理にて多孔質化して多孔質多結晶シリコン層４を形成することによって図７（ｂ）に示す構造が得られる。
【００６８】
多孔質多結晶シリコン層４の形成後は、多孔質多結晶シリコン層４を熱酸化することにより酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層６を形成し、その後、強電界ドリフト層６上にクロム膜よりなる被酸化層１９を電子ビーム蒸着法によって形成し、さらに被酸化層１９上に金薄膜からなる表面電極７を形成することにより図７（ｃ）に示す構造が得られる。なお、本実施形態では、被酸化層１９の膜厚を２０ｎｍ、表面電極７の膜厚を１５ｎｍとしてあるが、これらの膜厚は特に限定するものではない。
【００６９】
表面電極７を形成した後、酸化処理によって被酸化層１９を酸化することにより酸化クロム膜からなる電界緩和層９が形成され、図７（ｄ）に示す構造の電界放射型電子源１０が得られる。ここに、酸化処理では、例えばオゾン発生器で発生させたオゾンを酸化処理用のチャンバ内に導入することにより行えばよい。本実施形態では、標準状態で５Ｌ／ｍｉｎの流量の酸素ガスをオゾン発生器に導入し、オゾン発生器内で放電を行うことにより濃度が約５％のオゾンを発生させ、このオゾンを酸化処理用のチャンバへ導入している。また、酸化処理には導電性基板たるｎ形シリコン基板１を１５０℃に加熱している。なお、本実施形態では、酸化クロム膜が酸化層を構成している。
【００７０】
しかして、上述の製造方法によれば、導電性基板たるｎ形シリコン基板１の主表面側に形成された強電界ドリフト層６上に電界緩和層９の構成元素のうち酸素を除いた構成元素であるクロムにより構成された被酸化層１９を形成する工程と、被酸化層１９上に表面電極７を形成する工程と、表面電極７を形成した後に酸化処理によって被酸化層１９を酸化することにより電界緩和層９を形成する工程とを備えるので、経時安定性の優れた電界放射型電子源１０を提供することができる。また、表面電極７を形成した後の酸化処理によって被酸化層１９を酸化することにより電界緩和層９を形成しているから、電界緩和層９が酸化処理時に汚染されたり損傷を受けるのを防止することができる。しかも、酸化処理が、オゾンにより被酸化層１９を酸化する処理なので、オゾンが表面電極７を拡散して被酸化層１９が酸化されるから、熱酸化に比べて低温で被酸化層１９を酸化することができ、表面電極７の構成元素である金の凝集による断線や剥離などのダメージが発生するのを防ぐことができる。
【００７１】
なお、本実施形態では、上述の酸化処理において被酸化層１９をオゾンにより酸化しているが、酸素プラズマにより被酸化層１９を酸化するようにしても、熱酸化に比べて低温で被酸化層１９を酸化することができ、表面電極７の構成元素の凝集による断線や剥離などのダメージが発生するのを防ぐことができる。
【００７２】
【発明の効果】
請求項１の発明は、導電性基板と、導電性基板の主表面側に形成された酸化若しくは窒化した多孔質半導体層よりなる強電界ドリフト層と、強電界ドリフト層の主表面側に形成された導電性薄膜よりなる表面電極とを備え、強電界ドリフト層と表面電極との間に強電界ドリフト層の電界強度を緩和する酸化層よりなる電界緩和層が設けられ、表面電極を導電性基板に対して正極として電圧を印加することにより導電性基板から注入された電子が強電界ドリフト層をドリフトし表面電極を通して放出される電界放射型電子源の製造方法であって、導電性基板の主表面側に形成された強電界ドリフト層上に電界緩和層の構成元素のうち酸素を除いた構成元素により構成された被酸化層を形成する工程と、被酸化層上に表面電極を形成する工程と、表面電極を形成した後に酸化処理によって被酸化層を酸化することにより電界緩和層を形成する工程とを備えるので、経時安定性の優れた電界放射型電子源を提供することができるという効果があり、また、表面電極を形成した後の酸化処理によって被酸化層を酸化することにより電界緩和層を形成しているから、電界緩和層が汚染されたり損傷を受けるのを防止することができるという効果がある。
【００８２】
請求項２の発明は、請求項１の発明において、上記酸化処理が、オゾンにより上記被酸化層を酸化する処理なので、オゾンが上記表面電極を拡散して上記被酸化層が酸化されるから、熱酸化に比べて低温で上記被酸化層を酸化することができ、上記表面電極の構成元素の凝集による断線や剥離などのダメージが発生するのを防ぐことができるという効果がある。
【００８３】
請求項３の発明は、請求項１の発明において、上記酸化処理が、酸素プラズマにより上記被酸化層を酸化する処理なので、熱酸化に比べて低温で上記被酸化層を酸化することができ、上記表面電極の構成元素の凝集による断線や剥離などのダメージが発生するのを防ぐことができるという効果がある。
【図面の簡単な説明】
【図１】 参考例１を示し、（ａ）は概略断面図、（ｂ）は（ａ）の要部説明図である。
【図２】 同上の製造プロセスを説明するための主要工程断面図である。
【図３】 同上の動作説明図である。
【図４】 同上を応用したディスプレイの概略説明図である。
【図５】 参考例２を示す要部断面図である。
【図６】 参考例３を示す要部断面図である。
【図７】 実施形態の製造プロセスを説明するための主要工程断面図である。
【図８】 従来例を示す概略断面図である。
【図９】 同上の動作説明図である。
【図１０】 同上の原理説明図である。
【図１１】 他の従来例を示す概略断面図である。
【図１２】 同上の動作説明図である。
【図１３】 従来例の経時安定性の説明図である。
【符号の説明】
１ ｎ形シリコン基板
２ オーミック電極
６ 強電界ドリフト層
７ 表面電極
９ 電界緩和層
１０ 電界放射型電子源
５１ グレイン
５２ 酸化シリコン膜
６３ シリコン微結晶
６４ 酸化シリコン膜
Claims (3)
- 導電性基板と、導電性基板の主表面側に形成された酸化若しくは窒化した多孔質半導体層よりなる強電界ドリフト層と、強電界ドリフト層の主表面側に形成された導電性薄膜よりなる表面電極とを備え、強電界ドリフト層と表面電極との間に強電界ドリフト層の電界強度を緩和する酸化層よりなる電界緩和層が設けられ、表面電極を導電性基板に対して正極として電圧を印加することにより導電性基板から注入された電子が強電界ドリフト層をドリフトし表面電極を通して放出される電界放射型電子源の製造方法であって、導電性基板の主表面側に形成された強電界ドリフト層上に電界緩和層の構成元素のうち酸素を除いた構成元素により構成された被酸化層を形成する工程と、被酸化層上に表面電極を形成する工程と、表面電極を形成した後に酸化処理によって被酸化層を酸化することにより電界緩和層を形成する工程とを備えることを特徴とする電界放射型電子源の製造方法。
- 上記酸化処理は、オゾンにより上記被酸化層を酸化する処理であることを特徴とする請求項１記載の電界放射型電子源の製造方法。
- 上記酸化処理は、酸素プラズマにより上記被酸化層を酸化する処理であることを特徴とする請求項１記載の電界放射型電子源の製造方法。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000326276A JP3721976B2 (ja) | 2000-10-26 | 2000-10-26 | 電界放射型電子源の製造方法 |
| TW090126440A TWI286773B (en) | 2000-10-26 | 2001-10-25 | Field emission type electron source |
| US10/048,478 US6707061B2 (en) | 2000-10-26 | 2001-10-26 | Field emission type electron source |
| CNB018018580A CN1254839C (zh) | 2000-10-26 | 2001-10-26 | 电场放射型电子源 |
| CN2006100048881A CN1825521B (zh) | 2000-10-26 | 2001-10-26 | 电场放射型电子源 |
| PCT/JP2001/009423 WO2002035572A1 (fr) | 2000-10-26 | 2001-10-26 | Source d"electrons du type a emission de champ |
| KR10-2002-7002766A KR100486951B1 (ko) | 2000-10-26 | 2001-10-26 | 전계방사형 전자원 |
| EP01976835A EP1329926A4 (en) | 2000-10-26 | 2001-10-26 | ELECTRON SOURCE OF THE FIELD EMISSION TYPE |
| CN2006100048862A CN1825519B (zh) | 2000-10-26 | 2001-10-26 | 电场放射型电子源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000326276A JP3721976B2 (ja) | 2000-10-26 | 2000-10-26 | 電界放射型電子源の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002134002A JP2002134002A (ja) | 2002-05-10 |
| JP3721976B2 true JP3721976B2 (ja) | 2005-11-30 |
Family
ID=18803492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000326276A Expired - Fee Related JP3721976B2 (ja) | 2000-10-26 | 2000-10-26 | 電界放射型電子源の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3721976B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5128565B2 (ja) * | 2009-09-18 | 2013-01-23 | シャープ株式会社 | 電子放出素子、電子放出装置、自発光デバイス、画像表示装置、送風装置、冷却装置、帯電装置、画像形成装置、電子線硬化装置、および電子放出素子の製造方法 |
-
2000
- 2000-10-26 JP JP2000326276A patent/JP3721976B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002134002A (ja) | 2002-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6249080B1 (en) | Field emission electron source, method of producing the same, and use of the same | |
| US6285118B1 (en) | Field emission-type electron source and manufacturing method thereof and display using the electron source | |
| TW588389B (en) | Quantum device | |
| TW472273B (en) | Field emission-type electron source and manufacturing method thereof | |
| JP2987140B2 (ja) | 電界放射型電子源およびその製造方法および平面発光装置およびディスプレイ装置および固体真空デバイス | |
| KR100486951B1 (ko) | 전계방사형 전자원 | |
| JP3721976B2 (ja) | 電界放射型電子源の製造方法 | |
| JP2001035354A (ja) | 電界放射型電子源およびその製造方法 | |
| JP3508652B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3687520B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP4135309B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3363429B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3669291B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3589172B2 (ja) | 電界放射型電子源 | |
| JP3788228B2 (ja) | 電界放射型電子源 | |
| JP3985445B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3079086B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3478279B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3508651B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3480464B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3767275B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3687527B2 (ja) | 電界放射型電子源の製造方法、電界放射型電子源 | |
| JP3487230B2 (ja) | 電界放射型電子源およびその製造方法およびディスプレイ装置 | |
| JP3648599B2 (ja) | 電界放射型電子源の製造方法 | |
| JP2001118500A (ja) | 電界放射型電子源およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040607 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050517 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050719 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050823 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050905 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |