JP3687527B2 - 電界放射型電子源の製造方法、電界放射型電子源 - Google Patents
電界放射型電子源の製造方法、電界放射型電子源 Download PDFInfo
- Publication number
- JP3687527B2 JP3687527B2 JP2000344303A JP2000344303A JP3687527B2 JP 3687527 B2 JP3687527 B2 JP 3687527B2 JP 2000344303 A JP2000344303 A JP 2000344303A JP 2000344303 A JP2000344303 A JP 2000344303A JP 3687527 B2 JP3687527 B2 JP 3687527B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive substrate
- counter electrode
- voltage
- electric field
- electron source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電界放射により電子線を放射するようにした電界放射型電子源およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来より、電界放射型電子源として、例えば米国特許３６６５２４１号などに開示されているいわゆるスピント（Spindt）型電極と呼ばれるものがある。このスピント型電極は、微小な三角錐状のエミッタチップを多数配置した基板と、エミッタチップの先端部を露出させる放射孔を有するとともにエミッタチップに対して絶縁された形で配置されたゲート層とを備え、真空中にてエミッタチップをゲート層に対して負極として高電圧を印加することにより、エミッタチップの先端から放射孔を通して電子線を放射するものである。
【０００３】
しかしながら、スピント型電極は、製造プロセスが複雑であるとともに、多数の三角錐状のエミッタチップを精度良く構成することが難しく、例えば平面発光装置やディスプレイなどへ応用する場合に大面積化が難しいという問題があった。また、スピント型電極は、電界がエミッタチップの先端に集中するので、エミッタチップの先端の周りの真空度が低くて残留ガスが存在するような場合、放射された電子によって残留ガスがプラスイオンにイオン化され、プラスイオンがエミッタチップの先端に衝突するから、エミッタチップの先端がダメージ（例えば、イオン衝撃による損傷）を受け、放射される電子の電流密度や効率などが不安定になったり、エミッタチップの寿命が短くなってしまうという問題が生じる。したがって、スピント型電極では、この種の問題の発生を防ぐために、高真空（約１０-5Ｐａ〜約１０-6Ｐａ）で使用する必要があり、コストが高くなるとともに、取扱いが面倒になるという不具合があった。
【０００４】
この種の不具合を改善するために、ＭＩＭ（Metal Insulator Metal)方式やＭＯＳ(Metal Oxide Semiconductor)型の電界放射型電子源が提案されている。前者は金属−絶縁膜−金属、後者は金属−酸化膜−半導体の積層構造を有する平面型の電界放射型電子源である。しかしながら、このタイプの電界放射型電子源において電子の放射効率を高めるためには（多くの電子を放射させるためには）、上記絶縁膜や上記酸化膜の膜厚を薄くする必要があるが、上記絶縁膜や上記酸化膜の膜厚を薄くしすぎると、上記積層構造の上下の電極間に電圧を印加した時に絶縁破壊を起こす恐れがあり、このような絶縁破壊を防止するためには上記絶縁膜や上記酸化膜の膜厚の薄膜化に制約があるので、電子の放出効率（引き出し効率）をあまり高くできないという不具合があった。
【０００５】
また、近年では、特開平８−２５０７６６号公報に開示されているように、シリコン基板などの単結晶の半導体基板を用い、その半導体基板の一表面を陽極酸化することにより多孔質半導体層（ポーラスシリコン層）を形成して、その多孔質半導体層上に金属薄膜を形成し、半導体基板と金属薄膜との間に電圧を印加して電子を放射させるように構成した電界放射型電子源（半導体冷電子放出素子）が提案されている。
【０００６】
しかしながら、上述の特開平８−２５０７６６号公報に記載の電界放射型電子源では、基板が半導体基板に限られるので、大面積化やコストダウン化が難しいという不具合がある。また、特開平８−２５０７６６号公報に記載の電界放射型電子源では電子放出時にいわゆるポッピング現象が生じやすく、電子放出量にむらが起こりやすいので、平面発光装置やディスプレイなどに応用すると、発光むらができてしまうという不具合がある。
【０００７】
そこで、本願発明者らは、特願平１０−２７２３４０号、特願平１０−２７２３４２号において、多孔質多結晶半導体層（例えば、多孔質化された多結晶シリコン層）を急速熱酸化（ＲＴＯ）技術によって急速熱酸化することによって、導電性基板と金属薄膜（表面電極）との間に介在し導電性基板から注入された電子がドリフトする強電界ドリフト層を形成した電界放射型電子源を提案した。この電界放射型電子源１０’は、例えば、図１４に示すように、導電性基板たるｎ形シリコン基板１の主表面（一表面）側に酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層６が形成され、強電界ドリフト層６上に金属薄膜よりなる表面電極７が形成され、ｎ形シリコン基板１の裏面にオーミック電極２が形成されている。なお、強電界ドリフト層６の厚さは例えば１．５μｍに設定されている。
【０００８】
図１４に示す構成の電界放射型電子源１０’では、表面電極７を真空中に配置するとともに図１５に示すように表面電極７に対向してコレクタ電極１２を配置し、表面電極７をｎ形シリコン基板１（オーミック電極２）に対して正極として直流電圧Ｖpsを印加するとともに、コレクタ電極１２を表面電極７に対して正極として直流電圧Ｖcを印加することにより、ｎ形シリコン基板１から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（なお、図１５中の一点鎖線は表面電極７を通して放出された電子ｅ-の流れを示す）。したがって、表面電極７としては、仕事関数の小さな材料を用いることが望ましい。ここにおいて、表面電極７とオーミック電極２との間に流れる電流をダイオード電流Ｉpsと称し、コレクタ電極１２と表面電極７との間に流れる電流を放出電子電流Ｉeと称し、ダイオード電流Ｉpsに対する放出電子電流Ｉeが大きい（Ｉe／Ｉpsが大きい）ほど電子放出効率が高くなる。なお、この電界放射型電子源１０’では、表面電極７とオーミック電極２との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができる。
【０００９】
この電界放射型電子源１０’では、電子放出特性の真空度依存性が小さく且つ電子放出時にポッピング現象が発生せず安定して電子を高い電子放出効率で放出することができる。ここにおいて、強電界ドリフト層６は、図１６に示すように、少なくとも、導電性基板たるｎ形シリコン基板１の主表面側に列設された柱状の多結晶シリコンのグレイン５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在するナノメータオーダのシリコン微結晶６３と、シリコン微結晶６３の表面に形成され当該シリコン微結晶６３の結晶粒径よりも小さな膜厚の絶縁膜であるシリコン酸化膜６４とから構成されると考えられる。すなわち、強電界ドリフト層６は、各グレインの表面が多孔質化し各グレインの中心部分では結晶状態が維持されていると考えられる。したがって、強電界ドリフト層６に印加された電界はほとんどシリコン酸化膜６４にかかるから、注入された電子はシリコン酸化膜６４にかかっている強電界により加速され多結晶シリコンのグレイン５１間を表面に向かって図１６中の矢印Ａの向きへ（図１６中の上方向へ向かって）ドリフトするので、電子放出効率を向上させることができる。ここに、強電界ドリフト層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。ここに、この電界放射型電子源１０’の電子放出原理は、弾道型電子放出現象と呼ばれている。なお、表面電極７の膜厚は１０ｎｍないし１５ｎｍ程度に設定されている。
【００１０】
ところで、上記導電性基板としてｎ形シリコン基板１などの半導体基板の代わりに、ガラス基板などの絶縁性基板上に導電性層を形成したものを使用すれば、電子源の大面積化および低コスト化が可能になる。
【００１１】
しかしながら、上述の強電界ドリフト層６の形成にあたって、多結晶シリコン層を陽極酸化処理にて多孔質化することによってシリコン微結晶６３を有する多孔質多結晶シリコン層を形成し、さらに急速熱酸化技術によって多孔質多結晶シリコン層のグレイン５１およびシリコン微結晶６３それぞれの表面にシリコン酸化膜５２，６４を形成しており、この際の酸化温度が比較的高温（８００℃〜９００℃の温度範囲）なので、絶縁性基板として高価な石英ガラスを用いざるをえず、大面積化および低コスト化が制限されるという不具合があった。
【００１２】
この種の不具合を解決する手段としては、６００℃以下の低温プロセスで多孔質多結晶シリコン層を酸化する方法として、電解質溶液中で電気化学的に酸化する方法が提案されている。このように多孔質多結晶シリコン層を電気化学的に酸化する方法を採用することにより、絶縁性基板として耐熱温度が石英ガラス基板に比べて低く価格が石英ガラス基板に比べて安価なガラス基板（例えば、無アルカリガラス基板、低アルカリガラス基板、ソーダライムガラス基板など）を用いることが可能となる。
【００１３】
【発明が解決しようとする課題】
ところで、多孔質多結晶シリコン層を電気化学的に酸化する場合には、多孔質多結晶シリコン層を対極とともに電解質溶液中に浸漬した状態で導電性基板（導電性層）と対極との間へ定電流を所定時間だけ流しているが、急速熱酸化技術によって多孔質多結晶シリコン層を酸化して強電界ドリフト層６を形成したものに比べて電子源としての絶縁耐圧や電子放出効率が低い不良品が発生する確率が高く、歩留まりが低下してしまうという不具合があった。なお、絶縁耐圧が低い原因としては、上述のシリコン酸化膜５２，６４の耐圧が不十分であることが考えられる。また、電子放出効率が低い原因としては、シリコン酸化膜６４の膜厚が大きすぎることが考えられる。
【００１４】
本発明は上記事由に鑑みて為されたものであり、その目的は、大面積化および低コスト化が可能で歩留まりを高めることができる電界放射型電子源の製造方法、電界放射型電子源を提供することにある。
【００１５】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、導電性基板と、導電性基板の一表面側に設けられ電気化学的な酸化処理により酸化した多孔質半導体層よりなる強電界ドリフト層と、該強電界ドリフト層上に形成された導電性薄膜よりなる表面電極とを備え、表面電極を導電性基板に対して正極として電圧を印加することにより導電性基板から注入された電子が強電界ドリフト層をドリフトし表面電極を通して放出される電界放射型電子源の製造方法であって、上記酸化処理では、多孔質半導体層を対極とともに電解質溶液中に浸漬した状態で導電性基板と対極との間へ通電期間に定電流を通電して酸化し、導電性基板と対極との間の電圧の変化方向が減少方向に変化した時点で酸化処理を終了することを特徴とし、多孔質半導体層を電気化学的な酸化処理により酸化しているので、多孔質半導体層を急速熱酸化技術により酸化して強電界ドリフト層を形成する場合に比べてプロセス温度を低温化することができて、導電性基板の材料の制約が少なくなり、大面積化および低コスト化が図れ、また、上記酸化処理では、多孔質半導体層を対極とともに電解質溶液中に浸漬した状態で導電性基板と対極との間へ通電期間に定電流を通電して酸化し、導電性基板と対極との間の電圧の変化方向が減少方向に変化した時点で酸化処理を終了するので、絶縁耐圧および電子放出効率の低下を抑制でき、歩留まりを高めることができてコストを削減できる。ここにおいて、絶縁耐圧および電子放出効率の低下が抑制されるのは、酸化処理中に形成された酸化膜が絶縁破壊してしまうのを抑制することができ、当該酸化膜の耐圧の低下を防止できるとともに、当該酸化膜の膜厚が大きくなりすぎるのを防止できるからであると考えられる。
【００１６】
請求項２の発明は、導電性基板と、導電性基板の一表面側に設けられ電気化学的な酸化処理により酸化した多孔質半導体層よりなる強電界ドリフト層と、該強電界ドリフト層上に形成された導電性薄膜よりなる表面電極とを備え、表面電極を導電性基板に対して正極として電圧を印加することにより導電性基板から注入された電子が強電界ドリフト層をドリフトし表面電極を通して放出される電界放射型電子源の製造方法であって、上記酸化処理では、多孔質半導体層を対極とともに電解質溶液中に浸漬した状態で導電性基板と対極との間へ通電期間に定電流を通電して酸化し、導電性基板と対極との間の電圧の変化方向が減少方向に変化した時点で酸化処理を一旦停止し、次に、導電性基板と対極との間へ通電期間に定電圧を印加して酸化し、導電性基板と対極との間の電流密度の規定時間での変動幅があらかじめ定めた所定範囲内に入ると酸化処理を終了することを特徴とし、多孔質半導体層を電気化学的な酸化処理により酸化しているので、多孔質半導体層を急速熱酸化技術により酸化して強電界ドリフト層を形成する場合に比べてプロセス温度を低温化することができて、導電性基板の材料の制約が少なくなり、大面積化および低コスト化が図れ、また、上記酸化処理では、多孔質半導体層を対極とともに電解質溶液中に浸漬した状態で導電性基板と対極との間へ通電期間に定電流を通電して酸化し、導電性基板と対極との間の電圧の変化方向が減少方向に変化した時点で酸化処理を一旦停止し、次に、導電性基板と対極との間へ通電期間に定電圧を印加して酸化し、導電性基板と対極との間の電流密度の規定時間での変動幅があらかじめ定めた所定範囲内に入ると酸化処理を終了するので、絶縁耐圧および電子放出効率の低下を抑制でき、歩留まりを高めることができてコストを削減でき、しかも請求項１の発明に比べて絶縁耐圧が向上する。ここにおいて、絶縁耐圧および電子放出効率の低下が抑制されるのは、酸化処理中に形成された酸化膜が絶縁破壊してしまうのを抑制することができ、当該酸化膜の耐圧の低下を防止できるとともに、当該酸化膜の膜厚が大きくなりすぎるのを防止できるからであると考えられ、請求項１の発明に比べて絶縁耐圧が向上するのは、酸化処理における酸化を過不足なく行うことができ、酸化処理中に形成される酸化膜がより緻密になるからであると考えられる。
【００１７】
請求項３の発明は、請求項１または請求項２の発明において、上記酸化処理において上記導電性基板と上記対極との間に間欠的に通電するので、酸化中に発生した水素に起因した気泡が多孔質半導体層の表面に付着するのを抑えることができ、酸化膜の膜厚のばらつきを抑えることができるから、酸化膜の耐圧が向上する。その結果、耐圧および経時安定性が向上するとともに、より強電界を印加することができる電界放射型電子源を提供することができ、電界放射型電子源の電子放出効率が向上する。
【００１８】
請求項４の発明は、請求項１ないし請求項３のいずれかに記載の製造方法で製造されたことを特徴とするものであり、大面積化を図ることができるとともに、導電性基板の材料コストの低減および歩留まりの向上による低コスト化を図ることができる。
【００１９】
【発明の実施の形態】
（実施形態１）
本実施形態の電界放射型電子源１０は、図４に示すように、ガラス基板（例えば、無アルカリガラス基板）よりなる絶縁性基板１１の一表面上に導電性材料よりなる導電性層８が形成され、該導電性層８上に電気化学的な酸化処理により酸化した多孔質多結晶シリコンよりなる強電界ドリフト層６が形成され、強電界ドリフト層６上に導電性薄膜よりなる表面電極７が形成されている。ここに、絶縁性基板１１と導電性層８とで導電性基板を構成している。なお、表面電極７の厚さは１０ｎｍ〜１５ｎｍの範囲で設定されている。
【００２０】
本実施形態の電界放射型電子源１０では、例えば図５に示すように、表面電極７を真空中に配置するとともに表面電極７に対向してコレクタ電極２１を配置し、表面電極７を導電性層８に対して正極として直流電圧Ｖpsを印加するとともに、コレクタ電極２１を表面電極７に対して正極として直流電圧Ｖcを印加することにより、導電性層８から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（なお、図５中の一点鎖線は表面電極７を通して放出された電子ｅ-の流れを示す）。ここにおいて、表面電極７と導電性層８との間に流れる電流をダイオード電流Ｉpsと称し、コレクタ電極２１と表面電極７との間に流れる電流を放出電子電流Ｉeと称し、ダイオード電流Ｉpsに対する放出電子電流Ｉeが大きい（Ｉe／Ｉpsが大きい）ほど電子放出量が多くなる。
【００２１】
なお、強電界ドリフト層６は、従来構成と同様の構造を有し、図１６に示すように、少なくとも、導電性層８の主表面側に列設された柱状の多結晶シリコンのグレイン５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在するナノメータオーダのシリコン微結晶６３と、シリコン微結晶６３の表面に形成され当該シリコン微結晶６３の結晶粒径よりも小さな膜厚の絶縁膜であるシリコン酸化膜６４とから構成されると考えられる。すなわち、強電界ドリフト層６は、各グレインの表面が多孔質化し各グレインの中心部分では結晶状態が維持されていると考えられる。したがって、強電界ドリフト層６に印加された電界はほとんどシリコン酸化膜６４にかかるから、注入された電子はシリコン酸化膜６４にかかっている強電界により加速され多結晶シリコンのグレイン５１間を表面に向かって図１６中の矢印Ａの向きへ（図１６中の上方向へ向かって）ドリフトするので、電子放出効率を向上させることができる。ここに、強電界ドリフト層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。
【００２２】
以下、上述の電界放射型電子源１０の基本的な製造方法について図６を参照しながら説明する。
【００２３】
まず、絶縁性基板１１の一表面（図６（ａ）における上面）上に導電性材料よりなる導電性層８を例えばスパッタ法によって形成することにより、図６（ａ）に示すような構造が得られる。なお、導電性層８の成膜方法はスパッタ法に限らず例えば蒸着法でもよい。
【００２４】
導電性層８を形成した後、所定膜厚（例えば、１．５μｍ）のノンドープの多結晶シリコン層３を例えばプラズマＣＶＤ法によって形成することにより、図６（ｂ）に示すような構造が得られる。ここにおいて、ノンドープの多結晶シリコン層３は、プラズマＣＶＤ法により堆積しているので、６００℃以下（１００℃〜６００℃）の低温プロセスで成膜することができる。なお、ノンドープの多結晶シリコン層３の形成方法は、プラズマＣＶＤ法に限らず、触媒ＣＶＤ法により形成してもよく、触媒ＣＶＤ法でも６００℃以下の低温プロセスで成膜することができる。
【００２５】
ノンドープの多結晶シリコン層３を形成した後、５５ｗｔ％のフッ化水素水溶液とエタノールとを略１：１で混合した混合液よりなる電解液の入った陽極酸化処理槽を利用し、白金電極（図示せず）を負極、導電性層８を正極として、多結晶シリコン層３に光照射を行いながら所定の条件で陽極酸化処理を行うことによって、多孔質多結晶シリコン層４が形成され図６（ｃ）に示すような構造が得られる。ここにおいて、本実施形態では、陽極酸化処理の条件として、陽極酸化処理の期間、多結晶シリコン層３の表面に照射する光パワーを一定、電流密度を一定としたが、この条件は適宜変更してもよい（例えば、電流密度を変化させてもよい）。
【００２６】
その後、多孔質多結晶シリコン層４を電気化学的な酸化処理により酸化することによって強電界ドリフト層６が形成され、図６（ｄ）に示す構造が得られる。なお、電気化学的な酸化処理については後述する。
【００２７】
強電界ドリフト層６を形成した後は、強電界ドリフト層６上に導電性薄膜（例えば、金薄膜）からなる表面電極７を例えば蒸着により形成することによって、図６（ｅ）に示す構造の電界放射型電子源１０が得られる。なお、本実施形態では、表面電極７の膜厚を１０ｎｍ〜１５ｎｍとしてあるが、この膜厚は特に限定するものではなく、強電界ドリフト層６を通ってきた電子がトンネルできる膜厚であればよい。また、本実施形態では、表面電極７となる導電性薄膜を蒸着により形成しているが、導電性薄膜の形成方法は蒸着に限定されるものではなく、例えばスパッタ法を用いてもよい。
【００２８】
次に、上述の多孔質多結晶シリコン層４を電気化学的に酸化する酸化処理について詳述する。
【００２９】
本願発明者らは、多孔質多結晶シリコン層４を対極とともに電解質溶液としての１ＭのＨ2ＳＯ4水溶液中に浸漬した状態で導電性層８と対極（白金電極）との間へ定電流を通電した時の導電性層８と対極との間の電圧を検出すると、検出電圧が時間経過につれて図７に示すように変化することを実験的に確認した。すなわち、図７は通電時間を２６０秒としたときの通電開始から通電終了までの検出電圧の時間変化を示すものであって、検出電圧は、通電開始後に約２３Ｖまで徐々に増加し、その後、通電を終了するまで減少と増加とを交互に繰り返している（振動している）。図７に示すように検出電圧が変化したときに形成された強電界ドリフト層を有する電子源について電子放出特性を測定したところ、上記ダイオード電流Ｉpsは図８のイに示すように観測されたが、上記放出電子電流（以下、エミッション電流と称す）Ｉｅは観測されず（測定限界以下）、不良品であることが分かった。なお、図８の横軸は上記直流電圧ps（図５参照）、縦軸は電流密度である。
【００３０】
ここに、本願発明者らは、電気化学的な酸化を行っているときのポテンシャルに対応した上記検出電圧が図７に示すように時間経過につれて単調に増加するのではなく、ある時点で減少し始めることから、ポテンシャルの増加によって電界が高くなり、局所的に酸化膜（シリコン酸化膜５２，６４）の絶縁破壊が起こることによって上記検出電圧が減少し、結果的に絶縁破壊が起きた箇所での耐圧が低くなることで、電子源としての絶縁耐圧が低下してしまいエミッション電流Ｉeが観測されない不良品が発生してしまうと考えた。
【００３１】
そこで、本実施形態では、多孔質多結晶シリコン層４を電気化学的に酸化する酸化処理において、図１に示すように、多孔質多結晶シリコン層４を白金電極よりなる対極４９とともに処理槽４２内に入った１ＭのＨ2ＳＯ4水溶液よりなる電解質溶液４１中に浸漬した状態で導電性層８と対極４９との間へ電流源４３から定電流を通電して酸化し、電圧検出部４４による導電性層８と対極４９との間の検出電圧の変化方向が減少方向に変化した時点で制御部４５が電流源４３をオフさせることで酸化処理を終了している。すなわち、導電性層８と対極４９との間への通電開始後に検出電圧が図２中に実線で示すように徐々に増加し（つまり、検出電圧の変化方向が増加方向にある）、検出電圧の変化方向が減少方向に変化した時点で酸化処理を終了させている。なお、この時点で酸化処理を終了しなければ、図２中に一点鎖線で示すように検出電圧がしばらく減少するものと考えられる（要するに、上述の図７と同様に減少と増加とを繰り返すものと考えられる）。
【００３２】
上述の製造方法により製造した電界放射型電子源１０の電子放出特性を図３に示す。図３の横軸は上記直流電圧Ｖps、縦軸は電流密度を示し、同図中のイはダイオード電流Ｉpsを、ロはエミッション電流Ｉeを示す。図３から、上述の製造方法により製造した電界放射型電子源１０では、ダイオード電流Ｉpsとエミッション電流Ｉeとの両方が観測され、直流電圧Ｖpsを２０Ｖとするまでエミッション電流Ｉeが観測されており、良好なエミッション電流Ｉeおよび電子放出効率（Ｉe／Ｉps）が得られていることが分かる。したがって、図８に示した特性のものに比べて電子源の絶縁耐圧が向上していることが確認された。要するに、本実施形態の電界放射型電子源１０においても、多孔質多結晶シリコン層を急速熱酸化技術により酸化して強電界ドリフト層６を形成したものと同様に、直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができる。なお、特性測定時の上記直流電圧Ｖcは１００Ｖ一定とした。
【００３３】
しかして、上述の製造方法によれば、多孔質半導体層たる多孔質多結晶シリコン層４を電気化学的な酸化処理により酸化することで強電界ドリフト層６を形成しているので、多孔質多結晶シリコン層４を急速熱酸化技術により酸化して強電界ドリフト層６を形成する場合に比べてプロセス温度を低温化することができ、しかも多結晶シリコン層３をプラズマＣＶＤ法などの低温プロセスで成膜し、かつ、表面電極７を蒸着法、スパッタ法などにより成膜しているので、６００℃以下の低温プロセスで電界放射型電子源１０を製造することができ、絶縁性基板１１として、石英ガラス基板に比べて安価な無アルカリガラス基板を用いることができて、低コスト化が図れるとともに、より一層の大面積化を図ることができ、さらに上記多結晶シリコン層３の形成温度によっては低アルカリガラス基板、ソーダライムガラス基板などの無アルカリガラス基板に比べて耐熱温度の低いガラス基板を用いることも可能になる。
【００３４】
また、上記酸化処理では、多孔質多結晶シリコン層４を対極とともに電解質溶液４１中に浸漬した状態で導電性層８と対極４９との間へ通電期間に定電流を通電して酸化し、導電性層８と対極４９との間の電圧の変化方向が減少方向に変化した時点で酸化処理を終了するので、絶縁耐圧および電子放出効率の低下を抑制でき、歩留まりを高めることができてコストを削減できる。ここにおいて、絶縁耐圧および電子放出効率の低下が抑制されるのは、酸化処理中に形成されたシリコン酸化膜５２，６４が絶縁破壊してしまうのを抑制することができ、当該シリコン酸化膜５２，６４の耐圧の低下を防止できるとともに、当該シリコン酸化膜５２，６４の膜厚が大きくなりすぎるのを防止できるからであると考えられる。なお、上述の製造方法で製造された電界放射型電子源は、電子放出特性の真空度依存性が小さく且つ電子放出時にポッピング現象が発生せず安定して電子を放出することができる。
【００３５】
なお、本実施形態では、制御部４５が電流源４３をオフさせることにより酸化処理を終了させているが、電解質溶液４１中から取り出すことにより酸化処理を終了してもよいし、電解質溶液４１を排出することにより酸化処理を終了するようにしてもよい。
【００３６】
（実施形態２）
本実施形態の電界放射型電子源１０の構成は実施形態１と同じであって、多孔質多結晶シリコン層４を電気化学的に酸化する酸化処理に特徴がある。
【００３７】
すなわち、本実施形態においては、多孔質多結晶シリコン層４を電気化学的に酸化する酸化処理において、まず実施形態１と同様、図１に示すように、多孔質多結晶シリコン層４を白金電極よりなる対極４９とともに処理槽４２内に入った１ＭのＨ2ＳＯ4水溶液よりなる電解質溶液４１中に浸漬した状態で導電性層８と対極４９との間へ電流源４３から定電流密度（例えば、１２．５ｍＡ／ｃｍ2）の定電流を通電して酸化し、電圧検出部４４による導電性層８と対極４９との間の検出電圧の変化方向が減少方向に変化した時点で制御部４５が電流源４３をオフさせることで酸化処理を一旦停止する。すなわち、導電性層８と対極４９との間への通電開始後に検出電圧が図９中に実線で示すように徐々に増加し（つまり、検出電圧の変化方向が増加方向にある）、検出電圧の変化方向が減少方向に変化した時点で酸化処理を一旦停止させている。なお、この時点で酸化処理を終了しなければ、図９中に一点鎖線で示すように検出電圧がしばらく減少するものと考えられる（要するに、上述の図７と同様に減少と増加とを繰り返すものと考えられる）。
【００３８】
上述のように酸化処理を一旦停止した後、図１１に示すように、導電性層８と対極４９との間へ電圧源４６から定電圧（例えば、３０Ｖ）を印加して酸化し、制御部４８が電流センサ４７により検出した導電性層８と対極４９との間の電流に基づいて求めた電流密度の規定時間での変動幅があらかじめ定めた所定範囲内に入ると制御部４８が電圧源４６をオフさせることで酸化処理を終了する。ここにおいて、所定範囲とは電流密度の規定時間での変動幅が略零となって電流密度を一定とみなせる程度に設定すればよい。すなわち、導電性層８と対極４９との間へ定電圧を印加し図１２に示すように導電性層８と対極４９との間に流れる電流の電流密度の規定時間での変動幅があらかじめ定めた所定範囲内に入ったと制御部４８にて判定されたときに酸化処理を終了させている（図１２に示す例では定電圧の印加開始から約６８０秒が経過したときに酸化処理を終了させている）。
【００３９】
上述の製造方法により製造した電界放射型電子源１０の電子放出特性を図１３に示す。図１３の横軸は上記直流電圧Ｖps、縦軸は電流密度を示し、同図中のイはダイオード電流Ｉpsを、ロはエミッション電流Ｉeを示す。図１３から、上述の製造方法により製造した電界放射型電子源１０では、ダイオード電流Ｉpsとエミッション電流Ｉeとの両方が観測され、直流電圧Ｖpsを２０Ｖとするまでエミッション電流Ｉeが観測されており、良好なエミッションＩeおよび電子放出効率（Ｉe／Ｉps）が得られていることが分かる。要するに、本実施形態の電界放射型電子源１０においても、多孔質多結晶シリコン層を急速熱酸化技術により酸化して強電界ドリフト層６を形成したものと同様に、直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができる。なお、特性測定時の上記直流電圧Ｖcは１００Ｖ一定とした。また、比較のために定電流による酸化処理を一旦停止した後に定電圧による酸化を行わずに表面電極７を形成したものについて電子放出特性の測定を行ったところ、図１０に示すような結果が得られた。ここに、図１３と図１０とを比較すると、本実施形態のように定電流による酸化処理を一旦停止した後に定電圧による酸化を適宜行うことにより、絶縁耐圧が向上していることが分かる。
【００４０】
しかして、上述の製造方法によれば、上記酸化処理では、多孔質多結晶シリコン層４を対極４９とともに電解質溶液４１中に浸漬した状態で導電性層８と対極４９との間へ通電期間に定電流を通電して酸化し、導電性層８と対極４９との間の電圧の変化方向が減少方向に変化した時点で酸化処理を一旦停止し、次に、導電性層８と対極４９との間へ通電期間に定電圧を印加して酸化し、導電性層８と対極４９との間の電流密度の規定時間での変動幅があらかじめ定めた所定範囲内に入ると酸化処理を終了するので、絶縁耐圧および電子放出効率の低下を抑制でき、歩留まりを高めることができてコストを削減できる。ここにおいて、絶縁耐圧および電子放出効率の低下が抑制されるのは、酸化処理中に形成されたシリコン酸化膜５２，６４が絶縁破壊してしまうのを抑制することができ、当該シリコン酸化膜５２，６４の耐圧の低下を防止できるとともに、当該シリコン酸化膜５２，６４の膜厚が大きくなりすぎるのを防止できるからであると考えられ、定電圧を印加して適宜酸化する過程を追加することで絶縁耐圧が向上するのは、酸化処理における酸化を過不足なく行うことができ、酸化処理中に形成されるシリコン酸化膜５２，６４がより緻密になるからであると考えられる。
【００４１】
ところで、上記各実施形態では、強電界ドリフト層６を酸化した多孔質多結晶シリコンにより構成しているが、その他の酸化した多孔質多結晶半導体層により構成してもよい。また、上記各実施形態では、上記酸化処理において導電性層８と対極４９との間に連続的に通電しているが、間欠的に通電するようにすれば、酸化中に発生した水素に起因した気泡が多孔質多結晶シリコン層の表面に付着するのを抑えることができ、シリコン酸化膜５２，６４の膜厚のばらつきを抑えることができるから、シリコン酸化膜５２，６４の耐圧が向上する。その結果、耐圧および経時安定性が向上するとともに、より強電界を印加することができる電界放射型電子源１０を提供することができ、電界放射型電子源１０の電子放出効率が向上する。
【００４２】
【発明の効果】
請求項１の発明は、導電性基板と、導電性基板の一表面側に設けられ電気化学的な酸化処理により酸化した多孔質半導体層よりなる強電界ドリフト層と、該強電界ドリフト層上に形成された導電性薄膜よりなる表面電極とを備え、表面電極を導電性基板に対して正極として電圧を印加することにより導電性基板から注入された電子が強電界ドリフト層をドリフトし表面電極を通して放出される電界放射型電子源の製造方法であって、上記酸化処理では、多孔質半導体層を対極とともに電解質溶液中に浸漬した状態で導電性基板と対極との間へ通電期間に定電流を通電して酸化し、導電性基板と対極との間の電圧の変化方向が減少方向に変化した時点で酸化処理を終了することを特徴とし、多孔質半導体層を電気化学的な酸化処理により酸化しているので、多孔質半導体層を急速熱酸化技術により酸化して強電界ドリフト層を形成する場合に比べてプロセス温度を低温化することができて、導電性基板の材料の制約が少なくなり、大面積化および低コスト化が図れ、また、上記酸化処理では、多孔質半導体層を対極とともに電解質溶液中に浸漬した状態で導電性基板と対極との間へ通電期間に定電流を通電して酸化し、導電性基板と対極との間の電圧の変化方向が減少方向に変化した時点で酸化処理を終了するので、絶縁耐圧および電子放出効率の低下を抑制でき、歩留まりを高めることができてコストを削減できるという効果がある。ここにおいて、絶縁耐圧および電子放出効率の低下が抑制されるのは、酸化処理中に形成された酸化膜が絶縁破壊してしまうのを抑制することができ、当該酸化膜の耐圧の低下を防止できるとともに、当該酸化膜の膜厚が大きくなりすぎるのを防止できるからであると考えられる。
【００４３】
請求項２の発明は、導電性基板と、導電性基板の一表面側に設けられ電気化学的な酸化処理により酸化した多孔質半導体層よりなる強電界ドリフト層と、該強電界ドリフト層上に形成された導電性薄膜よりなる表面電極とを備え、表面電極を導電性基板に対して正極として電圧を印加することにより導電性基板から注入された電子が強電界ドリフト層をドリフトし表面電極を通して放出される電界放射型電子源の製造方法であって、上記酸化処理では、多孔質半導体層を対極とともに電解質溶液中に浸漬した状態で導電性基板と対極との間へ通電期間に定電流を通電して酸化し、導電性基板と対極との間の電圧の変化方向が減少方向に変化した時点で酸化処理を一旦停止し、次に、導電性基板と対極との間へ通電期間に定電圧を印加して酸化し、導電性基板と対極との間の電流密度の規定時間での変動幅があらかじめ定めた所定範囲内に入ると酸化処理を終了することを特徴とし、多孔質半導体層を電気化学的な酸化処理により酸化しているので、多孔質半導体層を急速熱酸化技術により酸化して強電界ドリフト層を形成する場合に比べてプロセス温度を低温化することができて、導電性基板の材料の制約が少なくなり、大面積化および低コスト化が図れ、また、上記酸化処理では、多孔質半導体層を対極とともに電解質溶液中に浸漬した状態で導電性基板と対極との間へ通電期間に定電流を通電して酸化し、導電性基板と対極との間の電圧の変化方向が減少方向に変化した時点で酸化処理を一旦停止し、次に、導電性基板と対極との間へ通電期間に定電圧を印加して酸化し、導電性基板と対極との間の電流密度の規定時間での変動幅があらかじめ定めた所定範囲内に入ると酸化処理を終了するので、絶縁耐圧および電子放出効率の低下を抑制でき、歩留まりを高めることができてコストを削減でき、しかも請求項１の発明に比べて絶縁耐圧が向上するという効果がある。ここにおいて、絶縁耐圧および電子放出効率の低下が抑制されるのは、酸化処理中に形成された酸化膜が絶縁破壊してしまうのを抑制することができ、当該酸化膜の耐圧の低下を防止できるとともに、当該酸化膜の膜厚が大きくなりすぎるのを防止できるからであると考えられ、請求項１の発明に比べて絶縁耐圧が向上するのは、酸化処理における酸化を過不足なく行うことができ、酸化処理中に形成される酸化膜がより緻密になるからであると考えられる。
【００４４】
請求項３の発明は、請求項１または請求項２の発明において、上記酸化処理において上記導電性基板と上記対極との間に間欠的に通電するので、酸化中に発生した水素に起因した気泡が多孔質半導体層の表面に付着するのを抑えることができ、酸化膜の膜厚のばらつきを抑えることができるから、酸化膜の耐圧が向上する。その結果、耐圧および経時安定性が向上するとともに、より強電界を印加することができる電界放射型電子源を提供することができ、電界放射型電子源の電子放出効率が向上するという効果がある。
【００４５】
請求項４の発明は、請求項１ないし請求項３のいずれかに記載の製造方法で製造されたことを特徴とするものであり、大面積化を図ることができるとともに、導電性基板の材料コストの低減および歩留まりの向上による低コスト化を図ることができるという効果がある。
【図面の簡単な説明】
【図１】実施形態１の製造方法における酸化処理の説明図である。
【図２】同上における酸化処理の説明図である。
【図３】同上の製造方法で説明した電界放射型電子源の電子放出特性図である。
【図４】同上の電界放射型電子源の概略断面図である。
【図５】同上の動作説明図である。
【図６】同上の製造方法を説明するための主要工程断面図である。
【図７】比較例における酸化処理の説明図である。
【図８】比較例の電子放出特性図である。
【図９】実施形態２の製造方法における酸化処理の説明図である。
【図１０】同上の比較例の電子放出特性図である。
【図１１】同上の製造方法における酸化処理の説明図である。
【図１２】同上の製造方法における酸化処理の説明図である。
【図１３】同上の製造方法で説明した電界放射型電子源の電子放出特性図である。
【図１４】従来例を示す電界放射型電子源の概略断面図である。
【図１５】同上の動作説明図である。
【図１６】同上の動作説明図である。
【符号の説明】
４ 多孔質多結晶シリコン層
８ 導電性層
１１ 絶縁性基板
４１ 電解質溶液
４２ 処理槽
４３ 電流源
４４ 電圧検出部
４５ 制御部
４９ 対極
【発明の属する技術分野】
本発明は、電界放射により電子線を放射するようにした電界放射型電子源およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来より、電界放射型電子源として、例えば米国特許３６６５２４１号などに開示されているいわゆるスピント（Spindt）型電極と呼ばれるものがある。このスピント型電極は、微小な三角錐状のエミッタチップを多数配置した基板と、エミッタチップの先端部を露出させる放射孔を有するとともにエミッタチップに対して絶縁された形で配置されたゲート層とを備え、真空中にてエミッタチップをゲート層に対して負極として高電圧を印加することにより、エミッタチップの先端から放射孔を通して電子線を放射するものである。
【０００３】
しかしながら、スピント型電極は、製造プロセスが複雑であるとともに、多数の三角錐状のエミッタチップを精度良く構成することが難しく、例えば平面発光装置やディスプレイなどへ応用する場合に大面積化が難しいという問題があった。また、スピント型電極は、電界がエミッタチップの先端に集中するので、エミッタチップの先端の周りの真空度が低くて残留ガスが存在するような場合、放射された電子によって残留ガスがプラスイオンにイオン化され、プラスイオンがエミッタチップの先端に衝突するから、エミッタチップの先端がダメージ（例えば、イオン衝撃による損傷）を受け、放射される電子の電流密度や効率などが不安定になったり、エミッタチップの寿命が短くなってしまうという問題が生じる。したがって、スピント型電極では、この種の問題の発生を防ぐために、高真空（約１０-5Ｐａ〜約１０-6Ｐａ）で使用する必要があり、コストが高くなるとともに、取扱いが面倒になるという不具合があった。
【０００４】
この種の不具合を改善するために、ＭＩＭ（Metal Insulator Metal)方式やＭＯＳ(Metal Oxide Semiconductor)型の電界放射型電子源が提案されている。前者は金属−絶縁膜−金属、後者は金属−酸化膜−半導体の積層構造を有する平面型の電界放射型電子源である。しかしながら、このタイプの電界放射型電子源において電子の放射効率を高めるためには（多くの電子を放射させるためには）、上記絶縁膜や上記酸化膜の膜厚を薄くする必要があるが、上記絶縁膜や上記酸化膜の膜厚を薄くしすぎると、上記積層構造の上下の電極間に電圧を印加した時に絶縁破壊を起こす恐れがあり、このような絶縁破壊を防止するためには上記絶縁膜や上記酸化膜の膜厚の薄膜化に制約があるので、電子の放出効率（引き出し効率）をあまり高くできないという不具合があった。
【０００５】
また、近年では、特開平８−２５０７６６号公報に開示されているように、シリコン基板などの単結晶の半導体基板を用い、その半導体基板の一表面を陽極酸化することにより多孔質半導体層（ポーラスシリコン層）を形成して、その多孔質半導体層上に金属薄膜を形成し、半導体基板と金属薄膜との間に電圧を印加して電子を放射させるように構成した電界放射型電子源（半導体冷電子放出素子）が提案されている。
【０００６】
しかしながら、上述の特開平８−２５０７６６号公報に記載の電界放射型電子源では、基板が半導体基板に限られるので、大面積化やコストダウン化が難しいという不具合がある。また、特開平８−２５０７６６号公報に記載の電界放射型電子源では電子放出時にいわゆるポッピング現象が生じやすく、電子放出量にむらが起こりやすいので、平面発光装置やディスプレイなどに応用すると、発光むらができてしまうという不具合がある。
【０００７】
そこで、本願発明者らは、特願平１０−２７２３４０号、特願平１０−２７２３４２号において、多孔質多結晶半導体層（例えば、多孔質化された多結晶シリコン層）を急速熱酸化（ＲＴＯ）技術によって急速熱酸化することによって、導電性基板と金属薄膜（表面電極）との間に介在し導電性基板から注入された電子がドリフトする強電界ドリフト層を形成した電界放射型電子源を提案した。この電界放射型電子源１０’は、例えば、図１４に示すように、導電性基板たるｎ形シリコン基板１の主表面（一表面）側に酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層６が形成され、強電界ドリフト層６上に金属薄膜よりなる表面電極７が形成され、ｎ形シリコン基板１の裏面にオーミック電極２が形成されている。なお、強電界ドリフト層６の厚さは例えば１．５μｍに設定されている。
【０００８】
図１４に示す構成の電界放射型電子源１０’では、表面電極７を真空中に配置するとともに図１５に示すように表面電極７に対向してコレクタ電極１２を配置し、表面電極７をｎ形シリコン基板１（オーミック電極２）に対して正極として直流電圧Ｖpsを印加するとともに、コレクタ電極１２を表面電極７に対して正極として直流電圧Ｖcを印加することにより、ｎ形シリコン基板１から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（なお、図１５中の一点鎖線は表面電極７を通して放出された電子ｅ-の流れを示す）。したがって、表面電極７としては、仕事関数の小さな材料を用いることが望ましい。ここにおいて、表面電極７とオーミック電極２との間に流れる電流をダイオード電流Ｉpsと称し、コレクタ電極１２と表面電極７との間に流れる電流を放出電子電流Ｉeと称し、ダイオード電流Ｉpsに対する放出電子電流Ｉeが大きい（Ｉe／Ｉpsが大きい）ほど電子放出効率が高くなる。なお、この電界放射型電子源１０’では、表面電極７とオーミック電極２との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができる。
【０００９】
この電界放射型電子源１０’では、電子放出特性の真空度依存性が小さく且つ電子放出時にポッピング現象が発生せず安定して電子を高い電子放出効率で放出することができる。ここにおいて、強電界ドリフト層６は、図１６に示すように、少なくとも、導電性基板たるｎ形シリコン基板１の主表面側に列設された柱状の多結晶シリコンのグレイン５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在するナノメータオーダのシリコン微結晶６３と、シリコン微結晶６３の表面に形成され当該シリコン微結晶６３の結晶粒径よりも小さな膜厚の絶縁膜であるシリコン酸化膜６４とから構成されると考えられる。すなわち、強電界ドリフト層６は、各グレインの表面が多孔質化し各グレインの中心部分では結晶状態が維持されていると考えられる。したがって、強電界ドリフト層６に印加された電界はほとんどシリコン酸化膜６４にかかるから、注入された電子はシリコン酸化膜６４にかかっている強電界により加速され多結晶シリコンのグレイン５１間を表面に向かって図１６中の矢印Ａの向きへ（図１６中の上方向へ向かって）ドリフトするので、電子放出効率を向上させることができる。ここに、強電界ドリフト層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。ここに、この電界放射型電子源１０’の電子放出原理は、弾道型電子放出現象と呼ばれている。なお、表面電極７の膜厚は１０ｎｍないし１５ｎｍ程度に設定されている。
【００１０】
ところで、上記導電性基板としてｎ形シリコン基板１などの半導体基板の代わりに、ガラス基板などの絶縁性基板上に導電性層を形成したものを使用すれば、電子源の大面積化および低コスト化が可能になる。
【００１１】
しかしながら、上述の強電界ドリフト層６の形成にあたって、多結晶シリコン層を陽極酸化処理にて多孔質化することによってシリコン微結晶６３を有する多孔質多結晶シリコン層を形成し、さらに急速熱酸化技術によって多孔質多結晶シリコン層のグレイン５１およびシリコン微結晶６３それぞれの表面にシリコン酸化膜５２，６４を形成しており、この際の酸化温度が比較的高温（８００℃〜９００℃の温度範囲）なので、絶縁性基板として高価な石英ガラスを用いざるをえず、大面積化および低コスト化が制限されるという不具合があった。
【００１２】
この種の不具合を解決する手段としては、６００℃以下の低温プロセスで多孔質多結晶シリコン層を酸化する方法として、電解質溶液中で電気化学的に酸化する方法が提案されている。このように多孔質多結晶シリコン層を電気化学的に酸化する方法を採用することにより、絶縁性基板として耐熱温度が石英ガラス基板に比べて低く価格が石英ガラス基板に比べて安価なガラス基板（例えば、無アルカリガラス基板、低アルカリガラス基板、ソーダライムガラス基板など）を用いることが可能となる。
【００１３】
【発明が解決しようとする課題】
ところで、多孔質多結晶シリコン層を電気化学的に酸化する場合には、多孔質多結晶シリコン層を対極とともに電解質溶液中に浸漬した状態で導電性基板（導電性層）と対極との間へ定電流を所定時間だけ流しているが、急速熱酸化技術によって多孔質多結晶シリコン層を酸化して強電界ドリフト層６を形成したものに比べて電子源としての絶縁耐圧や電子放出効率が低い不良品が発生する確率が高く、歩留まりが低下してしまうという不具合があった。なお、絶縁耐圧が低い原因としては、上述のシリコン酸化膜５２，６４の耐圧が不十分であることが考えられる。また、電子放出効率が低い原因としては、シリコン酸化膜６４の膜厚が大きすぎることが考えられる。
【００１４】
本発明は上記事由に鑑みて為されたものであり、その目的は、大面積化および低コスト化が可能で歩留まりを高めることができる電界放射型電子源の製造方法、電界放射型電子源を提供することにある。
【００１５】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、導電性基板と、導電性基板の一表面側に設けられ電気化学的な酸化処理により酸化した多孔質半導体層よりなる強電界ドリフト層と、該強電界ドリフト層上に形成された導電性薄膜よりなる表面電極とを備え、表面電極を導電性基板に対して正極として電圧を印加することにより導電性基板から注入された電子が強電界ドリフト層をドリフトし表面電極を通して放出される電界放射型電子源の製造方法であって、上記酸化処理では、多孔質半導体層を対極とともに電解質溶液中に浸漬した状態で導電性基板と対極との間へ通電期間に定電流を通電して酸化し、導電性基板と対極との間の電圧の変化方向が減少方向に変化した時点で酸化処理を終了することを特徴とし、多孔質半導体層を電気化学的な酸化処理により酸化しているので、多孔質半導体層を急速熱酸化技術により酸化して強電界ドリフト層を形成する場合に比べてプロセス温度を低温化することができて、導電性基板の材料の制約が少なくなり、大面積化および低コスト化が図れ、また、上記酸化処理では、多孔質半導体層を対極とともに電解質溶液中に浸漬した状態で導電性基板と対極との間へ通電期間に定電流を通電して酸化し、導電性基板と対極との間の電圧の変化方向が減少方向に変化した時点で酸化処理を終了するので、絶縁耐圧および電子放出効率の低下を抑制でき、歩留まりを高めることができてコストを削減できる。ここにおいて、絶縁耐圧および電子放出効率の低下が抑制されるのは、酸化処理中に形成された酸化膜が絶縁破壊してしまうのを抑制することができ、当該酸化膜の耐圧の低下を防止できるとともに、当該酸化膜の膜厚が大きくなりすぎるのを防止できるからであると考えられる。
【００１６】
請求項２の発明は、導電性基板と、導電性基板の一表面側に設けられ電気化学的な酸化処理により酸化した多孔質半導体層よりなる強電界ドリフト層と、該強電界ドリフト層上に形成された導電性薄膜よりなる表面電極とを備え、表面電極を導電性基板に対して正極として電圧を印加することにより導電性基板から注入された電子が強電界ドリフト層をドリフトし表面電極を通して放出される電界放射型電子源の製造方法であって、上記酸化処理では、多孔質半導体層を対極とともに電解質溶液中に浸漬した状態で導電性基板と対極との間へ通電期間に定電流を通電して酸化し、導電性基板と対極との間の電圧の変化方向が減少方向に変化した時点で酸化処理を一旦停止し、次に、導電性基板と対極との間へ通電期間に定電圧を印加して酸化し、導電性基板と対極との間の電流密度の規定時間での変動幅があらかじめ定めた所定範囲内に入ると酸化処理を終了することを特徴とし、多孔質半導体層を電気化学的な酸化処理により酸化しているので、多孔質半導体層を急速熱酸化技術により酸化して強電界ドリフト層を形成する場合に比べてプロセス温度を低温化することができて、導電性基板の材料の制約が少なくなり、大面積化および低コスト化が図れ、また、上記酸化処理では、多孔質半導体層を対極とともに電解質溶液中に浸漬した状態で導電性基板と対極との間へ通電期間に定電流を通電して酸化し、導電性基板と対極との間の電圧の変化方向が減少方向に変化した時点で酸化処理を一旦停止し、次に、導電性基板と対極との間へ通電期間に定電圧を印加して酸化し、導電性基板と対極との間の電流密度の規定時間での変動幅があらかじめ定めた所定範囲内に入ると酸化処理を終了するので、絶縁耐圧および電子放出効率の低下を抑制でき、歩留まりを高めることができてコストを削減でき、しかも請求項１の発明に比べて絶縁耐圧が向上する。ここにおいて、絶縁耐圧および電子放出効率の低下が抑制されるのは、酸化処理中に形成された酸化膜が絶縁破壊してしまうのを抑制することができ、当該酸化膜の耐圧の低下を防止できるとともに、当該酸化膜の膜厚が大きくなりすぎるのを防止できるからであると考えられ、請求項１の発明に比べて絶縁耐圧が向上するのは、酸化処理における酸化を過不足なく行うことができ、酸化処理中に形成される酸化膜がより緻密になるからであると考えられる。
【００１７】
請求項３の発明は、請求項１または請求項２の発明において、上記酸化処理において上記導電性基板と上記対極との間に間欠的に通電するので、酸化中に発生した水素に起因した気泡が多孔質半導体層の表面に付着するのを抑えることができ、酸化膜の膜厚のばらつきを抑えることができるから、酸化膜の耐圧が向上する。その結果、耐圧および経時安定性が向上するとともに、より強電界を印加することができる電界放射型電子源を提供することができ、電界放射型電子源の電子放出効率が向上する。
【００１８】
請求項４の発明は、請求項１ないし請求項３のいずれかに記載の製造方法で製造されたことを特徴とするものであり、大面積化を図ることができるとともに、導電性基板の材料コストの低減および歩留まりの向上による低コスト化を図ることができる。
【００１９】
【発明の実施の形態】
（実施形態１）
本実施形態の電界放射型電子源１０は、図４に示すように、ガラス基板（例えば、無アルカリガラス基板）よりなる絶縁性基板１１の一表面上に導電性材料よりなる導電性層８が形成され、該導電性層８上に電気化学的な酸化処理により酸化した多孔質多結晶シリコンよりなる強電界ドリフト層６が形成され、強電界ドリフト層６上に導電性薄膜よりなる表面電極７が形成されている。ここに、絶縁性基板１１と導電性層８とで導電性基板を構成している。なお、表面電極７の厚さは１０ｎｍ〜１５ｎｍの範囲で設定されている。
【００２０】
本実施形態の電界放射型電子源１０では、例えば図５に示すように、表面電極７を真空中に配置するとともに表面電極７に対向してコレクタ電極２１を配置し、表面電極７を導電性層８に対して正極として直流電圧Ｖpsを印加するとともに、コレクタ電極２１を表面電極７に対して正極として直流電圧Ｖcを印加することにより、導電性層８から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（なお、図５中の一点鎖線は表面電極７を通して放出された電子ｅ-の流れを示す）。ここにおいて、表面電極７と導電性層８との間に流れる電流をダイオード電流Ｉpsと称し、コレクタ電極２１と表面電極７との間に流れる電流を放出電子電流Ｉeと称し、ダイオード電流Ｉpsに対する放出電子電流Ｉeが大きい（Ｉe／Ｉpsが大きい）ほど電子放出量が多くなる。
【００２１】
なお、強電界ドリフト層６は、従来構成と同様の構造を有し、図１６に示すように、少なくとも、導電性層８の主表面側に列設された柱状の多結晶シリコンのグレイン５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在するナノメータオーダのシリコン微結晶６３と、シリコン微結晶６３の表面に形成され当該シリコン微結晶６３の結晶粒径よりも小さな膜厚の絶縁膜であるシリコン酸化膜６４とから構成されると考えられる。すなわち、強電界ドリフト層６は、各グレインの表面が多孔質化し各グレインの中心部分では結晶状態が維持されていると考えられる。したがって、強電界ドリフト層６に印加された電界はほとんどシリコン酸化膜６４にかかるから、注入された電子はシリコン酸化膜６４にかかっている強電界により加速され多結晶シリコンのグレイン５１間を表面に向かって図１６中の矢印Ａの向きへ（図１６中の上方向へ向かって）ドリフトするので、電子放出効率を向上させることができる。ここに、強電界ドリフト層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。
【００２２】
以下、上述の電界放射型電子源１０の基本的な製造方法について図６を参照しながら説明する。
【００２３】
まず、絶縁性基板１１の一表面（図６（ａ）における上面）上に導電性材料よりなる導電性層８を例えばスパッタ法によって形成することにより、図６（ａ）に示すような構造が得られる。なお、導電性層８の成膜方法はスパッタ法に限らず例えば蒸着法でもよい。
【００２４】
導電性層８を形成した後、所定膜厚（例えば、１．５μｍ）のノンドープの多結晶シリコン層３を例えばプラズマＣＶＤ法によって形成することにより、図６（ｂ）に示すような構造が得られる。ここにおいて、ノンドープの多結晶シリコン層３は、プラズマＣＶＤ法により堆積しているので、６００℃以下（１００℃〜６００℃）の低温プロセスで成膜することができる。なお、ノンドープの多結晶シリコン層３の形成方法は、プラズマＣＶＤ法に限らず、触媒ＣＶＤ法により形成してもよく、触媒ＣＶＤ法でも６００℃以下の低温プロセスで成膜することができる。
【００２５】
ノンドープの多結晶シリコン層３を形成した後、５５ｗｔ％のフッ化水素水溶液とエタノールとを略１：１で混合した混合液よりなる電解液の入った陽極酸化処理槽を利用し、白金電極（図示せず）を負極、導電性層８を正極として、多結晶シリコン層３に光照射を行いながら所定の条件で陽極酸化処理を行うことによって、多孔質多結晶シリコン層４が形成され図６（ｃ）に示すような構造が得られる。ここにおいて、本実施形態では、陽極酸化処理の条件として、陽極酸化処理の期間、多結晶シリコン層３の表面に照射する光パワーを一定、電流密度を一定としたが、この条件は適宜変更してもよい（例えば、電流密度を変化させてもよい）。
【００２６】
その後、多孔質多結晶シリコン層４を電気化学的な酸化処理により酸化することによって強電界ドリフト層６が形成され、図６（ｄ）に示す構造が得られる。なお、電気化学的な酸化処理については後述する。
【００２７】
強電界ドリフト層６を形成した後は、強電界ドリフト層６上に導電性薄膜（例えば、金薄膜）からなる表面電極７を例えば蒸着により形成することによって、図６（ｅ）に示す構造の電界放射型電子源１０が得られる。なお、本実施形態では、表面電極７の膜厚を１０ｎｍ〜１５ｎｍとしてあるが、この膜厚は特に限定するものではなく、強電界ドリフト層６を通ってきた電子がトンネルできる膜厚であればよい。また、本実施形態では、表面電極７となる導電性薄膜を蒸着により形成しているが、導電性薄膜の形成方法は蒸着に限定されるものではなく、例えばスパッタ法を用いてもよい。
【００２８】
次に、上述の多孔質多結晶シリコン層４を電気化学的に酸化する酸化処理について詳述する。
【００２９】
本願発明者らは、多孔質多結晶シリコン層４を対極とともに電解質溶液としての１ＭのＨ2ＳＯ4水溶液中に浸漬した状態で導電性層８と対極（白金電極）との間へ定電流を通電した時の導電性層８と対極との間の電圧を検出すると、検出電圧が時間経過につれて図７に示すように変化することを実験的に確認した。すなわち、図７は通電時間を２６０秒としたときの通電開始から通電終了までの検出電圧の時間変化を示すものであって、検出電圧は、通電開始後に約２３Ｖまで徐々に増加し、その後、通電を終了するまで減少と増加とを交互に繰り返している（振動している）。図７に示すように検出電圧が変化したときに形成された強電界ドリフト層を有する電子源について電子放出特性を測定したところ、上記ダイオード電流Ｉpsは図８のイに示すように観測されたが、上記放出電子電流（以下、エミッション電流と称す）Ｉｅは観測されず（測定限界以下）、不良品であることが分かった。なお、図８の横軸は上記直流電圧ps（図５参照）、縦軸は電流密度である。
【００３０】
ここに、本願発明者らは、電気化学的な酸化を行っているときのポテンシャルに対応した上記検出電圧が図７に示すように時間経過につれて単調に増加するのではなく、ある時点で減少し始めることから、ポテンシャルの増加によって電界が高くなり、局所的に酸化膜（シリコン酸化膜５２，６４）の絶縁破壊が起こることによって上記検出電圧が減少し、結果的に絶縁破壊が起きた箇所での耐圧が低くなることで、電子源としての絶縁耐圧が低下してしまいエミッション電流Ｉeが観測されない不良品が発生してしまうと考えた。
【００３１】
そこで、本実施形態では、多孔質多結晶シリコン層４を電気化学的に酸化する酸化処理において、図１に示すように、多孔質多結晶シリコン層４を白金電極よりなる対極４９とともに処理槽４２内に入った１ＭのＨ2ＳＯ4水溶液よりなる電解質溶液４１中に浸漬した状態で導電性層８と対極４９との間へ電流源４３から定電流を通電して酸化し、電圧検出部４４による導電性層８と対極４９との間の検出電圧の変化方向が減少方向に変化した時点で制御部４５が電流源４３をオフさせることで酸化処理を終了している。すなわち、導電性層８と対極４９との間への通電開始後に検出電圧が図２中に実線で示すように徐々に増加し（つまり、検出電圧の変化方向が増加方向にある）、検出電圧の変化方向が減少方向に変化した時点で酸化処理を終了させている。なお、この時点で酸化処理を終了しなければ、図２中に一点鎖線で示すように検出電圧がしばらく減少するものと考えられる（要するに、上述の図７と同様に減少と増加とを繰り返すものと考えられる）。
【００３２】
上述の製造方法により製造した電界放射型電子源１０の電子放出特性を図３に示す。図３の横軸は上記直流電圧Ｖps、縦軸は電流密度を示し、同図中のイはダイオード電流Ｉpsを、ロはエミッション電流Ｉeを示す。図３から、上述の製造方法により製造した電界放射型電子源１０では、ダイオード電流Ｉpsとエミッション電流Ｉeとの両方が観測され、直流電圧Ｖpsを２０Ｖとするまでエミッション電流Ｉeが観測されており、良好なエミッション電流Ｉeおよび電子放出効率（Ｉe／Ｉps）が得られていることが分かる。したがって、図８に示した特性のものに比べて電子源の絶縁耐圧が向上していることが確認された。要するに、本実施形態の電界放射型電子源１０においても、多孔質多結晶シリコン層を急速熱酸化技術により酸化して強電界ドリフト層６を形成したものと同様に、直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができる。なお、特性測定時の上記直流電圧Ｖcは１００Ｖ一定とした。
【００３３】
しかして、上述の製造方法によれば、多孔質半導体層たる多孔質多結晶シリコン層４を電気化学的な酸化処理により酸化することで強電界ドリフト層６を形成しているので、多孔質多結晶シリコン層４を急速熱酸化技術により酸化して強電界ドリフト層６を形成する場合に比べてプロセス温度を低温化することができ、しかも多結晶シリコン層３をプラズマＣＶＤ法などの低温プロセスで成膜し、かつ、表面電極７を蒸着法、スパッタ法などにより成膜しているので、６００℃以下の低温プロセスで電界放射型電子源１０を製造することができ、絶縁性基板１１として、石英ガラス基板に比べて安価な無アルカリガラス基板を用いることができて、低コスト化が図れるとともに、より一層の大面積化を図ることができ、さらに上記多結晶シリコン層３の形成温度によっては低アルカリガラス基板、ソーダライムガラス基板などの無アルカリガラス基板に比べて耐熱温度の低いガラス基板を用いることも可能になる。
【００３４】
また、上記酸化処理では、多孔質多結晶シリコン層４を対極とともに電解質溶液４１中に浸漬した状態で導電性層８と対極４９との間へ通電期間に定電流を通電して酸化し、導電性層８と対極４９との間の電圧の変化方向が減少方向に変化した時点で酸化処理を終了するので、絶縁耐圧および電子放出効率の低下を抑制でき、歩留まりを高めることができてコストを削減できる。ここにおいて、絶縁耐圧および電子放出効率の低下が抑制されるのは、酸化処理中に形成されたシリコン酸化膜５２，６４が絶縁破壊してしまうのを抑制することができ、当該シリコン酸化膜５２，６４の耐圧の低下を防止できるとともに、当該シリコン酸化膜５２，６４の膜厚が大きくなりすぎるのを防止できるからであると考えられる。なお、上述の製造方法で製造された電界放射型電子源は、電子放出特性の真空度依存性が小さく且つ電子放出時にポッピング現象が発生せず安定して電子を放出することができる。
【００３５】
なお、本実施形態では、制御部４５が電流源４３をオフさせることにより酸化処理を終了させているが、電解質溶液４１中から取り出すことにより酸化処理を終了してもよいし、電解質溶液４１を排出することにより酸化処理を終了するようにしてもよい。
【００３６】
（実施形態２）
本実施形態の電界放射型電子源１０の構成は実施形態１と同じであって、多孔質多結晶シリコン層４を電気化学的に酸化する酸化処理に特徴がある。
【００３７】
すなわち、本実施形態においては、多孔質多結晶シリコン層４を電気化学的に酸化する酸化処理において、まず実施形態１と同様、図１に示すように、多孔質多結晶シリコン層４を白金電極よりなる対極４９とともに処理槽４２内に入った１ＭのＨ2ＳＯ4水溶液よりなる電解質溶液４１中に浸漬した状態で導電性層８と対極４９との間へ電流源４３から定電流密度（例えば、１２．５ｍＡ／ｃｍ2）の定電流を通電して酸化し、電圧検出部４４による導電性層８と対極４９との間の検出電圧の変化方向が減少方向に変化した時点で制御部４５が電流源４３をオフさせることで酸化処理を一旦停止する。すなわち、導電性層８と対極４９との間への通電開始後に検出電圧が図９中に実線で示すように徐々に増加し（つまり、検出電圧の変化方向が増加方向にある）、検出電圧の変化方向が減少方向に変化した時点で酸化処理を一旦停止させている。なお、この時点で酸化処理を終了しなければ、図９中に一点鎖線で示すように検出電圧がしばらく減少するものと考えられる（要するに、上述の図７と同様に減少と増加とを繰り返すものと考えられる）。
【００３８】
上述のように酸化処理を一旦停止した後、図１１に示すように、導電性層８と対極４９との間へ電圧源４６から定電圧（例えば、３０Ｖ）を印加して酸化し、制御部４８が電流センサ４７により検出した導電性層８と対極４９との間の電流に基づいて求めた電流密度の規定時間での変動幅があらかじめ定めた所定範囲内に入ると制御部４８が電圧源４６をオフさせることで酸化処理を終了する。ここにおいて、所定範囲とは電流密度の規定時間での変動幅が略零となって電流密度を一定とみなせる程度に設定すればよい。すなわち、導電性層８と対極４９との間へ定電圧を印加し図１２に示すように導電性層８と対極４９との間に流れる電流の電流密度の規定時間での変動幅があらかじめ定めた所定範囲内に入ったと制御部４８にて判定されたときに酸化処理を終了させている（図１２に示す例では定電圧の印加開始から約６８０秒が経過したときに酸化処理を終了させている）。
【００３９】
上述の製造方法により製造した電界放射型電子源１０の電子放出特性を図１３に示す。図１３の横軸は上記直流電圧Ｖps、縦軸は電流密度を示し、同図中のイはダイオード電流Ｉpsを、ロはエミッション電流Ｉeを示す。図１３から、上述の製造方法により製造した電界放射型電子源１０では、ダイオード電流Ｉpsとエミッション電流Ｉeとの両方が観測され、直流電圧Ｖpsを２０Ｖとするまでエミッション電流Ｉeが観測されており、良好なエミッションＩeおよび電子放出効率（Ｉe／Ｉps）が得られていることが分かる。要するに、本実施形態の電界放射型電子源１０においても、多孔質多結晶シリコン層を急速熱酸化技術により酸化して強電界ドリフト層６を形成したものと同様に、直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができる。なお、特性測定時の上記直流電圧Ｖcは１００Ｖ一定とした。また、比較のために定電流による酸化処理を一旦停止した後に定電圧による酸化を行わずに表面電極７を形成したものについて電子放出特性の測定を行ったところ、図１０に示すような結果が得られた。ここに、図１３と図１０とを比較すると、本実施形態のように定電流による酸化処理を一旦停止した後に定電圧による酸化を適宜行うことにより、絶縁耐圧が向上していることが分かる。
【００４０】
しかして、上述の製造方法によれば、上記酸化処理では、多孔質多結晶シリコン層４を対極４９とともに電解質溶液４１中に浸漬した状態で導電性層８と対極４９との間へ通電期間に定電流を通電して酸化し、導電性層８と対極４９との間の電圧の変化方向が減少方向に変化した時点で酸化処理を一旦停止し、次に、導電性層８と対極４９との間へ通電期間に定電圧を印加して酸化し、導電性層８と対極４９との間の電流密度の規定時間での変動幅があらかじめ定めた所定範囲内に入ると酸化処理を終了するので、絶縁耐圧および電子放出効率の低下を抑制でき、歩留まりを高めることができてコストを削減できる。ここにおいて、絶縁耐圧および電子放出効率の低下が抑制されるのは、酸化処理中に形成されたシリコン酸化膜５２，６４が絶縁破壊してしまうのを抑制することができ、当該シリコン酸化膜５２，６４の耐圧の低下を防止できるとともに、当該シリコン酸化膜５２，６４の膜厚が大きくなりすぎるのを防止できるからであると考えられ、定電圧を印加して適宜酸化する過程を追加することで絶縁耐圧が向上するのは、酸化処理における酸化を過不足なく行うことができ、酸化処理中に形成されるシリコン酸化膜５２，６４がより緻密になるからであると考えられる。
【００４１】
ところで、上記各実施形態では、強電界ドリフト層６を酸化した多孔質多結晶シリコンにより構成しているが、その他の酸化した多孔質多結晶半導体層により構成してもよい。また、上記各実施形態では、上記酸化処理において導電性層８と対極４９との間に連続的に通電しているが、間欠的に通電するようにすれば、酸化中に発生した水素に起因した気泡が多孔質多結晶シリコン層の表面に付着するのを抑えることができ、シリコン酸化膜５２，６４の膜厚のばらつきを抑えることができるから、シリコン酸化膜５２，６４の耐圧が向上する。その結果、耐圧および経時安定性が向上するとともに、より強電界を印加することができる電界放射型電子源１０を提供することができ、電界放射型電子源１０の電子放出効率が向上する。
【００４２】
【発明の効果】
請求項１の発明は、導電性基板と、導電性基板の一表面側に設けられ電気化学的な酸化処理により酸化した多孔質半導体層よりなる強電界ドリフト層と、該強電界ドリフト層上に形成された導電性薄膜よりなる表面電極とを備え、表面電極を導電性基板に対して正極として電圧を印加することにより導電性基板から注入された電子が強電界ドリフト層をドリフトし表面電極を通して放出される電界放射型電子源の製造方法であって、上記酸化処理では、多孔質半導体層を対極とともに電解質溶液中に浸漬した状態で導電性基板と対極との間へ通電期間に定電流を通電して酸化し、導電性基板と対極との間の電圧の変化方向が減少方向に変化した時点で酸化処理を終了することを特徴とし、多孔質半導体層を電気化学的な酸化処理により酸化しているので、多孔質半導体層を急速熱酸化技術により酸化して強電界ドリフト層を形成する場合に比べてプロセス温度を低温化することができて、導電性基板の材料の制約が少なくなり、大面積化および低コスト化が図れ、また、上記酸化処理では、多孔質半導体層を対極とともに電解質溶液中に浸漬した状態で導電性基板と対極との間へ通電期間に定電流を通電して酸化し、導電性基板と対極との間の電圧の変化方向が減少方向に変化した時点で酸化処理を終了するので、絶縁耐圧および電子放出効率の低下を抑制でき、歩留まりを高めることができてコストを削減できるという効果がある。ここにおいて、絶縁耐圧および電子放出効率の低下が抑制されるのは、酸化処理中に形成された酸化膜が絶縁破壊してしまうのを抑制することができ、当該酸化膜の耐圧の低下を防止できるとともに、当該酸化膜の膜厚が大きくなりすぎるのを防止できるからであると考えられる。
【００４３】
請求項２の発明は、導電性基板と、導電性基板の一表面側に設けられ電気化学的な酸化処理により酸化した多孔質半導体層よりなる強電界ドリフト層と、該強電界ドリフト層上に形成された導電性薄膜よりなる表面電極とを備え、表面電極を導電性基板に対して正極として電圧を印加することにより導電性基板から注入された電子が強電界ドリフト層をドリフトし表面電極を通して放出される電界放射型電子源の製造方法であって、上記酸化処理では、多孔質半導体層を対極とともに電解質溶液中に浸漬した状態で導電性基板と対極との間へ通電期間に定電流を通電して酸化し、導電性基板と対極との間の電圧の変化方向が減少方向に変化した時点で酸化処理を一旦停止し、次に、導電性基板と対極との間へ通電期間に定電圧を印加して酸化し、導電性基板と対極との間の電流密度の規定時間での変動幅があらかじめ定めた所定範囲内に入ると酸化処理を終了することを特徴とし、多孔質半導体層を電気化学的な酸化処理により酸化しているので、多孔質半導体層を急速熱酸化技術により酸化して強電界ドリフト層を形成する場合に比べてプロセス温度を低温化することができて、導電性基板の材料の制約が少なくなり、大面積化および低コスト化が図れ、また、上記酸化処理では、多孔質半導体層を対極とともに電解質溶液中に浸漬した状態で導電性基板と対極との間へ通電期間に定電流を通電して酸化し、導電性基板と対極との間の電圧の変化方向が減少方向に変化した時点で酸化処理を一旦停止し、次に、導電性基板と対極との間へ通電期間に定電圧を印加して酸化し、導電性基板と対極との間の電流密度の規定時間での変動幅があらかじめ定めた所定範囲内に入ると酸化処理を終了するので、絶縁耐圧および電子放出効率の低下を抑制でき、歩留まりを高めることができてコストを削減でき、しかも請求項１の発明に比べて絶縁耐圧が向上するという効果がある。ここにおいて、絶縁耐圧および電子放出効率の低下が抑制されるのは、酸化処理中に形成された酸化膜が絶縁破壊してしまうのを抑制することができ、当該酸化膜の耐圧の低下を防止できるとともに、当該酸化膜の膜厚が大きくなりすぎるのを防止できるからであると考えられ、請求項１の発明に比べて絶縁耐圧が向上するのは、酸化処理における酸化を過不足なく行うことができ、酸化処理中に形成される酸化膜がより緻密になるからであると考えられる。
【００４４】
請求項３の発明は、請求項１または請求項２の発明において、上記酸化処理において上記導電性基板と上記対極との間に間欠的に通電するので、酸化中に発生した水素に起因した気泡が多孔質半導体層の表面に付着するのを抑えることができ、酸化膜の膜厚のばらつきを抑えることができるから、酸化膜の耐圧が向上する。その結果、耐圧および経時安定性が向上するとともに、より強電界を印加することができる電界放射型電子源を提供することができ、電界放射型電子源の電子放出効率が向上するという効果がある。
【００４５】
請求項４の発明は、請求項１ないし請求項３のいずれかに記載の製造方法で製造されたことを特徴とするものであり、大面積化を図ることができるとともに、導電性基板の材料コストの低減および歩留まりの向上による低コスト化を図ることができるという効果がある。
【図面の簡単な説明】
【図１】実施形態１の製造方法における酸化処理の説明図である。
【図２】同上における酸化処理の説明図である。
【図３】同上の製造方法で説明した電界放射型電子源の電子放出特性図である。
【図４】同上の電界放射型電子源の概略断面図である。
【図５】同上の動作説明図である。
【図６】同上の製造方法を説明するための主要工程断面図である。
【図７】比較例における酸化処理の説明図である。
【図８】比較例の電子放出特性図である。
【図９】実施形態２の製造方法における酸化処理の説明図である。
【図１０】同上の比較例の電子放出特性図である。
【図１１】同上の製造方法における酸化処理の説明図である。
【図１２】同上の製造方法における酸化処理の説明図である。
【図１３】同上の製造方法で説明した電界放射型電子源の電子放出特性図である。
【図１４】従来例を示す電界放射型電子源の概略断面図である。
【図１５】同上の動作説明図である。
【図１６】同上の動作説明図である。
【符号の説明】
４ 多孔質多結晶シリコン層
８ 導電性層
１１ 絶縁性基板
４１ 電解質溶液
４２ 処理槽
４３ 電流源
４４ 電圧検出部
４５ 制御部
４９ 対極
Claims (4)
- 導電性基板と、導電性基板の一表面側に設けられ電気化学的な酸化処理により酸化した多孔質半導体層よりなる強電界ドリフト層と、該強電界ドリフト層上に形成された導電性薄膜よりなる表面電極とを備え、表面電極を導電性基板に対して正極として電圧を印加することにより導電性基板から注入された電子が強電界ドリフト層をドリフトし表面電極を通して放出される電界放射型電子源の製造方法であって、上記酸化処理では、多孔質半導体層を対極とともに電解質溶液中に浸漬した状態で導電性基板と対極との間へ通電期間に定電流を通電して酸化し、導電性基板と対極との間の電圧の変化方向が減少方向に変化した時点で酸化処理を終了することを特徴とする電界放射型電子源の製造方法。
- 導電性基板と、導電性基板の一表面側に設けられ電気化学的な酸化処理により酸化した多孔質半導体層よりなる強電界ドリフト層と、該強電界ドリフト層上に形成された導電性薄膜よりなる表面電極とを備え、表面電極を導電性基板に対して正極として電圧を印加することにより導電性基板から注入された電子が強電界ドリフト層をドリフトし表面電極を通して放出される電界放射型電子源の製造方法であって、上記酸化処理では、多孔質半導体層を対極とともに電解質溶液中に浸漬した状態で導電性基板と対極との間へ通電期間に定電流を通電して酸化し、導電性基板と対極との間の電圧の変化方向が減少方向に変化した時点で酸化処理を一旦停止し、次に、導電性基板と対極との間へ通電期間に定電圧を印加して酸化し、導電性基板と対極との間の電流密度の規定時間での変動幅があらかじめ定めた所定範囲内に入ると酸化処理を終了することを特徴とする電界放射型電子源の製造方法。
- 上記酸化処理において上記導電性基板と上記対極との間に間欠的に通電することを特徴とする請求項１または請求項２記載の電界放射型電子源の製造方法。
- 請求項１ないし請求項３のいずれかに記載の製造方法で製造されたことを特徴とする電界放射型電子源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000344303A JP3687527B2 (ja) | 2000-11-10 | 2000-11-10 | 電界放射型電子源の製造方法、電界放射型電子源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000344303A JP3687527B2 (ja) | 2000-11-10 | 2000-11-10 | 電界放射型電子源の製造方法、電界放射型電子源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002150933A JP2002150933A (ja) | 2002-05-24 |
| JP3687527B2 true JP3687527B2 (ja) | 2005-08-24 |
Family
ID=18818521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000344303A Expired - Fee Related JP3687527B2 (ja) | 2000-11-10 | 2000-11-10 | 電界放射型電子源の製造方法、電界放射型電子源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3687527B2 (ja) |
-
2000
- 2000-11-10 JP JP2000344303A patent/JP3687527B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002150933A (ja) | 2002-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6249080B1 (en) | Field emission electron source, method of producing the same, and use of the same | |
| US6285118B1 (en) | Field emission-type electron source and manufacturing method thereof and display using the electron source | |
| US6844664B2 (en) | Field emission electron source and production method thereof | |
| WO2003096401A1 (fr) | Procede d'oxydation electrochimique | |
| JP3687527B2 (ja) | 電界放射型電子源の製造方法、電界放射型電子源 | |
| JP3508652B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3587156B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3687520B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP4135309B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3079086B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3539305B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP2003229050A (ja) | 電界放射型電子源の製造方法、電界放射型電子源 | |
| JP3587157B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3669291B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3603682B2 (ja) | 電界放射型電子源 | |
| JP2001118500A (ja) | 電界放射型電子源およびその製造方法 | |
| JP3721976B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3508651B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3480464B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3855608B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3648599B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3648601B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3478279B2 (ja) | 電界放射型電子源の製造方法 | |
| JP2003045352A (ja) | ブラウン管用電子銃 | |
| JP2001093405A (ja) | 電界放射型電子源およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050530 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130617 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |